KR20180000771A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180000771A
KR20180000771A KR1020160078619A KR20160078619A KR20180000771A KR 20180000771 A KR20180000771 A KR 20180000771A KR 1020160078619 A KR1020160078619 A KR 1020160078619A KR 20160078619 A KR20160078619 A KR 20160078619A KR 20180000771 A KR20180000771 A KR 20180000771A
Authority
KR
South Korea
Prior art keywords
pixels
gate
lines
display area
display
Prior art date
Application number
KR1020160078619A
Other languages
English (en)
Inventor
구본석
배우미
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160078619A priority Critical patent/KR20180000771A/ko
Priority to US15/618,211 priority patent/US10879332B2/en
Priority to CN201710485171.1A priority patent/CN107544166B/zh
Publication of KR20180000771A publication Critical patent/KR20180000771A/ko
Priority to KR1020230069443A priority patent/KR102644562B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

다양한 실시예들에 따른 표시 장치가 개시된다. 표시 장치는 제1 표시 영역 및 제2 표시 영역을 갖는 기판, 상기 기판 상의 표시부, 및 제1 및 제2 게이트 구동부들을 포함한다. 상기 표시부는 상기 제1 표시 영역 상의 제1 화소들과 상기 제2 표시 영역 상의 제2 화소들을 포함하는 화소들, 제1 방향으로 연장되고 상기 제1 화소들에 연결되는 게이트 라인들, 상기 제1 방향으로 연장되고 상기 제2 화소들에 연결되는 제1 게이트 전극 라인들, 및 상기 제1 방향과 다른 제2 방향으로 연장되고 상기 제1 게이트 전극 라인들에 각각 연결되는 제1 게이트 구동 라인들을 포함한다. 상기 제1 게이트 구동부는 상기 게이트 라인들을 통해 상기 제1 화소들에게 제1 주사 신호들을 출력한다. 상기 제2 게이트 구동부는 상기 제1 게이트 구동 라인들 및 상기 제1 게이트 전극 라인들을 통해 상기 제2 화소들에게 제2 주사 신호들을 출력한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것으로서, 더욱 구체적으로는 관통부를 포함하는 표시 장치에 관한 것이다.
표시 장치의 두께가 얇아지고 무게가 가벼워지면서, 사용 범위가 넓어지고 있다. 표시 장치가 다양한 장치에 사용됨에 따라, 전형적인 직사각형 외에 원형이나 육각형과 같은 다른 평면 형상을 갖는 표시 장치가 개발되고 있다. 또한, 아날로그 시계와 같은 장치에도 표시 장치가 사용되고 있으며, 이 표시 장치는 시침, 분침 및 초침의 회전 축이 통과할 수 있는 관통부를 필요로 한다. 스마트폰과 같은 장치에 사용되는 표시 장치의 경우에도, 표시 영역을 넓히기 위해, 각종 센서나 스피커, 전면 카메라 등이 표시 영역 내에 장착될 수 있도록 관통부가 필요하다.
표시 장치 내에 관통부를 만들 경우, 관통부 주변의 비표시 영역의 넓이가 증가하는 문제가 발생한다.
본 발명의 다양한 실시예들이 해결하고자 하는 과제는 관통부 주변의 비표시 영역의 넓이를 최소화할 수 있는 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 표시 장치는 제1 표시 영역 및 제2 표시 영역을 갖는 기판, 표시부, 및 제1 및 제2 게이트 구동부들을 포함한다. 상기 표시부는 상기 제1 표시 영역 상의 제1 화소들과 상기 제2 표시 영역 상의 제2 화소들을 포함하는 화소들, 제1 방향으로 연장되고 상기 제1 화소들에 연결되는 게이트 라인들, 상기 제1 방향으로 연장되고 상기 제2 화소들에 연결되는 제1 게이트 전극 라인들, 및 상기 제1 방향과 다른 제2 방향으로 연장되고 상기 제1 게이트 전극 라인들에 각각 연결되는 제1 게이트 구동 라인들을 포함한다. 상기 제1 게이트 구동부는 상기 게이트 라인들을 통해 상기 제1 화소들에게 제1 주사 신호들을 출력하고, 상기 제2 게이트 구동부는 상기 제1 게이트 구동 라인들 및 상기 제1 게이트 전극 라인들을 통해 상기 제2 화소들에게 제2 주사 신호들을 출력한다.
상기 제1 게이트 구동부가 상기 제1 주사 신호들을 출력하는 제1 주사 주기(scanning period)는 상기 제2 게이트 구동부가 상기 제2 주사 신호들을 출력하는 제2 주사 주기보다 짧을 수 있다.
한 프레임 구간(frame period) 내에서, 상기 제1 게이트 구동부가 상기 제1 화소들에게 상기 제1 주사 신호들을 출력한 후에 상기 제2 게이트 구동부가 상기 제2 화소들에게 상기 제2 주사 신호들을 출력할 수 있다.
상기 기판은 상기 제1 표시 영역과 상기 제2 표시 영역 사이의 내부 비표시 영역을 더 가질 수 있다. 상기 표시 장치는 상기 내부 비표시 영역 내에서 상기 기판과 상기 표시부를 관통하는 관통부를 더 포함할 수 있다.
상기 표시부는 상기 제2 방향으로 연장되고 상기 제1 화소들과 상기 제2 화소들에 연결되는 데이터 라인들을 더 포함할 수 있다. 상기 데이터 라인들은 각각 상기 관통부를 사이에 두고 서로 상기 제2 방향으로 이격하여 배치되는 제1 부분과 제2 부분을 갖는 제1 데이터 라인들, 및 상기 관통부로부터 상기 제1 방향으로 이격하여 배치되고 상기 제1 데이터 라인들의 상기 제2 부분에 각각 전기적으로 연결되는 제2 데이터 라인들을 포함할 수 있다.
상기 표시 장치는 상기 제1 데이터 라인들의 상기 제2 부분을 상기 제2 데이터 라인들에 각각 연결하는 데이터 연결 라인들을 더 포함할 수 있다.
상기 제2 화소들은 상기 제1 데이터 라인들의 상기 제2 부분에 연결될 수 있다.
상기 데이터 라인들은 상기 관통부로부터 상기 제1 방향으로 이격하여 배치되는 제3 데이터 라인들을 더 포함할 수 있다. 상기 제2 데이터 라인들은 상기 제1 방향으로 상기 제1 데이터 라인들과 상기 제3 데이터 라인들 사이에 배치될 수 있다.
상기 기판은 표시 영역, 및 상기 표시 영역을 둘러싸는 테두리 표시 영역을 포함할 수 있다. 상기 표시 영역은 상기 제1 표시 영역, 상기 제2 표시 영역, 및 상기 제1 표시 영역과 상기 제2 방향으로 인접하고 상기 제2 표시 영역 및 상기 내부 비표시 영역과 상기 제1 방향으로 인접하는 제3 표시 영역을 포함할 수 있다. 상기 화소들은 상기 제3 표시 영역 상의 제3 화소들을 더 포함할 수 있다.
상기 내부 비표시 영역은 상기 테두리 표시 영역과 직접 인접할 수 있다.
상기 표시부는 상기 제1 방향으로 연장되고 상기 제3 화소들에 연결되는 제2 게이트 전극 라인들, 및 상기 제2 방향으로 연장되고 상기 제2 게이트 전극 라인들에 각각 연결되는 제2 게이트 구동 라인들을 포함할 수 있다. 상기 제2 게이트 구동부는 상기 제2 게이트 구동 라인들 및 상기 제2 게이트 전극 라인들을 통해 상기 제3 화소들에게 제3 주사 신호들을 출력할 수 있다.
한 프레임 구간 내에서, 상기 제2 게이트 구동부가 상기 제3 화소들에게 상기 제3 주사 신호들을 출력하는 시구간은 상기 제1 게이트 구동부가 상기 제1 화소들에게 상기 제1 주사 신호들을 출력하는 시구간과 상기 제2 게이트 구동부가 상기 제2 화소들에게 상기 제2 주사 신호들을 출력하는 시구간 사이일 수 있다.
상기 표시 영역은 상기 제1 표시 영역과 상기 제2 방향으로 인접하는 제4 표시 영역을 더 포함할 수 있다. 상기 제2 표시 영역 및 상기 내부 비표시 영역은 상기 제1 방향으로 상기 제3 표시 영역과 상기 제4 표시 영역 사이에 위치할 수 있다. 상기 화소들은 상기 제4 표시 영역 상의 제4 화소들을 더 포함할 수 있다.
상기 표시부는 상기 제1 방향으로 연장되고 상기 제4 화소들에 연결되는 제3 게이트 전극 라인들, 및 상기 제2 방향으로 연장되고 상기 제3 게이트 전극 라인들에 각각 연결되는 제3 게이트 구동 라인들을 포함할 수 있다. 상기 제2 게이트 구동부는 상기 제3 게이트 구동 라인들 및 상기 제3 게이트 전극 라인들을 통해 상기 제4 화소들에게 제4 주사 신호들을 출력할 수 있다.
상기 제2 게이트 구동부가 상기 제3 화소들에게 상기 제3 주사 신호들을 출력하는 시구간과 상기 제2 게이트 구동부가 상기 제4 화소들에게 상기 제4 주사 신호들을 출력하는 시구간은 서로 중첩될 수 있다.
상기 게이트 라인들은 상기 제1 게이트 구동부에 직접 연결될 수 있다. 상기 제1 게이트 구동 라인들은 상기 제2 게이트 구동부에 직접 연결될 수 있다.
상기 제1 게이트 구동부는 상기 제1 표시 영역으로부터 상기 제1 방향에 위치할 수 있다. 상기 제2 게이트 구동부는 상기 제2 표시 영역으로부터 상기 제2 방향에 위치할 수 있다.
상기 관통부는 상기 기판의 가장자리로부터 안쪽으로 움푹 들어간 부분일 수 있다.
상기 화소들의 각각은 박막 트랜지스터 및 저장 커패시터를 포함하는 화소 회로, 및 상기 화소 회로에 연결된 표시 소자를 포함할 수 있다.
상기 표시 소자는 유기 발광 소자일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 아래의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 다양한 실시예들에 따르면, 표시 장치는 관통부의 위쪽에 위치하는 화소들의 게이트 라인들을 표시 영역의 위쪽에 위치하는 별도의 게이트 드라이버를 통해 구동함으로써 관통부 주변의 비표시 영역의 넓이를 최소화할 수 있다. 또한, 관통부에 의해 단선되는 데이터 라인들을 관통부 주변에서 서로 연결하지 않고, 다른 데이터 라인과 연결함으로써 관통부 주변의 비표시 영역은 최소화될 수 있다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 3은 도 2에 도시된 표시 장치의 평면도의 일부를 확대한 도면이다.
도 4는 일 실시예에 따른 표시 장치의 일 화소의 등가회로도이다.
도 5는 도 2의 V-V선에 따른 단면도이다.
도 6은 도 2의 VI- VI선에 따른 단면도이다.
도 7은 일 실시예에 따른 표시 장치를 구동하기 위한 예시적인 타이밍도이다.
도 8은 일 실시예에 따른 표시 장치의 화소들의 동작을 시간에 따라 나타낸 도면이다.
도 9는 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 10은 또 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 11은 또 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 12는 또 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
본 발명은 다양하게 변형되고 여러 가지 실시예를 가질 수 있으므로, 특정 실시예들을 도면에 도시하고 상세한 설명을 통해 상세하게 설명하고자 한다. 본 발명의 특징, 및 효과, 그리고 그것들을 달성하는 방법은 도면과 함께 아래에서 상세하게 기술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 아래에 개시되는 실시예들로 한정되지 않으며, 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들이 상세히 설명된다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에 도시된 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 선택되었으므로, 본 발명이 반드시 도시된 형태로 한정되지 않는다.
이하의 실시예들에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
이하의 실시예들에서, X 방향, Y 방향 및 Z 방향은 직교 좌표계 상의 세 방향으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, X 방향, Y 방향 및 Z 방향은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 명세서 전체에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 일 실시예에 따른 표시 장치의 개략적인 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시부(200), 제1 게이트 구동부(20), 데이터 구동부(40), 제어부(50) 및 전압 공급부(50)를 포함한다.
표시 장치(100)는 유기 발광 다이오드와 같은 유기 발광 소자를 각각 포함하는 복수의 화소들(PX)을 포함하는 유기 발광 표시 장치일 수 있다. 표시 장치(100)는 액정층을 포함하는 액정 표시 장치일 수 있다. 아래에서는 유기 발광 소자를 포함하는 표시 장치(100), 즉, 유기 발광 표시 장치에 대하여 설명하지만, 본 발명은 이에 한정되지 않는다.
표시부(200)는 복수의 화소(PX)들을 포함한다. 화소(PX)는 표시 소자, 및 표시 소자를 구동하기 위해 박막 트랜지스터 및 저장 커패시터를 포함하는 화소 회로를 포함한다. 표시 소자는 예컨대, 유기 발광 다이오드와 같은 유기 발광 소자일 수 있다.
표시부(200) 상에는 제1 방향(D1)으로 연장되는 게이트 라인들(GL) 및 게이트 전극 라인들(GEL), 및 제2 방향(D2)으로 연장되는 데이터 라인들(DL) 및 게이트 구동 라인들(GDL)이 배치된다. 제1 방향(D1)은 행 방향으로 지칭되고, 제2 방향(D2)은 열 방향으로 지칭될 수 있다. 게이트 구동 라인들(GDL)은 게이트 전극 라인들(GEL)과 일대일로 연결될 수 있다. 게이트 전극 라인들(GEL)의 일부는 제1 방향(D1)으로 이격하여 배치될 수도 있다.
화소(PX)들은 일부 영역 상에서 행렬로 배열되는 제1 화소들(PXa), 및 다른 일부 영역 상에서 행렬로 배열되는 제2 화소들(PXb)을 포함한다. 용이한 이해를 위하여, 도 1에는 하나의 제1 화소(PXa)와 하나의 제2 화소(PXb)만이 도시된다. 도 1에 도시되는 제1 화소(PXa)와 제2 화소(PXa)는 서로 다른 열과 서로 다른 행에 배치될 수 있다. 제1 화소들(PXa)와 제2 화소들(PXb)은 동일한 화소 회로와 동일한 표시 소자를 포함할 수 있다. 그러나, 본 발명은 이로 한정되지 않으며, 제1 화소들(PXa)과 제2 화소들(PXb)은 서로 다른 종류의 화소 회로를 가질 수도 있다.
제1 화소들(PXa) 각각은 데이터 라인들(DL) 중 동일한 열의 제1 데이터 라인(DLa)과 게이트 라인들(GL) 중 동일한 행의 게이트 라인(GL)에 연결된다. 제2 화소들(PXb) 각각은 데이터 라인들(DL) 중 동일한 열의 제2 데이터 라인(DLb)과 게이트 전극 라인들(GEL) 중 동일한 행의 게이트 전극 라인(GL)에 연결된다. 게이트 전극 라인(GL)은 게이트 구동 라인들(GDL) 중에서 대응하는 게이트 구동 라인(GDL)에 연결된다. 제1 데이터 라인(DLa)과 제2 데이터 라인(DLb)은, 예컨대 데이터 연결 라인을 통해, 서로 전기적으로 연결된다.
제1 데이터 라인(DLa)은 데이터 구동부(40)에 직접 연결되며, 데이터 구동부(40)로부터 출력되는 데이터 신호를 제1 화소(PXa)와 제2 화소(PXb)에 전달한다. 게이트 라인(GL)은 제1 게이트 구동부(20)에 직접 연결되며, 제1 게이트 구동부(20)로부터 출력되는, 예컨대, 제1 주사 신호를 포함하는, 적어도 하나의 제어 신호를 제1 화소(PXa)에게 전달한다. 게이트 구동 라인(GDL)은 제2 게이트 구동부(30)에 직접 연결되며, 게이트 전극 라인(GEL)을 통해 제2 게이트 구동부(30)로부터 출력되는, 예컨대, 제2 주사 신호를 포함하는, 적어도 하나의 제어 신호를 제2 화소(PXb)에게 전달한다.
도 1에서 게이트 라인들(GL), 게이트 전극 라인(GEL), 및 게이트 구동 라인(GDL)은 하나의 선으로 도시되지만, 화소 회로에 따라 주사 신호를 포함하는 복수의 제어 신호들을 병렬로 전달하기 위한 복수의 라인들을 포함할 수 있다.
도시되지는 않았지만, 제1 화소들(PXa)이 배열되는 영역과 제2 화소들(PXb)이 배열되는 영역 사이에 화소들이 배열되지 않는 내부 비표시 영역이 위치할 수 있다. 내부 비표시 영역 내에는 표시부(200)를 관통하는 관통부가 존재할 수 있다.
도시되지는 않았지만, 화소들(PX)에는 제1 구동 전압(ELVDD, 도 4 참조)과 제2 구동 전압(ELVSS, 도 4 참조)이 공급될 수 있다. 제1 및 제2 구동 전압들(ELVDD, ELVSS)은 화소 회로가 발광 소자를 원하는 휘도로 발광시키기 위한 전원 전압이며, 제1 구동 전압(ELVDD)은 제2 구동 전압(ELVSS)보다 높은 레벨을 가질 수 있다. 화소 회로에 따라 화소들(PX)에는 제1 및 제2 구동 전압들(ELVDD, ELVSS) 외에, 예컨대, 기준 전압(Vref), 초기화 전압(Vinit) 등과 같은 다른 전압이 공급될 수 있다.
화소 회로는 데이터 라인(DL)을 통해 전달되는 데이터 신호의 전압 레벨에 기초하여, 제1 구동 전압(ELVDD)으로부터 발광 소자를 경유하여 제2 구동 전압(ELVSS)으로 흐르는 전류량을 제어할 수 있다. 데이터 신호는 데이터 라인(DL)을 통해 화소 회로에 인가되는 전압 레벨을 갖는 신호로서, 데이터 전압으로 지칭될 수 있다. 화소(PX)의 발광 소자는 데이터 신호의 전압 레벨에 따라 결정되는 휘도로 발광한다. 화소(PX)는 풀 컬러를 표시할 수 있는 화소의 일부, 예컨대, 서브 화소에 해당할 수 있다.
제어부(50)는 외부 장치로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 및 클럭 신호(CLK) 등과 같은 타이밍 신호들, 및 영상 데이터(RGB)를 수신한다. 제어부(50)는 타이밍 신호들을 이용하여 제1 및 제2 게이트 구동부들(20, 30)과 데이터 구동부(40)의 동작 타이밍을 제어할 수 있다. 제어부(50)는 1 수평 주사 기간(horizontal scanning period) 동안의 데이터 인에이블 신호(DE)를 카운트하여 한 프레임 구간을 판단할 수 있다. 이 경우, 제어부(50)는 외부 장치로부터 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)를 수신하지 않을 수 있다. 영상 데이터(RGB)는 화소들(PX)의 휘도(luminance) 정보를 포함한다. 휘도는 정해진 개수, 예컨대, 1024, 256, 또는 64개의 계조(gray)를 갖는다.
제어부(50)는 제1 게이트 구동부(20)의 동작 타이밍을 제어하기 위한 제1 게이트 타이밍 제어 신호(GDC1), 제2 게이트 구동부(30)의 동작 타이밍을 제어하기 위한 제2 게이트 타이밍 제어 신호(GDC2), 및 데이터 구동부(40)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 포함하는 제어 신호들을 생성할 수 있다.
제1 게이트 타이밍 제어 신호(GDC1)는 제1 게이트 스타트 펄스(Gate Start Pulse, GSP1), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함할 수 있다. 제1 게이트 스타트 펄스(GSP1)는 제1 게이트 구동부(20)에서 첫 번째 주사 신호를 출력하는 게이트 구동 회로에 출력된다. 게이트 시프트 클럭(GSC)은 제1 게이트 구동부(20)에 공통으로 입력되는 클럭 신호로서 제1 게이트 스타트 펄스(GSP1)를 시프트시키기 위한 클럭 신호이다. 게이트 출력 인에이블 신호(GOE)는 제1 게이트 구동부(20)의 출력을 제어한다.
제2 게이트 타이밍 제어 신호(GDC2)는 제2 게이트 스타트 펄스(Gate Start Pulse, GSP2), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블 신호(Gate Output Enable, GOE) 등을 포함할 수 있다. 제2 게이트 스타트 펄스(GSP2)는 제2 게이트 구동부(30)에서 첫 번째 주사 신호를 출력하는 게이트 구동 회로에 출력된다. 게이트 시프트 클럭(GSC)은 제2 게이트 구동부(30)에 공통으로 입력되는 클럭 신호로서 제2 게이트 스타트 펄스(GSP2)를 시프트시키기 위한 클럭 신호이다. 게이트 출력 인에이블 신호(GOE)는 제2 게이트 구동부(30)의 출력을 제어한다.
다른 예에 따르면, 제2 게이트 타이밍 제어 신호(GDC2)는 게이트 시프트 클럭(GSC)과 게이트 출력 인에이블 신호(GOE)를 포함하지 않고, 제1 게이트 타이밍 제어 신호(GDC1)의 게이트 시프트 클럭(GSC)과 게이트 출력 인에이블 신호(GOE)가 제2 게이트 구동부(30)에 입력될 수 있다.
제1 화소들(PXa)은 제1 게이트 구동부(20)로부터 출력되는 제어 신호들에 응답하여 동작하고, 제2 화소들(PXb)은 제2 게이트 구동부(30)로부터 출력되는 제어 신호들에 응답하여 동작한다. 제2 화소들(PXb)의 동작 주기는 제1 화소들(PXa)의 동작 주기와 다를 수 있다. 즉, 제1 화소들(PXa)은 매 프레임 구간마다 새로운 데이터 신호를 수신하고 수신된 데이터 신호에 따라 다른 휘도로 발광할 수 있다. 이에 반하여, 제2 화소들(PXb)은 복수의 프레임 구간들마다 새로운 데이터 신호를 수신할 수 있다. 예컨대, 제2 화소들(PXb)은 2, 5, 10, 30, 또는 60 프레임 구간마다 새로운 데이터 신호를 수신하고 방출되는 휘도가 달라질 수 있다. 제어부(50)는 매 프레임 구간마다 제1 게이트 스타트 펄스(Gate Start Pulse, GSP1)를 제1 게이트 구동부(20)로 출력하고, 복수의 프레임 구간들마다 제2 게이트 스타트 펄스(Gate Start Pulse, GSP2)를 제2 게이트 구동부(30)로 출력할 수 있다.
데이터 타이밍 제어 신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블 신호(Source Output Enable, SOE) 등을 포함할 수 있다. 소스 스타트 펄스(SSP)는 데이터 구동부(40)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(40) 내에서 데이터의 샘플링 동작을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 구동부(40)의 출력을 제어한다. 한편, 데이터 구동부(40)에 공급되는 소스 스타트 펄스(SSP)는 데이터 전송 방식에 따라 생략될 수도 있다.
제1 게이트 구동부(20)는 제1 게이트 타이밍 제어 신호(GDC1)에 응답하여 제1 화소들(PXa)의 박막 트랜지스터들을 동작하기 위한 제어 신호들을 미리 설정된 순서에 따라 생성한다. 제1 게이트 구동부(20)는 게이트 라인들(GL)을 통해 제어 신호들을 제1 화소들(PXa)에 공급한다.
제2 게이트 구동부(30)는 제2 게이트 타이밍 제어 신호(GDC2)에 응답하여 제2 화소들(PXb)의 박막 트랜지스터들을 동작하기 위한 제어 신호들을 미리 설정된 순서에 따라 생성한다. 제2 게이트 구동부(30)는 게이트 구동 라인들(GDL)과 게이트 전극 라인들(GEL)을 통해 제어 신호들을 제2 화소들(PXb)에 공급한다.
데이터 구동부(40)는 데이터 타이밍 제어 신호(DDC)에 응답하여 디지털 형태의 영상 데이터(RGB)를 샘플링 및 래치하여, 병렬 데이터 형태의 영상 데이터로 변환한다. 데이터 구동부(40)는 감마 기준 전압을 이용하여 병렬 데이터 형태의 영상 데이터를 아날로그 형태의 전압 레벨을 갖는 데이터 신호로 변환한다. 데이터 구동부(40)는 데이터 라인들(DL)을 통해 데이터 신호를 화소들(PX)에게 공급한다.
도 2는 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2를 참조하면, 표시 장치(100)는 기판(110), 기판(110) 상의 표시부(200), 및 표시부(200)를 관통하는 관통부(TH)를 포함한다.
기판(110)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함한다. 표시 영역(DA)은 화소들(PX)이 배열되어 영상을 표시하는 영역으로서, 표시부(200)는 표시 영역(DA) 상에 배치된다.
비표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)을 둘러싸는 테두리 비표시 영역(NDA1)과 표시 영역(DA) 내에 관통부(TH)가 형성되는 내부 비표시 영역(NDA2)을 포함한다.
테두리 비표시 영역(NDA1) 상에는 제1 게이트 구동부(20a), 제2 게이트 구동부(30), 제3 게이트 구동부(20b), 및 디스플레이 구동부(60)이 배치된다. 제1 게이트 구동부(20a)와 제3 게이트 구동부(20b)는 도 1의 제1 게이트 구동부(20)로 기능하며, 이 둘 중 하나는 생략될 수도 있다. 표시 영역(DA)의 면적이 넓어질 경우, 게이트 라인들(GL)의 저항과 기생 커패시턴스가 증가하기 때문에, RC 지연이 발생하게 된다. 제1 게이트 구동부(20a)와 제3 게이트 구동부(20b)가 게이트 라인들(GL)에 동일한 제어 신호들을 양방향에서 인가함으로써, RC 지연을 감소시킬 수 있다. 디스플레이 구동부(60)는 디스플레이 구동 칩의 형태로 기판(110) 상에 직접 실장되거나, 연성 회로 기판을 통해 기판(110)에 연결될 수 있다. 디스플레이 구동부(60)는 도 1의 데이터 구동부(40)의 기능을 수행하며, 도 1의 제어부(50)의 기능도 함께 수행할 수도 있다.
내부 비표시 영역(NDA2)에는 기판(110)와 표시부(200) 중 적어도 하나를 관통하는 관통부(TH)가 형성될 수 있다.
관통부(TH)의 외측 가장자리는 화소(PX)들에 의해 전체적으로 둘러싸일 수 있다. 관통부(TH)는 두께 방향을 따라 기판(110) 및 표시부(200)를 이루는 층들을 뚫고 지나가는 홀일 수 있다. 이 경우, 관통부(TH)에는 카메라, 센서, 스피커, 마이크 등과 같은 장치들이 장착될 수 있다. 다른 예에 따르면, 관통부(TH)는 표시 장치(100)의 기능을 위한 별도의 부재, 또는 새로운 기능을 위한 별도의 부재가 설치될 수 있는 공간을 제공할 수 있다.
다른 실시예에 따르면, 관통부(TH)는 광이 투과될 수 있도록 투명한 재질의 층들이 적층된 구조를 가질 수 있다. 예컨대, 관통부(TH) 내에는 광을 산란 또는 차단할 수 있는 화소(PX)나 신호 라인, 전원 라인들이 배치되지 않을 수 있다. 이 경우, 관통부(TH) 상에는 카메라나 광 센서와 같이 광을 이용한 장치가 장착될 수 있다.
도 1에서 관통부(TH)가 사각형인 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 관통부(TH)는 삼각형과 같은 다각형, 원형, 또는 타원형 등 다양한 형상을 가질 수 있다. 관통부(TH)의 개수 및 위치도 다양하게 변경 가능하다.
표시 영역(DA)은 제1 내지 제4 표시 영역들(DA1-DA4)로 구분될 수 있다. 제1 표시 영역(DA1)은 도 2를 바라볼 때 내부 비표시 영역(NDA2)의 아래쪽 영역으로 정의될 수 있다. 제2 표시 영역(DA2)은 도 2를 바라볼 때 내부 비표시 영역(NDA2)의 위쪽 영역으로 정의될 수 있다. 제3 표시 영역(DA3)은 도 2를 바라볼 때 내부 비표시 영역(NDA2)과 제2 표시 영역(DA2)의 왼쪽 영역으로 정의되며, 제1 표시 영역(DA1)과 제2 방향으로 직접 인접할 수 있다. 제4 표시 영역(DA4)은 도 2를 바라볼 때 내부 비표시 영역(NDA2)과 제2 표시 영역(DA2)의 오른쪽 영역으로 정의되며, 제1 표시 영역(DA1)과 제2 방향으로 직접 인접할 수 있다. 도 2에 도시된 바와 같이, 내부 비표시 영역(NDA2)은 제1 내지 제4 표시 영역들(DA1-DA4) 사이에 배치될 수 있다.
다양한 실시예들에 따라 내부 비표시 영역(NDA2)은 다른 위치에 존재할 수 있으며, 내부 비표시 영역(NDA2)의 위치에 따라 제2 내지 제4 표시 영역들(DA2-DA4) 중 적어도 하나는 존재하지 않을 수 있다. 예컨대, 내부 비표시 영역(NDA2)이 도 2를 바라볼 때 우측으로 이동하여 테두리 비표시 영역(NDA1)과 직접 인접할 경우, 제4 표시 영역(DA4)은 존재하지 않는다.
제1 표시 영역(DA1) 상의 화소(PX)는 제1 화소(PX1)로 지칭되고, 제2 표시 영역(DA2) 상의 화소(PX)는 제2 화소(PX2)로 지칭되고, 제3 표시 영역(DA3) 상의 화소(PX)는 제3 화소(PX3)로 지칭되고, 제4 표시 영역(DA4) 상의 화소(PX)는 제4 화소(PX4)로 지칭된다.
제1 표시 영역(DA1) 상에는 제1 방향(D1)으로 연장되는 게이트 라인들(GL)이 배치된다. 게이트 라인들(GL) 각각은 제1 화소들(PX1) 중 동일 행의 제1 화소들(PX1)에게 제1 주사 신호를 전달한다. 게이트 라인들(GL)은 제1 및 제3 게이트 구동부들(20a, 20b)과 직접 연결된다. 제1 및 제3 게이트 구동부들(20a, 20b) 각각은 게이트 라인들(GL)에 제1 주사 신호들을 출력하는 출력 버퍼들(OB)을 포함한다.
제1 및 제3 게이트 구동부들(20a, 20b)은 게이트 라인들(GL)에 미리 설정된 순서로 제어 신호들을 출력할 수 있다. 예컨대, 제1 및 제3 게이트 구동부들(20a, 20b)은 도 2를 바라볼 때 아래 방향의 게이트 라인(GL)에서 위 방향의 게이트 라인(GL)으로 제1 주사 신호를 순차적으로 출력할 수 있다.
본 명세서에서, 주사 신호는 화소(PX)에 데이터 신호가 입력되는 타이밍을 결정하는 게이트 온 레벨을 갖는 펄스 신호를 의미한다. 제1 및 제3 게이트 구동부들(20a, 20b)로부터 출력되는 신호는 게이트 오프 레벨과 게이트 온 레벨을 갖는다. 제1 및 제3 게이트 구동부들(20a, 20b)로부터 출력되는 신호가 게이트 온 레벨을 갖는 경우에, 주사 신호가 출력된다고 지칭된다. 따라서, 본 명세서에서는 화소(PX)에 주사 신호가 인가될 때, 화소(PX)에는 데이터 신호가 인가된다라고 표현될 수 있다.
제2 내지 제4 표시 영역(DA2-DA4) 상에는 제1 방향(D1)으로 연장되는 제1 내지 제3 게이트 전극 라인들(GEL1-GEL3)이 각각 배치된다. 제1 내지 제3 게이트 전극 라인들(GEL1-GEL3)은 제1 및 제2 방향(D1, D2)으로 서로 이격하여 배치된다. 제1 게이트 전극 라인들(GEL1) 각각은 제2 화소들(PX2) 중 동일 행의 제2 화소들(PX2)에 연결된다. 제2 게이트 전극 라인들(GEL2) 각각은 제3 화소들(PX3) 중 동일 행의 제3 화소들(PX3)에 연결된다. 제3 게이트 전극 라인들(GEL3) 각각은 제4 화소들(PX4) 중 동일 행의 제4 화소들(PX4)에 연결된다.
기판(110) 상에는 제1 내지 제3 게이트 전극 라인들(GEL1-GEL3)을 제2 게이트 구동부(30)의 출력 버퍼들(OB)에 연결하는 제1 내지 제3 게이트 구동 라인들(GDL1-GDL3)이 배치된다. 제1 게이트 구동 라인들(GDL1)은 제1 게이트 전극 라인들(GEL1)에 일대일로 연결되고, 제2 게이트 구동 라인들(GDL2)은 제2 게이트 전극 라인들(GEL2)에 일대일로 연결되고, 제3 게이트 구동 라인들(GDL3)은 제3 게이트 전극 라인들(GEL3)에 일대일로 연결된다.
제2 게이트 구동부(30)는 제1 내지 제3 게이트 구동 라인들(GDL1-GDL3)에 미리 설정된 순서로 제2 내지 제4 주사 신호들을 포함하는 제어 신호들을 출력할 수 있다. 제2 게이트 구동부(30)는 제1 게이트 구동 라인(GDL1)과 이에 연결되는 제1 게이트 전극 라인(GEL1)을 통해 제2 화소들(PX2)에 제2 주사 신호들을 미리 설정된 순서로 출력할 수 있다. 제2 게이트 구동부(30)는 제2 게이트 구동 라인(GDL2)과 이에 연결되는 제2 게이트 전극 라인(GEL2)을 통해 제3 화소들(PX3)에 제3 주사 신호들을 미리 설정된 순서로 출력할 수 있다. 제2 게이트 구동부(30)는 제3 게이트 구동 라인(GDL3)과 이에 연결되는 제3 게이트 전극 라인(GEL3)을 통해 제4 화소들(PX4)에 제4 주사 신호들을 미리 설정된 순서로 출력할 수 있다.
제2 게이트 구동부(30)는 제3 화소들(PX3)과 제4 화소들(PX4) 중에서 동일한 행에 위치하는 제3 화소들(PX3)과 제4 화소들(PX4)에 동일 타이밍에 제3 및 제4 주사 신호들을 출력할 수 있다. 제2 게이트 구동부(30)는 제3 및 제4 화소들(PX3, PX4)에 제3 및 제4 주사 신호들을 출력한 후에, 제2 화소들(PX2)에 제2 주사 신호들을 출력할 수 있다.
한 프레임 구간 내에서 제1 및 제3 게이트 구동부들(20a, 20b)이 제1 화소들(PX1)에 제1 주사 신호들을 출력한 후에, 제2 게이트 구동부(30)가 제2 내지 제4 화소들(PX2, PX4)에 제2 내지 제4 주사 신호들을 출력할 수 있다.
제1 표시 영역(DA1) 상에는 디스플레이 구동부(60)로부터 제2 방향(D2)으로 연장되는 데이터 라인들(DL)이 배치된다.
데이터 라인들(DL)은 제1 내지 제3 데이터 라인들(DL1, DL2, DL3)을 포함할 수 있다. 제1 데이터 라인들(DL1)은 내부 비표시 영역(NDA2)에 의해 서로 제2 방향(D2)으로 이격하는 제1 부분(DL1a)과 제2 부분(DL1b)을 포함할 수 있다. 제1 데이터 라인들(DL1)의 제1 부분(DL1a)와 제2 부분(DL1b) 사이에 내부 비표시 영역(NDA2)이 위치한다. 제2 부분(DL1b)은 제1 부분(DL1a)의 연장선 상에 위치할 수 있다. 제1 데이터 라인들(DL1)의 제1 부분(DL1a)은 디스플레이 구동부(60)에 직접 연결되며, 제1 표시 영역(DA1) 상에 배치된다. 제1 데이터 라인들(DL1)의 제2 부분(DL1b)은 제2 표시 영역(DA2) 상에 배치되며, 제2 화소들(PX2) 중 동일한 열의 제2 화소들(XP2)에 연결된다.
제2 데이터 라인들(DL2)은 내부 비표시 영역(NDA2)으로부터 제1 방향(D1)으로 이격하여 배치되고, 제1 데이터 라인들(DL1)의 제2 부분(DL1b)에 전기적으로 연결된다. 제2 데이터 라인들(DL2)은 제1 데이터 라인들(DL1)의 제2 부분(DL1b)에 데이터 연결 라인들(DCL)을 통해 연결될 수 있다. 제1 데이터 라인들(DL1)의 개수는 제2 데이터 라인들(DL2)의 개수, 및 데이터 연결 라인들(DCL)의 개수와 동일할 수 있다.
제3 데이터 라인들(DL3)은 내부 비표시 영역(NDA2)으로부터 제1 방향(D1)으로 이격하여 배치되고, 디스플레이 구동부(60)로부터 제2 방향(D2)으로 연장되며, 제1 데이터 라인들(DL1)이나 제2 데이터 라인들(DL2)에 연결되지 않는다. 제2 데이터 라인들(DL2)은 제3 데이터 라인(DL3)보다 제1 데이터 라인들(DL1)에 더 인접하게 배치될 수 있다. 제2 데이터 라인들(DL2)과 제3 데이터 라인들(DL3)은 제1 화소들(PX1) 중 일부 및 제3 및 제4 화소들(PX3, PX4)에 연결된다.
도 3은 도 2에 도시된 표시 장치의 평면도의 일부를 확대한 도면이다.
제1 게이트 구동부(20a)은 게이트 라인들(GL)에 연결되는 출력 버퍼들(OBa-4 ~ OBa)을 포함한다. 제3 게이트 구동부(20b)은 제1 게이트 구동부(20a)와 대응하여, 게이트 라인들(GL)에 연결되는 출력 버퍼들(OBa-4' ~ OBa')을 포함한다.
출력 버퍼(OBa-4)와 출력 버퍼(OBa-4')는 동일 타이밍에 제1 주사 신호를 대응하는 게이트 라인(GL)에 출력한다. 마찬가지로, 출력 버퍼(OBa)와 출력 버퍼(OBa')는 동일 타이밍에 제1 주사 신호를 대응하는 게이트 라인(GL)에 출력한다. 이러한 방식으로, 게이트 라인들(GL)에는 아래에서 위로 순차적으로 제1 주사 신호들이 인가된다.
제2 게이트 구동부(30)는 출력 버퍼들(OBa+1 ~ OBb, OBb+1 ~ OBc, OBa+1' ~ OBb')을 포함한다. 출력 버퍼들(OBb+1 ~ OBc)은 제1 게이트 구동 라인들(GDL1)을 통해 제1 게이트 전극 라인들(GEL1)에 제2 주사 신호들을 출력한다. 출력 버퍼들(OBa+1 ~ OBb)은 제2 게이트 구동 라인들(GDL2)을 통해 제2 게이트 전극 라인들(GEL2)에 제3 주사 신호들을 출력한다. 출력 버퍼들(OBa+1' ~ OBb')은 제3 게이트 구동 라인들(GDL3)을 통해 제3 게이트 전극 라인들(GEL3)에 제4 주사 신호들을 출력한다.
출력 버퍼(OBb)가 제3 주사 신호를 출력하는 타이밍은 출력 버퍼들(OBb')가 제4 주사 신호를 출력하는 타이밍과 동일하다. 마찬가지로, 출력 버퍼(OBb)가 제3 주사 신호를 출력하는 타이밍은 출력 버퍼들(OBb')가 제4 주사 신호를 출력하는 타이밍과 동일하다. 따라서, 제3 표시 영역(DA3)에 위치하는 제3 화소들(PX3)과 제4 표시 영역(DA4)에 위치하는 제4 화소들(PX4) 중에서 동일 행에 위치하는 제3 및 제4 화소들(PX3, PX4)은 동일 타이밍에 제3 및 제4 주사 신호들을 수신한다.
출력 버퍼들(OBa+1 ~ OBb)과 출력 버퍼들(OBa+1' ~ OBb')이 제3 및 제4 주사 신호들을 출력한 후에, 출력 버퍼들(OBb+1 ~ OBc)이 제2 주사 신호들을 출력할 수 있다. 출력 버퍼(OBb+1)가 가장 먼저 제2 주사 신호를 출력하고, 출력 버퍼(OBc)가 마지막으로 제2 주사 신호를 출력할 수 있지만, 이는 예시적이며, 본 발명을 한정하지 않는다.
데이터 라인들(DL)은 제2 방향(D2)을 따라 연장되며, 제1 내지 제3 데이터 라인들(DL1-DL3)을 포함한다. 제1 데이터 라인들(DL1)은 내부 비표시 영역(NDA2)에 의해 중간이 끊어진 데이터 라인(DL)으로서, 제1 부분(DL1a)과 제2 부분(DL1b)을 포함한다. 제2 부분(DL1b)은 제2 영역(DA2) 상에 배치된다. 제2 데이터 라인들(DL2)은 데이터 연결 라인들(DCL)을 통해 제1 데이터 라인들(DL1)의 제1 부분(DL1a)에 각각 연결된다.
데이터 연결 라인들(DCL)은 테두리 비표시 영역(NDA1) 상에 배치될 수 있다. 데이터 연결 라인들(DCL)이 서로 교차하지 않도록, 제1 데이터 라인들(DL1)의 제2 부분(DL1b)과 제2 데이터 라인들(DL2)이 서로 인접하는 순서대로 연결되지만, 이는 예시적이며, 본 발명을 한정하지 않는다. 설계에 따라, 데이터 연결 라인들(DCL)은 서로 교차할 수도 있다.
도 4는 일 실시예에 따른 표시 장치의 일 화소의 등가회로도이다.
도 4를 참조하면, 화소(PX)는 스위칭 박막 트랜지스터(Ts), 구동 박막 트랜지스터(Td) 및 저장 커패시터(Cst)를 포함하는 화소 회로(PC), 및 표시 소자를 포함한다. 표시 소자는 유기 발광 소자(organic light emitting device, OLED) 또는 유기 발광 다이오드(organic light emitting diode)를 포함할 수 있다.
스위칭 박막 트랜지스터(Ts)는 게이트 라인(GL) 또는 게이트 전극 라인(GEL)에 연결되는 게이트를 갖는다. 스위칭 박막 트랜지스터(Ts)는 데이터 라인에 연결되며, 게이트에 인가되는 주사 신호(Si)에 응답하여, 데이터 라인(DL)을 통해 입력되는 데이터 전압(Dj)을 구동 박막 트랜지스터(Td)로 전달한다.
저장 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts)와 구동 전압 라인(PL) 사이에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 데이터 전압의 레벨과 구동 전압 라인(PL)에 인가되는 제1 구동 전압(ELVDD)의 레벨 간의 차이에 해당하는 레벨을 갖는 전압을 저장한다.
구동 박막 트랜지스터(Td)는 구동 전압 라인(PL)과 저장 커패시터(Cst)에 연결되며, 저장 커패시터(Cst)에 저장된 전압 레벨에 대응하여 구동 전압 라인(PL)으로부터 유기 발광 소자(OLED)를 흐르는 구동 전류를 생성할 수 있다. 유기 발광 소자(OLED)는 구동 전류에 의해 원하는 휘도를 갖는 빛을 방출할 수 있다.
도 4는 도 1 내지 도 3의 표시 장치에 포함될 수 있는 예시적인 화소(PX)의 등가회로를 나타낼 뿐이며, 박막 트랜지스터의 개수, 저장 커패시터의 개수는 변경 가능하다. 예컨대, 화소 회로(PC)는 구동 및 스위칭 박막 트랜지스터(Td, Ts) 이외에, 구동 박막 트랜지스터(Td)의 문턱 전압 보상 기능, 구동 박막 트랜지스터(Td) 및 유기 발광 소자(OLED)의 초기화 등과 같은 다양한 기능을 수행하기 위해, 보상 신호나 초기화 신호와 같은 다른 제어 신호에 의해 동작하는 추가 박막 트랜지스터들을 더 포함할 수 있다. 또한, 도 4에 도시되는 구동 및 스위칭 박막 트랜지스터(Td, Ts)의 도전형은 p형인 것으로 도시되지만, 이는 예시적이며, 화소 회로(PC)에 포함되는 박막 트랜지스터들 중 적어도 하나는 n형일 수 있다.
도 5는 도 2의 V-V선에 따른 단면도이고, 도 6은 도 2의 VI- VI선에 따른 단면도이다.
먼저, 도 5를 참조하여 테두리 비표시 영역(NDA1) 및 표시 영역(DA)의 적층 구조를 살펴본 후, 도 6을 참조하여 내부 비표시 영역(NDA2) 및 표시 영역(DA)의 적층 구조를 살펴본다.
도 5를 참조하면, 기판(110) 상에 표시부(200)가 위치하고, 표시부(200)는 봉지막(300)에 의해 밀봉된다.
기판(110)은 유리, 금속 또는 유기물과 같은 물질로 형성될 수 있다. 일 실시예에 따르면, 기판(110)은 유연한 물질로 형성될 수 있다. 예컨대, 기판(110)은 가요성을 갖는 폴리이미드(PI)와 같은 물질로 형성될 수 있으나, 이는 예시적인 것이며, 본 발명은 이에 제한되지 않는다.
표시부(200)는 구동 및 스위칭 박막 트랜지스터(Td, Ts)과 저장 커패시터(Cst) 및 신호 라인들을 포함하는 화소 회로층 및 유기 발광 소자(OLED)를 포함하는 소자층을 포함하며, 이들 사이에 개재되는 복수의 절연층을 포함한다. 표시부(200)의 층들을 적층 순서에 따라 설명한다.
버퍼층(201)은 기판(110)의 하부로부터 이물, 습기 또는 외기가 침투하는 것을 감소 또는 차단할 수 있고, 기판(110) 상에 평탄면을 제공할 수 있다. 버퍼층(201)은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
구동 박막 트랜지스터(Td)는 반도체층(A1), 게이트 전극(G1), 소스 전극(S1), 드레인 전극(D1)을 포함하며, 스위칭 박막 트랜지스터(Ts)는 반도체층(A2), 게이트 전극(G2), 소스 전극(S2), 드레인 전극(D2)을 포함한다. 도 5에서는 구동 및 스위칭 박막 트랜지스터(Ts, Td)의 게이트 전극(G1, G2)이 반도체층(A1, A2)의 위에 배치된 탑 게이트(top gate) 타입인 예를 도시하고 있으나, 본 발명은 이에 한하지 않는다. 다른 실시예에 따르면, 구동 및 스위칭 박막 트랜지스터(Td, Ts)는 바텀 게이트(bottom gate) 타입일 수 있다.
일 실시예에 따르면, 반도체층(A1, A2)은 비정질 실리콘을 포함하거나, 다결정 실리콘을 포함할 수 있다. 다른 실시예에 따르면, 반도체층(A1, A2)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(A1, A2)은 채널 영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트 절연층(203)이 반도체층(A1, A2)를 덮도록 반도체층(A1, A2) 상에 위치할 수 있다. 게이트 절연층(203)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 게이트 절연층(203)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)등을 포함할 수 있다.
게이트 전극(G1, G2)은 저항이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 게이트 전극(G1, G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 이루어질 수 있다. 일 실시예에 따르면, 구동 박막 트랜지스터(Td)의 게이트 전극(G1)은 저장 커패시터(Cst)의 제1 전극(CE1)일 수 있다.
제1 층간 절연층(205)은 제1 전극(CE1)을 덮도록 제1 전극(CE1) 상에 위치할 수 있다. 예컨대, 제1 층간 절연층(205)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
제2 전극(CE2)은 제1 층간 절연층(205)을 사이에 두고 제1전극(CE1)과 중첩하도록 제1층간 절연층(205) 상에 위치한다. 제2전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제2 층간 절연층(207)은 제2 전극(CE2)을 덮도록 제2 전극(CE2) 상에 위치한다. 예컨대, 제2 층간 절연층(207)은 실리콘산화물(SiOx), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2) 등을 포함할 수 있다.
소스 전극(S1, S2)과 드레인 전극(D1, D2)은 절연층들(203, 205, 207)을 관통하는 콘택 플러그를 통해 각각 반도체층(A1, A2)의 소스 영역 및 드레인 영역과 접촉할 수 있다. 소스 전극(S1, S2) 및 드레인 전극(D1, D2)은 전도성이 우수한 재료를 포함할 수 있다. 예컨대, 소스 전극(S1, S2) 및 드레인 전극(D1, D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예에 따르면, 소스 전극(S1, S2)과 드레인 전극(D1, D2)은 Ti/Al/Ti의 다층 구조로 이루어질 수 있다.
평탄화층(209)은 소스 전극(S1, S2)과 드레인 전극(D1, D2)을 덮는다. 평탄화층(209)은 유기물로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 예컨대, 평탄화층(209)은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(209)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
화소 전극(221)은 평탄화층(209)을 관통하는 비아 플러그를 통해 구동 박막 트랜지스터(Td)와 연결될 수 있다. 화소 전극(221)은 화소 정의막(212)의 개구를 통해 노출되며, 화소 전극(221)의 가장자리는 화소 정의막(212)에 의해 덮일 수 있다. 일 실시예에 따르면, 화소 전극(221)은 반사 전극으로, 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함할 수 있다.
중간층(222)은 유기 발광층을 포함하며, 화소 정의막(212)에 의해 노출된 화소 전극(221) 상에 위치한다. 유기 발광층은 저분자 유기물 또는 고분자 유기물일 수 있다. 중간층(222)은 유기 발광층 이외에 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층을 선택적으로 더 포함할 수 있다.
상대 전극(223)은 투명 또는 반투명 전극일 수 있다. 예컨대, 상대 전극(223)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 상대 전극(223)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3 indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminium zinc oxide)와 같은 투광성 도전층(TCO, transparent conductive oxide)을 포함할 수 있다. 상대 전극(223)은 전술한 금속 박막에 전술한 투광성 도전층이 적층된 다층 구조일 수 있다. 본 발명의 비제한적인 실시예로, 상대전극(223)은 은(Ag)과 마그네슘(Mg)을 함유하는 박막 금속층을 포함할 수 있다.
봉지막(300)은 표시부(200)를 덮어 외부의 습기 및 산소가 표시부(200)로 침투하는 것을 방지한다. 봉지막(300)은 무기층(310, 330) 및 유기층(320)을 포함하는 다층 막일 수 있다.
봉지막(300)의 유기층(320)과 무기층(310, 330)은 서로 교번적으로 적층될 수 있다. 도 3에서는, 봉지막(300)이 두 개의 무기층(310, 330)과 한 개의 유기층(320)을 포함하는 예를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 즉, 봉지막(300)은 교대로 배치된 복수 개의 추가적인 무기층 및 유기층을 더 포함할 수 있으며, 적층 횟수는 제한되지 않는다.
무기층(310, 330)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물 중 적어도 어느 하나의 물질을 포함할 수 있다. 무기층(310, 330)은 예컨대 화학기상증착법(CVD) 공정에 의해 형성될 수 있다.
유기층(320)은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다. 일 실시예에 따르면, 유기층(320)은 액상의 모노머를 증착한 후 열이나 자외선과 같은 빛을 이용하여 경화시킴으로써 형성될 수 있다. 여기서, 액상의 모노머가 기판(110)의 단부를 향해 흘러 유기층(320)의 에지 테일이 형성되는 것을 방지하기 위해, 테두리 비표시 영역(NDA1)에는 댐(D)이 배치될 수 있다. 댐(D)은 평탄화층(209) 및/또는 화소 정의막(212)과 동일한 재질로 형성될 수 있다.
무기층(310, 330)은 유기층(320) 보다 더 큰 면적을 가지도록 형성될 수 있다. 따라서, 무기층(310, 330)은 서로 접할 수 있고, 이에 의해 외부의 산소 또는 수분의 침투를 더욱 효과적으로 방지할 수 있다.
도 6을 참조하면, 기판(110)의 표시 영역(DA) 상에 표시부(200)가 위치하고, 표시부(200)가 봉지막(300)에 의해 덮인 구조는 도 5를 참조하여 설명한 적층 구조와 실질적으로 동일하므로, 전술한 설명으로 갈음한다.
관통부(TH)는 기판(110)의 내부 비표시 영역(NDA2) 내에 위치하며, 관통부(TH)는 기판(110), 표시부(200)뿐만 아니라, 봉지막(300)도 관통할 수 있다. 관통부(TH)와 표시부(200)의 화소(PX) 사이에는 댐(D)이 배치될 수 있다. 댐은 전술한 바와 같이 유기층(320)의 에지 테일이 형성되는 것을 방지하기 위한 구조이며, 무기층(310, 330)은 유기층(320) 보다 관통부(TH)를 향해 연장되어 관통부(TH)와 인접한 영역에서 서로 접할 수 있다.
도 7은 일 실시예에 따른 표시 장치를 구동하기 위한 예시적인 타이밍도이다.
도 2, 도 3, 및 도 7을 참조하면, 제1 및 제3 게이트 구동부(20a, 20b)로부터 출력되는 제1 주사 신호들(S1 ~ Sa), 및 제2 게이트 구동부(30)으로부터 출력되는 제3 주사 신호들(Sa+1 ~ Sb)과 제2 주사 신호들(Sb+1 ~ Sc)이 도시된다. 디스플레이 구동부(60)가 제1 데이터 라인(DL1)의 제1 부분(DL1a)에 출력하는 제1 데이터 신호(D1), 제2 데이터 라인(DL2)에 출력하는 제2 데이터 신호(D2), 및 제3 데이터 라인(DL3)에 출력하는 제3 데이터 신호(D3)가 도시된다.
제2 게이트 구동부(30)의 출력 버퍼들(OBa+1' ~ OBb')로부터 출력되는 제4 주사 신호들은 제2 게이트 구동부(30)의 출력 버퍼들(OBa+1 ~ OBb)로부터 출력되는 제3 주사 신호들(Sa+1 ~ Sb)과 동일하다. 제4 주사 신호들 및 제4 주사 신호들에 응답하는 제4 화소들(PX4)에 대해서는 제3 주사 신호들(Sa+1 ~ Sb) 및 제3 화소들(PX3)에 대한 설명으로 대체한다.
제1 주사 신호(S1)는 한 프레임 구간에서 첫 번째 주사 신호로서, 도 2를 바라볼 때 가장 아래에 배치되는 게이트 라인(GL)을 통해 제1 화소들(PX1)에게 전달되는 신호일 수 있다. 가장 아래에 배치되는 게이트 라인(GL)에 연결되는 제1 화소들(PX1) 중에서, 제1 데이터 라인(DL1)의 제1 부분(DL1a)에 연결된 제1 화소(PX1)는 제1 주사 신호(S1)에 동기화된 제1 데이터 신호(D1)를 수신하고, 제2 데이터 라인(DL2)에 연결되는 제1 화소(PX1)는 제1 주사 신호(S1)에 동기화된 제2 데이터 신호(D2)를 수신하고, 제3 데이터 라인(DL3)에 연결되는 제1 화소(PX1)는 제1 주사 신호(S1)에 동기화된 제3 데이터 신호(D3)를 수신한다.
제1 주사 신호(Sa)는 제1 게이트 구동부(20a)의 출력 버퍼(OBa)와 제3 게이트 구동부(20b)의 출력 버퍼(OBa')로부터 게이트 라인(GL)에 동시에 출력되는 신호이다. 제1 주사 신호(Sa)가 출력되는 게이트 라인(GL)은 도 3을 바라볼 때 제1 표시 영역(DA1)에서 가장 위에 배치되는 게이트 라인(GL)이다. 이러한 방식으로, 제1 표시 영역(DA1) 내의 모든 제1 화소들(PX1)은 제1 주사 신호들(S1 ~ Sa)에 응답하여 제1 내지 제3 데이터 신호들(D1-D3)을 수신한다.
제1 주사 신호(Sa)가 출력된 후, 제3 주사 신호(Sa+1)가 출력된다. 제3 주사 신호(Sa+1)는 제2 게이트 구동부(30)의 출력 버퍼(Sa+1)로부터 제2 게이트 구동 라인(GDL2)을 통해 제2 게이트 전극 라인(GEL2)에 출력되는 신호이다. 제3 주사 신호(Sa+1)가 출력되는 제2 게이트 전극 라인(GEL2)은 도 3을 바라볼 때 제3 표시 영역(DA3)에서 가장 아래에 배치되는 제2 게이트 전극 라인(GEL2)으로서, 제1 주사 신호(Sa)가 출력되는 게이트 라인(GL)의 바로 위에 위치한다. 제3 주사 신호(Sa+1)가 출력될 때, 제1 데이터 라인(DL1)을 통해 전달되는 데이터 신호(D1)는 존재하지 않는다.
제3 주사 신호(Sb)는 제2 게이트 구동부(30)의 출력 버퍼(Sb)로부터 제2 게이트 구동 라인(GDL2)을 통해 제2 게이트 전극 라인(GEL2)에 출력되는 신호이다. 제3 주사 신호(Sb)가 출력되는 제2 게이트 전극 라인(GEL2)은 도 3을 바라볼 때 제3 표시 영역(DA3)에서 가장 위에 배치되는 제2 게이트 전극 라인(GEL2)이다. 이러한 방식으로, 제3 표시 영역(DA3) 내의 모든 제3 화소들(PX3)은 제3 주사 신호들(Sa+1 ~ Sb)에 응답하여 제2 내지 제3 데이터 신호들(D2, D3)을 수신한다. 제4 표시 영역(DA4) 내의 모든 제4 화소들(PX4)도 역시 제3 주사 신호들(Sa+1 ~ Sb)이 출력될 때 제2 내지 제3 데이터 신호들(D2, D3)을 수신한다.
제3 주사 신호(Sb)가 출력된 후, 제2 주사 신호(Sb+1)가 출력된다. 제2 주사 신호(Sb+1)는 제2 게이트 구동부(30)의 출력 버퍼(Sb+1)로부터 제1 게이트 구동 라인(GDL1)을 통해 제1 게이트 전극 라인(GEL1)에 출력되는 신호이다. 제2 주사 신호(Sb+1)가 출력되는 제1 게이트 전극 라인(GEL1)은 도 3을 바라볼 때 제2 표시 영역(DA2)에서 가장 위에 배치되는 제1 게이트 전극 라인(GEL1)일 수 있다. 그러나, 이에 한정되지 않으며, 제어부(도 1의 50)의 설계에 따라, 제2 주사 신호(Sb+1)가 출력되는 제1 게이트 전극 라인(GEL1)은 제2 표시 영역(DA2)에서 가장 아래에 배치되는 제1 게이트 전극 라인(GEL1)일 수도 있다. 제2 주사 신호(Sb+1)가 출력될 때, 제3 데이터 라인(DL3)을 통해 전달되는 데이터 신호(D3)는 존재하지 않는다.
제2 주사 신호(Sc)는 제2 게이트 구동부(30)의 출력 버퍼(Sc)로부터 제1 게이트 구동 라인(GDL1)을 통해 제1 게이트 전극 라인(GEL1)에 출력되는 신호이다. 제2 주사 신호(Sc)가 출력되는 제1 게이트 전극 라인(GEL1)은 도 3을 바라볼 때 제2 표시 영역(DA2)에서 가장 아래에 배치되는 제1 게이트 전극 라인(GEL1)일 수 있다. 이러한 방식으로, 제2 표시 영역(DA2) 내의 모든 제2 화소들(PX2)은 제2 주사 신호들(Sb+1 ~ Sc)에 응답하여 제2 데이터 신호들(D2)을 수신한다.
위와 같은 과정을 통해, 표시 영역(DA) 내의 모든 화소들(PX)은 대응하는 주사 신호에 응답하여 데이터 신호를 수신할 수 있다. 데이터 신호를 수신한 화소(PX)는 데이터 신호의 전압 레벨에 따라 결정되는 휘도로 발광할 수 있다. 따라서, 화소들(PX)은 표시 영역(DA)에 영상을 표시할 수 있다.
도 8은 일 실시예에 따른 표시 장치의 화소들의 동작을 시간에 따라 나타낸 도면이다.
도 7 및 도 8을 참조하면, 제1 프레임이 시작되면, 제1 표시 영역(DA1) 내의 제1 화소들(PX1)에 데이터 신호들이 입력된다. 데이터 신호가 입력된 제1 화소들(PX)은 데이터 신호의 전압 레벨에 따라 결정되는 휘도로 발광함으로써 영상을 표시한다.
제1 화소들(PX1)에 데이터 신호들이 입력된 후, 제3 및 제4 표시 영역(DA3, DA4) 내의 제3 및 제4 화소들(PX3, PX4)에 데이터 신호들이 입력된다. 제3 및 제4 화소들(PX3, PX4)은 입력된 데이터 신호들에 따른 영상을 표시한다.
그 후, 제2 표시 영역(DA2) 내의 제2 화소들(PX2)에 데이터 신호들이 입력된다. 제2 화소들(PX2)도 역시 입력된 데이터 신호들에 따라 영상을 표시한다.
표시 장치(100)는 예컨대 스마트폰일 수 있다. 스마트폰 화면의 상부에는 서비스를 제공하는 통신사, 동작하는 앱 정보, 새로 수신된 알림이 있음을 나타내는 표시, 현재 시간 등과 같은 상태 정보가 표시되고 있다. 이러한 정보들은 동영상과 같이 표시되는 영상이 빠르게 변하지 않는다. 제1 표시 영역(DA1)은 동영상과 같이 빠르게 변하는 영상이 표시되는 영역이고, 제2 내지 제4 표시 영역들(DA2-DA4)은 상태 정보가 표시되는 영역일 수 있다.
제2 프레임이 시작되면, 제1 표시 영역(DA1) 내의 제1 화소들(PX1)에 새로운 데이터 신호들이 입력된다. 새로운 데이터 신호가 입력된 제1 화소들(PX)은 새로운 데이터 신호에 따라 새로운 영상을 표시하게 된다. 그러나, 제2 내지 제4 표시 영역들(DA2-DA4) 내의 제2 내지 제4 화소들(PX2-PX4)에는 새로운 데이터 신호가 입력되지 않고, 기존의 영상을 표시할 수 있다. 이때, 제2 게이트 구동부(30)은 비활성화될 수 있다. 예를 들면, 제2 게이트 구동부(30)가 제2 내지 제4 주사 신호들을 출력하는 주사 주기는 제1 및 제3 게이트 구동부들(20a, 20b)가 제1 주사 신호들을 출력하는 주사 주기인 한 프레임 구간보다 길 수 있다. 제2 게이트 구동부(30)가 제2 주사 신호들을 출력하는 주사 주기는 한 프레임 구간의 정수배와 동일할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 제2 게이트 구동부(30)도 매 프레임 구간마다 제2 내지 제4 주사 신호들을 출력할 수 있다. 즉, 제2 게이트 구동부(30)가 제2 주사 신호들을 출력하는 주사 주기도 한 프레임 구간과 동일할 수 있다.
전술한 바와 같이, 제2 내지 제4 표시 영역들(DA2-DA4)은 빠르게 변하는 영상이 아닌 상태 정보를 표시하기 때문에, 제1 표시 영역(DA1)의 프레임 속도보다 늦은 프레임 속도로 새로운 영상을 표시하는 것이 전력 소모를 줄이는데 도움을 줄 수 있다. 본 실시예에 따르면, 제2 게이트 구동부(30)가 별도로 존재하기 때문에, 일부 영역의 프레임 속도를 낮출 수 있으며, 그 결과 전력 소모가 감소될 수 있다.
미리 설정된 제n 프레임이 시작되면, 제1 프레임이 시작될 때와 마찬가지로, 제1 표시 영역(DA1) 내의 제1 화소들(PX1)에 새로운 데이터 신호들이 입력된 후에, 제3 및 제4 표시 영역(DA3, DA4) 내의 제3 및 제4 화소들(PX3, PX4)에 새로운 데이터 신호들이 입력되고, 제2 표시 영역(DA2) 내의 제2 화소들(PX2)에 새로운 데이터 신호들이 입력될 수 있다. 그에 따라, 제1 내지 제4 표시 영역들(DA1-DA4)은 새롭게 입력된 데이터 신호들에 따라 새로운 영상을 표시한다.
도 9는 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 9를 참조하면, 표시 장치(100a)는 데이터 연결 라인(DCLa)의 위치를 제외하고 도 3에 도시된 표시 장치(100)와 실질적으로 동일하다. 실질적으로 동일한 구성요소들에 대한 설명은 생략한다.
전술한 바와 같이, 데이터 연결 라인들(DCLa)은 제2 데이터 라인들(DL2)과 제1 데이터 라인들(DL1)의 제2 부분(DL1b)을 일대일로 연결한다. 도 9에 도시된 바와 같이, 데이터 연결 라인들(DCLa)은 제2 내지 제4 표시 영역들(DA2-DA4) 내에 배치될 수 있다. 예를 들면, 데이터 연결 라인들(DCLa)의 적어도 일부는 제2 표시 영역(DA2)과 제3 표시 영역(DA3)의 경계를 가로지르도록 배치되고, 데이터 연결 라인들(DCLa)의 나머지는 제2 표시 영역(DA2)과 제4 표시 영역(DA4)의 경계를 가로지르도록 배치될 수 있다. 그에 따라, 표시 장치(100a)의 테두리 비표시 영역(NDA1)의 상측의 폭을 감소시킬 수 있다.
도 10은 또 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 10을 참조하면, 표시 장치(100b)는 도 3에 도시된 표시 장치(100)의 관통부(TH)의 위치와는 다른 위치에 존재하는 관통부(TH)를 갖는다. 표시 장치(100b)를 표시 장치(100)와 비교하며, 내부 비표시 영역(NDA2)의 위치가 우측 끝으로 이동하였다. 즉, 내부 비표시 영역(NDA2)은 테두리 비표시 영역(NDA1)과 직접 인접한다.
그에 따라 내부 비표시 영역(NDA2)의 우측에는 표시 영역(DA)가 존재하지 않으며, 도 10에 도시된 바와 같이, 제4 표시 영역(DA4)은 존재하지 않는다. 제1 데이터 라인들(DL1)의 제2 부분들(DL1b)은 모두 제3 표시 영역(DA3) 내의 제2 데이터 라인들(DL2)에 전기적으로 연결된다.
본 실시예에 도시된 바와 같이, 관통부(TH)의 위치는 자유롭게 변형될 수 있다.
도 11은 또 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 11을 참조하면, 표시 장치(100c)는 관통부(TH)가 기판(110)의 테두리로부터 안쪽으로 움푹 들어간 부분이라는 점을 제외하고는 도 10에 도시된 표시 장치(100b)와 실질적으로 동일하다. 관통부(TH)는 기판(110)의 안쪽에 배치되지 않고, 기판(110)의 테두리와 일체로 형성될 수 있다. 이와 같이, 관통부(TH)의 위치, 형상, 형태는 자유롭게 변형될 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치의 평면도의 일부를 확대한 도면이다.
도 12를 참조하면, 관통부(TH)의 제1 방향(D1), 즉, 측부에 위치하는 화소들(PX) 중 적어도 일부는 표시 장치(100d)의 제1 영역(DA1)에 포함된다. 제1 영역(DA1)의 제1 화소들(PX1) 중 일부는 관통부(TH)의 제1 방향(D1)에 위치한다. 제1 화소들(PX1)은 제1 및 제3 게이트 구동부(20a, 20b)에 연결되는 게이트 라인들(GL)에 연결된다. 관통부(TH)의 제1 방향(D1)에 위치하는 제1 화소들(PX1)의 일부에 연결되는 게이트 라인들(GLa, GLa-1)은 관통부(TH)에 의해 제1 방향(D1)으로 일직선으로 연결될 수 없다. 게이트 라인들(GLa, GLa-1)은 관통부(TH)의 가장자리를 우회하여, 관통부(TH)의 제1 방향(D1)에 위치하는 제1 화소들(PX1)의 일부에 연결되며, 게이트 라인들(GLa, GLa-1)의 일부는 내부 비표시 영역(NDA2)에 배치된다.
중간에 휘어진 게이트 라인들(GLa, GLa-1)은 제1 게이트 구동부(20a)의 출력 버퍼들(OBa, OBa-1) 및 제3 게이트 구동부(20b)의 출력 버퍼들(OBa', OBa-1')에 연결된다.
전술한 바와 같이, 제1 게이트 구동부(20a) 또는 제3 게이트 구동부(20b) 중 어느 하나는 생략될 수 있다. 제3 게이트 구동부(20b)가 생략될 경우, 게이트 라인들(GLa, GLa-1)의 관통부(TH) 우측 부분은 관통부(TH)의 가장자리를 우회하여 내부 비표시 영역(NDA2)에 배치되는 부분을 통해 게이트 라인들(GLa, GLa-1)의 관통부(TH) 좌측 부분에 연결된다.
관통부(TH)의 측부에 위치하는 화소들(PX) 중 적어도 일부는 제1 및 제3 게이트 구동부(20a, 20b)에 의해 제공되는 주사 신호를 수신할 수 있다. 또한, 다른 실시예에 따르면, 관통부(TH)의 아래에 위치하는 화소들(PX) 중 적어도 일부는 제2 게이트 구동부(30)에 의해 제공되는 주사 신호를 수신할 수 있다. 또 다른 실시예에 따르면, 관통부(TH)의 좌측 또는 우측에 위치하는 화소들(PX) 중 적어도 일부는 제1 게이트 구동부(20a) 또는 제3 게이트 구동부(20b)에 의해 제공되는 주사 신호를 수신하고, 관통부(TH)의 우측 또는 좌측에 위치하는 화소들(PX) 중 적어도 일부는 제2 게이트 구동부(30)에 의해 제공되는 주사 신호를 수신할 수 있다.
본 명세서의 다양한 실시예들에 따르면, 관통부(TH)가 형성되는 내부 비표시 영역(NDA2)에는 종래에 행 방향으로 연속적으로 연장되는 게이트 라인들이나 종래에 열 방향으로 연속적으로 연장되는 데이터 라인들이 배치되지 않는다. 따라서, 내부 비표시 영역(NDA2)의 크기와 관통부(TH)의 크기의 차를 최소화할 수 있다. 따라서, 상대적으로 표시 영역(DA)의 전체 면적이 넓어질 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 100a, 100b, 100c, 100d: 표시 장치
20: 제1 게이트 구동부
30: 제2 게이트 구동부
40: 데이터 구동부
50: 표시부
PX: 화소
DL: 데이터 라인
GL: 게이트 라인
GEL: 게이트 전극 라인
GDL: 게이트 구동 라인

Claims (20)

  1. 제1 표시 영역 및 제2 표시 영역을 갖는 기판;
    상기 제1 표시 영역 상의 제1 화소들과 상기 제2 표시 영역 상의 제2 화소들을 포함하는 화소들, 제1 방향으로 연장되고 상기 제1 화소들에 연결되는 게이트 라인들, 상기 제1 방향으로 연장되고 상기 제2 화소들에 연결되는 제1 게이트 전극 라인들, 및 상기 제1 방향과 다른 제2 방향으로 연장되고 상기 제1 게이트 전극 라인들에 각각 연결되는 제1 게이트 구동 라인들을 포함하는 표시부;
    상기 게이트 라인들을 통해 상기 제1 화소들에게 제1 주사 신호들을 출력하는 제1 게이트 구동부; 및
    상기 제1 게이트 구동 라인들 및 상기 제1 게이트 전극 라인들을 통해 상기 제2 화소들에게 제2 주사 신호들을 출력하는 제2 게이트 구동부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 게이트 구동부가 상기 제1 주사 신호들을 출력하는 제1 주사 주기(scanning period)는 상기 제2 게이트 구동부가 상기 제2 주사 신호들을 출력하는 제2 주사 주기보다 짧은 것을 특징으로 하는 표시 장치.
  3. 제1 항에 있어서,
    한 프레임 구간(frame period) 내에서, 상기 제1 게이트 구동부가 상기 제1 화소들에게 상기 제1 주사 신호들을 출력한 후에 상기 제2 게이트 구동부가 상기 제2 화소들에게 상기 제2 주사 신호들을 출력하는 것을 특징으로 하는 표시 장치.
  4. 제1 항에 있어서,
    상기 기판은 상기 제1 표시 영역과 상기 제2 표시 영역 사이의 내부 비표시 영역을 더 갖고,
    상기 표시 장치는 상기 내부 비표시 영역 내에서 상기 기판과 상기 표시부를 관통하는 관통부를 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 표시부는 상기 제2 방향으로 연장되고 상기 제1 화소들과 상기 제2 화소들에 연결되는 데이터 라인들을 더 포함하고,
    상기 데이터 라인들은,
    각각 상기 관통부를 사이에 두고 서로 상기 제2 방향으로 이격하여 배치되는 제1 부분과 제2 부분을 갖는 제1 데이터 라인들; 및
    상기 관통부로부터 상기 제1 방향으로 이격하여 배치되고 상기 제1 데이터 라인들의 상기 제2 부분에 각각 전기적으로 연결되는 제2 데이터 라인들을 포함하는 것을 특징으로 하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 데이터 라인들의 상기 제2 부분을 상기 제2 데이터 라인들에 각각 연결하는 데이터 연결 라인들을 더 포함하는 표시 장치.
  7. 제5 항에 있어서,
    상기 제2 화소들은 상기 제1 데이터 라인들의 상기 제2 부분에 연결되는 것을 특징으로 하는 표시 장치.
  8. 제5 항에 있어서,
    상기 데이터 라인들은 상기 관통부로부터 상기 제1 방향으로 이격하여 배치되는 제3 데이터 라인들을 더 포함하고,
    상기 제2 데이터 라인들은 상기 제1 방향으로 상기 제1 데이터 라인들과 상기 제3 데이터 라인들 사이에 배치되는 것을 특징으로 하는 표시 장치.
  9. 제4 항에 있어서,
    상기 기판은 표시 영역, 및 상기 표시 영역을 둘러싸는 테두리 표시 영역을 포함하고,
    상기 표시 영역은,
    상기 제1 표시 영역;
    상기 제2 표시 영역; 및
    상기 제1 표시 영역과 상기 제2 방향으로 인접하고 상기 제2 표시 영역 및 상기 내부 비표시 영역과 상기 제1 방향으로 인접하는 제3 표시 영역을 포함하며,
    상기 화소들은 상기 제3 표시 영역 상의 제3 화소들을 더 포함하는 것을 특징으로 하는 표시 장치.
  10. 제9 항에 있어서,
    상기 내부 비표시 영역은 상기 테두리 표시 영역과 직접 인접하는 것을 특징으로 하는 표시 장치.
  11. 제9 항에 있어서,
    상기 표시부는,
    상기 제1 방향으로 연장되고 상기 제3 화소들에 연결되는 제2 게이트 전극 라인들; 및
    상기 제2 방향으로 연장되고 상기 제2 게이트 전극 라인들에 각각 연결되는 제2 게이트 구동 라인들을 포함하며,
    상기 제2 게이트 구동부는 상기 제2 게이트 구동 라인들 및 상기 제2 게이트 전극 라인들을 통해 상기 제3 화소들에게 제3 주사 신호들을 출력하는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서,
    한 프레임 구간 내에서, 상기 제2 게이트 구동부가 상기 제3 화소들에게 상기 제3 주사 신호들을 출력하는 시구간은 상기 제1 게이트 구동부가 상기 제1 화소들에게 상기 제1 주사 신호들을 출력하는 시구간과 상기 제2 게이트 구동부가 상기 제2 화소들에게 상기 제2 주사 신호들을 출력하는 시구간 사이인 것을 특징으로 하는 표시 장치.
  13. 제11 항에 있어서,
    상기 표시 영역은 상기 제1 표시 영역과 상기 제2 방향으로 인접하는 제4 표시 영역을 더 포함하고,
    상기 제2 표시 영역 및 상기 내부 비표시 영역은 상기 제1 방향으로 상기 제3 표시 영역과 상기 제4 표시 영역 사이에 위치하고,
    상기 화소들은 상기 제4 표시 영역 상의 제4 화소들을 더 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 표시부는,
    상기 제1 방향으로 연장되고 상기 제4 화소들에 연결되는 제3 게이트 전극 라인들; 및
    상기 제2 방향으로 연장되고 상기 제3 게이트 전극 라인들에 각각 연결되는 제3 게이트 구동 라인들을 포함하며,
    상기 제2 게이트 구동부는 상기 제3 게이트 구동 라인들 및 상기 제3 게이트 전극 라인들을 통해 상기 제4 화소들에게 제4 주사 신호들을 출력하는 것을 특징으로 하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제2 게이트 구동부가 상기 제3 화소들에게 상기 제3 주사 신호들을 출력하는 시구간과 상기 제2 게이트 구동부가 상기 제4 화소들에게 상기 제4 주사 신호들을 출력하는 시구간은 서로 중첩되는 것을 특징으로 하는 표시 장치.
  16. 제1 항에 있어서,
    상기 게이트 라인들은 상기 제1 게이트 구동부에 직접 연결되고,
    상기 제1 게이트 구동 라인들은 상기 제2 게이트 구동부에 직접 연결되는 것을 특징으로 하는 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 게이트 구동부는 상기 제1 표시 영역으로부터 상기 제1 방향에 위치하고,
    상기 제2 게이트 구동부는 상기 제2 표시 영역으로부터 상기 제2 방향에 위치하는 것을 특징으로 하는 표시 장치.
  18. 제1 항에 있어서,
    상기 관통부는 상기 기판의 가장자리로부터 안쪽으로 움푹 들어간 부분인 것을 특징으로 하는 표시 장치.
  19. 제1 항에 있어서,
    상기 화소들의 각각은,
    박막 트랜지스터 및 저장 커패시터를 포함하는 화소 회로; 및
    상기 화소 회로에 연결된 표시 소자를 포함하는 표시 장치.
  20. 제19 항에 있어서,
    상기 표시 소자는 유기 발광 소자인 것을 특징으로 하는 표시 장치.
KR1020160078619A 2016-06-23 2016-06-23 표시 장치 KR20180000771A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160078619A KR20180000771A (ko) 2016-06-23 2016-06-23 표시 장치
US15/618,211 US10879332B2 (en) 2016-06-23 2017-06-09 Display apparatus
CN201710485171.1A CN107544166B (zh) 2016-06-23 2017-06-23 显示设备
KR1020230069443A KR102644562B1 (ko) 2016-06-23 2023-05-30 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160078619A KR20180000771A (ko) 2016-06-23 2016-06-23 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230069443A Division KR102644562B1 (ko) 2016-06-23 2023-05-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20180000771A true KR20180000771A (ko) 2018-01-04

Family

ID=60677301

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160078619A KR20180000771A (ko) 2016-06-23 2016-06-23 표시 장치
KR1020230069443A KR102644562B1 (ko) 2016-06-23 2023-05-30 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230069443A KR102644562B1 (ko) 2016-06-23 2023-05-30 표시 장치

Country Status (3)

Country Link
US (1) US10879332B2 (ko)
KR (2) KR20180000771A (ko)
CN (1) CN107544166B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190134311A (ko) * 2018-05-25 2019-12-04 삼성전자주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
KR20200118285A (ko) * 2019-04-04 2020-10-15 삼성디스플레이 주식회사 표시 장치
KR20210035651A (ko) * 2019-09-24 2021-04-01 엘지디스플레이 주식회사 게이트 구동 회로 및 디스플레이 장치
US11507151B2 (en) 2020-03-30 2022-11-22 Samsung Display Co., Ltd. Display apparatus
US11854485B2 (en) 2022-01-25 2023-12-26 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same
US12004390B2 (en) 2018-10-23 2024-06-04 Samsung Display Co., Ltd. Display device including auxiliary pixel near through-hole

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104113B (zh) * 2017-06-30 2019-08-23 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
KR102527230B1 (ko) * 2018-03-09 2023-05-02 삼성디스플레이 주식회사 디스플레이 장치
JP2019160174A (ja) * 2018-03-16 2019-09-19 シャープ株式会社 液晶表示パネル
US10964235B1 (en) * 2018-06-25 2021-03-30 Apple Inc. Electronic devices with narrow border displays
CN108847415B (zh) * 2018-06-29 2020-08-11 厦门天马微电子有限公司 一种阵列基板、栅极驱动电路以及显示面板
KR20200017012A (ko) * 2018-08-07 2020-02-18 삼성디스플레이 주식회사 표시 장치
US11852938B2 (en) 2018-08-21 2023-12-26 Apple Inc. Displays with data lines that accommodate openings
US10852607B2 (en) * 2018-08-21 2020-12-01 Apple Inc. Displays with data lines that accommodate openings
CN108962037B (zh) * 2018-09-19 2021-08-27 京东方科技集团股份有限公司 显示装置及其控制方法
WO2020066011A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示デバイス
KR20200066505A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
WO2020155171A1 (zh) * 2019-02-03 2020-08-06 深圳市柔宇科技有限公司 显示面板及显示器
KR20200104978A (ko) * 2019-02-27 2020-09-07 삼성디스플레이 주식회사 표시 패널
KR20200111889A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
TWI706393B (zh) * 2019-08-21 2020-10-01 友達光電股份有限公司 陣列基板
US11778874B2 (en) 2020-03-30 2023-10-03 Apple Inc. Reducing border width around a hole in display active area
CN111900260A (zh) * 2020-07-15 2020-11-06 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR20220042020A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108021A (ja) * 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
TW583778B (en) * 2003-03-10 2004-04-11 Au Optronics Corp Organic light emitting diode display panel
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
US7340312B2 (en) * 2003-06-26 2008-03-04 International Business Machines Corporation Method and system for monitoring and control of complex systems based on a programmable network processor
JP2005156766A (ja) * 2003-11-25 2005-06-16 Nec Corp 表示システムおよびそれを用いた電子機器
KR100611164B1 (ko) * 2004-02-09 2006-08-09 삼성에스디아이 주식회사 듀얼형 평판 표시 디스플레이 소자 및 듀얼형 평판 표시 디스플레이 장치
US7000599B2 (en) * 2004-07-26 2006-02-21 Techlusion Corporation Supplemental fuel injector trigger circuit
JP4899300B2 (ja) * 2004-09-09 2012-03-21 カシオ計算機株式会社 液晶表示装置及び液晶表示装置の駆動制御方法
KR100654775B1 (ko) * 2004-12-08 2006-12-08 엘지.필립스 엘시디 주식회사 액정표시장치 및 이를 이용한 모바일단말기
KR101034748B1 (ko) * 2004-12-31 2011-05-17 엘지디스플레이 주식회사 액정패널 및 이를 구비한 액정표시장치
US7542010B2 (en) * 2005-07-28 2009-06-02 Seiko Epson Corporation Preventing image tearing where a single video input is streamed to two independent display devices
KR100730152B1 (ko) * 2005-10-14 2007-06-19 삼성에스디아이 주식회사 플렉시블 평판 표시장치
US20070120763A1 (en) * 2005-11-23 2007-05-31 Lode De Paepe Display system for viewing multiple video signals
KR101205543B1 (ko) * 2006-02-20 2012-11-27 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20080015584A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 표시 장치
US7830591B2 (en) * 2006-11-20 2010-11-09 Seiko Epson Corporation Active-matrix circuit board and display
KR101365912B1 (ko) * 2006-12-28 2014-02-24 엘지디스플레이 주식회사 표시장치
JP5034646B2 (ja) * 2007-04-20 2012-09-26 富士通株式会社 液晶表示素子及びその駆動方法並びにそれを備えた電子ペーパー
KR101303494B1 (ko) * 2008-04-30 2013-09-03 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN101487962B (zh) * 2009-01-20 2012-07-04 友达光电股份有限公司 具窄型边框区结构的显示装置与其驱动方法
CN104656977B (zh) 2009-10-28 2018-01-26 伊英克公司 具有触摸传感器的电光显示器
CN102667897A (zh) * 2009-11-18 2012-09-12 夏普株式会社 配线基板和显示装置
KR101243922B1 (ko) 2010-05-07 2013-03-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR101862347B1 (ko) * 2011-02-01 2018-07-05 삼성디스플레이 주식회사 표시장치 및 이를 갖는 표시장치 세트
US20130187962A1 (en) * 2012-01-23 2013-07-25 Pixel Qi Corporation Mixed Transmissive-Reflective-Transflective Liquid Crystal Display
KR20130101330A (ko) * 2012-03-05 2013-09-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN202710889U (zh) * 2012-07-26 2013-01-30 京东方科技集团股份有限公司 阵列基板单元、阵列基板、液晶显示面板及液晶显示装置
TWI490829B (zh) * 2013-01-11 2015-07-01 Au Optronics Corp 顯示面板與顯示裝置
KR20150006726A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102129336B1 (ko) * 2013-10-24 2020-07-03 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR20150062671A (ko) * 2013-11-29 2015-06-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102262229B1 (ko) * 2014-01-23 2021-06-09 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
KR102126435B1 (ko) * 2014-02-11 2020-06-25 삼성디스플레이 주식회사 표시장치
KR102255866B1 (ko) * 2014-02-27 2021-05-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US20170148399A1 (en) * 2014-04-17 2017-05-25 Pricer Ab Scanning method for a display device
KR102144767B1 (ko) * 2014-06-02 2020-08-31 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US20150355487A1 (en) * 2014-06-06 2015-12-10 Google Technology Holdings LLC Optimized lcd design providing round display module with maximized active area
KR102237125B1 (ko) * 2014-07-16 2021-04-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20160045215A (ko) 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102342868B1 (ko) * 2014-12-31 2021-12-23 삼성디스플레이 주식회사 비사각형 디스플레이 및 그 구동 방법
TWI555000B (zh) * 2015-02-05 2016-10-21 友達光電股份有限公司 顯示面板
US9940866B2 (en) * 2015-06-01 2018-04-10 Apple Inc. Electronic device having display with curved edges
KR102376966B1 (ko) 2015-08-11 2022-03-22 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN109409251B (zh) * 2015-08-18 2023-05-16 奇跃公司 虚拟和增强现实系统和方法
KR102478260B1 (ko) * 2015-11-27 2022-12-19 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 구동 방법
CN105372891B (zh) * 2015-12-04 2019-03-08 上海天马微电子有限公司 一种阵列基板以及显示装置
CN105719612B (zh) * 2016-04-08 2018-08-14 深圳市华星光电技术有限公司 液晶面板的驱动电路及其驱动方法
US9959828B2 (en) * 2016-08-31 2018-05-01 Solomon Systech Limited Method and apparatus for driving display panels during display-off periods

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190134311A (ko) * 2018-05-25 2019-12-04 삼성전자주식회사 표시 영역에 의해 둘러싸인 공백 영역이 형성된 디스플레이 패널을 구동하는 주사 구동 회로를 포함하는 디스플레이 장치
US12004390B2 (en) 2018-10-23 2024-06-04 Samsung Display Co., Ltd. Display device including auxiliary pixel near through-hole
KR20200118285A (ko) * 2019-04-04 2020-10-15 삼성디스플레이 주식회사 표시 장치
KR20210035651A (ko) * 2019-09-24 2021-04-01 엘지디스플레이 주식회사 게이트 구동 회로 및 디스플레이 장치
CN112634804A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 栅极驱动器和显示装置
CN112634804B (zh) * 2019-09-24 2024-03-12 乐金显示有限公司 栅极驱动器和显示装置
US11507151B2 (en) 2020-03-30 2022-11-22 Samsung Display Co., Ltd. Display apparatus
US11854485B2 (en) 2022-01-25 2023-12-26 Samsung Display Co., Ltd. Display panel and electronic apparatus including the same

Also Published As

Publication number Publication date
CN107544166B (zh) 2022-05-24
KR20230083265A (ko) 2023-06-09
CN107544166A (zh) 2018-01-05
US20170372661A1 (en) 2017-12-28
US10879332B2 (en) 2020-12-29
KR102644562B1 (ko) 2024-03-11

Similar Documents

Publication Publication Date Title
KR102644562B1 (ko) 표시 장치
US11871622B2 (en) Display device
KR20190060473A (ko) 유기발광 표시장치
US11825711B2 (en) Display panel including bendable corner display area and display apparatus including the same
US11688350B2 (en) Display apparatus
US20220199747A1 (en) Display apparatus
KR20190083023A (ko) 표시 장치
CN115206943A (zh) 显示装置
US20230395009A1 (en) Display panel and display device
US11581379B2 (en) Display panel having a first conductive layer connecting the first pixel electrode to the first synchronization pixel electrode
US11910647B2 (en) Display apparatus
KR102656842B1 (ko) 플렉서블 표시장치
KR102416435B1 (ko) 표시장치
KR20200083854A (ko) 표시 패널
CN220382102U (zh) 显示面板和电子设备
US11651734B2 (en) Display panel and display apparatus including the same
KR20190079249A (ko) 미러 기능을 갖는 유기발광 표시장치
CN220935484U (zh) 显示装置
KR20170081073A (ko) 표시 장치 및 그 제조 방법
KR20240098623A (ko) 표시 장치
KR20240083317A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E601 Decision to refuse application