KR102129336B1 - 표시 장치 및 멀티 패널 표시 장치 - Google Patents

표시 장치 및 멀티 패널 표시 장치 Download PDF

Info

Publication number
KR102129336B1
KR102129336B1 KR1020130127430A KR20130127430A KR102129336B1 KR 102129336 B1 KR102129336 B1 KR 102129336B1 KR 1020130127430 A KR1020130127430 A KR 1020130127430A KR 20130127430 A KR20130127430 A KR 20130127430A KR 102129336 B1 KR102129336 B1 KR 102129336B1
Authority
KR
South Korea
Prior art keywords
gate
lines
display area
connection line
line
Prior art date
Application number
KR1020130127430A
Other languages
English (en)
Other versions
KR20150047400A (ko
Inventor
전상진
김일곤
유봉현
정미혜
정준기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130127430A priority Critical patent/KR102129336B1/ko
Priority to US14/273,415 priority patent/US9379139B2/en
Priority to CN201410364751.1A priority patent/CN104575349B/zh
Priority to JP2014179820A priority patent/JP6474571B2/ja
Publication of KR20150047400A publication Critical patent/KR20150047400A/ko
Application granted granted Critical
Publication of KR102129336B1 publication Critical patent/KR102129336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only

Abstract

표시 장치는 박막트랜지스터 기판, 게이트 드라이버, 및 연결라인을 포함한다. 상기 박막트랜지스터 기판은 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함한다. 상기 표시 영역에는 제1 방향으로 연장된 게이트 라인들 및 상기 게이트 라인들과 절연되고 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터 라인들이 구비된다. 상기 게이트 드라이버는 상기 표시 영역의 상기 제2 방향 외측에 위치한 제1 비표시 영역에 배치되고, 상기 게이트 라인들에 게이트 신호를 제공한다. 상기 연결 라인은 상기 제2 방향으로 연장되어, 상기 게이트 드라이버와 상기 게이트 라인들을 서로 연결한다. i(i는 양의 정수)번째 게이트 라인에 연결된 연결 라인의 저항 값과 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 연결 라인의 저항 값은 서로 동일하다.

Description

표시 장치 및 멀티 패널 표시 장치{DISPLAY APPARATUS AND MULTI PANEL DISPLAY APPARATUS}
본 발명은 표시 장치 및 멀티 패널 표시 장치에 관한 것으로, 더욱 상세하게는 일 방향 베젤이 감소된 표시 장치 및 멀티 패널 표시 장치에 관한 것이다.
표시 장치는 표시 패널과 상기 표시 패널을 구동하기 위한 구동부를 포함한다. 상기 표시 패널은 영상을 표시하는 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함한다. 상기 표시 영역은 제1 방향으로 연장된 게이트 라인들과 상기 제1 방향에 수직한 제2 방향으로 연장된 데이터 라인들을 포함한다.
상기 구동부는 타이밍 컨트롤러, 게이트 드라이버, 및 데이터 드라이버를 포함한다. 상기 게이트 드라이버는 상기 표시 영역의 상기 제1 방향 외측에 위치한 비표시 영역에 구비되며 상기 게이트 라인들에 연결된다. 상기 데이터 드라이버는 COF 패키지 또는 인쇄회로기판에 실장되고, 상기 COF 패키지 또는 인쇄회로기판은 상기 표시 영역의 상기 제2 방향 외측에 위치한 비표시 영역에 연결된다.
본 발명이 이루고자 하는 과제는 일 방향 베젤 폭이 감소된 표시 장치 및 멀티 패널 표시 장치를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 과제는 게이트 드라이버가 게이트 라인들의 연장 방향에 수직한 방향으로 표시 영역 외측의 비표시 영역에 배치되더라도 게이트 라인들 각각에 인가되는 게이트 신호의 딜레이 값을 일정하게 유지하는 표시 장치 및 멀티 패널 표시 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 표시 장치는 박막트랜지스터 기판, 게이트 드라이버, 및 연결라인을 포함한다. 상기 박막트랜지스터 기판은 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함한다. 상기 표시 영역에는 제1 방향으로 연장된 게이트 라인들 및 상기 게이트 라인들과 절연되고 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터 라인들이 구비된다.
상기 게이트 드라이버는 상기 표시 영역의 상기 제2 방향 외측에 위치한 제1 비표시 영역에 배치되고, 상기 게이트 라인들에 게이트 신호를 제공한다. 상기 연결 라인은 상기 제2 방향으로 연장되어, 상기 게이트 드라이버와 상기 게이트 라인들을 서로 연결한다.
i(i는 양의 정수)번째 게이트 라인에 연결된 연결 라인의 저항 값과 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 연결 라인의 저항 값은 서로 동일하다. 상기 i번째 게이트 라인에 연결된 연결 라인의 총 길이와 상기 j번째 게이트 라인에 연결된 연결 라인의 총 길이는 서로 동일할 수 있다.
상기 게이트 드라이버는 서로 이격된 제1 게이트 드라이버 및 제2 게이트 드라이버를 포함한다. 상기 연결 라인은 상기 제1 게이트 드라이버와 상기 게이트 라인들을 연결하는 메인 연결 라인들 및 상기 제2 게이트 드라이버와 상기 게이트 라인들을 연결하는 서브 연결 라인들을 포함한다.
하나의 게이트 라인은 하나의 메인 연결 라인과 하나의 서브 연결 라인에 연결된다. 상기 메인 연결 라인들은 서로 다른 길이를 가지고, 상기 서브 연결 라인들은 서로 다른 길이를 갖는다. 상기 메인 연결 라인들 각각은 상기 서브 연결 라인들 각각 보다 짧은 길이를 갖는다.
상기 연결 라인은 상기 데이터 라인들과 절연되도록 이격된다. 상기 연결 라인의 적어도 일부는 상기 데이터 라인들과 동일한 층 상에 배치된다.
본 발명의 일 실시예에 따른 연결 라인들은 팬아웃부들 및 연장부들을 포함한다. 상기 팬아웃부들은 상기 게이트 드라이버로부터 연장되어 상기 제1 비표시 영역에 배치된다. 상기 연장부들은 상기 팬아웃부로부터 연장되어 상기 게이트 라인들에 연결된다. 상기 팬아웃부들 중 적어도 하나는 지그재그 형태로 구부러진다.
상기 팬아웃부들은 서로 다른 길이를 갖고, 상기 연장부들은 서로 다른 길이를 갖는다. 제i 팬아웃부와 제j 팬아웃부의 길이의 차는 제 i 연장부와 제j 연장부의 길이의 차와 서로 동일하다.
본 발명의 일 실시예에 따른 멀티 패널 표시 장치는 상기 제1 방향으로 인정하게 배치된 복수의 표시 패널들, 인쇄회로기판, 및 연성인쇄회로기판을 포함한다. 상기 인쇄회로기판은 상기 표시 패널들을 구동한다. 상기 연성인쇄회로기판은 상기 표시 패널들 및 상기 인쇄회로기판을 서로 전기적으로 연결시킨다.
본 발명의 표시 장치 및 멀티 패널 표시 장치에 의하면, 일 방향 베젤 폭을 감소시킬 수 있다. 또한, 게이트 드라이버가 게이트 라인들의 연장 방향에 수직한 방향으로 표시 영역 외측의 비표시 영역에 배치되더라도 게이트 라인들 각각에 인가되는 게이트 신호의 딜레이 값을 일정하게 유지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2는 도 1의 표시 장치의 평면도이다.
도 3은 도 2의 표시 패널을 도시한 평면도이다.
도 4는 도 2에서 하나의 화소와 그 인접부를 도시한 도면이다.
도 5는 도 4의 I-I’선에 따른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 7은 도 6에 도시된 연결 라인을 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 멀티 패널 표시장치를 도시한 도면이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1000)의 단면도이고, 도 2는 도 1의 표시 장치(1000)의 평면도이고, 도 3은 도 2의 표시 패널(100)을 도시한 평면도이다.
도 1 내지 도 3을 참조하면, 상기 표시 장치(1000)는 표시 패널(100), 인쇄회로기판(200), 및 연성인쇄회로기판(300)을 포함할 수 있다.
상기 표시 패널(100)은 영상을 표시한다. 상기 표시 패널(100)은 유기발광 표시패널(oraganic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시패널(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시패널을 포함할 수 있으나, 이하에서 상기 표시 패널(100)은 액정표시패널인 것을 일 예로 설명한다.
상기 표시 패널(100)은 박막트랜지스터 기판(10), 대향 기판(20), 및 그 사이에 배치된 액정층(LC)을 포함한다.
상기 박막트랜지스터 기판(10)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 비표시 영역(NA)을 포함한다. 상기 표시 영역(DA)은 영상이 시인되는 영역이고, 상기 비표시 영역(NA)은 블랙매트릭스 등으로 차폐되어 영상이 시인되지 않는 영역이다.
상기 표시 영역(DA)은 복수의 게이트 라인들(G1~Gm), 복수의 데이터 라인들(D1~Dn), 및 상기 게이트 라인들(G1~Gm) 및 상기 데이터 라인들(D1~Dn)에 의해 매트릭스 형태로 배치된 복수의 화소들(PX)을 포함한다. 상기 게이트 라인들(G1~Gm)은 제1 방향(DR1)으로 연장되고, 상기 제1 방향(DR1)에 수직한 제2 방향(DR2)으로 서로 이격된다. 상기 데이터 라인들(D1~Dn)은 상기 게이트 라인들(G1~Gm)과 절연된다. 상기 데이터 라인들(D1~Dn)은 상기 제2 방향(DR2)으로 연장되고, 상기 제1 방향(DR1)으로 서로 이격된다.
상기 비표시 영역(NA)은 제1 비표시 영역(NA1) 및 제2 비표시 영역(NA2)을 포함할 수 있다. 상기 제1 비표시 영역(NA1)은 상기 표시 영역(DA)의 상기 제2 방향(DR2) 외측 영역이다. 도 2 및 도 3을 기준으로, 상기 제1 비표시 영역(NA1)은 상기 표시 영역(DA)의 상부 및 하부 영역이다. 상기 제2 비표시 영역(NA2)은 상기 표시 영역(DA)의 상기 제1 방향(DR1) 외측 영역이다. 도 2 및 도 3을 기준으로, 상기 제2 비표시 영역(NA2)은 상기 표시 영역(DA)의 좌측 및 우측 영역이다.
상기 대향 기판(20)은 상기 박막트랜지스터 기판(10)과 마주하게 배치된다. 상기 대향 기판(20)은 영상에 색을 제공하는 컬러 필터와 상기 비표시 영역(NA)에 중첩하는 블랙 매트릭스를 포함할 수 있다.
상기 액정층(LC)은 유전율 이방성을 갖는 복수의 액정 분자들을 포함한다. 상기 액정층(LC)의 액정 분자들은 상기 액정층(LC)에 형성된 전계에 따라 특정 방향으로 회전하며, 상기 액정층(LC)으로 입사되는 광의 투과도를 조절한다.
상기 연성인쇄회로기판(200)은 상기 표시 패널(100) 및 상기 인쇄회로기판(300)을 전기적으로 연결시킨다. 상기 연성인쇄회로기판(200)은 베이스 필름(220)와 상기 베이스 필름(220) 상에 형성된 집적 회로 칩(210)을 포함한다.
도 1 및 도 2에서, 상기 연성인쇄회로기판(200)은 2개로 이루어지고, 서로 상기 제1 방향(DR1)으로 이격된 것을 일 예로 도시하였다. 하지만, 이에 제한되는 것은 아니고, 상기 연성인쇄회로기판(200)은 1개로 이루어질 수 있고, 3개 이상으로 이루어질 수 있다.
상기 연성인쇄회로기판(200)은 “C” 형상으로 휘어진 상태로 상기 표시 패널(100)에 장착될 수 있다. 상기 연성인쇄회로기판(200)은 상기 박막트랜지스터 기판(10)의 상면에서 측면을 따라 연장되며 상기 박막트랜지스터 기판(10)의 하면 상에 고정될 수 있다. 이를 위해 상기 연성인쇄회로기판(200)은 플렉시블 할 수 있다.
상기 인쇄회로기판(300)은 상기 표시 패널(100)을 구동하기 위한 역할을 한다. 상기 인쇄회로기판(300)은 구동 기판(미도시)과 상기 구동 기판(미도시) 상에 실장된 다수의 회로 부품들(미도시)을 포함할 수 있다. 상기 연성인쇄회로기판(200)이 휘어져 장착된 상태에서 상기 인쇄회로기판(300)은 상기 박막트랜지스터 기판(10)의 하면에 장착될 수 있다.
상기 표시 장치(1000)는 타이밍 컨트롤러(미도시), 게이트 드라이버(400), 및 데이터 드라이버(미도시)를 더 포함할 수 있다.
상기 타이밍 컨트롤러는 상기 연성인쇄회로기판(200) 및 상기 인쇄회로기판(300) 중 어느 하나 상에 실장될 수 있다. 상기 타이밍 컨트롤러는 제어 신호를 수신하여 게이트 제어 신호 및 데이터 제어 신호를 생성한다. 상기 타이밍 컨트롤러는 게이트 제어 신호를 상기 게이트 드라이버(400)에 출력하고, 상기 데이터 제어 신호를 상기 데이터 드라이버에 출력한다. 상기 타이밍 컨트롤러는 영상 신호를 수신하여 상기 데이터 드라이버에 출력할 수 있다.
상기 게이트 제어 신호는 상기 게이트 드라이버(400)의 동작을 개시하는 수직 개시 신호 및 게이트 신호의 출력 시기를 결정하는 게이트 클럭 신호 등을 포함할 수 있다.
상기 데이터 제어 신호는 상기 데이터 드라이버의 동작을 개시하는 수평 개시 신호, 상기 데이터 드라이버에서 출력되는 데이터 전압의 극성을 제어하는 극성 반전 신호, 및 상기 데이터 전압이 출력되는 시기를 결정하는 로드 신호 등을 포함할 수 있다.
상기 게이트 드라이버(400)는 상기 박막트랜지스터 기판(10) 상에 실장될 수 있다. 구체적으로, 상기 게이트 드라이버(400)는 상기 제1 비표시 영역(NA1)에 중첩하게 배치될 수 있다. 도 2 및 도 3에서, 상기 게이트 드라이버(400)는 상기 표시 영역(DA)과 상기 연성인쇄회로기판(200) 사이의 제1 비표시 영역(NA1)에 중첩하게 배치되는 것을 일 예로 도시하였다.
상기 게이트 드라이버(400)는 상기 게이트 제어 신호를 기초로 게이트 신호를 생성할 수 있다. 상기 게이트 드라이버(400)는 상기 게이트 라인들(G1~Gm)에 각각 전기적으로 연결되어, 상기 게이트 라인들(G1~Gm)에 상기 게이트 신호를 순차적으로 출력한다.
상기 표시 패널(100)은 상기 게이트 드라이버(400)와 상기 게이트 라인들(G1~Gm)을 서로 연결하는 연결 라인들(L1~L2m)을 더 포함할 수 있다. 상기 연결 라인들(L1~L2m)은 상기 제2 방향(DR2)으로 연장되고, 상기 데이터 라인들(D1~Dn)과 서로 이격될 수 있다.
상기 게이트 드라이버(400)는 서로 이격된 제1 게이트 드라이버(410) 및 제2 게이트 드라이버(420)를 포함할 수 있다.
상기 제1 게이트 드라이버(410) 및 상기 제2 게이트 드라이버(420) 각각은 상기 게이트 라인들(G1~Gm)에 연결될 수 있다.
상기 연결 라인들(L1~L2m)은 메인 연결 라인들(L1~Lm) 및 서브 연결 라인들(Lm+1~L2m)을 포함할 수 있다. 상기 메인 연결 라인들(L1~Lm)은 상기 제1 게이트 드라이버(410)와 상기 게이트 라인들(G1~Gm)을 서로 연결하고, 상기 서브 연결 라인들(Lm+1~L2m)은 상기 제2 게이트 드라이버(420)와 상기 게이트 라인들(G1~Gm)을 서로 연결한다. 상기 메인 연결 라인들(L1~Lm) 및 상기 서브 연결 라인들(Lm+1~L2m) 각각의 개수는 상기 게이트 라인들(G1~Gm)의 개수와 서로 동일할 수 있다. 상기 메인 연결 라인들(L1~Lm) 각각은 상기 게이트 라인들(G1~Gm) 각각에 연결되고, 상기 서브 연결 라인들(Lm+1~L2m) 각각은 상기 게이트 라인들(G1~Gm) 각각에 연결될 수 있다.
상기 메인 연결 라인들(L1~Lm)은 서로 다른 길이를 가질 수 있고, 상기 서브 연결 라인들(Lm+1~L2m)은 서로 다른 길이를 가질 수 있다. 도 2 및 도 3에서 상기 메인 연결 라인들(L1~Lm)의 길이 및 상기 서브 연결 라인들(Lm+1~L2m)의 길이는 순차적으로 증가하는 것을 일 예로 도시하였다.
상기 메인 연결 라인들(L1~Lm) 각각은 상기 서브 연결 라인들(Lm+1~L2m) 각각 보다 짧은 길이를 가질 수 있다. 일 예로, 상기 메인 연결 라인들(L1~Lm)은 상기 제1 게이트 드라이버(410)로부터 상기 제2 방향(DR1)으로 상기 게이트 라인들(G1~Gm) 까지 최단 거리로 연결될 수 있다. 또한, 상기 서브 연결 라인들(Lm+1~L2m)은 상기 제2 게이트 드라이버(420)로부터 상기 제2 방향(DR2)으로 연장되어 상기 표시 영역(DA)을 지나 m번째 게이트 라인(Gm) 외측의 상기 제1 비표시 영역(NA1)에서 굴곡되어 게이트 라인들(G1~Gm)에 연결될 수 있다.
하나의 게이트 라인은 하나의 메인 연결 라인과 하나의 서브 연결 라인에 연결될 수 있다. 구체적으로, 첫번째 게이트 라인(G1)은 첫번째 메인 연결 라인(L1)과 2m번째 서브 연결 라인(L2m)에 연결될 수 있다. 마찬가지로, m번째 게이트 라인(Gm)은 m번째 메인 연결 라인(Lm)과 m+1번째 서브 연결 라인(Lm+1)에 연결될 수 있다.
i(i는 양의 정수)번째 게이트 라인에 연결된 두 연결 라인의 저항과 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 두 연결 라인의 저항은 서로 동일할 수 있다. 연결 라인의 저항은 라인의 길이에 비례하므로, i(i는 양의 정수)번째 게이트 라인에 연결된 두 연결 라인(제1 일부 연결 라인)의 총 길이와 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 두 연결 라인(제2 일부 연결 라인)의 총 길이를 동일하게 할 수 있다. 예를 들어, 첫번째 게이트 라인에 연결된 첫번째 메인 연결 라인(L1)과 2m번째 서브 연결 라인(L2m)의 총 길이는 m번째 게이트 라인에 연결된 m번째 메인 연결 라인(Lm)과 m+1 번째 서브 연결 라인(Lm+1)의 총 길이와 서로 동일할 수 있다.
도 4는 도 2에서 하나의 화소(PX)와 그 인접부를 도시한 도면이고, 도 5는 도 4의 I-I’선에 따른 단면도이다. 도 4의 화소(PX)는 첫번째 게이트 라인(G1), 두번째 게이트 라인(G2), 두번째 데이터 라인(D2), 및 세번째 데이터 라인(D3)에 의해 정의되는 화소 영역에 배치된 것을 일 예로 도시하였다.
도 4 및 도 5를 참조하면, 상기 화소(PX)는 박막트랜지스터(TR), 화소 전극(PE), 및 공통 전극(미도시)을 포함할 수 있다. 상기 박막트랜지스터(TR)은 도 1의 박막트랜지스터 기판(10)의 베이스 기판(110) 상에 형성될 수 있다. 상기 박막 트랜지스터(TR)는 게이트 라인(G2)으로 인가된 게이트 신호에 응답하여 데이터 라인(D2)으로 인가된 데이터 전압을 상기 화소 전극(PE)에 인가할 수 있다.
상기 화소 전극(PE)은 상기 박막트랜지스터 기판(10)에 구비되고, 상기 박막트랜지스터(TR)에 연결된다. 상기 화소 전극(PE)의 면적에 의해 화소(PX)의 개구율이 결정될 수 있다. 상기 화소 전극(PE)에는 시인성 개선을 위해 슬릿들이 구비될 수 있다.
상기 공통 전극(미도시)은 대향 기판(도 1의 20)에 형성될 수 있다. 다만, 이에 제한되는 것은 아니고, 상기 공통 전극은 구동 모드에 따라 박막트랜지스터 기판(10)에 구비될 수도 있다. 상기 공통 전극은 공통 전압을 수신한다.
상기 게이트 라인(G2) 상에는 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)에 의해 상기 게이트 라인(G1, G2) 및 상기 데이터 라인(D2, D3)은 절연될 수 있다.
상기 연결 라인(L2)은 상기 데이터 라인(D3)과 절연되도록 이격된다. 상기 연결 라인(L2)의 적어도 일부는 상기 데이터 라인(D3)과 동일한 층 상에 배치될 수 있다. 상기 연결 라인(L2)은 상기 데이터 라인(D3)과 동일한 단계에서 형성되고, 동일한 물질로 이루어질 수 있다.
상기 연결 라인(L2)은 상기 화소 전극(PE)과 평면상에서 비중첩하게 형성되어, 표시 패널(100)의 개구율을 떨어뜨리지 않는다.
평면상에서 상기 게이트 라인(G2)과 상기 연결 라인(L2)이 교차되는 영역에서, 상기 게이트 절연막(120)에는 콘택홀(CH)이 형성되고, 상기 연결 라인(L2)은 상기 콘택홀(CH)에 대응하게 구비된다. 상기 연결 라인(L2)은 상기 콘택홀(CH)을 통해 상기 게이트 라인(G2)과 전기적으로 연결될 수 있다.
상기 연결 라인(L2) 및 상기 데이터 라인(D3) 상에는 절연막(130)이 배치되고, 상기 절연막(130) 상에는 상기 화소 전극(PE)이 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치에 의하면, 상기 게이트 드라이버(400)가 상기 제1 비표시 영역(NA1)에 구비되어, 상기 제2 비표시 영역(NA2)의 제1 방향(DR1) 폭을 대폭 감소시킬 수 있다. 따라서, 일 방향 베젤이 대폭 감소된 표시 장치가 구현될 수 있다.
또한, 상기 게이트 드라이버(400)와 상기 게이트 라인들(G1~Gm) 사이를 연결 라인들(L1~L2m)을 통해 연결하여 상기 게이트 라인들(G1~Gm)을 안정적으로 구동할 수 있다. 이때, 상기 게이트 라인들(G1~Gm) 각각에 연결된 연결 라인들의 저항이 서로 다른 경우, 저항 차이(혹은 시정수 차이)에 따라 상기 게이트 라인들(G1~Gm) 각각에 인가되는 신호의 딜레이 값이 달라져 화질 불량이 발생될 수 있다. 하지만, 본 발명의 일 실시예에서는, 하나의 게이트 라인에 연결된 연결 라인들의 길이를 모두 동일하게 형성하여 게이트 라인들에 인가되는 신호의 딜레이 값을 일정하게 유지하여 상기한 문제점을 해결할 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치(2000)의 평면도이고, 도 7은 도 6에 도시된 연결 라인을 도시한 도면이다.
도 6 및 도 7의 표시 장치(2000)는 도 1 내지 도 5를 참조하여 설명한 표시 장치(1000)와 비교하여 게이트 드라이버 및 연결 배선에 차이가 있으므로, 이하 차이점을 중심으로 설명하고 설명되지 않은 부분은 도 1 내지 도 5를 참조한 설명에 따른다.
도 6 및 도 7을 참조하면, 상기 표시 장치(101)는 게이트 드라이버(500) 및 연결 배선(Y1~Ym)을 포함한다.
상기 게이트 드라이버(500)는 상기 제1 비표시 영역(NA1)에 중첩하게 배치될 수 있다. 도 6에서, 상기 게이트 드라이버(500)는 상기 표시 영역(DA)과 상기 연성인쇄회로기판(200) 사이의 제1 비표시 영역(NA1)에 중첩하게 배치된 것을 일 예로 도시하였다.
상기 게이트 드라이버(500)는 상기 게이트 라인들(G1~Gm)에 연결되고, 1 개일 수 있다.
상기 연결 배선(Y1~Ym)은 상기 게이트 드라이버(500)와 상기 게이트 라인들(G1~Gm)을 서로 연결한다. 상기 연결 라인들(Y1~Ym)은 상기 표시 영역(DA)에서 상기 제2 방향(DR2)으로 연장되고, 상기 데이터 라인들(D1~Dn)과 서로 이격될 수 있다. 상기 연결 라인들(Y1~Ym)의 개수는 상기 게이트 라인들(G1~Gm)의 개수와 서로 동일할 수 있다. 상기 연결 라인들(Y1~Ym) 각각은 상기 게이트 라인들(G1~Gm) 각각에 연결될 수 있다.
상기 연결 배선들(Y1~Ym) 각각은 팬아웃부(FT) 및 연장부(ET)를 포함할 수 있다.
상기 팬아웃부(FT)는 상기 게이트 드라이버(500)로부터 연장되어 상기 게이트 드라이버(500)와 상기 표시 영역(DA) 사이의 상기 제1 비표시 영역(NA1)에 배치될 수 있다. 상기 팬아웃부(FT)는 지그재그 형태로 구부러지거나 복수회의 굴곡을 포함할 수 있다.
상기 팬아웃부(FT)는 상기 연결 배선들(Y1~Ym) 각각 마다 구비된 제1 내지 제m 팬아웃부(FT1~FTm)를 포함할 수 있다. 상기 제1 내지 제m 팬아웃부(FT1~FTm) 각각의 길이는 서로 다를 수 있다. 본 실시예에서, 상기 제1 팬아웃부(FT1)에서 상기 제m 팬아웃부(FTm)로 갈수록 길이는 짧아질 수 있다. 상기 제1 내지 제m 팬아웃부(FT1~FTm)의 각각의 길이는 구부러진 횟수를 조절함으로써 조절될 수 있다. 도 6에 도시된 바와 같이, 만일, 상기 제1 팬아웃부(FT1)가 5회 구부러진 경우, 제2 팬아웃부(FT2)는 4회 구부러지고, 상기 제m 팬아웃부(FTm)는 구부러지지 않을 수 있다.
상기 연장부(ET)는 상기 팬아웃부(FT)로부터 연장되어 상기 게이트 라인들(G1~Gm)에 연결될 수 있다. 상기 연장부(ET)는 상기 제2 방향(DR2)으로 연장될 수 있다.
상기 연장부(ET)는 상기 연결 배선들(Y1~Ym) 각각 마다 구비된 제1 내지 제m 연장부(ET1~ETm)를 포함할 수 있다. 상기 제1 내지 제m 연장부(ET1~ETm) 각각의 길이는 서로 다를 수 있다. 본 실시예에서, 상기 제1 연장부(ET1)에서 상기 제m 연장부(ETm)로 갈수록 길이는 길어질 수 있다.
i(i는 양의 정수)번째 게이트 라인에 연결된 연결 라인의 저항과 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 연결 라인의 저항은 서로 동일할 수 있다. 연결 라인의 저항은 라인의 길이에 비례하므로, i(i는 양의 정수)번째 게이트 라인에 연결된 연결 라인의 총 길이와 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 연결 라인의 총 길이를 동일하게 할 수 있다. 즉, 상기 연장 라인들(Y1~Ym)의 길이는 서로 동일할 수 있다. 예를 들어, 첫번째 게이트 라인에 연결된 제1 연결 라인(Y1)의 총 길이는 m번째 게이트 라인에 연결된 m번째 연결 라인(Ym)의 총 길이와 서로 동일할 수 있다.
제i(i는 양의 정수) 팬아웃부와 제i 연장부의 길이의 합은 제j(j는 양의 정수, j≠i) 팬아웃부와 제j 연장부의 길이의 합과 서로 동일할 수 있다.
제i 팬아웃부와 제j 팬아웃부의 길이의 차는 제 i 연장부와 제j 연장부의 길이의 차와 서로 동일할 수 있다. 구체적으로, 제i(i는 양의 정수) 팬아웃부와 제j(j는 양의 정수, j≠i) 팬아웃부의 길이의 차는 i번째 게이트 라인과 j번째 게이트 라인 사이의 상기 제2 방향(DR2) 거리와 동일할 수 있다.
도 8은 본 발명의 일 실시예에 따른 멀티 패널 표시장치(3000)를 도시한 도면이다.
상기 멀티 패널 표시 장치(3000)는 상기 제1 방향(DR1)으로 인접하게 배치된 복수의 표시 패널들(102, 103)을 포함할 수 있다.
상기 표시 패널들(102, 103)은 도 1 내지 도 5를 참조하여 설명한 표시 패널(100) 또는 도 6 및 도 7을 참조하여 설명한 표시 패널(101)일 수 있다.
상기 표시 패널들(102, 103) 각각의 게이트 드라이버(미도시)는 제1 비표시 영역(NA1)에 구비되고, 제2 비표시 영역(NA2)에는 구비되지 않는다. 따라서, 상기 제2 비표시 영역(NA2)의 상기 제1 방향(DR1) 폭을 대폭 감소 시킬수 있고, 상기 표시 패널들(102, 103)의 표시 영역(DA) 사이의 상기 제1 방향(DR1) 폭을 줄일 수 있다. 이로써, 상기 복수의 표시 패널(102, 103)이 상기 제2 비표시 영역(NA2)의 폭으로 인해 별도의 표시 패널로 시인되는 현상을 감소시킬 수 있다.
도 8에는 상기 멀티 패널 표시 장치(3000)는 상기 제1 방향(DR1)으로 인접한 두 개의 표시 패널들(102)을 포함하는 것으로 도시하였으나, 이에 제한되는 것은 아니고, 상기 멀티 패널 표시 장치는 상기 제1 방향(DR1)으로 인접한 3 개 이상의 표시 패널들을 포함할 수 있고, 상기 제1 방향(DR1)뿐만 아니라 상기 제2 방향(DR2)으로 인접한 복수개의 표시 패널들을 포함할 수도 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1000, 2000: 표시 장치 3000: 멀티 패널 표시 장치
100: 표시 패널 200: 연성인쇄회로기판
300: 인쇄회로기판 400, 500: 게이트 드라이버
10: 박막트랜지스터 기판 20: 대향 기판
DA: 표시 영역 NA: 비표시 영역
L1~L2m, Y1~Ym: 연결 배선

Claims (19)

  1. 표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 표시 영역에는 제1 방향으로 연장된 게이트 라인들 및 상기 게이트 라인들과 절연되고 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터 라인들이 구비된 박막트랜지스터 기판;
    상기 비표시 영역 중 상기 표시 영역의 상기 제2 방향 일측의 외측에 위치한 제1 비표시 영역에 배치되고, 상기 게이트 라인들에 게이트 신호를 제공하는 게이트 드라이버; 및
    상기 제2 방향으로 연장되어, 상기 게이트 드라이버와 상기 게이트 라인들을 서로 연결하는 연결 라인을 포함하고,
    i(i는 양의 정수)번째 게이트 라인에 연결된 연결 라인의 저항 값과 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 연결 라인의 저항 값은 서로 동일하고,
    상기 연결 라인은 상기 i번째 게이트 라인에 연결된 제1 일부 연결라인 및 상기 j번째 게이트 라인에 연결된 제2 일부 연결 라인을 포함하고, 상기 제1 일부 연결 라인의 총 길이와 상기 제2 일부 연결 라인의 총 길이는 서로 동일한 표시 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 게이트 드라이버는 서로 이격된 제1 게이트 드라이버 및 제2 게이트 드라이버를 포함하고,
    상기 연결 라인은 상기 제1 게이트 드라이버와 상기 게이트 라인들을 연결하는 메인 연결 라인들 및 상기 제2 게이트 드라이버와 상기 게이트 라인들을 연결하는 서브 연결 라인들을 포함하는 것을 특징으로 하는 표시 장치.
  4. 제3항에 있어서,
    하나의 게이트 라인은 하나의 메인 연결 라인과 하나의 서브 연결 라인에 연결된 것을 특징으로 하는 표시 장치.
  5. 제3항에 있어서,
    상기 메인 연결 라인들은 서로 다른 길이를 가지고, 상기 서브 연결 라인들은 서로 다른 길이를 갖는 것을 특징으로 하는 표시 장치.
  6. 제3항에 있어서,
    상기 메인 연결 라인들 각각은 상기 서브 연결 라인들 각각 보다 짧은 길이를 갖는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 메인 연결 라인들의 길이는 상기 제1 게이트 드라이버와 상기 게이트 라인들 사이의 상기 제2 방향 최단거리인 것을 특징으로 하는 표시 장치.
  8. 제6항에 있어서,
    상기 서브 연결 라인들은 상기 제2 게이트 드라이버로부터 상기 제2 방향으로 상기 표시 영역을 통과하도록 연장되고 상기 제1 비표시 영역에서 굴곡되어 상기 게이트 라인들에 연결된 것을 특징으로 하는 표시 장치.
  9. 제1항에 있어서,
    상기 연결 라인은 상기 데이터 라인들과 절연되도록 이격된 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 연결 라인의 적어도 일부는 상기 데이터 라인들과 동일한 층 상에 배치된 것을 특징으로 하는 표시 장치.
  11. 제10항에 있어서,
    상기 박막트랜지스터 기판은,
    상기 게이트 라인들과 상기 데이터 라인들 사이에 배치되고, 콘택홀이 형성된 게이트 절연막을 더 포함하고,
    상기 연결 라인은 상기 콘택홀을 통해 상기 게이트 라인과 전기적으로 연결된 것을 특징으로 하는 표시 장치.
  12. 제1항에 있어서,
    상기 연결 라인들의 길이는 서로 동일한 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 연결 라인들은,
    상기 게이트 드라이버로부터 연장되어 상기 제1 비표시 영역에 배치된 팬아웃부들; 및
    상기 팬아웃부로부터 연장되어 상기 게이트 라인들에 연결된 연장부들을 포함하는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서,
    상기 팬아웃부들 중 적어도 하나는 지그재그 형태로 구부러지거나 복수회의 굴곡을 포함하는 것을 특징으로 하는 표시 장치.
  15. 제13항에 있어서,
    상기 팬아웃부들은 서로 다른 길이를 갖고, 상기 연장부들은 서로 다른 길이를 갖는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서,
    제i 팬아웃부와 제j 팬아웃부의 길이의 차는 제 i 연장부와 제j 연장부의 길이의 차와 서로 동일한 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서,
    상기 제i 팬아웃부와 상기 제j 팬아웃부의 길이의 차는 상기 i번째 게이트 라인과 상기 j번째 게이트 라인 사이의 상기 제2 방향 거리와 동일한 것을 특징으로 하는 표시 장치.
  18. 제1항에 있어서,
    상기 박막트랜지스터 기판을 구동하기 위한 인쇄회로기판; 및
    상기 박막트랜지스터 기판 및 상기 인쇄회로기판을 서로 전기적으로 연결시키는 연성인쇄회로기판을 더 포함하는 것을 특징으로 하는 표시 장치.
  19. 제1 방향으로 인접하게 배치된 복수의 표시 패널들;
    상기 표시 패널들을 구동하기 위한 인쇄회로기판; 및
    상기 표시 패널들 및 상기 인쇄회로기판을 서로 전기적으로 연결시키는 연성인쇄회로기판을 포함하고,
    상기 표시 패널들 각각은,
    표시 영역과 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 표시 영역에는 상기 제1 방향으로 연장된 게이트 라인들, 상기 게이트 라인들과 절연되고 상기 제1 방향에 교차하는 제2 방향으로 연장된 데이터 라인들이 구비된 박막트랜지스터 기판;
    상기 비표시 영역 중 상기 표시 영역의 상기 제2 방향 외측에 위치한 제1 비표시 영역에 배치되고, 상기 게이트 라인들에 게이트 신호를 제공하는 게이트 드라이버; 및
    상기 제2 방향으로 연장되어, 상기 게이트 드라이버와 상기 게이트 라인들을 서로 연결하는 연결 라인을 포함하고,
    i(i는 양의 정수)번째 게이트 라인에 연결된 연결 라인의 저항 값과 j(j는 양의 정수, j≠i)번째 게이트 라인에 연결된 연결 라인의 저항 값은 서로 동일하고,
    상기 연결 라인은 상기 i번째 게이트 라인에 연결된 제1 일부 연결라인 및 상기 j번째 게이트 라인에 연결된 제2 일부 연결 라인을 포함하고, 상기 제1 일부 연결 라인의 총 길이와 상기 제2 일부 연결 라인의 총 길이는 서로 동일한 멀티 패널 표시 장치.
KR1020130127430A 2013-10-24 2013-10-24 표시 장치 및 멀티 패널 표시 장치 KR102129336B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130127430A KR102129336B1 (ko) 2013-10-24 2013-10-24 표시 장치 및 멀티 패널 표시 장치
US14/273,415 US9379139B2 (en) 2013-10-24 2014-05-08 Display apparatus and multi-panel display apparatus
CN201410364751.1A CN104575349B (zh) 2013-10-24 2014-07-28 显示装置和多面板显示装置
JP2014179820A JP6474571B2 (ja) 2013-10-24 2014-09-04 表示装置及びマルチパネル表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130127430A KR102129336B1 (ko) 2013-10-24 2013-10-24 표시 장치 및 멀티 패널 표시 장치

Publications (2)

Publication Number Publication Date
KR20150047400A KR20150047400A (ko) 2015-05-04
KR102129336B1 true KR102129336B1 (ko) 2020-07-03

Family

ID=52994397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130127430A KR102129336B1 (ko) 2013-10-24 2013-10-24 표시 장치 및 멀티 패널 표시 장치

Country Status (4)

Country Link
US (1) US9379139B2 (ko)
JP (1) JP6474571B2 (ko)
KR (1) KR102129336B1 (ko)
CN (1) CN104575349B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501706B2 (en) 2020-12-28 2022-11-15 Samsung Display Co., Ltd. Display panel and display apparatus including the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169459B1 (ko) 2013-12-06 2020-10-26 삼성디스플레이 주식회사 표시 장치 및 멀티 패널 표시 장치
KR102144767B1 (ko) 2014-06-02 2020-08-31 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN104952883B (zh) 2015-05-11 2019-04-19 京东方科技集团股份有限公司 柔性阵列基板、显示面板、键盘组件和电子设备
KR102412675B1 (ko) * 2015-06-03 2022-06-24 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20180000771A (ko) 2016-06-23 2018-01-04 삼성디스플레이 주식회사 표시 장치
KR102556829B1 (ko) * 2016-06-29 2023-07-19 삼성디스플레이 주식회사 터치 기능을 갖는 표시 패널 및 이를 포함하는 표시 장치
US10303016B2 (en) * 2016-09-07 2019-05-28 Samsung Display Co., Ltd. Display device and method for manufacturing the same
KR102518426B1 (ko) * 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
CN108073003B (zh) * 2016-11-09 2020-08-18 元太科技工业股份有限公司 显示面板、像素阵列衬底与线路阵列结构
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN106681077B (zh) * 2017-03-29 2019-08-02 上海中航光电子有限公司 显示面板和显示装置
TWI642305B (zh) * 2017-05-10 2018-11-21 友達光電股份有限公司 顯示面板
CN107331294B (zh) * 2017-06-30 2020-01-21 厦门天马微电子有限公司 显示面板及显示装置
KR20200069125A (ko) * 2018-12-06 2020-06-16 삼성전자주식회사 디스플레이 장치
CN109300447B (zh) * 2018-12-14 2021-05-25 惠科股份有限公司 显示面板
KR20210000350A (ko) * 2019-06-24 2021-01-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
US11586085B2 (en) 2019-08-20 2023-02-21 Au Optronics Corporation Display apparatus
CN111708233B (zh) 2019-08-20 2022-10-25 友达光电股份有限公司 显示装置
CN110853511B (zh) * 2019-10-24 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板
KR102211928B1 (ko) * 2019-12-31 2021-02-03 엘지디스플레이 주식회사 발광 표시 장치
CN111341209A (zh) * 2020-04-08 2020-06-26 Tcl华星光电技术有限公司 显示面板
US11404449B2 (en) 2020-04-08 2022-08-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN111796462A (zh) * 2020-07-07 2020-10-20 Tcl华星光电技术有限公司 一种阵列基板及显示装置
US11335230B2 (en) 2020-07-07 2022-05-17 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel
CN111798755B (zh) * 2020-07-07 2021-08-24 Tcl华星光电技术有限公司 显示面板
CN113838865B (zh) * 2020-08-21 2023-04-28 友达光电股份有限公司 像素阵列基板
KR20220096934A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시장치
KR20220129703A (ko) * 2021-03-16 2022-09-26 삼성디스플레이 주식회사 표시 장치와 그를 포함하는 타일형 표시 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108021A (ja) 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP2003140181A (ja) 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2005208129A (ja) 2004-01-20 2005-08-04 Seiko Epson Corp 液晶装置及び電子機器
JP2006154712A (ja) 2004-11-26 2006-06-15 Samsung Electronics Co Ltd ゲートライン駆動回路、これを有する表示装置、その駆動装置及び方法
JP2007518120A (ja) 2004-01-05 2007-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 屈曲配線パターンを具備する電子装置
JP2007328346A (ja) * 2006-06-08 2007-12-20 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びこれを含む液晶表示板
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
US20120194773A1 (en) 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Display apparatus and display set having the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237679B1 (ko) * 1995-12-30 2000-01-15 윤종용 저항 차를 줄이는 팬 아웃부를 가지는 액정 표시 패널
US5897228A (en) 1997-02-28 1999-04-27 Eastman Kodak Company Camera with low cost interchangeable pushbutton annotation
US6760536B1 (en) 2000-05-16 2004-07-06 International Business Machines Corporation Fast video playback with automatic content based variable speed
JP2003005670A (ja) 2001-06-20 2003-01-08 Toshiba Corp 平面表示装置
KR100840330B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 액정 표시 장치 및 이에 사용하는 구동 집적 회로
KR100989226B1 (ko) 2003-12-24 2010-10-20 엘지디스플레이 주식회사 시분할 컬러 액정표시장치
KR20060078675A (ko) 2004-12-30 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법
KR20070064458A (ko) 2005-12-17 2007-06-21 엘지.필립스 엘시디 주식회사 액정표시소자의 구동 장치
KR101282401B1 (ko) 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
KR101365055B1 (ko) * 2006-12-04 2014-02-19 삼성디스플레이 주식회사 표시 장치
KR101365912B1 (ko) 2006-12-28 2014-02-24 엘지디스플레이 주식회사 표시장치
KR20080076519A (ko) 2007-02-16 2008-08-20 삼성전자주식회사 표시 기판
CN101487962B (zh) * 2009-01-20 2012-07-04 友达光电股份有限公司 具窄型边框区结构的显示装置与其驱动方法
TWI447499B (zh) * 2009-10-27 2014-08-01 Lg Display Co Ltd 液晶顯示裝置之陣列基板、液晶顯示裝置及其製造方法
US9078363B2 (en) 2009-11-18 2015-07-07 Sharp Kabushiki Kaisha Wiring board and display apparatus
KR20130101330A (ko) * 2012-03-05 2013-09-13 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102055152B1 (ko) * 2012-10-12 2019-12-12 엘지디스플레이 주식회사 표시장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108021A (ja) 2001-09-28 2003-04-11 Hitachi Ltd 表示装置
JP2003140181A (ja) 2001-11-02 2003-05-14 Nec Corp 液晶表示装置
JP2007518120A (ja) 2004-01-05 2007-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 屈曲配線パターンを具備する電子装置
JP2005208129A (ja) 2004-01-20 2005-08-04 Seiko Epson Corp 液晶装置及び電子機器
JP2006154712A (ja) 2004-11-26 2006-06-15 Samsung Electronics Co Ltd ゲートライン駆動回路、これを有する表示装置、その駆動装置及び方法
JP2007328346A (ja) * 2006-06-08 2007-12-20 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びこれを含む液晶表示板
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
US20120194773A1 (en) 2011-02-01 2012-08-02 Samsung Electronics Co., Ltd. Display apparatus and display set having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501706B2 (en) 2020-12-28 2022-11-15 Samsung Display Co., Ltd. Display panel and display apparatus including the same

Also Published As

Publication number Publication date
JP2015082110A (ja) 2015-04-27
CN104575349B (zh) 2019-07-26
KR20150047400A (ko) 2015-05-04
CN104575349A (zh) 2015-04-29
US9379139B2 (en) 2016-06-28
US20150115292A1 (en) 2015-04-30
JP6474571B2 (ja) 2019-02-27

Similar Documents

Publication Publication Date Title
KR102129336B1 (ko) 표시 장치 및 멀티 패널 표시 장치
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
TWI607364B (zh) 觸控顯示面板及其驅動方法
KR102173356B1 (ko) 곡면표시장치
US9875699B2 (en) Display device
US11796878B2 (en) Active matrix substrate and display panel
KR101360782B1 (ko) 터치 스크린 일체형 표시장치
US10866449B2 (en) Liquid crystal display apparatus with touch sensor and method for driving same
TWI584177B (zh) 觸摸面板及具有該觸摸面板之顯示裝置
KR20100026412A (ko) 표시 장치
JP6745732B2 (ja) 液晶表示パネルおよび液晶表示装置
US10739894B2 (en) Display device
JP5080119B2 (ja) 横電界方式の液晶表示装置用アレイ基板及びそのアレイ基板を含む表示装置の駆動方法
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
JP2005189614A (ja) 液晶表示装置
KR20150001168A (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
KR102411379B1 (ko) 표시패널과 이를 이용한 표시장치
KR102312168B1 (ko) 수평 전계형 액정 표시장치
KR102075355B1 (ko) 액정표시장치
KR101931339B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR20080054940A (ko) 액정표시장치와 그 구동방법
KR20150014204A (ko) 표시장치
KR20170051671A (ko) 배선 연결구조 및 그를 구비한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right