KR20080076519A - 표시 기판 - Google Patents

Abstract

RC 지연의 불규칙함을 억제하기 위한 보상 라인을 갖는 표시 기판이 개시된다. 표시 기판은 기판, 신호 라인들, 패드들, 팬아웃 라인 및 보상 라인을 포함한다. 기판에는 표시 영역 및 표시 영역을 둘러싸는 주변 영역이 정의된다. 신호 라인들은 표시 영역에 형성된다. 패드들은 주변 영역에 형성된다. 팬아웃 라인은 신호 라인의 전단부에 연결되어 주변 영역으로 연장되며, 패드와 신호 라인을 전기적으로 연결시킨다. 보상 라인은 신호 라인들의 후단부에 연결되고 주변 영역으로 연장되어, 팬아웃 라인들의 배선 저항을 등저항으로 보상한다. 신호 라인의 후단부에 보상 라인을 형성함으로써 팬아웃 라인들 간의 RC 편차를 보상해 줄 수 있으므로, 표시 품질을 향상시킬 수 있다.

팬아웃부 지연, 보상 라인, 지그 재그

Description

표시 기판{DISPLAY SUBSTRATE}

도 1은 본 발명의 제1 실시예에 따른 표시 기판의 개략도이다.

도 2는 도 1의 영역 A를 확대하여 도시한 확대도이다.

도 3은 도 2의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.

도 4는 도 2의 I-I'선 및 II-II'선을 따라 절단한 단면을 본 발명의 다른 실시예에 따라 도시한 단면도이다.

도 5는 팬아웃부와 신호 라인을 각각 분리한 상태에서 팬아웃부 및 신호 라인 끝단에서의 출력파형을 도시한 그래프이다.

도 6은 팬아웃부와 신호 라인을 연결시킨 상태에서 팬아웃부 및 신호 라인 끝단에서의 출력파형을 도시한 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

PA : 표시 영역 SA1,SA2,SA3,SA4: 제1,제2,제3,제4 주변영역

12 : 데이터 패드 13 : 데이터 팬아웃 라인

DFT : 데이터 팬아웃부 15 : 데이터 보상 라인

17 : 도전층 PE : 화소 전극

본 발명은 표시 기판에 관한 것으로, 보다 상세하게는 RC 지연 편차를 감소시키기 위한 보상 라인을 갖는 표시 기판에 관한 것이다.

일반적으로, 표시 장치에 적용되는 표시 기판은 서로 교차하여 복수의 단위 화소들을 정의하는 신호 라인들이 형성된 표시 영역과, 상기 표시 영역을 둘러싸는 주변 영역을 포함한다. 상기 표시 영역에 정의된 단위 화소에는 상기 신호 라인들에 연결된 스위칭 소자 및 상기 스위칭 소자로부터 화소 전압을 인가받는 화소 전극이 형성된다.

상기 주변 영역에는 외부의 구동 신호 인가부와 접촉하는 하는 복수의 패드들과, 상기 신호 라인들을 상기 패드들과 각각 연결시키는 팬아웃 라인들이 형성된다.

이때, 서로 인접하는 패드들 간의 간격은 단위 화소를 구성하는 신호 라인들 간의 간격보다 작기 때문에, 서로 대응되는 패드와 신호 라인의 직선 거리에 따라 상기 팬아웃 라인들의 길이는 서로 다르게 형성된다. 팬아웃 라인의 저항값 R은 팬아웃 라인의 길이에 비례하므로, 팬아웃 라인의 길이 차이는 결과적으로 팬아웃 라인들 간의 저항 차를 야기한다. 저항값 R 과 용량값 C의 곱은 신호 전달의 지연시간과 직접적으로 관계되므로, 팬아웃 라인의 길이 차에 의해 신호 라인들 간에 신호 전달 지연(RC DELAY) 편차가 발생하며, 이에 따라 표시 기판의 균일한 구동이 어려워지는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 신호 전달 지연(RC DELAY) 편차를 감소시키기 위한 표시 기판을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판은, 기판, 신호 라인들, 패드들, 팬아웃 라인 및 보상 라인을 포함한다. 기판에는 표시 영역 및 표시 영역을 둘러싸는 주변 영역이 정의된다. 신호 라인들은 표시 영역에 형성된다. 패드들은 주변 영역에 형성된다. 팬아웃 라인은 신호 라인의 전단부에 연결되어 주변 영역으로 연장되며, 패드와 신호 라인을 전기적으로 연결시킨다. 보상 라인은 신호 라인들의 후단부에 연결되고 주변 영역으로 연장되어, 팬아웃 라인들의 배선 저항을 등저항으로 보상한다.

이러한 표시 기판에 의하면, 신호 라인의 후단부에 보상 라인을 형성함으로써 신호 라인의 전단부에 형성된 팬아웃 라인들 간의 RC 편차로 인한 신호 전달 지연을 보상해 줄 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 제1 실시예에 따른 표시 기판의 개략도이다.

도 2는 도 1의 영역 A를 확대하여 도시한 확대도이다.

도 1 및 도 2를 참조하면, 표시 기판(100)은 베이스 기판(110)을 포함한다. 베이스 기판(110) 상에는 서로 교차하는 신호 라인들에 의해 복수의 단위 화소(P) 들이 정의된 표시 영역(PA)과, 상기 표시 영역(PA)을 둘러싸는 주변 영역(SA1,SA2,SA3,S4)이 정의된다. 상기 신호 라인들은 게이트 라인(GL)들 및 상기 게이트 라인(GL)들에 교차하는 데이터 라인(DL)들을 포함한다.

상기 표시 영역(PA)은 영상이 표시되는 영역이며, 상기 주변 영역(SA1,SA2,SA3,SA4)은 표시 장치로 조립된 후 외부에 시인되지 않는 영역이다.

상기 주변 영역(SA1,SA2,SA3,SA4)은 상기 표시 영역(PA)으로부터 제1 방향(X)으로 배치된 제1 주변 영역(SA1), 상기 표시 영역(PA)으로부터 상기 제1 방향(X)의 반대 방향으로 배치된 제2 주변 영역(SA2), 상기 표시 영역(PA)으로부터 상기 제2 방향(Y)으로 배치된 제3 주변 영역(SA3) 및 상기 표시 영역(PA)으로부터 상기 제2 방향(Y)의 반대 방향으로 배치된 제4 주변 영역(SA4)을 포함한다.

상기 주변 영역(SA1,SA2,SA3,SA4)에는 외부의 구동 신호 인가부로부터 구동신호를 인가 받기 위한 복수의 패드들 및 상기 패드들과 상기 신호 라인들(GL,DL)을 전기적으로 연결시키는 팬아웃 라인(FL)들이 형성된다.

구체적으로, 상기 복수의 패드들은 데이터 패드(12)들 및 게이트 패드(미도시)들을 포함한다. 상기 팬아웃 라인(FL)들은 상기 데이터 패드(12)들과 상기 데이터 라인(DL)을 연결시키는 데이터 팬아웃 라인(13)들 및 상기 게이트 패드(미도시)들과 상기 게이트 라인(GL)을 연결시키는 게이트 팬아웃 라인(23)들을 포함한다. 상기 데이터 패드(12)들과 상기 데이터 팬아웃 라인(13)들은 데이터 팬아웃부(DFT)를 구성하고, 상기 게이트 패드(미도시)들과 상기 게이트 팬아웃 라인(23)들은 게이트 팬아웃부(GFT)를 구성한다. 상기 데이터 팬아웃부(DFT) 및 게이트 팬아웃 부(GFT)는 외부로부터 인가된 구동 신호를 표시 영역(PA)으로 연결시켜주는 기능을 한다.

일례로, 상기 데이터 팬아웃부(DFT)는 상기 제1 주변 영역(SA1)에 형성되고, 상기 게이트 팬아웃부(GFT)는 상기 제3 주변 영역(SA3)에 형성된다. 상기 게이트 팬아웃부(GFT) 및 데이터 팬아웃부(DFT)는 대동소이한 구조로 형성되므로, 이하에서는 상기 데이터 팬아웃부(DFT)를 예로 들어 본 발명을 더욱 상세하게 설명하도록 한다.

상기 데이터 팬아웃부(DFT)에 포함된 데이터 패드(12)들은 서로 밀집되어 소수의 데이터 패드 그룹(11)을 형성한다. 상기 데이터 팬아웃 라인(13)의 일단부는 상기 데이터 패드(12)에 연결되고 타단부는 상기 데이터 라인(DL)의 전단부에 연결된다.

한편, 상기 데이터 패드 그룹(11) 내에서 서로 인접하는 데이터 패드(12)들 간의 간격은 표시 영역(PA)에 형성된 데이터 라인(DL)들 간의 간격보다 작기 때문에, 상기 데이터 패드(12)와 상기 데이터 라인(DL)을 연결시키는 데이터 팬아웃 라인(13)들의 길이가 일정하지 않게 형성된다.

즉, 데이터 팬아웃 라인(13)들이 직선으로 패터닝 될 경우, 데이터 패드(12)와 이에 대응하는 데이터 라인(DL)의 직선 간격이 짧을수록 이들을 연결시키는 팬아웃 라인의 길이도 짧아진다. 이에 따라, 데이터 패드(12)와 이에 대응하는 데이터 라인(DL)의 직선 간격이 길 경우 보다 RC의 크기가 상대적으로 작아지므로, 데이터 팬아웃 라인(13)들 간의 RC 편차가 발생하게 되며, 이는 표시 장치의 표시 품 질을 저하시키는 요인이 된다.

따라서, 상기 데이터 팬아웃 라인(13)들의 길이 편차를 최소화시키기 위하여 도 2에 도시한 바와 같이 상기 데이터 팬아웃 라인(13)을 지그재그로 패터닝한 구조가 개발 된 바 있다. 데이터 패드(12)와 이에 대응하는 데이터 라인(DL)의 직선 간격이 상대적으로 짧을 경우, 이들을 연결시키는 데이터 팬아웃 라인(13)에는 지그 재그 패턴의 횟수를 증가시킴으로써 길이를 증가시킨다. 이에 따라, 데이터 팬아웃 라인(13)들 간의 RC 편차를 보상해줄 수 있다.

그러나, 표시 장치의 외곽부 슬림화 추세에 따라, 데이터 팬아웃부(DFT)가 형성될 공간이 협소해지면서 지그 재그 패턴만으로는 데이터 팬아웃 라인(13)들의 RC 편차를 완전히 제거하기 어렵다는 문제점이 있다.

따라서, 본 발명에서는 상기 데이터 라인(DL)의 타단부에 상기 RC 편차를 보상해주기 위한 데이터 보상 라인(15)을 형성한다. 구체적으로, 상기 데이터 보상 라인(15)은 상기 데이터 팬아웃부(DFT)의 반대편에 해당하는 상기 제2 주변 영역(SA2)에 형성된다. 이때, 상기 데이터 보상 라인(15)은 상기 데이터 팬아웃 라인(13)들의 RC 크기에 따라 서로 다른 길이로 형성된다. 상기 데이터 팬아웃 라인(13)들의 RC 크기는 상술한 바와 같이 데이터 팬아웃 라인(13)들의 길이에 큰 영향을 받으므로, 상기 데이터 보상 라인(15)은 상기 데이터 팬아웃 라인(13)들의 길이에 따라 서로 다른 길이로 형성된다.

즉, 상대적으로 긴 데이터 팬아웃 라인(13)에 연결된 데이터 라인(DL)으로부터 연장된 데이터 보상 라인(15)은 여타의 데이터 보상 라인(15)들에 비해 상대적 으로 짧게 형성된다. 마찬가지로, 상대적으로 짧은 데이터 팬아웃 라인(13)에 연결된 데이터 라인(DL)으로부터 연장된 데이터 보상 라인(15)은 여타의 데이터 보상 라인(15)들에 비해 상대적으로 길게 형성된다.

이와 같이, 상기 데이터 보상 라인(15)들의 길이에 편차를 줌으로써 데이터 팬아웃부(DFT)의 RC 편차를 감소시킬 수 있다. 이때, 상기 데이터 보상 라인(15)들은 상기 데이터 팬아웃 라인(13)들과 마찬가지로 지그재그로 패터닝될 수 있다.

예를 들어, 지그재그 패터닝 횟수가 많은 데이터 팬아웃 라인(13)은 지그재그 패터닝 횟수가 적은 데이터 팬아웃 라인(13)에 비해 상대적으로 RC가 작음을 의미한다. 따라서, 지그 재그 패터닝 횟수가 많은 데이터 팬아웃 라인(13a)에 대응하는 데이터 보상 라인(15a)은 지그 재그 패터닝 횟수가 적은 데이터 팬아웃 라인(13b)에 대응하는 데이터 보상 라인(15b) 비해 지그재그 패터닝 횟수를 증가시킴으로써 데이터 팬아웃 라인(13)들 간의 RC 편차를 추가적으로 보상해줄 수 있다.

한편, 도 2에서는 상기 데이터 라인(DL)에 연결된 데이터 팬아웃부(DFT) 및 데이터 보상 라인(15)을 예로 들어 설명하였으나, 상기 게이트 팬아웃부(GFT)역시 상기 데이터 팬아웃부(DFT)와 대동소이한 구조로 형성되며, 상기 게이트 라인(GL) 역시 상술한 데이터 보상 라인(15)과 동일한 개념의 게이트 보상 라인(25)을 포함할 수 있음은 물론이다.

도 3은 도 2의 I-I'선 및 II-II'선을 따라 절단한 단면도이다.

이하, 도 1 내지 도 3을 참조하여 본 발명을 더욱 상세하게 설명하도록 한다.

도 1 내지 도 3을 참조하면, 표시 기판(100)은 베이스 기판(110)을 포함한다. 상기 베이스 기판(110) 상에는 상기 게이트 라인(GL), 상기 게이트 라인(GL)으로부터 단위 화소(P) 내로 돌출된 게이트 전극(G), 게이트 패드(미도시) 및 상기 게이트 패드(미도시)와 상기 게이트 라인(GL)을 연결시키는 게이트 팬아웃 라인(23)을 포함하는 제1 금속패턴이 형성된다. 상기 게이트 라인(GL)에 연결된 게이트 보상 라인(25)을 형성할 경우, 상기 게이트 보상 라인(25) 역시 상기 제1 금속패턴으로 형성하는 것이 바람직하다.

한편, 상기 게이트 패드(미도시)와 상기 게이트 팬아웃 라인(23)은 후술하는 데이터 라인(DL)과 마찬가지로 제2 금속패턴으로 형성될 수도 있다.

도시하지는 않았으나, 상기 제1 금속패턴은 상기 게이트 라인(GL)들 사이에서 상기 게이트 배선(GL)과 동일한 방향으로 연장되며, 공통 전압을 인가받는 스토리지 라인을 더 포함할 수 있다.

상기 제1 금속패턴이 형성된 베이스 기판(110) 상에는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 예를 들어 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어질 수 있다.

상기 제1 절연층(120) 상에는 상기 게이트 전극(G)에 중첩되는 액티브층(A)이 형성된다. 상기 액티브층(A)은 일례로, 비정질 실리콘으로 이루어진 반도체층(131)과 이온 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(132)이 적층된 구조로 형성된다.

상기 액티브층(A)이 형성된 제1 절연층(120) 상에는 데이터 라인(DL), 데이 터 패드(12), 데이터 팬아웃 라인(13), 데이터 보상 라인(15), 소스 전극(S), 드레인 전극(D)을 포함하는 제2 금속 패턴이 형성된다. 상기 데이터 팬아웃 라인(13)은 상기 데이터 패드(12)와 상기 데이터 라인(DL)의 전단부를 연결시킨다. 상기 데이터 보상 라인(15)은 상기 데이터 라인(DL)의 후단부에 연결되어 상기 제2 주변영역(SA2)으로 연장된다. 상기 소스 전극(S)은 상기 데이터 라인(DL)으로부터 상기 단위 화소(P)내로 돌출되며 상기 액티브층(A)과 일부 중첩된다. 상기 드레인 전극(D)은 상기 소스 전극(S)으로부터 소정 간격 이격되어 형성되며 상기 액티브층(A)과 일부 중첩된다. 이때, 상기 소스 전극(S)과 상기 드레인 전극(D)의 이격부에서는 상기 액티브층(A)의 오믹 콘택층(132)이 제거되어 상기 반도체층이 노출된다. 상기 게이트 전극(G), 액티브층(A), 소스 전극(S) 및 드레인 전극(D)은 각 단위 화소(P)를 스위칭하는 박막 트랜지스터(TFT)를 이룬다.

상기 제2 금속패턴이 형성된 베이스 기판(110) 상에는 제2 절연층(150)이 형성된다. 상기 제2 절연층(150)은 예를 들어 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)으로 이루어질 수 있다. 상기 제2 절연층(150) 내에는 상기 드레인 전극(D)의 일단부를 노출시키는 콘택홀(CH)이 형성된다.

상기 제2 절연층(150) 상에는 각 단위 화소(P)에 대응하여 화소 전극(PE)이 형성된다. 상기 화소 전극(PE)은 인듐 틴 옥사이드(Indium Tin Oxide), 인듐 징크 옥사이드(Indium Zinc Oxide), 비정질 인듐 틴 옥사이드(Amorphous Indium Tin Oxide)와 같이 투명한 도전성 물질로 이루어질 수 있으며, 상기 콘택홀(CH)을 통해 상기 드레인 전극(D)과 접촉한다.

도 4는 도 2의 I-I'선 및 II-II'선을 따라 절단한 단면을 본 발명의 제2 실시예에 따라 도시한 단면도이다. 본 발명의 제2 실시예는 도 1 내지 도 3에서 상술한 실시예와 대동 소이하므로, 차이점만을 상세히 설명하도록 하고 동일한 구성요소에는 동일한 도면 번호를 부여하도록 한다.

도 4를 참조하면, 상기 데이터 보상 라인(15)이 형성된 제2 주변 영역(SA2)에는 상기 데이터 보상 라인(15)과 절연층을 사이에 두고 도전층(17)이 더 형성된다. 상기 도전층(17)은 도 4에 도시된 바와 같이 제1 금속패턴으로 형성할 수도 있고, 화소 전극(PE)과 동일층으로 형성할 수도 있다. 상기 도전층(17)이 상기 제1 금속패턴으로 형성될 경우 상기 절연층은 제1 절연층(120)이 된다. 또한, 상기 도전층(17)이 상기 화소 전극(PE)과 동일층으로 형성될 경우 상기 절연층(120)은 제2 절연층(150)이 된다. 이하에서는 상기 도전층(17)이 제1 금속패턴으로 형성된 경우를 예로 들어 설명하도록한다.

상기 도전층(17)에는 상기 데이터 보상 라인(15)에 인가되는 전압과는 다른 전압이 인가된다. 일례로, 상기 도전층(17)에는 공통 전압이 인가될 수 있다. 상기 도전층(17)은 상기 제1 절연층(120)을 사이에 두고 상기 각각의 데이터 보상 라인(15)과 캐패시터를 형성한다.

본 발명의 제1 실시예에서와 같이 상기 제2 주변 영역(SA2)에 데이터 보상 라인(15)만을 형성하는 구조는 저항값(R) 만을 조절하는 방식의 RC 편차 보상법이지만, 절연층을 사이에 두고 도전층(17)을 형성하는 제2 실시예의 구조는 데이터 보상 라인(15)의 추가로 인한 저항(R) 뿐만 아니라, 캐패시턴스(C)에 의한 보상이 추가되므로 데이터 팬아웃부(DFT)의 RC 편차를 더욱 효과적으로 보상할 수 있다.

한편, 상기 제4 주변 영역(SA4)에 상기 게이트 라인(GL)에 연결된 게이트 보상 라인(25)을 형성할 경우, 상기 게이트 보상 라인(25)과 캐패시터를 형성하기 위한 도전층(17)은 제2 금속패턴으로 형성될 수도 있고 화소 전극(PE)과 동일층으로 형성될 수도 있다.

도 5는 팬아웃부와 신호 라인을 각각 분리한 상태에서 팬아웃부 및 신호 라인 끝단에서의 출력파형을 도시한 그래프이다.

도 6는 팬아웃부와 신호 라인을 연결시킨 상태에서 팬아웃부 및 신호 라인 끝단에서의 출력파형을 도시한 그래프이다.

도 5와 도 6에서, 그래프 A는 도 3의 제1 포인트(P1)에서의 출력파형을 도시하였고, 그래프 B는 도 3의 제2 포인트(P2)에서의 출력파형을 도시하였다.

이때, 도 5와 도 6의 출력파형은 본 발명에 따른 보상 라인을 연결하지 않은 상태에서 측정하였다.

도 5의 그래프 A를 참조하면, 팬아웃부와 신호 라인이 미연결되었을 때에는 팬아웃부의 출력파형이 완전한 펄스파에 가깝다. 그러나, 도 6의 그래프 A를 참조하면 팬아웃부에 신호 라인을 연결함으로써 팬아웃부의 출력파형에도 영향이 미침을 확인할 수 있다. 즉, 팬아웃부 후단부에 신호 라인을 연결함으로써 신호 라인 RC의 영향으로 팬아웃부의 출력이 지연된다. 따라서, 후단 배선의 RC가 전단에 영향을 미침을 확인할 수 있으므로, 보상 라인을 신호 라인의 후단부에 연결함으로써 신호 라인의 전단부에 연결된 팬아웃부의 신호 전달 편차를 조절하는 것이 가능함 을 확인할 수 있다.

이상에서 설명한 바와 같이, 신호 라인의 후단부에 팬아웃부의 RC 편차를 보상해주기 위한 보상 라인을 형성함으로써, RC 지연에 의한 표시 장치의 화질 저하를 개선할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

1. 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역이 정의된 기판;

   상기 표시 영역에 형성된 신호 라인들;

   상기 주변 영역에 형성된 패드들;

   상기 신호 라인들의 전단부에 연결되어 상기 주변 영역으로 연장되며, 상기 패드들과 상기 신호 라인들을 전기적으로 연결시키는 팬아웃 라인들; 및

   상기 신호 라인들의 후단부에 연결되고 상기 주변 영역으로 연장되어, 상기 팬아웃 라인들의 배선 저항을 등저항으로 보상하는 보상 라인들을 포함하는 표시 기판.
2. 제1 항에 있어서, 상기 보상 라인들은 상기 신호 라인에 연결된 상기 팬아웃 라인의 길이가 짧을수록 길게 형성되는 것을 특징으로 하는 표시 기판.
3. 제1 항에 있어서, 상기 보상 라인들은 지그 재그로 패터닝된 것을 특징으로 하는 표시 기판.
4. 제3 항에 있어서, 상기 보상 라인들의 지그 재그 패터닝 횟수는 상기 신호 라인에 연결된 상기 팬아웃 라인의 길이가 길수록 감소하는 것을 특징으로 하는 표시 기판.
5. 제1 항에 있어서, 상기 팬아웃 라인들은 지그 재그로 패터닝된 것을 특징으로 하는 표시 기판.
6. 제5 항에 있어서, 상기 팬아웃 라인들의 지그 재그 패터닝 횟수는 상기 팬아웃 라인들과 연결된 상기 패드들과 상기 신호 라인들 간의 직선 거리가 짧을수록 증가하는 것을 특징으로 하는 표시 기판.
7. 제1 항에 있어서, 상기 보상 라인들이 형성된 상기 주변 영역에 대응하여 형성되며, 절연층을 사이에 두고 상기 보상 라인들과 중첩되는 도전층을 더 포함하는 것을 특징으로 하는 표시 기판.
8. 제7 항에 있어서, 상기 보상 라인들과 상기 도전층에는 서로 다른 전압이 인가되는 것을 특징으로 하는 표시 기판.

Images