CN102315211B - 薄膜晶体管阵列面板 - Google Patents

Abstract

本发明薄膜晶体管阵列面板，在基板上设置有多条驱动线，其特征在于，在驱动线的靠近基板一侧设置有电阻调节器，可调节各驱动线的电阻相一致，以减小因电阻值不一致而导致各驱动线延迟时间不一致给显示带来影响的问题。

Description

薄膜晶体管阵列面板

技术领域

本发明涉及显示领域，尤其涉及一种薄膜晶体管阵列面板。

背景技术

薄膜晶体管液晶显示装置(Thin-Film-Transistor Liquid Crystal Display，LCD)、电子纸(E-paper)、有源矩阵有机发光二极体显示装置(Active MatrixOrganic Light Emitting Diode)等显示设备因其具有外型轻薄、耗电少以及无辐射污染等优点，目前已被广泛应用于电视、笔记本电脑、移动电话、个人数字助理等产品中。在上述的显示设备中，都包含一个重要的组成部分------薄膜晶体管(Thin Film Transistor)阵列面板，薄膜晶体管阵列面板包括多条绝缘相交的数据驱动线和扫描驱动线、薄膜晶体管以及像素电极，所述薄膜晶体管的栅极和扫描驱动线连接，源极和数据驱动线连接，漏极和像素电极相连接。利用栅极电压可以控制薄膜晶体管的打开和关闭，数据驱动线上的信号经源极、漏极输送到像素电极也相应的连接或断绝，从而使每一个像素可以独立地运作，且较不易受其他像素的影响，这就是薄膜晶体管阵列面板的基本工作原理。

如图1所示，基板100上设置有多条扫描驱动线s1、s2、s3......以及多条数据驱动线d01、d02、d03......。在非显示区域130，每条扫描驱动线和数据驱动线都要和驱动电路110相应的引脚相连接以获取信号。在显示区域120，所述扫描驱动线s1、s2、s3......离驱动电路110的距离都不一致，所述扫描驱动线s1、s2、s3......在非显示区域130要连接到驱动电路110会使各扫描驱动线的长度不一致，并且为了使产品整体轻薄，驱动电路110都会作的非常小巧贴附在基板100上，其连接端子间的距离比相邻的数据驱动线间的距离或者相邻的扫描驱动线间的距离更小，所以各驱动线在非显示区域130都要进行内缩布线，也会使得各驱动线的长度都不相等，如数据驱动线的长度d01＞d02＞d03，扫描驱动线地长度s1＞s2＞s3。

在薄膜晶体管阵列面板上驱动信号要从驱动线传输至像素的时会存在信号延迟。信号通过驱动线传输，驱动线是有电阻的，同时驱动线和面板上的其他金属层和非金属层会形成一定的电容。电学中，在如图2a所示的一阶电阻-电容(R-C)电路上，若A点的电位按照如图2b的波形瞬间由V1切换至V2，则B点也会由起始值V1向V2改变，而且是以指数形式过渡，如式1

式1：VB＝V2-(V2-V1)exp[-t/(RC)]

从上式可得出，即使A点电压切换是立即发生，但是信号源B点却需要一段时间来使电量从一个值切换到另一个值，波形如图2c所示，这样的现象即称为“信号延迟”。从式1中可以推出，在一阶电阻-电容(R-C)电路中，延迟时间t正比于RC即电容和电阻的乘积。单个像素可以等价如上所述的一介电阻-电容(R-C)电路，在整个薄膜晶体管阵列面板上会将每条驱动线视为一维分散型电阻-电容串联电路，计算更为复杂需要借助电脑软件来模拟，但是基本上延迟时间t还是正比于RC即电容和电阻的乘积。

再参考图1，垂直方向上a点由最外侧的数据驱动线d01传送数据信号，b点由最内侧的数据驱动线d03传送数据信号，在水平方向上a点和b点由同一条扫描驱动线s4控制驱动信号，因为数据驱动线d01比数据驱动线d03长，其本身的电阻R1较大并且和其它金属层和非金属层形成的电容C1也较大，即RC1＞RC3，根据式1可知，信号延迟时间t1＞t3。即同时向a点、b点传输信号，因为信号延迟，到达a点的时间会比b点晚，因此显示效果会与预期不一致而造成偏差，这在大屏中更为明显。

因为延迟时间t正比于RC即电容和电阻的乘积，只要尽量调节每条驱动线上的电阻和电容一致就可以减小延迟时间的差异。现有技术中通过对驱动线的布线调整以降低延迟时间的影响。如图3所示结构为一种现有技术薄膜晶体管阵列面板平衡延迟时间设计的示意图，和集成电路4相连接的驱动线L1、L2、L3，其中驱动线的长度L1＞L2＞L3，驱动线的宽度L1＞L2＞L3，即长度愈长的驱动线愈宽，愈短的驱动线愈窄，使每条驱动线的阻值相同或相近。再如图4所示结构为另一种现有技术薄膜晶体管阵列面板平衡延迟时间设计的示意图，和集成电路4相连的驱动线中，L3的形状为直线，L2的形状为波浪线，或者再如L3的形状为方波形，通过调节驱动线的形状使每根驱动线的长度相等。

但是如上所述的两种设计都有一定的弊端，如图3所示的结构，调节驱动线的宽度受到最小制程能力的影响，比如说工艺上的能做到的最小线宽为d，那么驱动线中宽度最小的宽度为d，其余的驱动线宽度必须大于d，减小了面板的有效显示区域。再如图4所示结构通过调节驱动线的形状，如上所述驱动电路连接端子的节距非常小，尤其是数据线驱动电路，连接端子的数目更多节距更小，空间非常有限，调节驱动线的形状会受到很大的限制。

鉴于以上所述，有必要对现有的薄膜晶体管阵列面板进行改良，以弥补上述的不足。

发明内容

针对上述技术问题，本发明提供一种改进的薄膜晶体管阵列面板，可以很好的解决各驱动线信号延迟时间不一致对显示造成的影响。为达成上述目的，本发明采用如下技术方案：一种薄膜晶体管阵列面板，在基板上设置有多条驱动线，在驱动线的靠近基板一侧的下方设置有电阻调节器，可调节各驱动线的电阻相一致。

可选地，电阻调节器位于薄膜晶体管阵列面板的非显示区域。

可选地，电阻调节器为绝缘凸起。

可选地，电阻调节器为绝缘凹槽。

可选地，绝缘凸起在延驱动线的方向上的截面形状为下底边大于上底边的梯形，并且所述梯形的下底边靠近基板一侧。

可选地，绝缘凹槽在延驱动线的方向上的截面形状为下底边小于上底边的梯形，并且所述梯形的下底边靠近基板一侧。

可选地，驱动线包括扫描驱动线和数据驱动线。

可选地，驱动线中至少有一条由两种电阻率不一样的材料串联组成，两种材料形成线状结构，通过调节电阻率大的材料的长度使各驱动线的电阻相一致。

可选地，电阻率大的材料位于薄膜晶体管阵列面板的非显示区域。

可选地，电阻率大的材料为氧化铟锡，和薄膜晶体管阵列面板的公共电极层为同一层。

可选地，还包括有一层与驱动线绝缘的导电层，所述导电层和驱动线有交叠，通过调节导电层与驱动线的交叠量使各驱动线上的电容值一致。

可选地，导电层位于薄膜晶体管阵列面板的非显示区域。

可选地，导电层的材料为氧化铟锡，和薄膜晶体管阵列面板的公共电极层为同一层。

可选地，导电层为互不相连的导电单片，每个导电单片和每条驱动线单独交叠。

可选地，单片结构的大小和形状互不一致。

一种薄膜晶体管阵列面板，在基板上设置有多条驱动线，其特征在于，所述驱动线中至少有一条由两种电阻率不同的材料串联组成，两种材料形成线状结构，通过调节两种电阻率不同的材料的长度使各驱动线的电阻相一致。

可选地，电阻率大的材料位于薄膜晶体管阵列面板的非显示区域。

一种薄膜晶体管阵列面板，在基板上设置有多条驱动线，其特征在于，还包括与驱动线绝缘的导电层，所述导电层和驱动线有交叠，通过调节导电层与驱动线的交叠量使各驱动线上的电容值一致。

与现有技术相比，本发明的优点在于，由于在薄膜晶体管阵列面板驱动线的下方靠近基板的一侧设置电阻调节器，可以调节不同驱动线的长度使每根驱动线的电阻一致，并且布线不受制程能力和空间的限制，有效地解决了各驱动线延迟时间不一致对显示性能的影响。

附图说明

图1是一种现有技术薄膜晶体管阵列面板的示意图；

图2a是一介电阻-电容(R-C)电路示意图；

图2b是一介电阻-电容(R-C)电路A点电压切换波形示意图；

图2c是一介电阻-电容(R-C)电路B点电压切换波形示意图；

图3是一种现有技术薄膜晶体管阵列面板平衡延迟时间设计的示意图；

图4是另一种现有技术薄膜晶体管阵列面板平衡延迟时间设计的示意图；

图5是本发明薄膜晶体管阵列面板第一实施例的示意图；

图6是本发明薄膜晶体管阵列面板第一实施例的局部放大图；

图7是本发明薄膜晶体管阵列面板第二实施例的示意图；

图8是本发明薄膜晶体管阵列面板第二实施例的局部放大图；

图9是本发明薄膜晶体管阵列面板第三实施例的示意图；

图10是本发明薄膜晶体管阵列面板第四实施例的示意图；

图11是本发明薄膜晶体管阵列面板第五实施例的示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此，本发明不受下面公开的具体实施例的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围，此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

如背景技术中描述，现有技术中的薄膜晶体管阵列面板因为每根驱动线的电阻不一致而造成延迟时间不一致，对显示效果造成了影响。现有技术中虽然有对此进行改进的构造，但是现有技术中薄膜晶体管阵列面板受制于制程工艺能力或者布线空间的限制，改善效果不是很明显。

本发明人有鉴于以上现有技术的不足，基于从事薄膜晶体管阵列面板行业多年丰富的实务经验及专业知识，积极加以研究创新，并经过不断的研究、探索，反复试验论证，终于提出本发明实施方式。下面根据附图详细说明本发明。

如图5所示为本发明薄膜晶体管阵列面板的第一实施例，基板100上有设置有多条数据驱动线d1、d2、d3，在基板100上还设置有集成电路110，在非显示区域130，数据驱动线d1、d2、d3对应地和集成电路110的连接引脚相连接。在数据驱动线d1下设置有绝缘凸起T1，在数据驱动线d2下设置有绝缘凸起T21、T22，在数据驱动线d3下设置有绝缘凸起T31、T32、T33。数据驱动线d1、d2、d3分别地在绝缘凸起T1和T21、T22以及T31、T32、T33的上方也形成一个个起伏结构，通过控制各数据驱动线下方的绝缘凸起的数量调节各数据驱动线的长度一致进而使其延迟时间也一致。作为优选实施例，本实施例中将绝缘凸起T1和T21、T22以及T31、T32、T33分别设置在非显示区域130的数据驱动线d1、d2、d3下方，可减小对显示效果的影响。

为了更好的表明本实施例的结构请参考图6，图6为第一实施例的局部放

大示意图，数据驱动线d3下方设置的绝缘凸起T31、T32、T33在延数据驱动线d3的方向上的截面为上底边小于下底边的梯形，并且所述梯形的下底边靠近基板100一侧。比如，绝缘凸起T31的上底边a11的长度小于下底边a21的长度，并且所述下底边a21靠近基板一侧，绝缘凸起T31的两个腰分别为b11、b21。数据驱动线d3的制造方法为，首先是基板上100沉积驱动线金属层，然后将驱动线金属层刻蚀出数据驱动线d3的形状。在驱动线金属层成膜中，金属靶材是和基板100平行放置的，在延数据驱动线d3的方向将绝缘凸起T31、T32、T33的截面设置为上底边小于下底边的梯形，并且所述梯形的下底边靠近基板一侧，从靶材溅射出的金属原子在梯形的腰上也可以像上底边一样有比较好附着，成膜的均一性较好。第一实施例通过在数据驱动线d1、d2、d3下方设置绝缘凸起，可达到控制各驱动线的电阻一致，平衡各驱动线的延迟时间也一致。

参考图7，为本发明薄膜晶体管阵列面板的第二实施例示意图，基板200上有数条扫描驱动线s1、s2、s3、s4、s5，在显示区域220，所述扫描驱动线s1、s2、s3、s4、s5离集成电路210的距离由远及近分别为s1、s2、s3、s4、s5，即扫描驱动线s1离集成电路210的距离最远，扫描驱动线s5离集成电路210的距离最近。扫描驱动线s1、s2、s3、s4、s5在非显示区域230由平行于集成电路210的方向转弯并且分别和集成电路210相对应的引脚相连接。在非显示区域230，扫描驱动线s2的下方设置有绝缘凹槽F2，扫描驱动线s3的下方设置有绝缘凹槽F31、F32，扫描驱动线s4的下方设置有绝缘凹槽F41、F42、F43，扫描驱动线s5的下方设置有绝缘凹槽T51、T52、T53、T54。各扫描驱动线在绝缘凹槽上方依照绝缘凹槽的形状也形成的有一个个起伏结构。作为优选实施例，本实施例中将绝缘凹槽设置在非显示区域230，可以减小对显示造成的影响。

请参考图8，图8为第二实施例的局部放大图，扫描驱动线s4下方有绝缘凹槽F41、F42、F43，绝缘凹槽F41、F42、F43在延扫描驱动线s4的方向上的截面为上底边大于下底边的梯形，所述梯形的下底边靠近基板一侧，在本实施例中，凹槽F41在延扫描驱动线s4方向上的截面为上底边a21大于下底边a22的梯形，所述梯形的下底边a22靠近基板一侧，梯形的两腰分别为b21、b22。绝缘凹槽设置为上述形状有利于提高扫描驱动线金属层成膜均一性，原理同第一实施例中所述。第二实施例通过在扫描驱动线下方设置绝缘凹槽，可控制各扫描驱动线的电阻一致，平衡各驱动线的延迟时间也一致。

在驱动线的下方设置绝缘凸起，或者绝缘凹槽，驱动线在绝缘凸起或者绝缘凹槽上布线依照绝缘凸起或者绝缘凹槽的形状也形成起伏结构，目的是加长驱动线的长度，通过合理的设置各驱动线下方的绝缘凸起或者绝缘凹槽的数量就可以使每条驱动线的长度一致，用绝缘凸起或者绝缘凹槽效果是一样的，在此不受以上具体实施例的限制。

图为9本发明的第三实施例的局部示意图，在基板300上设置有数条扫描驱动线s31、s32、s33、s34，还设置的有集成电路310，在显示区域320，所述扫描驱动线s31、s32、s33、s34与集成电路310平行。在非显示区域330，扫描驱动线s31、s32、s33、s34连接到集成电路310上对应的引脚。在扫描驱动线s34的下方设置有绝缘的凹槽F311、F312、F313、F314，扫描驱动线s33的下方设置有绝缘的凸起T321、T322、T323，扫描驱动线s32的下方设置有绝缘的凹槽F331、F332。通过在各扫描驱动线的下方设置数量不一的绝缘凸起或者绝缘凹槽，扫描驱动线在绝缘凸起或者绝缘凹槽上方依照绝缘凸起或者绝缘凹槽的形状也形成一个个起伏结构，可调节各扫描驱动线的长度相一致，以减小因扫描驱动线长度不一造成的延迟时间不一致带来的影响，以上和第一、第二实施例的作用效果一样。

接着参考图9，第三实施例区别于第一、第二实施例之处在于，所述扫描驱动线中至少有一条扫描驱动线是由两种电阻率不一样的材料串联组成，两种材料形成线状结构，通过调节其中电阻率大的材料的长度使各扫描驱动线的电阻相一致。在薄膜晶体管面板上，有时候因设计空间有限，所设置的绝缘凸起和绝缘凹槽不足以将每条驱动线的长度调节为一致，就可以通过使用不同电阻率的材料并控制其中电阻率大的材料的长度的方法来平衡各驱动线的电阻。在本实施例中，在基板300上设置有扫描驱动线s31、s32、s33、s34，所述扫描驱动线的长度s31＞s32＞s33＞s34，并且所述扫描驱动线s31、s32、s33、s34中的每一条都是由电阻率不同的材料m1、m2分别形成线状结构并串联组成的，由电阻率大的金属m2形成的线状结构分别为线状结构m21、m22、m23、m24，其中，线状结构m21为扫描驱动线s31的一部分，线状结构m22为扫描驱动线s32的一部分，线状结构m23为扫描驱动线s33的一部分，线状结构m24为扫描驱动线s34的一部分，长度m21＜m22＜m23＜m24。所述电阻率小的材料m1为铝钕合金，显示区域320全部用材料m1布线，电阻率大的材料m2为氧化铟锡并且和薄膜晶体管阵列基板的公共电极层为同一层，所述电阻率大的材料m2设置在非显示区域330。所述电阻率大的材料m2和电阻率小的材料m1不在同一层，中间隔有绝缘层(未示出)。在本实施例中，扫描驱动线s34中由电阻率大的材料m2形成的线状结构m24通过过孔V31和电阻率小的铝钕合金m1相连接，串联组成扫描驱动线s34。本实施例通过使用不同电阻率的的材料形成线状串联组成驱动线，并调节电阻率大的材料的长度的方法，可以调节各驱动线的电阻值一致，进而使各驱动线的延迟时间相一致。电阻率大的材料m2也可以和电阻率小的材料m1先后形成在一层上，以上以设计和工艺制程的便利为宜，都是薄膜晶体管阵列面板制成的常用手段，此处不再列举实施例。

图10为本发明薄膜晶体管阵列面板的第四实施例示意图，在基板400设置有扫描驱动线s41、s42、s43、s44，还设置有集成电路410，扫描驱动线s41、s42、s43、s44在显示区域420和集成电路410是平行的，在非显示区域430扫描驱动线s41、s42、s43、s44连接到集成电路410上对应的引脚。扫描驱动线s41的下方设置有绝缘凹槽F411、F412、F413，扫描驱动线s42的下方设置有绝缘凸起T421、T422，扫描驱动线s43的下方设置有绝缘凹槽F431。所述扫描驱动线的长度s44＞s43＞s42＞s41，在基板400的非显示区域430还设置有与所述驱动线s41、s42、s43、s44绝缘相交的导电层M1、M2，所述导电层M1、M2设置成特殊的形状使之与扫描驱动线s41、s42、s43、s44相交的交叠量随着扫描驱动线s41、s42、s43、s44长度的增加而减小。在本实施例中，如上所述扫描驱动线的长度s44＞s423＞s42＞s41，在非显示区域430，导电层M2设置为三角形，三角形的顶角和扫描驱动线长度最长的s44有交叠，从顶角到底边方向上随着扫描驱动线s43、s42、s41长度的减小，导电层M2和扫描驱动线s43、s42、s41交叠量依次增加。导电层M1也设置为三角形，三角形的顶角和扫描驱动线长度最长的s44有交叠，从顶角到底边方向上随着扫描驱动线s43、s42、s41长度的减小，导电层M1和s43、s42、s41扫描驱动线交叠量依次增加。

诚如技术背景所述，延迟时间和电阻与电容值有关，在只调节电阻值还不能完全使各驱动线的延迟时间一致的情况下，发明人想到了以上实施例中使用调节电容值来平衡延迟时间的方法。第四实施例中，扫描驱动线s41、s42、s43、s44和与扫描驱动线绝缘相交的导电层M1、M2相当于一个电容的两个平行电极板，中间的绝缘层相当于电容的介质层，这样就构成了一个的电容。电容公式如式2：

式2：C＝εS/d，

其中C为电容值，ε为介电常数，S为平行电极板的面积，d为两极板间的距离，在薄膜晶体管阵列面板中，ε、d为常数，只要调节每根驱动线和导电层绝缘相交的面积S就可以改变串联在驱动线上的电容值了。在本实施例中，扫描驱动线s41的长度最短，它和薄膜晶体管阵列基板的其他金属层组成的电容值最小，就使扫描驱动线s41和导电层M1、M2交叠面积增大，就像给驱动线s41串联了一个较大的电阻，这样可平衡驱动线间的电容值，使之延迟时间一致。

图11为本发明薄膜晶体管阵列面板的第五实施例，在基板500设置有扫描驱动线s51、s52、s53、s54，还设置有集成电路510，扫描驱动线s51、s52、s53、s54在显示区域520和集成电路510是平行的，在非显示区域530，扫描驱动线s51、s52、s53、s54连接到集成电路510上对应的引脚。扫描驱动线s51的下方设置有绝缘凹槽F511、F512、F513，扫描驱动线s52的下方设置有绝缘凸起T521、T522，扫描驱动线s53的下方设置有绝缘凹槽F531。在基板500上还设置有与所述扫描驱动线s51、s52、s53、s54绝缘相交的导电层，所述导电层为互不连接的导电单片。在基板500的非显示区域530设置的有与扫描驱动线s51绝缘相交的导电单片M511、M512、M513、M514，以及与扫描驱动线s53绝缘相交的导电单片M531，还设置有与驱动线s52绝缘相交的导电单片M521、M522、M523，所述导电单片与扫描驱动线相交的面积的交叠量随着扫描驱动线长度的增加而减小，所述导电单片的形状和大小可以相同也可以不同。在本实施例中，扫描驱动线的长度s54＞s53＞s52＞s51，和扫描驱动线s51绝缘相交的导电单片M511、M512、M513、M514的面积大于和扫描驱动线s52绝缘相交的导电单片M521、M522、M523的面积大于和扫描驱动线s53绝缘相交的导电单片M531的面积，即S(M511+M512+M513+M514)＞S(M521+M522+M523)＞S(M531)，其中导电单片M514的形状和面积与其他导电单片不一致并且大于其他导电单片的面积。在本实施例中，各导电单片位于非显示区域530可降低对显示效果的影响，并且各导电单片的材料为氧化铟锡，与薄膜晶体管阵列面板的公共电极层为同一层。

与第四实施例不同在于，在第五实施例中，所述导电层分为若干块互不相连的导电单片分别和各驱动线交叠，不但可以起到上述实施例中通过调节导电层和扫描驱动线绝缘相交的面积来控制各驱动线电容值的作用，而且导电层分为互不相连的单片单独地和对应的扫描驱动线相交叠，在调接电容值的过程中使各扫描驱动线互不影响，灵活性更大。

虽然本发明已经以较佳实施例披露如上，但本发明并给限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动和修改，因此本发明的保护范围以权利要求所限定的范围为准。

Claims (13)

1.一种薄膜晶体管阵列面板，在基板上设置有多条驱动线，其特征在于，在驱动线的靠近基板一侧设置有电阻调节器，可调节各驱动线的电阻相一致，所述电阻调节器为绝缘凸起或者所述电阻调节器为绝缘凹槽。

2.如权利要求1所述的薄膜晶体管阵列面板，其特征在于所述电阻调节器位于薄膜晶体管阵列面板的非显示区域。

3.如权利要求1所述的薄膜晶体管阵列面板，其特征在于所述绝缘凸起在延驱动线的方向上的截面形状为下底边大于上底边的梯形，并且所述梯形的下底边靠近基板一侧。

4.如权利要求1所述的薄膜晶体管阵列面板，其特征在于所述绝缘凹槽在延驱动线的方向上的截面形状为下底边小于上底边的梯形，并且所述梯形的下底边靠近基板一侧。

5.如权利要求1所述的薄膜晶体管阵列面板，其特征在于所述驱动线包括扫描驱动线和数据驱动线。

6.如权利要求1所述的薄膜晶体管阵列面板，其特征在于所述驱动线中至少有一条由两种电阻率不同的材料串联组成，通过调节所述两种电阻率不同的材料的长度使各驱动线的电阻相一致。

7.如权利要求6所述的薄膜晶体管阵列面板，其特征在于所述电阻率大的材料位于薄膜晶体管阵列面板的非显示区域。

8.如权利要求6所述的薄膜晶体管阵列面板，其特征在于所述电阻率大的材料为氧化铟锡，和薄膜晶体管阵列面板的公共电极层为同一层。

9.如权利要求1所述的薄膜晶体管阵列面板，其特征在于，还包括有一层与驱动线绝缘的导电层，所述导电层和驱动线有交叠，通过调节导电层与驱动线的交叠量使各驱动线上的电容值一致。

10.如权利要求9所述的薄膜晶体管阵列面板，其特征在于，所述交叠位于薄膜晶体管阵列面板的非显示区域。

11.如权利要求9所述的薄膜晶体管阵列面板，其特征在于，所述导电层的材料为氧化铟锡，和薄膜晶体管阵列面板的公共电极层为同一层。

12.如权利要求9所述的薄膜晶体管阵列面板，其特征在于，所述导电层为互不相连的导电单片，每个导电单片和每条驱动线单独交叠。

13.如权利要求12所述的薄膜晶体管阵列面板，其特征在于，所述导电单片的大小形状互不一致。