CN103474435A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN103474435A
CN103474435A CN2013104254750A CN201310425475A CN103474435A CN 103474435 A CN103474435 A CN 103474435A CN 2013104254750 A CN2013104254750 A CN 2013104254750A CN 201310425475 A CN201310425475 A CN 201310425475A CN 103474435 A CN103474435 A CN 103474435A
Authority
CN
China
Prior art keywords
wire
layer
via hole
array base
holding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013104254750A
Other languages
English (en)
Inventor
张明
樊超
崔立全
郝昭慧
尹雄宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2013104254750A priority Critical patent/CN103474435A/zh
Publication of CN103474435A publication Critical patent/CN103474435A/zh
Priority to PCT/CN2014/082558 priority patent/WO2015039492A1/zh
Priority to US14/429,886 priority patent/US10229938B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本发明公开一种阵列基板及其制作方法，为解决现有的阵列基板中信号线均位于同一层，以实现信号线间的等电阻而使部分信号线水平弯折，从而导致布线区域的信号线密度小，驱动数量多，成本高等问题而设计。所述阵列基板包括设置在非显示区域的多个布线区域，所述布线区域内设置有若干信号线，每一所述布线区域内至少部分所述信号线由位于不同层的导线串接而成；同一布线区域内任意两根信号线的电阻差均在阈值范围内。本发明所述的阵列基板及其制作方法，将传统的位于阵列基板一层内的信号线，改变成位于多层之间的信号线，有利于信号线间的电阻差小于阈值且信号线的弯折半径小，信号线集中密度大，减少了驱动数量，达到了降低成本的目的。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制作方法。
背景技术
阵列基板上设有栅线、数据线、薄膜晶体管、像素电极等结构；上述结构均采用由不同层的导电材质构成。通常阵列基板为分层结构包括形成栅极的栅极金属层、形成薄膜晶体管源极和漏极的源漏金属层以及形成像素电极的像素电极层等。有的阵列基板上还包括形成公共电极的公共电极层。其中，栅线与薄膜晶体管的栅极相连；数据线与薄膜晶体管的源极相连；栅线用以开启薄膜晶体管，数据线用以通过所述薄膜晶体管向像素电极输入电压信号；栅线在阵列基板的边缘处形成栅极信号线用以与栅极驱动相连；所述栅线和数据线可以统称为信号线；在阵列基板的边缘用于与驱动电路进行连接的非显示区域内设有布线区域（或称为fanout扇区）；每一条所述信号线均包括分布在阵列基板显示区域的部分以及分布在阵列基板非显示区域部分；通常所述布线区域内集中若干条信号线用于驱动的连接部分。
信号线在所述布线区域集中的过程中，将造成信号线所走过的路径的远近不同，信号线所走过的路径不同，在导电材质以及信号线宽度一致的情况下，形成的信号线的长度差，将导致信号线形成电阻差。从而信号线长度长短影响了电信号传输的路径的长短，从而导电通路长度不一，造成电阻电容差异，最终导致信号传输过程中形成不同时延，从而形成显示不良。
为了解决上述问题，现有的做法将位于布线区域内的信号线以折线方式形成导电通路，从而延长其长度，以形成与其他信号线差不多的长度，从而确保信号线与信号线之间的电阻差在预定的范围内，从而保证各信号线对传输信号的时延一致。具体的如图1所示，图中虚线围成的区域为布线区域即所述布线区域S-S’，布线区域S-S’内设有靠近布线区域S-S’边缘的信号线011以及位于布线区域S-S’中间的信号线012。为了使信号线011与信号线012形成等电阻的导通路径，将所述信号线012做成了折线状，但是形成折线将导致信号线所占的布线区域的宽度变宽。现有技术采用在阵列基板的同一层上形成折线时则所述信号线012所占宽度为d，从而同样面积的布线区域所能容纳的信号线数目减少，进而导致驱动（COF等）数量增加，驱动数量的增加必然导致驱动IC的增加，最终导致了成本的增加。
发明内容
（一）发明目的
针对上述问题，本发明旨在提供一种可以减少连接信号线所占的面积，从而有利于提高连接信号线的密集度，从而减少驱动成本，且有利于缩小边框的阵列基板及其制作方法。
（二）技术方案
为达上述目的，本发明阵列基板，包括设置在非显示区域的多个布线区域，所述布线区域内设置有若干信号线，每一所述布线区域内至少部分所述信号线由位于不同层的导线串接而成；同一布线区域内任意两根信号线的电阻差均在阈值范围内。
优选地，所述导线位于栅极金属层、源漏金属层、像素电极层或公共电极层。
优选地，所述栅极金属层、源漏金属层、像素电极层以及公共电极层中任意两层之间均设有绝缘层；位于不同层的导线通过设置在所述绝缘层上的过孔进行串接。
优选地，同一所述信号线的不同层导线均位于同一截面内；
所述截面垂直于所述阵列基板所在的平面。
优选地，所述信号线一端与显示区域的数据线或栅线相连接，另一端与驱动电路连接。
优选地，形成同一所述信号线的至少一层中包括两条以上间断的导线。
优选地，形成同一所述信号线的每一层都仅包括一条导线，不同层间的导线通过过孔串接形成所述信号线。
为达上述目的，本发明阵列基板的制作方法，包括形成位于非显示区域且与栅线或数据线相连的信号线的步骤，所述信号线由位于不同层的导线串接而形成；
其中，所述信号线位于所述阵列基板的非显示区域的布线区域内；且同一布线区域内任意两根信号线的电阻差均在阈值范围内。
进一步地，具体包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；
在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时在所述第一导线的间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料以串接所述第一导线和第二导线。
进一步地，具体包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；
在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时至少在所述第一导线的部分间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料；
在所述源漏金属层之上形成钝化层，且同时形成第二过孔；
在所述钝化层之上形成包括像素电极的像素电极层，且同时至少在对应所述第一导线的间隔中未形成有所述第二导线处形成第三导线，并在所述第二过孔内填充用以形成所述像素电极的导电材料；
其中，第一导线、第二导线以及第三导线通过第一过孔内的导电材料以及第二过孔内的导电材料串接形成信号线。
进一步地，包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
在所述第一导线的端点处的上方形成贯穿栅绝缘层和有源层的第一过孔；
在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及数据线的导电材料以串接所述第一导线和第二导线。
进一步地，包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时形成第二导线；
在所述源漏金属层之上形成钝化层；
在所述钝化层之上形成包括像素电极的像素电极层，且同时形成第三导线；
其中，所述制作方法还包括形成过孔的步骤；第一导线、第二导线以及第三导线以过孔串接形成信号线。
进一步地，所述形成过孔的步骤包括：
形成贯穿所述栅绝缘层及有源层的第一过孔；
在所述钝化层上形成第二过孔；
其中，
所述第一过孔用以连接第一导线和第二导线；
所述第二过孔用以连接第二导线和第三导线。
进一步地，所述形成过孔的步骤包括：
形成贯穿所述栅绝缘层及有源层上的第一过孔；
形成贯穿所述栅绝缘层、有源层、源漏极层及所述钝化层的第三过孔；
其中，
所述第一过孔用以连接第一导线和第二导线；
所述第三过孔用以连接第一导线和第三导线。
进一步地，所述形成过孔的步骤包括：
在所述钝化层上形成第二过孔；
形成贯穿所述栅绝缘层、有源层、源漏极层及所述钝化层的第三过孔；
其中，
所述第二过孔用以连接第二导线和第三导线；
所述第三过孔用以连接第一导线和第三导线。
（三）本发明阵列基板及其制作方法的有益效果
本发明阵列基板及其制作方法，改变了传统将信号线设置在一层内的做法，因为通过在同一层内形成的折线结构实现信号线间电阻差缩小的目的，将导致单根信号线占用布线区域面积较大的问题，从而导致布线区域增加，驱动数增加从而制作成本增加的问题。而在本发明中，采用将同一根信号线设置在不同层，使所述信号线在垂直于所述阵列基板的平面内进行弯折，达到延长信号线长度的目的，从而增大了需要增大电阻的信号线长度和电阻。与此同时没有增加信号线所占的宽度，从而可以使得信号线在布线区域的密度更大、从而可以达到减少驱动数目的目的，降低了制作成本，同时避免了因单根信号线所占用的面积大，而导致非显示区域的面积大不利于实现窄边框的问题。
附图说明
图1为现有技术阵列基板上布线区域的结构示意图；
图2a为本发明实施例一所述的阵列基板的布线区域的俯视结构示意图；
图2b为图2a的部分截面示意图；
图3为本发明实施例一所述的阵列基板的一种信号线的俯视结构示意图；
图4为图3A-A’处的剖视图；
图5为图3B-B’处的剖视图；
图6为本发明实施例二所述的阵列基板的一种信号线的俯视结构示意图；
图7为本发明实施例三所述的阵列基板制作方法制作的信号线的俯视结构示意图之一；
图8为图7C-C’处的剖视图；
图9本发明实施例三所述的阵列基板制作方法制作的信号线的俯视结构示意图之二。
具体实施方式
下面结合说明书附图以及实施例对本发明做进一步的说明。
实施例一：
本实施例阵列基板，包括设置在非显示区域的多个布线区域，所述布线区域内设置有若干信号线，每一所述布线区域内至少部分所述信号线由位于不同层的导线串接而成；同一布线区域内任意两根信号线的电阻差均在阈值范围内。
阵列基板分为位于中间位置处的显示区域通常也成为AA区域以及位于显示区域外围的非显示区域。通常在阵列基板组装成显示装置后，所述非显示区域由显示装置的边框覆盖住。在非显示区域内设有多个布线区域；每一所述布线区域内均设有若干信号线；所述信号线可以为栅线或数据线；所述信号线位于所述布线区域内的部分用以与驱动电路连接，即所述信号线一端与显示区域的栅线或数据线相连，另一端与驱动电路相连。
阵列基板一般都为分层结构，其中包括若干可以导电的导电层；且通常导电层之间设有起到绝缘作用的绝缘层；所述信号线位于布线区域内的部分，在现有技术当中所述信号线组成部分都是位于阵列基板的同一层中。位于同一层中信号线的制作材质一样，且通常信号线的宽度也相等，为了使布线区域内边缘位置的信号线与中间位置处的信号线形成的电阻差在阈值范围内，即需使信号线间的长度差也应保持在一定范围内。故布线区域中间的信号线会进行弯折，具体的可以参见图1中信号线012。而在本实施例中，如图2a-图2b所示布线区域S-S’内，包括位于布线区域S-S’边缘位置处且由位于阵列基板同一层的导线构成的信号线111以及由不同层导线串接而成的信号线112。位于所述布线区域S-S’中间位置处的信号线112，是由第一导线121以及第二导线123以过孔122串接而成的。其中113为第一导线121与第二导线123之间设置的绝缘层，根据所述第一导线121与第二导线123所在层的不同，所述绝缘层的构成不同。对比图1和图2a可知，图1中信号线012所在布线区域的宽度d大于图2中信号线112的所占的宽度D。图2a中信号线由位于不同层的导线串接，从而在垂直于阵列基板所在平面的平面内形成了弯折，从而同样的达到了延长信号线长度的效果，但是在布线区域内的所占宽度相对于传统的仅在同一层弯折的信号线的宽度变窄了。从而布线区域内可设置的信号线的数目增多了，从而可以减少阵列基板上布线区域数目，从而减少了驱动数量，从而节省了成本。
同一布线区域内任意两根信号线的电阻差均在阈值范围内；所述阈值可以是根据阵列基板的尺寸等因素决定的取值，具体的如最大阻值的信号线与最小阻值的信号线之间的阻值比限制在3:1的范围内。实现电阻差保持在阈值范围内，可以通过增加位于不同层的导线的数目，从而形成的连接点（即过孔）的数目增多了，延长用于连接的信号线路径，也可以在不影响布线区域的信号线密度的情况下，在不与驱动电路相连的所在层，将导线进行弯折，以延长导线的传输路径，以实现电阻的加大，实现任意两根信号线的电阻差控制在阈值范围内。
在具体的实现过程中，如将所有的信号线都由位于两层中的导线串接构成，使所有信号线其中一层导线的数目、长度以及宽度都相等；而在另一层中，所有信号线所包含的导线数目相等且导线宽度也相等，不同的是沿布线区域内信号线排列的方向，由中间向布线区域的两侧，信号线所包含导线的长度逐步变短。此外，还可以将所有的信号线都由多层导线串接而成，且所有导线在同一层中所包含的导线的条数相等；不同的是同一层导线的所形成的传输路径，在布线区域内由中间向布线区域的两侧逐步缩短，以达到等电阻的最终效果。
在具体的实现过程中，当位于不同层的导线，位于同一阵列基板的截面内时，则同一所述信号线的不同层导线位于同一截面内（具体的如图2a-图2b中的信号线112所示）。当位于不同层的导线，有其中一层的导线进行了弯折，同一信号线位于不同层的导线可能位于垂直阵列基板的两个或两个以上截面内，具体的如图3所示。
具体的根据应用显示器的类型不同，阵列基板的分层结构以及各层之间的位置关系不同。阵列基板通常包括栅极金属层、栅绝缘层、有源层、源漏金属层、钝化层以及像素电极层；栅极金属层通常用以形成栅线；所述栅绝缘层设置在所述栅线金属层上方；有源层通常包括半导体层以及掺杂半导体层；源漏金属层主要用于形成薄膜晶体管的源极、漏极以及数据线；所述钝化层用以保护位于其以下的结构。所述像素电极层，主要用以形成像素电极。像素电极与薄膜晶体管的漏极相连。在上述层中的栅极金属层、源漏金属层、像素电极层都属于导电层；故上述导电层在形成传统阵列基板所包含结构的同时，可以通过构图工艺形成用于形成信号线的导线。再通过过孔使不同层内的导线连接，从而形成信号线。在本实施例中所述钝化层、栅绝缘层以及有源层均可认为位于导电层之间且是起到绝缘作用的绝缘层。
至少部分所述导线位于栅极金属层、源漏金属层、像素电极层或公共电极层。其中，位于所述栅极金属层中导线与位于源漏金属层的导线之间通过贯穿栅绝缘层以及有源层上的过孔连接；位于所述源漏金属层中导线与位于像素电极层的导线之间通过设置在钝化层的过孔连接；位于所述栅极金属层中导线与位于像素电极层的导线之间通过贯穿栅绝缘层、钝化层等中间层上的过孔内的导电材质相连。
具体的如图3所示，所述信号线包括位于像素电极层120中的导线、位于源漏金属层130中以及位于栅极金属层110中的导线；上述导线进行串接形成一个可导通的信号线。由于所述的信号线在不同层之间进行弯折串连，如图3所示，110,120，130形成的导线在沿着SS’方向依次串接.从而导线的长度增加了，继而电阻增加了，从而可以通过调整导线的分布和数目，来调整各信号线之间的电阻差。比如通过增大信号线在不同层之间的弯折次数，将布线区域中间位置处信号的线电阻继续增大，减小布线区域内中间与周边处信号线间的电阻差异，最终实现布线区域任意两信号线的电阻差均在阈值范围之内。
上述结构达到的效果为：在栅极金属层或源漏金属层中信号线所占的面积减小了，从而布线区域内的信号线的密度可以进一步提高，使得一个驱动对应一个信号线区域的所连接的信号线数目增加了，有利于减少驱动（如COF）数量，节省成本并充分利用了不同层的面积。进一步地上述阵列基板采用现有的制作工艺就可以制作完成，具有实现简便的优点，同时有利于非显示区域的面积的缩小，有助于窄边框的实现。
进一步地，通过改变位于不同层中导线的分布、条数，所述信号线的结构至少包括以下两种：
第一种，形成同一所述信号线的至少一层中包括两条以上间断的导线。如信号线A，包括位于栅极金属层中的两条间断的第一导线以及位于源漏金属层中对应所述栅极金属层中两条导线间断处的第二导线；第一导线和第二导线通过贯穿栅极绝缘层和有源层的过孔进行连接。所述第一导线作为两条第二导线的中间连接部分。
第二种：形成同一所述信号线的每一层都仅包括一条导线，不同层间的导线通过过孔串接形成所述信号线。如信号线B，包括位于栅极金属层的第一导线、位于源漏金属层中的第二导线以及位于像素电极层中第三导线。
其中，沿信号传输的方向，所述第一导线、第二导线以及第三导线都可在其所在层贯穿整个布线区域，从而在垂直于阵列基板所在的平面内形成空间上的弯折信号线。
上述两种结构都能很好的实现缩小信号线电阻差的目的，且同时减少单根信号线所占布线区域的宽度，从而提高布线区域信号线的密度，从而减少驱动数目。
为了进一步的缩小信号线之间的电阻差，即减少信号线之间的长度差，可将图3所示位于不同层的导线如图1中所述的信号线012一样进行了弯折，由于信号线在层与层之间进行了弯折，且同时在其中至少一层导线在平行阵列基板所在的平面内进行了弯折，从而可以保证布线区域信号线的弯折半径d小于现有的同型号、同尺寸阵列基板中的信号线所占宽度，从而有利于连接信号线的集中以及驱动数量的减少。
其中图4为图3在A-A’处的剖视图，其中160为钝化层、150为有源层，140为栅绝缘层。具体的如像素电极层120的导线以过孔与位于栅极金属层110中的导线进行连接，且用于连接两者的导电材质为构成像素电极层120的导电材质。
其中图5为图3在B-B’处的剖视图。
实施例二：
本实施例阵列基板，包括设置在非显示区域的多个布线区域，所述布线区域内设置有若干信号线，每一所述布线区域内至少部分所述信号线由位于不同层的导线串接而成；同一布线区域内任意两根信号线的电阻差均在阈值范围内。所述不同层的导线按照信号线的延伸方向依次相连。
具体的如图6所示，所述阵列基板包括像素电极层、栅线金属层、源漏金属层。具体的如图6中信号线位于阵列基板的非显示区域部分，包括信号线210、信号线220以及信号线230，若采用传统单层布线，由于信号线210位于连接布线区域的最外围，从而经过的路径最长，故电阻最大。具体的所述信号线210仅由源漏金属层310的导线构成、所述信号线220由源漏金属层310的导线、像素电极层320的导线以及栅极金属层330的导线串接而成；所述信号线230由源漏金属层310的导线、像素电极层320的导线以及栅极金属层330的导线串接而成；其中410为连接位于源漏金属层310导线与像素电极层320的导线的过孔；420为像素电极层320导线与栅极金属层330导线的连接过孔。为了实现信号线220以及信号线230与信号线210的电阻差在阈值范围，从而实现不同信号线间的传输时延差小，而使得信号线220和信号线230采用本实施例阵列基板中所述的信号线，由不同层导线串接而成，从而在三维空间内延长了信号线220和信号线230的长度，且将原本位于布线区域中心的230调换到布线区域边缘处，从而有助于布线区域等电阻的实现。
在具体的实施过程中，可以根据需要改变通过位于不同层中导线的位置，将原本应位于布线区域中间位置的信号线与原本位于布线区域边缘的信号线进行位置的交换，通过交换可以再次实现信号线之间的电阻差的减小。具体的如图6中所示将位于布线区域中央位置的信号线230与靠近布线区域边缘的信号线220就通过不同层之间的导线的设置进行了位置的交换，达到了延长230长度的目的，同时随着230移动到布线区域外侧，其他位于布线区域的信号线如220等有更大的空间来实现如图1所示的水平弯折，从而有利于整体布线区域电阻的相等。
在具体的实现过程中，阵列基板上还包括的公共电极层；具体的如IPS:In-Plane Switching平面转换液晶面板，公共电极以及像素电极均位于阵列基板上，在如ADS边缘电场显示面板，公共电极与像素电极均位于阵列基板上，但是位于阵列基板的不同层，且两者之间设有绝缘层。形成公共电极的材质同样的是导电材质，故可以仅通过改变掩膜板，在包括有公共电极的公共电极层中形成导线，再在不同层导线之间进行串接，形成信号线。
在具体的实施过程中，所述信号线可以是仅包括位于两层之间的导线串接而成，也可以是两层以上的导线串接连接而成。
进一步的，所述信号线包括栅线和数据线；其中输出端与阵列基板中薄膜晶体管的栅极相连的为栅线，用以栅极信号传输；其中输出端与阵列基板中薄膜晶体管的漏极相连的为数据线，用以向像素电极输入相应的信号。栅极与栅极驱动连接，用以输入栅极扫描信号，从而开启或关闭相应的薄膜晶体管。所述数据线与数据线驱动连接，用以向像素电极输入电压，用于液晶显示器时由像素电极提供液晶分子的偏转电压。各信号线的电阻不同将导致其所传输信号的时延不同，若时延差过大将导致显示不良，故可以通过调整信号线的长度、形成的导电材质以及各种导线连接，来进行电阻差的调整。在本实施例中进一步的规定了，所述信号线间的电阻差小于阈值。所述阈值可以根据需要进行设置，在具体的实现过程中，信号线之间的电阻比值维持在3:1的范围内，对显示造成无不良影响或不良影响轻微，同时本方法对制作工艺的要求也较低，现有制作工艺就可以实现。
在具体的实施过程中，所述信号线可以在阵列基板的任意一个导电层与驱动电路进行连接，优选为由栅极金属层的导线以及源漏金属层的导线与驱动电路进行连接。
综合上述，本实施例提供了一种有别以往的仅在阵列基板的一层当中进行弯折的信号线的结构，本实施例所述阵列基板至少有部分信号线在阵列基板的多个层之间实现三维空间上的弯折，由位于不同层中的导线相互串接形成电阻满足需要的信号线，同时不会导致栅极和/或数据信号所占面积过宽的问题，同时也避免了不利于非显示区域窄边框形成的问题。
实施例三：
本实施例提供一种阵列基板的制作方法，所述制作方法包括：形成位于非显示区域且与栅线或数据线相连的信号线，所述信号线由位于不同层的导线串接而形成；其中，所述信号线位于所述阵列基板的非显示区域的布线区域内；且同一布线区域内任意两根信号线的电阻差均在阈值范围内。
具体的位于不同层的导线形成信号线的至少包括以下两种结构：
第一种，在阵列基板中用于形成导线的至少一个导电层中，形成有若干条导线，将位于不同层的导线对应的串接起来。
第二种，在阵列基板用于形成导线的导电层中，对应一个信号线形成一条导线，再将位于不同层的导线串接起来。
针对第一种结构可以采用以下提供几种具体的实施方式：
方式一：当所述信号线仅由两层中的导线串接而成；且每一层中至少包括两条导线时，所述制作方法具体包括：
步骤1：在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；
步骤2：在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
步骤3：对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；
步骤4：在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时在所述第一导线的间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料以串接所述第一导线和第二导线。
本方式制作的阵列基板中的至少部分信号线是由栅极金属层中导线与源漏金属层的导线串接而成的，串接时采用的是贯穿栅绝缘层和有源层的过孔实现的。
具体的如图7所示，所述信号线包括位于栅极金属层530的第一导线以及位于源漏金属层520的第二导线。第一导线与第二导线通过过孔进行连接。其中图8为图7在C-C’处的剖视图。从图8可知，在本实施例中所述阵列基板包括栅极金属层530、栅绝缘层560、有源层550、源漏金属层520以及钝化层540。图7中栅线金属层530与源漏金属层520形成连接时，增加了一次形成过孔的步骤，采用这种方式进行连接可以有效的保证连接的可靠性，并减小连接点接触电阻。
在具体的实现过程中，构成信号线的导线还可以是位于其他层，如像素电极层中，公共电极层。第一导线是与栅线一同形成的，具体的只需改变掩膜板即可，不会增加额外的步骤，从而实现简便。同样形成原理也适用于形成第二导线，且第一导线与第二导线的连接也在形成第二导线时同步形成，从而实现简便。且形成的信号线不局限在阵列基板的同一层中，而是形成于多层中，由原来的平面内的弯折的信号线转换成本发明所述的空间内弯折的信号线，可以减少单个信号线在阵列基板一层内所占的面积，从而有利于提高连接布线区域内的信号线密度，从而在布线区域面积不变的情况下，一个驱动电路的可连接的信号线的数目增加，从而减小驱动的数目，从而有利于降低成本。
方式二，用于包括形成由阵列基板中三层中的导线串接而成的信号线的阵列基板；且每一层中包括了至少两条形成同一信号线的导线。所述制作方法具体包括：
步骤1：在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；
步骤2：在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
步骤3：对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；
步骤4：在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时至少在所述第一导线的部分间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料；
步骤5：在所述源漏金属层之上形成钝化层，且同时形成第二过孔；
步骤6：在所述钝化层之上形成包括像素电极的像素电极层，且同时至少在所述第一导线的间隔中未形成有所述第二导线处形成第三导线，并在所述第二过孔内填充用以形成所述像素电极的导电材料；
其中，第一导线、第二导线以及第三导线通过第一过孔内的导电材料以及第二过孔内的导电材料串接形成信号线。
上述实施方法，是实现了阵列基板中信号线由位于三层中的导线构成，形成后的信号线可以参照图4或图5所示。
图4或图5中利用ITO连通的方式，在现有工艺流程中就可以简便实现，工艺简单且可靠性高。
方式三：所述制作方法用于形成阵列基板，所述阵列基板包括由四层中的导线串接而成的信号线；且设有导线的导电层中，每一层均包括了至少两条形成同一信号线的导线。在具体的实施过程中，有些阵列基板的制作方法还包括形成公共电极的步骤，具体的如ADS——边缘电场模式的阵列基板。ADS模式的阵列基板包括了像素电极和公共电极；且像素电极和公共电极位于不同的层，且通常都是采用ITO形成的。
如图9所示，所述制作方法具体包括：
形成包括栅极的栅极金属层620的步骤，且同时形成用以形成信号线的导线；
一次ITO形成包括用以形成边缘电场的透明电极的一次ITO层610，且同步通过构图工艺形成位于一次ITO层610中的导线；所述一次ITO用以形成像素电极或公共电极。若一次ITO用以形成像素电极，则二次ITO用以形成公共电极，若一次ITO用以形成公共电极，则二次ITO用以形成像素电极。
形成源漏金属层640，且同步形成位于源漏金属层640中的导线；
二次ITO形成包括用以形成边缘电场的透明电极的二次ITO层630，且同步通过构图工艺形成位于二次ITO层630中的导线；
若两由导电材料构成的导电层之间设有绝缘层，则形成相应的绝缘层是同步形成连接两导电层内两导线的过孔，以过孔内的导电材质实现导线间的连接。
上述实施方式中，提供了一种阵列基板，基板中的信号线由位于四个不同层中的导线连接而成。
在上述实施方式中，所述的构图工艺为包括沉积、涂布、曝光、显影、刻蚀等一个或多个制作工艺。
针对第二种结构可以采用以下提供几种具体的实施方式：
方式一：用于形成包括由两层导线串接而成的信号线的阵列基板；且用于形成同一信号线的一层中只包括一条导线。
步骤1：在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
步骤2：在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
步骤3：在所述第一导线的端点处的上方形成贯穿栅绝缘层和有源层的第一过孔；
步骤4：在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及数据线的导电材料以串接所述第一导线和第二导线。
在具体的实施过程中，还可以改变第一导线或第二导线所在的导电层。
方式二：本方式制作的阵列基板中的部分信号线是由三层导线串接而成；且用于形成同一信号线的每一层中只包括一条导线。所述制作方法具体包括：
步骤1：在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
步骤2：在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
步骤3：在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时形成第二导线；
步骤4：在所述源漏金属层之上形成钝化层；
步骤5：在所述钝化层之上形成包括像素电极的像素电极层，且同时形成第三导线；
所述阵列基板的制作方法还包括形成过孔的步骤包括：
步骤A：形成贯穿所述栅绝缘层及有源层的第一过孔；在具体的实现过程中，所述步骤A位于步骤2和步骤3之间；
步骤B:在所述钝化层上形成第二过孔；所述步骤B位于步骤4和步骤5之间；
其中，所述第一过孔用以连接第一导线和第二导线；所述第二过孔用以连接第二导线和第三导线。
在本实施例所述阵列基板的实现方法中，阵列基板的第一导线仅和第二导线连接；第三导线仅和第二导线连接，第二导线作为连接第一导线和第二导线形成信号线的桥接部分。
方式三：本方式制作的阵列基板中的部分信号线是由三层导线串接而成；且用于形成同一信号线的每一层中只包括一条导线。所述制作方法具体包括：
步骤1：在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
步骤2：在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
步骤3：在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时形成第二导线；
步骤4：在所述源漏金属层之上形成钝化层；
步骤5：在所述钝化层之上形成包括像素电极的像素电极层，且同时形成第三导线；
所述制作方法还包括形成过孔的步骤，具体包括：
步骤A:形成贯穿所述栅绝缘层及有源层上的第一过孔；步骤A位于步骤2和步骤3之间；
步骤B:形成贯穿所述栅绝缘层、有源层及所述钝化层上的第三过孔；步骤B位于步骤4和步骤5之间；
其中，
所述第一过孔用以连接第一导线和第二导线；
所述第三过孔用以连接第一导线和第三导线。
在本实施例所述阵列基板的实现方法中，阵列基板的第一导线仅和第二导线连接；第三导线仅和第一导线连接，第一导线作为连接第三导线和第二导线形成信号线的桥接部分。
方式四：本方式制作的阵列基板中的部分信号线是由三层导线串接而成；且用于形成同一信号线的每一层中只包括一条导线。所述制作方法具体包括：
步骤1：在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
步骤2：在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
步骤3：在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时形成第二导线；
步骤4：在所述源漏金属层之上形成钝化层；
步骤5：在所述钝化层之上形成包括像素电极的像素电极层，且同时形成第三导线；
所述制作方法还包括形成过孔的步骤：所述形成过孔的步骤具体包括：
步骤A:在所述钝化层上形成第二过孔；
步骤B:形成贯穿所述栅绝缘层、有源层及所述钝化层上的第三过孔；
其中，
所述第二过孔用以连接第二导线和第三导线；
所述第三过孔用以连接第一导线和第三导线。在本实施例所述的形成过孔的步骤，可以将所述第一过孔以及第二过孔采用同一次构图工艺形成。所述形成过孔的步骤位于步骤4和步骤5之间。
在本实施例所述阵列基板的实现方法中，阵列基板的第一导线仅和第三导线连接；第二导线仅和第三导线连接，第三导线作为连接第一导线和第二导线形成信号线的桥接部分。
本实施例所述阵列基板的制作方法，制作出的阵列基板均可认为为本发明所述的阵列基板。
本实施例所述的阵列基板的制作方法，用于制作本发明所述的阵列基板，制作工艺改进少，仅需改变掩膜板的结构就完成导线的制作以及导线间的连接，从而具有实现简便的优点，且采用本发明所述的阵列基板的制作方法形成的阵列基板具有信号线的弯折半径小，信号线集中的密度大，有利于驱动数据的减少以节省耗材和制作成本的优点。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (15)

1.一种阵列基板，包括设置在非显示区域的多个布线区域，所述布线区域内设置有若干信号线，其特征在于，每一所述布线区域内至少部分所述信号线由位于不同层的导线串接而成；同一布线区域内任意两根信号线的电阻差均在阈值范围内。
2.根据权利要求1所述的阵列基板，其特征在于，所述导线位于栅极金属层、源漏金属层、像素电极层或公共电极层。
3.根据权利要求2所述的阵列基板，其特征在于，所述栅极金属层、源漏金属层、像素电极层以及公共电极层中任意两层之间均设有绝缘层；位于不同层的导线通过设置在所述绝缘层上的过孔进行串接。
4.根据权利要求1、2或3所述的阵列基板，其特征在于，同一所述信号线的不同层导线均位于同一截面内；
所述截面垂直于所述阵列基板所在的平面。
5.根据权利要求1所述的阵列基板，其特征在于，所述信号线一端与显示区域的数据线或栅线相连接，另一端与驱动电路连接。
6.根据权利要求1、2或3所述的阵列基板，其特征在于，形成同一所述信号线的至少一层中包括两条以上间断的导线。
7.根据权利要求1、2或3所述的阵列基板，其特征在于，形成同一所述信号线的每一层都仅包括一条导线，不同层间的导线通过过孔串接形成所述信号线。
8.一种阵列基板的制作方法，其特征在于，包括形成位于非显示区域且与栅线或数据线相连的信号线的步骤，所述信号线由位于不同层的导线串接而形成；
其中，所述信号线位于所述阵列基板的非显示区域的布线区域内；且同一布线区域内任意两根信号线的电阻差均在阈值范围内。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，具体包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；
在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时在所述第一导线的间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料以串接所述第一导线和第二导线。
10.根据权利要求8所述的阵列基板的制作方法，其特征在于，具体包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的若干间断的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
对应于所述第一导线的端点处形成贯穿栅绝缘层和有源层的第一过孔；
在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时至少在所述第一导线的部分间断对应处形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及信号线的导电材料；
在所述源漏金属层之上形成钝化层，且同时形成第二过孔；
在所述钝化层之上形成包括像素电极的像素电极层，且同时至少在对应所述第一导线的间隔中未形成有所述第二导线处形成第三导线，并在所述第二过孔内填充用以形成所述像素电极的导电材料；
其中，第一导线、第二导线以及第三导线通过第一过孔内的导电材料以及第二过孔内的导电材料串接形成信号线。
11.根据权利要求8所述的阵列基板的制作方法，其特征在于，包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
在所述第一导线的端点处的上方形成贯穿栅绝缘层和有源层的第一过孔；
在所述有源层之上形成包括源极、漏极以及数据线的源漏金属层，且同时形成第二导线，并在所述第一过孔内填充用以形成所述源极、漏极以及数据线的导电材料以串接所述第一导线和第二导线。
12.根据权利要求8所述的阵列基板的制作方法，其特征在于，包括：
在显示区域形成包括栅线的栅极金属层，且同步形成非显示区域所述信号线的第一导线；
在所述栅极金属层上和所述第一导线上形成栅绝缘层及有源层；
在所述有源层之上形成包括源极、漏极以及信号线的源漏金属层，且同时形成第二导线；
在所述源漏金属层之上形成钝化层；
在所述钝化层之上形成包括像素电极的像素电极层，且同时形成第三导线；
其中，所述制作方法还包括形成过孔的步骤；第一导线、第二导线以及第三导线以过孔串接形成信号线。
13.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述形成过孔的步骤包括：
形成贯穿所述栅绝缘层及有源层的第一过孔；
在所述钝化层上形成第二过孔；
其中，
所述第一过孔用以连接第一导线和第二导线；
所述第二过孔用以连接第二导线和第三导线。
14.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述形成过孔的步骤包括：
形成贯穿所述栅绝缘层及有源层的第一过孔；
形成贯穿所述栅绝缘层、有源层、源漏极层及所述钝化层的第三过孔；
其中，
所述第一过孔用以连接第一导线和第二导线；
所述第三过孔用以连接第一导线和第三导线。
15.根据权利要求12所述的阵列基板的制作方法，其特征在于，所述形成过孔的步骤包括：
在所述钝化层上形成第二过孔；
形成贯穿所述栅绝缘层、有源层、源漏极层及所述钝化层的第三过孔；
其中，
所述第二过孔用以连接第二导线和第三导线；
所述第三过孔用以连接第一导线和第三导线。
CN2013104254750A 2013-09-17 2013-09-17 阵列基板及其制作方法 Pending CN103474435A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2013104254750A CN103474435A (zh) 2013-09-17 2013-09-17 阵列基板及其制作方法
PCT/CN2014/082558 WO2015039492A1 (zh) 2013-09-17 2014-07-18 阵列基板及其制作方法
US14/429,886 US10229938B2 (en) 2013-09-17 2014-07-18 Array substrate and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013104254750A CN103474435A (zh) 2013-09-17 2013-09-17 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN103474435A true CN103474435A (zh) 2013-12-25

Family

ID=49799227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013104254750A Pending CN103474435A (zh) 2013-09-17 2013-09-17 阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US10229938B2 (zh)
CN (1) CN103474435A (zh)
WO (1) WO2015039492A1 (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015039492A1 (zh) * 2013-09-17 2015-03-26 京东方科技集团股份有限公司 阵列基板及其制作方法
WO2015062273A1 (zh) * 2013-10-31 2015-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104700813A (zh) * 2015-04-01 2015-06-10 上海中航光电子有限公司 阵列基板及其形成方法
CN104765897A (zh) * 2014-01-06 2015-07-08 北京华大九天软件有限公司 一种双向增加布线长度的等电阻布线方法
CN104952418A (zh) * 2015-07-27 2015-09-30 武汉华星光电技术有限公司 一种显示面板驱动装置及制造方法
CN106252360A (zh) * 2016-08-29 2016-12-21 昆山国显光电有限公司 显示屏及其制作方法
CN106611089A (zh) * 2016-12-28 2017-05-03 北京华大九天软件有限公司 一种平行端口之间奇偶相间等电阻布线方法
CN106782270A (zh) * 2017-01-09 2017-05-31 厦门天马微电子有限公司 一种显示面板及显示装置
CN106842740A (zh) * 2016-12-27 2017-06-13 深圳市华星光电技术有限公司 一种液晶显示面板及其制作方法
WO2017101179A1 (zh) * 2015-12-15 2017-06-22 武汉华星光电技术有限公司 液晶面板的扇出走线结构及液晶面板
CN107037646A (zh) * 2017-04-21 2017-08-11 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107491217A (zh) * 2017-08-30 2017-12-19 厦门天马微电子有限公司 一种显示面板和显示装置
CN108520893A (zh) * 2013-12-31 2018-09-11 乐金显示有限公司 柔性显示装置、显示装置及其制备方法
WO2019144610A1 (zh) * 2018-01-29 2019-08-01 京东方科技集团股份有限公司 扇出结构及其制造方法、显示面板
CN110993623A (zh) * 2019-12-16 2020-04-10 Tcl华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN111564454A (zh) * 2020-05-19 2020-08-21 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN114171516A (zh) * 2021-12-08 2022-03-11 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法以及阵列基板、显示面板
WO2022205364A1 (zh) * 2021-04-01 2022-10-06 京东方科技集团股份有限公司 阵列基板和显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6634302B2 (ja) * 2016-02-02 2020-01-22 株式会社ジャパンディスプレイ 表示装置
CN107039377B (zh) * 2017-06-16 2019-10-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
KR102377527B1 (ko) * 2017-09-01 2022-03-24 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
CN112419901A (zh) * 2019-01-14 2021-02-26 京东方科技集团股份有限公司 显示基板、显示面板
CN113421890B (zh) * 2021-06-24 2022-05-13 武汉天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052895A1 (en) * 2005-09-05 2007-03-08 Wan-Jung Chen Fan-out wire structure
US20080157364A1 (en) * 2007-01-02 2008-07-03 Samsung Electronics Co., Ltd. Fan-out, display substrate having the same and method for manufacturing the display substrate
KR20080076519A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 표시 기판
CN102314003A (zh) * 2010-06-29 2012-01-11 上海天马微电子有限公司 液晶显示面板及其液晶显示装置
CN102819995A (zh) * 2011-06-10 2012-12-12 乐金显示有限公司 平板显示装置及其制造方法
CN102998865A (zh) * 2012-11-16 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103022033A (zh) * 2012-12-11 2013-04-03 京东方科技集团股份有限公司 阵列基板、制作方法及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280024B2 (ja) * 2007-08-28 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置
CN101217155A (zh) 2008-01-09 2008-07-09 上海广电光电子有限公司 双层配线结构的tft阵列基板
CN102798994B (zh) 2011-05-25 2016-05-18 上海中航光电子有限公司 液晶显示器阵列基板配线结构
CN103185999B (zh) 2011-12-31 2015-09-16 上海中航光电子有限公司 液晶显示器阵列基板及其扫描线结构
CN103474435A (zh) * 2013-09-17 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI505010B (zh) * 2013-11-12 2015-10-21 E Ink Holdings Inc 主動元件陣列基板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052895A1 (en) * 2005-09-05 2007-03-08 Wan-Jung Chen Fan-out wire structure
US20080157364A1 (en) * 2007-01-02 2008-07-03 Samsung Electronics Co., Ltd. Fan-out, display substrate having the same and method for manufacturing the display substrate
KR20080076519A (ko) * 2007-02-16 2008-08-20 삼성전자주식회사 표시 기판
CN102314003A (zh) * 2010-06-29 2012-01-11 上海天马微电子有限公司 液晶显示面板及其液晶显示装置
CN102819995A (zh) * 2011-06-10 2012-12-12 乐金显示有限公司 平板显示装置及其制造方法
CN102998865A (zh) * 2012-11-16 2013-03-27 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103022033A (zh) * 2012-12-11 2013-04-03 京东方科技集团股份有限公司 阵列基板、制作方法及显示装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229938B2 (en) 2013-09-17 2019-03-12 Boe Technology Group Co., Ltd. Array substrate and fabrication method thereof
WO2015039492A1 (zh) * 2013-09-17 2015-03-26 京东方科技集团股份有限公司 阵列基板及其制作方法
WO2015062273A1 (zh) * 2013-10-31 2015-05-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10127855B2 (en) 2013-10-31 2018-11-13 Boe Technology Group Co., Ltd. Array substrate, its manufacturing method, and display device
US11282450B2 (en) 2013-12-31 2022-03-22 Lg Display Co., Ltd. Display device
CN108520893A (zh) * 2013-12-31 2018-09-11 乐金显示有限公司 柔性显示装置、显示装置及其制备方法
CN104765897A (zh) * 2014-01-06 2015-07-08 北京华大九天软件有限公司 一种双向增加布线长度的等电阻布线方法
CN104700813B (zh) * 2015-04-01 2017-10-03 上海中航光电子有限公司 阵列基板及其形成方法
US10079069B2 (en) 2015-04-01 2018-09-18 Shanghai Avic Opto Electronics Co., Ltd. Array substrate and method for forming the same
CN104700813A (zh) * 2015-04-01 2015-06-10 上海中航光电子有限公司 阵列基板及其形成方法
CN104952418A (zh) * 2015-07-27 2015-09-30 武汉华星光电技术有限公司 一种显示面板驱动装置及制造方法
WO2017101179A1 (zh) * 2015-12-15 2017-06-22 武汉华星光电技术有限公司 液晶面板的扇出走线结构及液晶面板
CN106252360A (zh) * 2016-08-29 2016-12-21 昆山国显光电有限公司 显示屏及其制作方法
CN106842740A (zh) * 2016-12-27 2017-06-13 深圳市华星光电技术有限公司 一种液晶显示面板及其制作方法
CN106611089B (zh) * 2016-12-28 2019-11-19 北京华大九天软件有限公司 一种平行端口之间奇偶相间等电阻布线方法
CN106611089A (zh) * 2016-12-28 2017-05-03 北京华大九天软件有限公司 一种平行端口之间奇偶相间等电阻布线方法
CN106782270A (zh) * 2017-01-09 2017-05-31 厦门天马微电子有限公司 一种显示面板及显示装置
CN107037646A (zh) * 2017-04-21 2017-08-11 京东方科技集团股份有限公司 一种显示基板及显示装置
CN107491217A (zh) * 2017-08-30 2017-12-19 厦门天马微电子有限公司 一种显示面板和显示装置
CN107491217B (zh) * 2017-08-30 2020-11-13 厦门天马微电子有限公司 一种显示面板和显示装置
WO2019144610A1 (zh) * 2018-01-29 2019-08-01 京东方科技集团股份有限公司 扇出结构及其制造方法、显示面板
US11018163B2 (en) 2018-01-29 2021-05-25 Chongqing Boe Optoelectronics Technology Co., Ltd. Fan-out structure and method for manufacturing the same, and display panel
CN110993623A (zh) * 2019-12-16 2020-04-10 Tcl华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN111564454A (zh) * 2020-05-19 2020-08-21 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN111564454B (zh) * 2020-05-19 2022-07-12 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
WO2022205364A1 (zh) * 2021-04-01 2022-10-06 京东方科技集团股份有限公司 阵列基板和显示装置
CN114171516A (zh) * 2021-12-08 2022-03-11 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法以及阵列基板、显示面板

Also Published As

Publication number Publication date
US20160035747A1 (en) 2016-02-04
US10229938B2 (en) 2019-03-12
WO2015039492A1 (zh) 2015-03-26

Similar Documents

Publication Publication Date Title
CN103474435A (zh) 阵列基板及其制作方法
CN201788341U (zh) 阵列基板、液晶面板及液晶显示器
CN101995707B (zh) 边缘场开关型液晶显示面板、其制造方法及液晶显示器
CN201886234U (zh) 液晶显示基板和液晶显示器
CN102135691A (zh) 阵列基板及其制造方法和液晶显示器
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN205450520U (zh) 阵列基板和显示装置
CN102651371A (zh) 阵列基板及其制作方法和显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN104965367A (zh) 一种阵列基板、显示装置及制作方法
CN104007591A (zh) 一种像素结构及其制作方法
US10203570B2 (en) Array substrate, display panel and display device
CN103048838A (zh) 一种阵列基板、液晶显示面板及驱动方法
CN104701302A (zh) 阵列基板及其制作方法以及显示装置
CN105204252A (zh) 薄膜晶体管阵列基板及液晶显示面板
CN110335872A (zh) 一种阵列基板及其制备方法
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN103439844B (zh) 阵列基板、显示装置及制作阵列基板的方法
CN106356376A (zh) 具有低线电阻结构的超高密度薄膜晶体管基板及制造方法
CN108803170A (zh) 阵列基板及其制作方法、显示装置
CN104392990A (zh) 一种阵列基板及显示装置
CN109062457A (zh) 一种内嵌式自容触控装置
CN108535925B (zh) 显示面板和显示装置
CN202948237U (zh) 一种阵列基板及液晶显示面板
CN103365015B (zh) 一种阵列基板及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131225

RJ01 Rejection of invention patent application after publication