CN113421890B - 一种阵列基板及其制备方法、显示面板、显示装置 - Google Patents
一种阵列基板及其制备方法、显示面板、显示装置 Download PDFInfo
- Publication number
- CN113421890B CN113421890B CN202110704311.6A CN202110704311A CN113421890B CN 113421890 B CN113421890 B CN 113421890B CN 202110704311 A CN202110704311 A CN 202110704311A CN 113421890 B CN113421890 B CN 113421890B
- Authority
- CN
- China
- Prior art keywords
- signal transmission
- line
- array substrate
- metal layer
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 127
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 230000008054 signal transmission Effects 0.000 claims abstract description 196
- 239000002184 metal Substances 0.000 claims description 101
- 230000005540 biological transmission Effects 0.000 claims description 80
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000005491 wire drawing Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 120
- 238000010586 diagram Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法、显示面板、显示装置。其中,阵列基板包括显示区和围绕显示区设置的非显示区,非显示区包括拉线区,拉线区包括靠近显示区一侧的第一弧形边界,阵列基板还包括相互连接的第一信号线和第一信号传输线,第一信号线位于显示区,第一信号传输线位于拉线区;沿第一方向,第一信号传输线的宽度逐渐增大;其中,第一方向为第一信号传输线的走线方向,且由非显示区指向显示区。本发明提供一种阵列基板及其制备方法、显示面板、显示装置,通过设置第一信号传输线沿第一方向的宽度逐渐增大,以充分利用拉线区空间,降低第一信号传输线的阻抗,从而降低第一信号线充电不足的风险,解决了显示区边缘分屏的问题。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种阵列基板及其制备方法、显示面板、显示装置。
背景技术
随着显示技术的发展,全面屏技术受到了越来越多的关注,带R角(圆角)的电子产品也越来越多。
但现有的全面屏显示面板在显示区边缘存在分屏(显示不均)的问题。
发明内容
本发明提供一种阵列基板及其制备方法、显示面板、显示装置,以解决显示区边缘分屏的问题。
第一方面,本发明实施例提供了一种阵列基板,包括:
显示区和围绕所述显示区设置的非显示区,所述非显示区包括拉线区,所述拉线区包括靠近所述显示区一侧的第一弧形边界;
多条信号线,所述信号线包括相互连接的第一信号线和第一信号传输线,所述第一信号线位于所述显示区,所述第一信号传输线位于所述拉线区;
沿第一方向,所述第一信号传输线的宽度逐渐增大;
其中,所述第一方向为第一信号传输线的走线方向,且由所述非显示区指向所述显示区。
第二方面,本发明实施例还提供了一种显示面板,包括第一方面所述的阵列基板。
第三方面,本发明实施例还提供了一种显示装置,包括第二方面所述的显示面板。
第三方面,本发明实施例还提供了一种阵列基板的制备方法,所述阵列基板包括:
显示区和围绕所述显示区设置的非显示区,所述非显示区包括拉线区,所述拉线区包括靠近所述显示区一侧的第一弧形边界和远离所述显示区一侧的第二弧形边界;
多条信号线,所述信号线包括第一信号线,所述第一信号线位于所述显示区;
该阵列基板的制备方法包括:
作垂直于所述第一弧形边界的第一垂线,其中,所述第一垂线的第一端为所述第一垂线与所述第一弧形边界的交点,所述第一垂线的第二端为所述第一垂线与所述第二弧形边界的交点;
确定所述第一垂线处通过的第一信号传输线的数量;
根据所述第一垂线处通过的所述第一信号传输线的数量对所述第一垂线进行均匀划分,确定划分点;
根据划分点确定所述第一信号传输线的间隙图形;
根据所述间隙图形确定所述第一信号传输线的图形;
根据所述第一信号传输线的图形制备所述第一信号传输线,其中,所述第一信号传输线位于所述拉线区,所述第一信号传输线与所述第一信号线连接,沿第一方向,所述第一信号传输线的宽度逐渐增大,所述第一方向为第一信号传输线的走线方向,且由所述非显示区指向所述显示区。
本发明实施例提供的阵列基板及其制备方法、显示面板、显示装置,在非显示区设置拉线区,且拉线区靠近显示区的一侧包括第一弧形边界,通过设置拉线区中的第一信号传输线沿第一方向的宽度逐渐增大,即单根第一信号传输线采用沿第一方向由细变粗的非等宽设计,第一方向为第一信号传输线的走线方向,且第一方向由非显示区指向显示区,从而充分利用拉线区空间,降低第一信号传输线的阻抗,弥补第一信号传输线的阻抗较大的问题,在进行高频显示时有助于增加第一信号传输线所连接的第一信号线的充电时间,降低第一信号线充电不足的风险,从而解决显示区边缘分屏的问题。
附图说明
图1为本发明实施例提供的一种阵列基板的结构示意图;
图2为图1在A处的局部放大结构示意图;
图3为本发明实施例提供的一种阵列基板的局部结构示意图;
图4为图3沿B-B’方向的截面结构示意图;
图5为本发明实施例提供的一种阵列基板的局部截面结构示意图;
图6为本发明实施例提供的另一种阵列基板的局部截面结构示意图;
图7为本发明实施例提供的另一种阵列基板的局部结构示意图;
图8为本发明实施例提供的一种显示面板的结构示意图;
图9为图8沿D-D’方向的截面结构示意图;
图10为本发明实施例提供的一种显示装置的结构示意图;
图11为本发明实施例提供的一种阵列基板的制备方法的流程示意图;
图12-图17为本发明实施例提供的另一种阵列基板的制备方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1为本发明实施例提供的一种阵列基板的结构示意图,图2为图1在A处的局部放大结构示意图,如图1和图2所示,本发明实施例提供的阵列基板包括显示区10和围绕显示区10设置的非显示区11,非显示区11包括拉线区12,拉线区12包括靠近显示区10一侧的第一弧形边界121。阵列基板还包括多条信号线20,信号线20包括相互连接的第一信号线201和第一信号传输线202,第一信号线201位于显示区10,第一信号传输线202位于拉线区12。沿第一方向X,第一信号传输线202的宽度逐渐增大,其中,第一方向X为第一信号传输线202的走线方向,且第一方向X由非显示区11指向显示区10。
具体的,如图1和图2所示,非显示区11围绕显示区10设置,且非显示区11中设置有拉线区12,拉线区12用于布设第一信号传输线202,以使显示区10中的第一信号线201与设置于拉线区12远离显示区10一侧的驱动电路13通过第一信号传输线202进行连接。
其中,拉线区12靠近显示区10一侧的边界为第一弧形边界121,示例性的,如图1和图2所示,显示区10包括异形显示区101和矩形显示区102,异形显示区101是指形状不是规则的矩形的区域,异形显示区101可通过异形切割(将规则的矩形切割为不规则的异形图形)的方式形成,例如,在规则的矩形的阵列基板的四个顶角的位置进行倒角切割,形成倒圆角(R角),使得异形显示区101在R角处具有弧形边界,相应的,拉线区12与异形显示区101相邻,使得拉线区12靠近异形显示区101的一侧具有第一弧形边界121。
本领域技术人员可理解,R角的弧度可根据实际需求设定,异形显示区101的弧形边界的弧度、以及拉线区12靠近异形显示区101的一侧的第一弧形边界121的弧度可根据R角的弧度进行调整,本发明实施例对此不作限定。
继续参考图1和图2,发明人研究发现,由于相邻第一信号线201之间的间距远大于驱动电路13的相邻连接引脚之间的间距,使得各第一信号线201到连接引脚之间的距离存在差异,导致第一信号传输线202的长度不同,进而使得不同长度的第一信号传输线202的电阻存在差异,特别是显示区10边缘(R角)处的第一信号线201与驱动电路13的连接引脚之间的距离较远,相应的第一信号传输线202的长度较长,使得该部分第一信号传输线202的阻抗较大,在进行高频显示时会降低显示区10边缘处第一信号线201的充电时间,增加显示区10边缘充电不足的风险,出现显示区10边缘分屏的问题。
同时,发明人经研究还发现,在阵列基板的R角处,拉线区12中越靠近阵列基板边缘,其第一信号传输线202的排布数量越小,从而在R角处的拉线区12存在部分空间未被利用。如图1和图2所示,在本实施例中,通过设置第一信号传输线202沿第一方向X的宽度逐渐增大,即单根第一信号传输线202采用沿第一方向X由细变粗的非等宽设计,充分利用R角处的拉线区12空间,以降低第一信号传输线202的阻抗,弥补显示区10边缘(R角)处第一信号传输线202的阻抗较大的问题,有助于在进行高频显示时增加显示区10边缘处第一信号线201的充电时间,降低显示区10边缘充电不足的风险,改善显示区10边缘分屏的问题。其中,第一方向X为第一信号传输线202的走线方向,且第一方向X由非显示区11指向显示区10。
本发明实施例提供的阵列基板,在非显示区11设置拉线区12,且拉线区12靠近显示区10的一侧包括第一弧形边界121,通过设置拉线区12中的第一信号传输线202沿第一方向X的宽度逐渐增大,即单根第一信号传输线202采用沿第一方向X由细变粗的非等宽设计,第一方向X为第一信号传输线202的走线方向,且第一方向X由非显示区11指向显示区10,从而充分利用拉线区12空间,降低第一信号传输线202的阻抗,弥补第一信号传输线202的阻抗较大的问题,在进行高频显示时有助于增加第一信号传输线202所连接的第一信号线201的充电时间,降低第一信号线201充电不足的风险,从而解决显示区10边缘分屏的问题。
继续参考图1和图2,可选的,沿第二方向Y,远离阵列基板的中心线14一侧的第一信号传输线202的宽度大于靠近阵列基板的中心线14一侧的第一信号传输线202的宽度,其中,第二方向Y与第一方向X相交,阵列基板的中心线14垂直于第二方向Y。
其中,如图1和图2所示,距离阵列基板的中心线14越远的第一信号传输线202的长度越长,从而阻抗越大,因此,在进行高频显示时,距离阵列基板的中心线14越远的第一信号传输线202所连接的第一信号线201的充电时间越短,增加了该部分第一信号线201充电不足的风险,导致出现显示区10分屏的问题。在本实施例中,通过设置沿第二方向Y,远离阵列基板的中心线14一侧的第一信号传输线202的宽度大于靠近阵列基板的中心线14一侧的第一信号传输线202的宽度,从而降低远离阵列基板的中心线14一侧的第一信号传输线202的阻抗,在进行高频显示时,增加距离阵列基板的中心线14较远的第一信号传输线202所连接的第一信号线201的充电时间,从而降低该部分第一信号线201充电不足的风险,进一步改善显示区10分屏的问题。
需要说明的是,在本实施例中,第一信号传输线202的宽度可以是指第一信号传输线202靠近显示区10的端部处的走线宽度,也可以是指第一信号传输线202的平均宽度。
图3为本发明实施例提供的一种阵列基板的局部结构示意图,图4为图3沿B-B’方向的截面结构示意图,如图3和图4所示,可选的,第一信号传输线202包括第一子信号传输线2021和第二子信号传输线2022,第一子信号传输线2021和第二子信号传输线2022沿第二方向Y交替排列,第一子信号传输线2021和第二子信号传输线2022位于不同的金属层,其中,第二方向Y与第一方向X相交。
其中,如图3和图4所示,通过设置第一信号传输线202包括沿第二方向Y交替排列的第一子信号传输线2021和第二子信号传输线2022,且第一子信号传输线2021和第二子信号传输线2022位于不同的金属层,可在保证相邻第一子信号传输线2021和第二子信号传输线2022不发生短路的前提下,增大第一子信号传输线2021和第二子信号传输线2022的布线空间,从而有助于增大第一子信号传输线2021和第二子信号传输线2022的宽度,以进一步降低第一子信号传输线2021和第二子信号传输线2022的阻抗,从而在进行高频显示时,进一步增加第一子信号传输线2021和第二子信号传输线2022所连接的第一信号线201的充电时间,降低该部分第一信号线201充电不足的风险,进一步改善显示区10分屏的问题。
继续参考图3和图4,可选的,本发明实施例提供的阵列基板还包括衬底30,沿垂直于衬底30所在平面的方向,第一子信号传输线2021与第二子信号传输线2022不交叠。
其中,如图3和图4所示,在本实施例中,通过设置第一子信号传输线2021与第二子信号传输线2022沿垂直于衬底30所在平面的方向不交叠,以避免第一子信号传输线2021与第二子信号传输线2022沿垂直于衬底30所在平面的方向存在交叠而形成电容耦合,从而避免电容耦合影响到第一子信号传输线2021和第二子信号传输线2022上的信号传输。
图5为本发明实施例提供的一种阵列基板的局部截面结构示意图,如图5所示,本发明实施例提供的阵列基板还包括衬底30,沿垂直于衬底30所在平面的方向,第一子信号传输线2021与第二子信号传输线2022至少部分交叠。
其中,如图5所示,在本实施例中,通过设置第一子信号传输线2021与第二子信号传输线2022沿垂直于衬底30所在平面的方向至少部分交叠,以在保证相邻第一子信号传输线2021和第二子信号传输线2022不发生短路的前提下,进一步增大第一子信号传输线2021和第二子信号传输线2022的宽度,从而进一步降低第一子信号传输线2021和第二子信号传输线2022的阻抗,在进行高频显示时,进一步增加第一子信号传输线2021和第二子信号传输线2022所连接的第一信号线201的充电时间,降低该部分第一信号线201充电不足的风险,从而进一步改善显示区10分屏的问题。
继续参考图4和图5,可选的,本发明实施例提供的阵列基板还包括衬底30和位于衬底30一侧的栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44,第一子信号传输线2021与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置,第二子信号传输线2022与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置。
示例性的,如图4和图5所示,以OLED显示面板的阵列基板为例,本发明实施例提供的阵列基板还包括位于衬底30一侧的像素电路,像素电路包括薄膜晶体管40,薄膜晶体管40包括有源层41、栅极金属层42和源漏极金属层43。源漏极金属层43远离衬底30的一侧还设置有阳极金属层44,阳极金属层44用于将驱动电流注入到有机发光层,以使有机发光层内形成激子并使发光分子激发,从而使有机发光层发出可见光,实现显示功能。像素电路还可包括电容金属层45,电容金属层45包括第一电容极板451和第二电容极板452,以形成电容结构。
继续参考图4和图5,在本实施例中,通过设置第一子信号传输线2021与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置,可减少一层金属层的设置,从而达到了降低了生产成本、减小基板厚度的目的,并且,第一子信号传输线2021可采用与其同层的金属层相同的材料,使得第一子信号传输线2021和与其同层的金属层可在同一制程中制备,从而缩短制程时间。同理,通过设置第二子信号传输线2022与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置,且第二子信号传输线2022与第一子信号传输线2021位于不同的金属层,以减少一层金属层的设置,从而达到了降低了生产成本、减小基板厚度的目的,同时,第二子信号传输线2022可采用与其同层的金属层相同的材料,使得第二子信号传输线2022和与其同层的金属层可在同一制程中制备,从而缩短制程时间。
示例性的,如图4和图5所示,第一子信号传输线2021与源漏极金属层43同层设置,第二子信号传输线2022与阳极金属层44同层设置。在其他实施例中,也可设置第一子信号传输线2021与第一电容极板451同层设置,第二子信号传输线2022与第二电容极板452同层设置等,本领域技术人员可根据实际需求对第一子信号传输线2021和第二子信号传输线2022的膜层位置进行设置,只需保证第一子信号传输线2021和第二子信号传输线2022位于不同的膜层即可,本发明实施例对此不作限定。
图6为本发明实施例提供的另一种阵列基板的局部截面结构示意图,如图6所示,可选的,第一信号传输线202包括相互连接的第一信号传输分部2023和第二信号传输分部2024,第一信号传输分部2023和第二信号传输分部2024位于不同的金属层,本发明实施例提供的阵列基板还包括衬底30,沿垂直于衬底30所在平面的方向,第一信号传输分部2023和第二信号传输分部2024至少部分交叠。
具体的,如图6所示,第一信号传输线202包括相互连接的第一信号传输分部2023和第二信号传输分部2024,第一信号传输分部2023和第二信号传输分部2024之间可通过打孔连接,也可采用其他方式进行连接,本领域技术人员可根据实际需求进行设置。在本实施例中,通过设置第一信号传输线202包括相互连接的第一信号传输分部2023和第二信号传输分部2024,且第一信号传输分部2023和第二信号传输分部2024位于不同的金属层,即通过设置第一信号传输线202为双层走线结构,在保证第一信号传输线202占用面积不变的条件下,可进一步降低第一信号传输线202的阻抗,从而在进行高频显示时,进一步增加第一信号传输线202所连接的第一信号线201的充电时间,降低该部分第一信号线201充电不足的风险,从而进一步改善显示区10分屏的问题。
其中,沿垂直于衬底30所在平面的方向,第一信号传输分部2023和第二信号传输分部2024可部分交叠,即第一信号传输分部2023在衬底30所在平面的垂直投影与第二信号传输分部2024在衬底30所在平面的垂直投影部分交叠。在其他实施例中,沿垂直于衬底30所在平面的方向,第一信号传输分部2023和第二信号传输分部2024也可重合设置,即第一信号传输分部2023在衬底30所在平面的垂直投影与第二信号传输分部2024在衬底30所在平面的垂直投影重合,本领域技术人员可根据实际需求进行设置。
继续参考图6,可选的,本发明实施例提供的阵列基板还包括衬底30和位于衬底30一侧的栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44,第一信号传输分部2023与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置,第二信号传输分部2024与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置。
示例性的,如图6所示,以OLED显示面板为例,本发明实施例提供的显示面板还包括位于衬底30一侧的像素电路,像素电路包括薄膜晶体管40,薄膜晶体管40包括有源层41、栅极金属层42和源漏极金属层43。源漏极金属层43远离衬底30的一侧还设置有阳极金属层44,阳极金属层44用于将驱动电流注入到有机发光层,以使有机发光层内形成激子并使发光分子激发,从而使有机发光层发出可见光,实现显示功能。像素电路还可包括电容金属层45,电容金属层45包括第一电容极板451和第二电容极板452,以形成电容结构。
继续参考图6,在本实施例中,通过设置第一信号传输分部2023与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置,可减少一层金属层的设置,从而达到了降低了生产成本、减小基板厚度的目的,并且,第一信号传输分部2023可采用与其同层的金属层相同的材料,使得第一信号传输分部2023和与其同层的金属层可在同一制程中制备,从而缩短制程时间。同理,通过设置第二信号传输分部2024与栅极金属层42、电容金属层45、源漏极金属层43和阳极金属层44中的任意一层同层设置,且第二信号传输分部2024与第一信号传输分部2023位于不同的金属层,以减少一层金属层的设置,从而达到了降低了生产成本、减小基板厚度的目的,同时,第二信号传输分部2024可采用与其同层的金属层相同的材料,使得第二信号传输分部2024和与其同层的金属层可在同一制程中制备,从而缩短制程时间。
示例性的,如图6所示,第一信号传输分部2023与源漏极金属层43同层设置,第二信号传输分部2024与阳极金属层44同层设置。在其他实施例中,也可设置第一信号传输分部2023与第一电容极板451同层设置,第二信号传输分部2024与第二电容极板452同层设置等,本领域技术人员可根据实际需求对第一信号传输分部2023和第二信号传输分部2024的膜层位置进行设置,只需保证第一信号传输分部2023和第二信号传输分部2024位于不同的膜层即可,本发明实施例对此不作限定。
继续参考图2-4,可选的,相邻第一信号传输线202之间沿第二方向Y的间隙宽度相等,其中,第二方向Y与第一方向X相交。
其中,如图2-4所示,通过设置相邻第一信号传输线202之间沿第二方向Y的间隙宽度相等,降低相邻第一信号传输线202之间形成的电容耦合量,从而降低对第一信号传输线202上传输的信号的影响,同时,还可充分利用拉线区12的空间进行布线,从而有助于增大第一信号传输线202的宽度,以降低相邻第一信号传输线202的阻抗,在进行高频显示时,进一步增加相邻第一信号传输线202所连接的第一信号线201的充电时间,降低该部分第一信号线201充电不足的风险,从而进一步改善显示区10分屏的问题。
需要注意的是,相邻第一信号传输线202之间沿第二方向Y的间隙宽度,是指相邻第一信号传输线202相互靠近的边界之间的距离,示例性的,如图4所示,以第一信号传输线202包括沿第二方向Y交替排列的第一子信号传输线2021和第二子信号传输线2022,且第一子信号传输线2021和第二子信号传输线2022位于不同的金属层为例,图4所示的第一子信号传输线2021和第二子信号传输线2022相邻,第一子信号传输线2021和第二子信号传输线2022之间沿第二方向Y的间隙宽度D1为第一子信号传输线2021靠近第二子信号传输线2022的边界与第二子信号传输线2022靠近第一子信号传输线2021的边界之间的距离。
其中,相邻第一信号传输线202之间沿第二方向Y的间隙宽度的大小可根据实际需求进行设置,例如,相邻第一信号传输线202之间沿第二方向Y的间隙宽度设置为0.2μm-1.0μm,从而在保证相邻第一信号传输线202之间电容耦合较小的同时,充分利用拉线区12的空间进行布线,本发明实施例对此不作限定。
继续参考图3和图4,可选的,第一信号传输线202包括折线和/或曲线。
示例性的,如图3和图4所示,第一信号传输线202可设置为曲线,以使第一信号传输线202的形状更加贴合拉线区12的边缘,充分利用拉线区12的空间进行布线,且第一信号传输线202的均匀度更好。
在其他实施例中,示例性的,图7为本发明实施例提供的另一种阵列基板的局部结构示意图,如图7所示,第一信号传输线202还可设置为折线,从而降低第一信号传输线202的布线设计难度,容易实现。
进一步地,第一信号传输线202还可设置为部分为折线,部分为曲线,本领域技术人员可根据实际需求进行设置,本发明实施例对此不作限定。
继续参考图1,可选的,本发明实施例提供的阵列基板还包括驱动电路13,驱动电路13位于非显示区11,第一信号线201通过第一信号传输线202与驱动电路13连接,其中,驱动电路13包括源极驱动电路,第一信号线201包括数据线。或者,驱动电路13包括栅极驱动电路,第一信号线201包括扫描线。或者,驱动电路13包括发光控制电路,第一信号线201包括发光控制信号线。或者,驱动电路13包括触控驱动电路,第一信号线201包括触控信号线。
其中,在具体实施时,驱动电路13可以为源极驱动电路,此时,位于显示区10内的第一信号线201则为数据线,数据线通过第一信号传输线202电性连接至源极驱动电路,源极驱动电路可以向各数据线加载灰阶信号。
在另一实施例中,驱动电路13可以为栅极驱动电路,此时,位于显示区10内的第一信号线201则为栅线,栅线通过第一信号传输线202电性连接至栅极驱动电路,栅极驱动电路可以向各栅线加载栅极扫描信号。
在又一实施例中,驱动电路13可以为发光控制电路,此时,位于显示区10内的第一信号线201则为发光控制信号线,发光控制信号线通过第一信号传输线202电性连接至发光控制电路,发光控制电路可以向各发光控制信号线加载发光控制信号。
在其他实施例中,驱动电路13还可以为触控驱动电路,此时,位于显示区10内的第一信号线201则为触控信号线,触控信号线通过第一信号传输线202电性连接至触控驱动电路,触控驱动电路可以向各触控信号线加载触控信号。
需要注意的是,驱动电路13不仅仅局限于上述电路结构,第一信号线201也不仅仅局限于上述信号线,本领域技术人员可根据实际需求对驱动电路13以及第一信号线201的功能结构进行设置,本发明实施例对此不作限定。
继续参考图4-6,可选的,本发明实施例提供的阵列基板还可包括层叠设置于衬底30一侧的栅绝缘层31、层间介质层32、绝缘中间层33以及平坦化层34,本领域技术人员可根据实际需求设置上述任意一个或多个绝缘层进行设置,本发明实施例对此不作限定。
继续参考图4-6,可选的,在衬底30靠近栅绝缘层31的一侧还可设置缓冲层35,该缓冲层35能够起到防震、缓冲和隔离的作用。
在其他实施例中,本领域技术人员还可根据实际需求对阵列基板的其他功能膜层进行设置,本发明实施例对此不作限定。
基于同样的发明构思,本发明实施例还提供了一种显示面板,图8为本发明实施例提供的一种显示面板的结构示意图,图9为图8沿D-D’方向的截面结构示意图,如图8和图9所示,该显示面板50包括本发明任意实施例所述的阵列基板51,因此,本发明实施例提供的显示面板50具有上述任一实施例中的技术方案所具有的技术效果,与上述实施例相同或相应的结构以及术语的解释在此不再赘述。
示例性的,如图8和图9所示,以OLED显示面板为例,阵列基板51的阳极金属层44远离衬底30的一侧设置有像素定义层36、有机发光层38和阴极层37,电子和空穴分别从和阳极金属层44注入到有机发光层38,在有机发光层38内形成激子并使发光分子激发,从而使有机发光层38发出可见光,实现显示功能。
在其他实施例中,显示面板50也可以为其他类型的显示面板,本发明实施例对此不作限定。
基于同样的发明构思,本发明实施例还提供了一种显示装置,图10为本发明实施例提供的一种显示装置的结构示意图,如图10所示,该显示装置60包括本发明任意实施例所述的显示面板50,因此,本发明实施例提供的显示装置60具有上述任一实施例中的技术方案所具有的技术效果,与上述实施例相同或相应的结构以及术语的解释在此不再赘述。本发明实施例提供的显示装置60可以为图10所示的手机,也可以为任何具有显示功能的电子产品,包括但不限于以下类别:电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等,本发明实施例对此不作特殊限定。
基于同样的发明构思,本发明实施例还提供了一种阵列基板的制备方法,用于制备上述实施例提供的任一阵列基板,与上述实施例相同或相应的结构以及术语的解释在此不再赘述,图11为本发明实施例提供的一种阵列基板的制备方法的流程示意图,图12-图17为本发明实施例提供的另一种阵列基板的制备方法的流程示意图,如图11-17所示,阵列基板包括显示区10和围绕显示区10设置的非显示区11,非显示区11包括拉线区12,拉线区12包括靠近显示区10一侧的第一弧形边界121和远离显示区一侧的第二弧形边界122。多条信号线20,信号线20包括第一信号线201,第一信号线201位于显示区10。
该阵列基板的制备方法包括:
步骤110、作垂直于所述第一弧形边界的第一垂线,其中,所述第一垂线的第一端为所述第一垂线与所述第一弧形边界的交点,所述第一垂线的第二端为所述第一垂线与所述第二弧形边界的交点。
其中,如图12所示,每条第一信号线201都对应连接有接头203,接头203位于非显示区,且沿垂直于衬底所在平面的方向,接头203与第一弧形边界121至少部分交叠,接头203用于与第一信号传输线202电连接。
继续参考图13,在每个接头203处作垂直于第一弧形边界121的第一垂线70,其中,第一垂线70的第一端701为第一垂线70与第一弧形边界121的交点,第一垂线70的第二端702为第一垂线70与第二弧形边界122的交点。
其中,可选的,第一垂线70与第一弧形边界121的交点可以为接头203与第一弧形边界121的交点。
步骤120、确定所述第一垂线处通过的第一信号传输线的数量。
示例性的,如图13所示,编号为0的接头203靠近显示区边缘的一侧包括7个接头203(编号1-7),即编号为0的接头203处的第一垂线70需经过7条第一信号传输线202,在加上与编号为0的接头203所连接的第一信号传输线202,确定编号为0的接头203处的第一垂线70需通过的第一信号传输线202的数量为8。同理,编号为1的接头203靠近显示区边缘的一侧包括6个接头203(编号2-7),即编号为1的接头203处的第一垂线70需经过6条第一信号传输线202,在加上与编号为1的接头203所连接的第一信号传输线202,确定编号为1的接头203处的第一垂线70需通过的第一信号传输线202的数量为7,依次类推,确定编号2-7的接头203处的第一垂线70需通过的第一信号传输线202的数量。
步骤130、根据所述第一垂线处通过的所述第一信号传输线的数量对所述第一垂线进行均匀划分,确定划分点。
其中,如图14所示,根据第一垂线70处通过的第一信号传输线202的数量对第一垂线70进行均匀划分,确定划分点71。
示例性的,如图14所示,编号为0的接头203处的第一垂线70需通过8条第一信号传输线202,则确定编号为0的接头203处的第一垂线70的长度L1,通过确定7个划分点71将该第一垂线70分为8等份,则相邻划分点71之间的距离为L1/8。同理,编号为1的接头203处的第一垂线70需通过7条第一信号传输线202,则确定编号为1的接头203处的第一垂线70的长度,通过确定6个划分点71将该第一垂线70分为7等份,依次类推,对编号为2-7的接头203处的第一垂线70进行均匀划分,确定划分点71。
步骤140、根据划分点确定所述第一信号传输线的间隙图形。
具体的,如图15所示,将相应的划分点71连接成线,确定第一信号传输线202的间隙图形72。其中,间隙图形72的宽度即为相邻第一信号传输线202的间隙宽度。
步骤150、根据所述间隙图形确定所述第一信号传输线的图形。
示例性的,如图16所示,将拉线区12与间隙图形72做布尔运算,得到第一信号传输线的图形73,例如,将拉线区12剪除间隙图形72,得到第一信号传输线的图形73。
步骤160、根据所述第一信号传输线的图形制备所述第一信号传输线,其中,所述第一信号传输线位于所述拉线区,所述第一信号传输线与所述第一信号线连接,沿第一方向,所述第一信号传输线的宽度逐渐增大,所述第一方向为第一信号传输线的走线方向,且由所述非显示区指向所述显示区。
其中,如图16和图17所示,根据第一信号传输线的图形73制备第一信号传输线202,其中,第一信号传输线202位于拉线区12,第一信号传输线202通过接头203与第一信号线201连接,沿第一方向X,第一信号传输线202的宽度逐渐增大,第一方向X为第一信号传输线202的走线方向,且由非显示区指向显示区10。
本发明实施例提供的阵列基板的制备方法设计出的第一信号传输线202沿第一方向X的宽度逐渐增大,即单根第一信号传输线202采用沿第一方向X由细变粗的非等宽设计,第一方向X为第一信号传输线202的走线方向,且第一方向X由非显示区指向显示区10,从而充分利用拉线区12空间,降低第一信号传输线202的阻抗,弥补第一信号传输线202的阻抗较大的问题,在进行高频显示时有助于增加第一信号传输线202所连接的第一信号线201的充电时间,降低第一信号线201充电不足的风险,从而解决显示区10边缘分屏的问题。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种阵列基板,其特征在于,包括:
显示区和围绕所述显示区设置的非显示区,所述非显示区包括拉线区,所述拉线区包括靠近所述显示区一侧的第一弧形边界;
多条信号线,所述信号线包括相互连接的第一信号线和第一信号传输线,所述第一信号线位于所述显示区,所述第一信号传输线位于所述拉线区;
沿第一方向,所述第一信号传输线的宽度逐渐增大;
其中,所述第一方向为第一信号传输线的走线方向,且由所述非显示区指向所述显示区。
2.根据权利要求1所述的阵列基板,其特征在于,
沿第二方向,远离所述阵列基板的中心线一侧的所述第一信号传输线的宽度大于靠近所述阵列基板的中心线一侧的所述第一信号传输线的宽度;
其中,所述第二方向与所述第一方向相交,所述阵列基板的中心线垂直于所述第二方向。
3.根据权利要求1所述的阵列基板,其特征在于,
所述第一信号传输线包括第一子信号传输线和第二子信号传输线,所述第一子信号传输线和所述第二子信号传输线沿第二方向交替排列;
所述第一子信号传输线和所述第二子信号传输线位于不同的金属层;
其中,所述第二方向与所述第一方向相交。
4.根据权利要求3所述的阵列基板,其特征在于,
所述阵列基板还包括衬底,沿垂直于所述衬底所在平面的方向,所述第一子信号传输线与所述第二子信号传输线不交叠。
5.根据权利要求3所述的阵列基板,其特征在于,
所述阵列基板还包括衬底,沿垂直于所述衬底所在平面的方向,所述第一子信号传输线与所述第二子信号传输线至少部分交叠。
6.根据权利要求3所述的阵列基板,其特征在于,
所述阵列基板还包括衬底和位于所述衬底一侧的栅极金属层、电容金属层、源漏极金属层和阳极金属层;
所述第一子信号传输线与所述栅极金属层、所述电容金属层、所述源漏极金属层和所述阳极金属层中的任意一层同层设置;所述第二子信号传输线与所述栅极金属层、所述电容金属层、所述源漏极金属层和所述阳极金属层中的任意一层同层设置。
7.根据权利要求1所述的阵列基板,其特征在于,
所述第一信号传输线包括相互连接的第一信号传输分部和第二信号传输分部;
所述第一信号传输分部和所述第二信号传输分部位于不同的金属层,所述阵列基板还包括衬底,沿垂直于所述衬底所在平面的方向,所述第一信号传输分部和所述第二信号传输分部至少部分交叠。
8.根据权利要求7所述的阵列基板,其特征在于,
所述阵列基板还包括衬底和位于所述衬底一侧的栅极金属层、电容金属层、源漏极金属层和阳极金属层;
所述第一信号传输分部与所述栅极金属层、所述电容金属层、所述源漏极金属层和所述阳极金属层中的任意一层同层设置;所述第二信号传输分部与所述栅极金属层、所述电容金属层、所述源漏极金属层和所述阳极金属层中的任意一层同层设置。
9.根据权利要求1所述的阵列基板,其特征在于,
相邻所述第一信号传输线之间沿第二方向的间隙宽度相等;
其中,所述第二方向与所述第一方向相交。
10.根据权利要求1所述的阵列基板,其特征在于,
所述第一信号传输线包括折线和/或曲线。
11.根据权利要求1所述的阵列基板,其特征在于,
所述阵列基板还包括驱动电路,所述驱动电路位于所述非显示区,所述第一信号线通过所述第一信号传输线与所述驱动电路连接;
其中,所述驱动电路包括源极驱动电路,所述第一信号线包括数据线;
或者,所述驱动电路包括栅极驱动电路,所述第一信号线包括扫描线;
或者,所述驱动电路包括发光控制电路,所述第一信号线包括发光控制信号线;
或者,所述驱动电路包括触控驱动电路,所述第一信号线包括触控信号线。
12.一种显示面板,其特征在于,包括权利要求1-11任一项所述的阵列基板。
13.一种显示装置,其特征在于,包括权利要求12所述的显示面板。
14.一种阵列基板的制备方法,其特征在于,所述阵列基板包括:
显示区和围绕所述显示区设置的非显示区,所述非显示区包括拉线区,所述拉线区包括靠近所述显示区一侧的第一弧形边界和远离所述显示区一侧的第二弧形边界;
多条信号线,所述信号线包括第一信号线,所述第一信号线位于所述显示区;
该阵列基板的制备方法包括:
作垂直于所述第一弧形边界的第一垂线,其中,所述第一垂线的第一端为所述第一垂线与所述第一弧形边界的交点,所述第一垂线的第二端为所述第一垂线与所述第二弧形边界的交点;
确定所述第一垂线处通过的第一信号传输线的数量;
根据所述第一垂线处通过的所述第一信号传输线的数量对所述第一垂线进行均匀划分,确定划分点;
根据划分点确定所述第一信号传输线的间隙图形;
根据所述间隙图形确定所述第一信号传输线的图形;
根据所述第一信号传输线的图形制备所述第一信号传输线,其中,所述第一信号传输线位于所述拉线区,所述第一信号传输线与所述第一信号线连接,沿第一方向,所述第一信号传输线的宽度逐渐增大,所述第一方向为第一信号传输线的走线方向,且由所述非显示区指向所述显示区。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110704311.6A CN113421890B (zh) | 2021-06-24 | 2021-06-24 | 一种阵列基板及其制备方法、显示面板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110704311.6A CN113421890B (zh) | 2021-06-24 | 2021-06-24 | 一种阵列基板及其制备方法、显示面板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113421890A CN113421890A (zh) | 2021-09-21 |
CN113421890B true CN113421890B (zh) | 2022-05-13 |
Family
ID=77716553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110704311.6A Active CN113421890B (zh) | 2021-06-24 | 2021-06-24 | 一种阵列基板及其制备方法、显示面板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113421890B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102062960A (zh) * | 2009-11-13 | 2011-05-18 | 群康科技(深圳)有限公司 | 液晶显示器面板 |
CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
CN104503171B (zh) * | 2014-12-19 | 2017-06-06 | 深圳市华星光电技术有限公司 | 一种液晶显示面板 |
CN205810815U (zh) * | 2016-07-13 | 2016-12-14 | 京东方科技集团股份有限公司 | 一种有机发光显示面板 |
CN106226963B (zh) * | 2016-07-27 | 2021-04-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN107919090B (zh) * | 2017-11-30 | 2020-01-07 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
CN108445686B (zh) * | 2018-03-28 | 2021-03-12 | 上海中航光电子有限公司 | 阵列基板、显示面板与显示装置 |
CN108376522B (zh) * | 2018-04-27 | 2020-06-26 | 上海中航光电子有限公司 | 一种异形显示面板及显示装置 |
CN110707108B (zh) * | 2019-11-25 | 2023-01-17 | 武汉天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
-
2021
- 2021-06-24 CN CN202110704311.6A patent/CN113421890B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN113421890A (zh) | 2021-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210373691A1 (en) | Display panel and display device | |
CN109991788B (zh) | 显示面板及显示装置 | |
US11502159B2 (en) | Touch display panel and display device | |
CN108319397A (zh) | 一种阵列基板、触控显示装置 | |
CN106843616A (zh) | 一种触控基板及其制作方法、触控显示装置 | |
US11227532B2 (en) | Panel, manufacturing method thereof, and terminal | |
CN113421890B (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
CN111951682B (zh) | 显示面板及显示装置 | |
US10678105B2 (en) | Array substrate and manufacturing method thereof and liquid crystal display apparatus | |
US11989368B2 (en) | Display panel and display device | |
CN114185190B (zh) | 阵列基板、显示面板及显示装置 | |
WO2022170754A1 (zh) | 显示面板及显示装置 | |
CN112700724B (zh) | 显示面板 | |
CN113514972B (zh) | 显示面板及显示装置 | |
US20220276742A1 (en) | Touch display panel and manufacturing method thereof, and display device | |
CN115206222A (zh) | 显示面板及显示终端 | |
CN109659310A (zh) | 像素结构以及像素结构的制作方法 | |
CN109061929B (zh) | 一种显示面板及显示装置 | |
CN218003892U (zh) | 阵列基板以及显示面板 | |
CN220820654U (zh) | 显示面板及显示装置 | |
CN113160703B (zh) | 显示面板及其制作方法、显示装置 | |
US11921390B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN113360020B (zh) | 显示面板及显示装置 | |
CN220934082U (zh) | 阵列基板、显示面板及显示装置 | |
CN116013164A (zh) | 一种显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |