CN108319397A

CN108319397A - 一种阵列基板、触控显示装置

Info

Publication number: CN108319397A
Application number: CN201810147894.5A
Authority: CN
Inventors: 杨盛际; 董学; 陈小川; 王辉; 王晏酩; 李付强; 李伟; 樊君; 孙建; 谢建云; 卢鹏程; 刘伟; 刘英丽; 庞净
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2018-02-12
Filing date: 2018-02-12
Publication date: 2018-07-24
Anticipated expiration: 2038-02-12
Also published as: CN108319397B

Abstract

本申请实施例提供一种阵列基板、触控显示装置，涉及显示技术领域，用于解决相邻两个自电容电极之间均在触控盲区的问题。该阵列基板包括位于衬底基板上，且异层设置的公共电极层和触控引线，公共电极层包括多个呈矩阵形式排列的，且相互绝缘的自电容电极，每一个自电容电极连接有一条触控引线；位于同一列的自电容电极构成一电极列；电极列中每一个自电容电极连接的触控引线在衬底基板上的正投影位于该电极列在衬底基板上正投影的范围内。

Description

一种阵列基板、触控显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、触控显示装置。

背景技术

随着显示技术的飞速发展，触摸屏(Touch Screen Panel)已经逐渐遍及人们的生活中。目前，由于内嵌式触控屏(In Cell Touch Panel)具有透光率高，厚度薄等特点，因此越来越多地被应用于高性能显示领域当中。

现有技术中，采用自电容式内嵌式触摸屏的结构如图1所示，包括多个触控块(Touch Pad)，每一个触控块通过位于其一侧的一条金属引线连接至驱动部件。当用户触摸触控屏时，会导致手指触摸位置处的触控块构成的自电容的电容值发生变化，该电容值通过金属引线输出，从而根据发生变化的触控块的横纵坐标判断出手指的触摸位置。然而，随着触控屏尺寸的增加，上述触控块的数量也相应增加，在此情况下，如图1可以看出，相对于离上述驱动部件的相邻两个触控块之间的布线密度而言，靠近上述驱动部件的相邻两个触控块之间的布线密度较大，因此需要相邻两个触控块之间的间距增大。这样一来，上述布线密度较大的位置容易出现触控盲区，从而降低触控效果。

发明内容

本发明的实施例提供一种阵列基板、触控显示装置，用于解决相邻两个自电容电极之间均在触控盲区的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本申请实施例提供的一种阵列基板，包括位于衬底基板上，且异层设置的公共电极层和触控引线，所述公共电极层包括多个呈矩阵形式排列的，且相互绝缘的自电容电极，每一个所述自电容电极连接有一条所述触控引线；位于同一列的所述自电容电极构成一电极列；所述电极列中每一个所述自电容电极连接的所述触控引线在所述衬底基板上的正投影位于该电极列在所述衬底基板上正投影的范围内。

可选的，所述阵列基板还包括由横纵交叉的栅线和数据线界定的亚像素；与该自电容电极相连接的所述触控引线位于与该自电容电极所在的电极列的位置相对应的一列亚像素内。

可选的，所述阵列基板包括还多条数据线；与该自电容电极相连接的所述触控引线在所述衬底基板上的正投影与一所述数据线在所述衬底基板上的正投影的至少一部分重叠。

可选的，所述阵列基板还包括底栅型薄膜晶体管以及设置于所述底栅型薄膜晶体管靠近所述衬底基板一侧的金属遮光层；所述触控引线与所述金属遮光层同层同材料。

可选的，所述阵列基板还包括像素电极层；所述像素电极层位于所述公共电极层靠近所述衬底基板的一侧；所述像素电极层与所述公共电极层之间具有第一绝缘层和第二绝缘层；所述触控引线位于所述第一绝缘层和所述第二绝缘层之间。

可选的，所述触控引线与所述栅线同层同材料；或者，所述触控引线与所述数据线同层同材料。

可选的，所述触控引线包括异层设置的第一子引线和第二子引线；所述第一子引线在所述衬底基板上的正投影与所述第二子引线在所述衬底基板上的正投影的至少一部分重叠；所述第一子引线与所述第二子引线之间设置有至少一层绝缘层；所述绝缘层上具有用于将所述第一子引线与所述第二子引线电连接的过孔。

可选的，所述第二子引线与所述阵列基板上的数据线同层同材料；所述第一子引线位于所述第二子引线背离所述衬底基板的一侧。

可选的，所述自电容电极上与所述触控引线位置相对应的区域的至少一部分镂空设置。

本申请实施例提供一种触控显示装置，包括如上所述的任意一种阵列基板。

由上述可知，本申请实施例提供的阵列基板中，由于公共电极层和触控引线异层设置，因此由上述公共电极层划分成的自电容电极和与该自电容电极电连接的触控引线同样异层设置。在此情况下，该自电容电极和与其相连接的触控引线之间可以具有至少一层绝缘层，且该绝缘层上设置有用于将自电容电极和与该自电容电极电连接的过孔。在此基础上，由于一电极列中，每一个自电容电极连接的触控引线在衬底基板上的正投影位于该电极列在衬底基板上正投影的范围内，因此，上述触控引线的布线位置可以位于以电极列的正下方，这样一来，无需将上述触控引线布线至相邻两个自电容电极之间，从而可以减小相邻两个自电容电极之间的间距，达到减小或消除触控盲区的目的，进而有利于提高触控效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种自电容电极的分布示意图；

图2为本申请实施例提供的一种自电容电极的分布示意图；

图3为图2中触控引线的一种结构示意图；

图4为图2中触控引线与数据线的一种位置设置方式示意图；

图5为图2中触控引线与数据线的另一种位置设置方式示意图；

图6为本申请实施例提供的一种阵列基板的结构示意图；

图7为图6的结构中设置触控引线的一种示意图；

图8为图2中触控引线的另一种结构示意图；

图9为图2中的自电容电极具有镂空区域的示意图；

图10为本申请实施例提供的一种自电容电极的分布示意图；

图11为基于图10所示的结构，本申请实施例提供的一种触控引线和虚设引线的设置方法示意图；

图12为图11所示的结构中触控引线输出的信号示意图；

图13为本申请实施例提供的一种触控显示装置的驱动方法示意图。

附图标记：

01-衬底基板；10-自电容电极；100-电极列；11-触控引线；110-第一子引线；111-第二子引线；112-金属引线；12-像素电极层；20-金属遮光层；13-虚设引线。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本申请实施例提供一种阵列基板，包括公共电极层，该公共电极层如图2所示包括多个呈矩阵形式排列的，且相互绝缘的自电容电极10，每一个自电容电极10连接有一条触控引线11。

其中，如图3所示，上述公共电极层和触控引线(Touch Panel Metal，TPM)11位于衬底基板01上，且异层设置。

此外，位于同一列的自电容电极10构成一电极列100。该电极列100中每一个自电容电极10连接的触控引线11在衬底基板01上的正投影位于该电极列100在衬底基板01上正投影的范围内。

由上述可知，由于公共电极层和触控引线11异层设置，因此由上述公共电极层划分成的自电容电极10和与该自电容电极10电连接的触控引线11同样异层设置。在此情况下，该自电容电极10和与其相连接的触控引线11之间可以具有至少一层绝缘层，且该绝缘层上设置有用于将自电容电极10和与该自电容电极10电连接的过孔。在此基础上，由于一电极列100中，每一个自电容电极10连接的触控引线11在衬底基板01上的正投影位于该电极列在衬底基板01上正投影的范围内，因此，上述触控引线11的布线位置可以位于以电极列100的正下方，这样一来，无需将上述触控引线11布线至相邻两个自电容电极10之间，从而可以减小相邻两个自电容电极10之间的间距，达到减小或消除触控盲区的目的，进而有利于提高触控效果。

此外，采用本申请提供的阵列基板时，由上述可知，相邻两个自电容电极10之间的间距不再受到触控引线11布线需要的限制，所有的自电容电极10均匀分布即可，因此任意两个自电容电极10的形状和尺寸可以相同，从而可以简化自电容电极10的制作工艺。

基于上述描述，以下对位于自电容电极10下方的触控引线11的设置方法进行详细的举例说明：

例如，上述触控引线11可以与阵列基板上的一金属薄膜层同材料。

具体的，如图3所示，上述阵列基板还包括底栅型TFT(Thin Film Transistor，薄膜晶体管)。此外，为了避免光线照射至底栅型TFT的有源层(Active)，而对该TFT的特性，例如迁移率产生影响，上述阵列基板还包括设置于该底栅型TFT靠近衬底基板01一侧的金属遮光层20(Light Shielding，LS)。

在此情况下，可选的，上述触控引线11可以与金属遮光层20同层同材料。

此时，为了实现触控引线11与位于该触控引线11上方的自电容电极10电连接，需要在该触控引线11和自电容电极10之间的至少一层绝缘层，例如，缓冲层(Buffer)、栅极绝缘层(Gate Insulator，GI)、层间绝缘层(Inter Layer Dielectric，ILD)以及有机膜层(PLN)上形成过孔，上述自电容电极10可以通过该过孔与触控引线11电连接。这样一来，可以通过一次构图工艺，在制作金属遮光层20的同时，完成触控引线11的制备。

需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。

其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。

图3所示的阵列基板的制作工艺如表1所示：

表1

步骤	薄膜层	材料
			1	LS/TPM	Mo
2	Buffer	SiN_X/SiO₂
			3	Active	Poly-Si
4	GI	SiO₂/SiN_X
			5	Gate	Mo
6	ILD	SiO₂/SiN_X
			7	SD	Ti/Al/Ti
8	PLN	有机树脂材料
			9	公共电极层	ITO
10	PVX	SiN_X
			11	像素电极层	ITO

其中，由表1可知，触控引线11与LS通过一次构图工艺形成。此外，上述制作工艺中，在制作PLN图案时，可以采用一次掩膜曝光、刻蚀工艺(MASK)形成一次穿透PLN、ILD、GI以及Buffer的过孔，使得触控引线11通过该过孔与位于其上方的自电容电极10电连接。在此情况下，表1中的缓冲层无需进行MASK工艺，而其余薄膜层均需要经过MASK工艺。因此，图3所示的结构需要10道MASK。

此外，如图4所示，在上述阵列基板还包括由横纵交叉的栅线(Gate Line，GL)和数据线(Data Line，DL)界定的亚像素的情况下，与该自电容电极10相连接的触控引线11可以位于与该自电容电极10所在的电极列100的位置相对应的一列亚像素内。

或者，为了提高亚像素的开口率，可选的，如图5所示，与该自电容电极10相连接的触控引线11在衬底基板01上的正投影与一DL在衬底基板01上的正投影的至少一部分重叠。其中，当触控引线11与DL的重叠面积越大时，亚像素的开口率越高。在此基础上，为了降低重叠设置的触控引线11与DL之间的电容产生的负载(Loading)，可选的，可以增加图3中Buffer的厚度，使得触控引线11与DL之间的间距增大。

当触控引线11与上述金属遮光层20同层同材料时，该触控引线11即可以采用图4所示的设置方式，也可以采用图5所示的设置方式，本申请对此不做限定。

上述是以触控引线11与金属遮光层20同层同材料设置为例进行的说明。此外，为了达到简化制作工艺的目的，上述触控引线11还可以与该阵列基板上的其他金属薄膜层同层同材料设置。例如，该触控引线11可以与GL(采用Gate金属层)同层同材料，或者该触控引线11可以与DL(采用SD金属层)同层同材料。

需要说明的是，当触控引线11与DL同层同材料时，触控引线11只能采用图4所示的方案，即触控引线11与DL分别在衬底基板01上的正投影不能够重叠。

此外，触控引线11的设置方法又例如，在阵列基板中单独制作该触控引线11。

具体的，对于如图6所示的阵列基板而言，由公共电极层划分而成的自电容电极10设置于像素电极层12背离衬底基板01的一侧。此时自电容电极10更靠近用户的手指，从而有利于提高触控的灵敏度。

在此基础上，基于图6所示的结构，可以在像素电极层12与自电容电极10之间增加一层钝化层，使得该像素电极层12与自电容电极10之间具有第一钝化层，简称PVX1和第二钝化层，简称PVX2。在此情况下，如图7所示，可以将上述触控引线11制作于上述PVX1与PVX2之间。此时，PVX2上可以设置用于将自电容电极10与触控引线11电连接的过孔。

基于此，如图7所示，该触控引线11可以与数据线DL分别在衬底基板01上的正投影重叠。或者还可以，采用如图4所示的结构，将触控引线11设置于亚像素内，使得触控引线11与数据线DL分别在衬底基板01上的正投影无需重叠。

图6、图7所示的阵列基板的制作工艺如表2所示：

表2

步骤	薄膜层	材料
			1	LS	Mo
2	Buffer	SiN_X/SiO₂
			3	Active	Poly-Si
4	GI	SiO₂/SiN_X
			5	Gate	Mo
6	ILD	SiO₂/SiN_X
			7	SD	Ti/Al/Ti
8	PLN	有机树脂材料
			9	像素电极层	ITO
10	PVX1	SiN_X
			11	TPM	Ti/Al/Ti或Mo/Al/Mo
12	PVX2	SiN_X
			13	公共电极层	ITO

其中，由表2可知，触控引线11单独通过一次构图工艺形成。上述制作工艺中，如图6所示，GI上的过孔可以在制作ILD上的过孔时，通过制作ILD的MASK工艺一次将ILD和GI穿透，形成用于将TFT的源极或漏极(简称SD)与有源层(Active)电连接。基于此，结合图6和图7可知，表2中除了Buffer和GI无需进行MASK工艺，而其余薄膜层均需要经过MASK工艺。因此，图6或图7所示的结构需要11道MASK。

此外，触控引线11的设置方法再例如，如图8所示，上述触控引线11可以采用双层结构。

具体的，该触控引线11包括异层设置的第一子引线110和第二子引线111。其中，第一子引线110位于第二子引线111背离衬底基板01的一侧。第一子引线110在衬底基板01上的正投影与第二子引线111在衬底基板01上的正投影的至少一部分重叠。

此外，上述第一子引线110与第二子引线111之间设置有至少一层绝缘层，例如PLN以及PVX1。其中，上述绝缘层上具有用于将第一子引线110与第二子引线111电连接的过孔。这样一来，上述第一子引线110与第二子引线111并联，从而能够减低了触控引线11的阻抗，以降低显示过程中驱动功耗。

基于此，上述第一子引线110与第二子引线111通常采用金属材料支撑。为了简化制作工艺，上述第二子引线111可以与DL同层同材料。这样一来，通过一次构图工艺，在制作上述DL的同时，即可以完成第二子引线111的制备。

在此情况下，由上述可知，触控引线11包括异层设置的第一子引线110和第二子引线111，且当第二子引线111与DL同层设置时，上述第一子引线110与DL异层设置。此时，为了使得上述触控引线11与位于该阵列基板非显示区域的驱动部件相连接，可选的，可以仅将第一子引线110延伸至上述非显示区域，并与该驱动部件电连接。这样一来，在非显示区域，第一子引线110的延伸部分与DL在该非显示区域的延伸部分处于异层设置的状态，因此为了节约非显示区域的布线空间，可选的，可以减小第一子引线110和DL之间的间距，从而使得非显示区域能够空出更多的面积用于布置其他信号线或者驱动部件。

此外，图8所示的阵列基板中，由于由公共电极层划分而成的自电容电极10位于像素电极层12的上方，因此自电容电极10更靠近用户的手指，从而有利于提高触控的灵敏度。

图8所示的阵列基板中的TFT采用底栅型TFT时，该阵列基板的制作工艺如表3所示：

表3

其中，由表3可知，触控引线11中第二子引线111与SD金属层(用于构成DL和TFT的栅极和源极的金属层)通过一次构图工艺形成；该触控引线11中的第一子引线110采用单独的一次构图工艺形成。此外，上述制作工艺中，由于图8所示的阵列基板中的TFT采用底栅型TFT，该TFT的制作方法同图6所示的结构，即GI上的过孔可以在制作ILD上的过孔时，通过制作ILD的MASK工艺一次将ILD和GI穿透，形成用于将TFT的源极或漏极(简称SD)与有源层(Active)电连接。基于此，结合图8可知，表3中除了Buffer和GI无需进行MASK工艺，而其余薄膜层均需要经过MASK工艺。因此，图8所示的结构需要11道MASK。

在此基础上，对于上述图3、图7以及图8所示的任意一种阵列基板而言，为了降低触控引线11覆盖该触控引线11的自电容电极10之间电容产生的负载。可选的，如图9所示，该自电容电极10上与触控引线11位置相对应的区域的至少一部分镂空设置。其中，镂空设置是指将该部分自电容电极10的材料去除。

此外，如图2所示，通常上述自电容电极10为正方形，每一个自电容电极10与M×M个像素单元(Pixel)的位置相对应。而一电极列100中自电容电极10的个数为N个。其中，一个像素单元可以包括三个用于发出不同颜色的亚像素，例如红色亚像素、绿色亚像素以及蓝色亚像素。此外，N≥1，M≥1；N与M可以为不相同的正整数。

例如，如图10所示，当该阵列基板上设置有32×18个自电容电极10，且每个自电容电极10覆盖位于同一行的80个像素单元时，上述M＝80，N＝32。在此情况下，可以通过32条相互绝缘的触控引线11将属于同一电极列100中的自电容电极10分别连接于非显示区域的驱动部件上。为了避免触控盲区，如图2所示将上述触控引线11通常设置于自电容电极10的下方。然而由于M＝80，因此与一电极列100中各个自电容电极10位置相对应的M列像素单元中并不是每一列像素单元内都可以设置上述触控引线11。在此情况下，设置有触控引线11的像素单元和未设置触控引线11的像素单元在显示过程中会出现差异，例如出现方格显示不良，降低了显示均匀性。

为了解决上述问题，可以在上述未设置触控引线11的像素单元中如图11所示设置虚设(Dummy)引线13。该虚设引线13无需与任意一个自电容电极10相连接，在显示的过程中，向触控引线11和该虚设引线13均提供公共电压Vcom即可。这样一来，虚设引线13对未设置触控引线11的像素单元的影响与触控引线11对设置有该触控引线11的像素单元的影响相同或近似相同，从而可以减小设置有触控引线11的像素单元和未设置触控引线11的像素单元在显示过程中会出现差异的几率。

具体的，以图10中自电容电极10的分布情况为例，对上述虚设引线13的设置方式进行说明。

其中，上述自电容电极10的划分如图10所示，每一行具有18个自电容电极10，每一列具有32个自电容电极10，且每一个自电容电极10对应80×80个像素单元。在此情况下，一电极列100中的各个自电容电极10可以分别通过32条设置于不同列像素单元内的触控引线11与非显示区域中的驱动部件相连接。

需要说明的是，为了降低触控引线11的阻抗，可选的，如图11所示，一列像素单元中可以设置两条金属引线112，且相邻的两个像素单元(例如Pixel_1和Pixel_2)的四条金属引线112并联构成一触控引线11。在此情况下，与上述一电极列100位置对应的80列像素单元中，有32×2＝64列像素单元中设置有用于构成上述触控引线11的金属引线112。此时，有(80-64)/2＝8列的像素单元需要设置虚设引线13(其中虚设引线13由位于同一列像素单元的两条金属引线构成)。为了使得虚设引线13在阵列基板上能够分布均匀，任一相邻两条虚设引线13之间的像素单元的数目相等。例如对于一电极列100位置对应的80列像素单元的方案而言，如图11所示，相邻两条虚设引线13之间可以间隔4个像素单元。

由上述可知，触控引线11或虚设引线13包括多条并联的金属引线112，从而可以减小触控引线11或虚设引线13的阻抗，在此情况下，如图12所示，触控引线11输出的电压在1.2μs左右达到最大值，并趋于平稳输出的状态，减小了触控引线11输出的电压再传输过程中发生衰减的几率。

本申请实施例提供一种触控显示装置，包括如上所述的任意一种阵列基板。该触控显示装置具有与前述实施例提供的阵列基板相同的技术效果，此处不再赘述。需要说明的是，在本发明实施例中，上述触控显示装置可以为触控显示器、触控电视、触控数码相框、智能手机或智能平板电脑等任何具有触控、显示功能的产品或者部件。

以下对上述触控显示装置的驱动过程进行说明，具体的，如图13所示，显示和触控阶段可以分时驱动，在触控过程中，可以将各条DL接地。在此情况下，每一组(Group)自电容电极10，例如一组可以为一行或一列自电容电极10依次通过触控引线11输出触控信号。在显示过程中，向各个自电容电极10提供公共电压Vcom，各条DL向各个亚像素提供数据电压Vdata。此外，当每一组子电容电极10连接独立的驱动部件时，不同组，例如Group_a、Group_b以及Group_c可以同时输出触控信号。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种阵列基板，其特征在于，包括位于衬底基板上，且异层设置的公共电极层和触控引线，所述公共电极层包括多个呈矩阵形式排列的，且相互绝缘的自电容电极，每一个所述自电容电极连接有一条所述触控引线；

位于同一列的所述自电容电极构成一电极列；所述电极列中每一个所述自电容电极连接的所述触控引线在所述衬底基板上的正投影位于该电极列在所述衬底基板上正投影的范围内。

2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括由横纵交叉的栅线和数据线界定的亚像素；

与该自电容电极相连接的所述触控引线位于与该自电容电极所在的电极列的位置相对应的一列亚像素内。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括还多条数据线；与该自电容电极相连接的所述触控引线在所述衬底基板上的正投影与一所述数据线在所述衬底基板上的正投影的至少一部分重叠。

4.根据权利要求2或3所述的阵列基板，其特征在于，所述阵列基板还包括底栅型薄膜晶体管以及设置于所述底栅型薄膜晶体管靠近所述衬底基板一侧的金属遮光层；

所述触控引线与所述金属遮光层同层同材料。

5.根据权利要求2或3所述的阵列基板，其特征在于，所述阵列基板还包括像素电极层；所述像素电极层位于所述公共电极层靠近所述衬底基板的一侧；

所述像素电极层与所述公共电极层之间具有第一绝缘层和第二绝缘层；所述触控引线位于所述第一绝缘层和所述第二绝缘层之间。

6.根据权利要求2所述的阵列基板，其特征在于，

所述触控引线与所述栅线同层同材料；或者，所述触控引线与所述数据线同层同材料。

7.根据权利要求1所述的阵列基板，其特征在于，所述触控引线包括异层设置的第一子引线和第二子引线；所述第一子引线在所述衬底基板上的正投影与所述第二子引线在所述衬底基板上的正投影的至少一部分重叠；

所述第一子引线与所述第二子引线之间设置有至少一层绝缘层；所述绝缘层上具有用于将所述第一子引线与所述第二子引线电连接的过孔。

8.根据权利要求7所述的阵列基板，其特征在于，所述第二子引线与所述阵列基板上的数据线同层同材料；

所述第一子引线位于所述第二子引线背离所述衬底基板的一侧。

9.根据权利要求1所述的阵列基板，其特征在于，所述自电容电极上与所述触控引线位置相对应的区域的至少一部分镂空设置。

10.一种触控显示装置，其特征在于，包括如权利要求1-9任一项所述的阵列基板。