CN111564454B - 一种显示基板及其制造方法、显示装置 - Google Patents

一种显示基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN111564454B
CN111564454B CN202010426217.4A CN202010426217A CN111564454B CN 111564454 B CN111564454 B CN 111564454B CN 202010426217 A CN202010426217 A CN 202010426217A CN 111564454 B CN111564454 B CN 111564454B
Authority
CN
China
Prior art keywords
layer
substrate
base plate
metal layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010426217.4A
Other languages
English (en)
Other versions
CN111564454A (zh
Inventor
胡迎宾
赵策
王明
丁远奎
宋威
王庆贺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010426217.4A priority Critical patent/CN111564454B/zh
Publication of CN111564454A publication Critical patent/CN111564454A/zh
Application granted granted Critical
Publication of CN111564454B publication Critical patent/CN111564454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种显示基板及其制造方法、显示装置，该显示基板包括：衬底基板：缓冲层和有源层，有源层形成于缓冲层远离衬底基板的一侧，缓冲层和有源层形成有开口区；栅绝缘层和栅金属层图形，形成于开口区内；层间介质层，形成在缓冲层和有源层的远离衬底基板的一侧，层间介质层上形成过孔，开口区在衬底基板上的正投影落入过孔在衬底基板上的正投影内，过孔暴露出有源层的一部分和栅金属层图形；源漏金属层图形，形成在层间介质层远离衬底基板的一侧，通过过孔与有源层及栅金属层图形连接。本公开提供的显示基板及其制造方法、显示装置，能够降低层间介质层的过孔过刻量，减小过孔处阻抗，改善压降现象，保证TFT正常工作。

Description

一种显示基板及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板及其制造方法、显示装置。
背景技术
目前大尺寸8k顶发射OLED产品，是未来TV显示的主流技术，但由于8k高集成度及OLED显示，产品良率一直是量产的难题之一。针对8K顶发射OLED产品，栅极与TFT(thin-film transistor，薄膜晶体管)相连，在背板走线上，栅金属层图形与源漏极金属层(SD层)走线之间，通过ILD层(层间介电层)上的过孔搭接，再与导体化有源层(Active层)连接。由于栅金属层图形位于导体化Active层的上方，栅金属层图形的高度H1大于导体化Active层的高度H2，在进行ILD层过孔刻蚀时，Over Etch量(过刻量)较大，导致导体化Active层和栅金属层图形的界面受到干刻的影响，过孔阻抗较大，后续在进行SD层搭接时，较易产生IRDrop(压降)现象，从而栅金属层图形加载电压较难，影响TFT的正常工作。
发明内容
本公开实施例提供了一种显示基板及其制造方法、显示装置，能够降低层间介质层的过孔过刻量，减小过孔处阻抗，改善压降现象，保证TFT正常工作。
本公开实施例所提供的技术方案如下：
一种显示基板，包括：
衬底基板：
缓冲层，所述缓冲层形成于所述衬底基板的一侧；
有源层，所述有源层形成于所述缓冲层远离所述衬底基板的一侧，且所述缓冲层和所述有源层图案化而形成有开口区；
栅绝缘层，所述栅绝缘层形成于所述开口区内；
栅金属层，所述栅金属层位于所述栅绝缘层远离所述衬底基板的一侧，并图案化而在所述开口区内形成栅金属层图形；
层间介质层，形成在所述缓冲层和所述有源层的远离所述衬底基板的一侧，且所述层间介质层上形成过孔，所述开口区在所述衬底基板上的正投影落入所述过孔在所述衬底基板上的正投影内，且所述过孔暴露出所述有源层的一部分和所述栅金属层图形；
及，源漏金属层图形，形成在所述层间介质层远离所述衬底基板的一侧，并通过所述过孔与所述有源层及所述栅金属层图形连接。
示例性的，所述有源层的远离所述衬底基板的一侧到所述缓冲层的远离所述衬底基板的一侧之间，在垂直于所述衬底基板的方向上具有第一高度h1；
所述栅金属层的远离所述衬底基板的一侧到所述缓冲层的远离所述衬底基板的一侧之间，在垂直于所述衬底基板的方向上具有第二高度h2；
所述第一高度h1与所述第二高度h2的高度差小于或等于预定值。
示例性的，所述显示基板还包括：
遮光层，所述遮光层形成于所述衬底基板与所述缓冲层之间，且所述遮光层图案化而在正对所述开口区的区域，形成孤岛结构；
在所述开口区内，所述栅绝缘层和所述栅金属层图形、与所述缓冲层和所述有源层之间具有第一间隙，且所述孤岛结构在所述衬底基板上的正投影覆盖所述第一间隙，以使所述孤岛结构至少部分被所述第一间隙暴露；
所述源漏金属层图形还通过所述过孔搭接于所述孤岛结构的被所述第一间隙所暴露的部分上。
示例性的，所述遮光层包括第一部分和第二部分，所述第二部分和所述第一部分之间有间隙，所述第一部分形成所述孤岛结构，所述有源层和缓冲层的图形在所述衬底基板上的正投影覆盖所述间隙在所述衬底基板上的正投影。
示例性的，所述有源层为导体化处理后的导体化有源层，被配置为作为存储电容的一个电极。
一种显示装置，包括：如上所述的显示基板。
一种显示基板的制造方法，所述方法包括：
提供一衬底基板；
在所述衬底基板的一侧形成缓冲层；
在所述缓冲层的远离所述衬底基板的一侧形成有源层；
对所述缓冲层和所述有源层图案化处理，而形成开口区；
在所述开口区内形成栅绝缘层；
所述栅绝缘层的远离所述衬底基板的一侧形成栅金属层；
对所述栅金属层图案化处理，而在所述开口区内形成栅金属层图形；
在所述缓冲层和所述有源层的远离所述衬底基板的一侧形成层间介质层；
对所述层间介质层图案化处理，而形成过孔，其中所述开口区在所述衬底基板上的正投影落入所述过孔在所述衬底基板上的正投影内，且所述过孔暴露出所述有源层的一部分和所述栅金属层图形；
在所述层间介质层远离所述衬底基板的一侧形成源漏金属层图形，其中所述源漏金属层图形通过所述过孔与所述有源层及所述栅金属层图形连接。
示例性的，在所述衬底基板的一侧形成缓冲层之前，所述方法还包括：
在所述衬底基板上形成遮光层；
对所述遮光层进行图案化处理，以形成孤岛结构，其中所述孤岛结构正对所述开口区，所述源漏金属层图形还通过所述过孔搭接于所述孤岛结构上。
示例性的，所述对所述缓冲层和所述有源层图案化处理，而形成开口区，具体包括：
采用半色调或灰色调掩膜板，通过同一次构图工艺，在所述缓冲层和所述有源层上形成所述开口区。
示例性的，所述对所述层间介质层图案化处理，而形成过孔，具体包括：
采用干法刻蚀在所述层间介质层上形成所述过孔。
本公开实施例所带来的有益效果如下：
本公开实施例所提供的显示基板及其制造方法、显示装置，可以有效减少层间介质层的过孔在刻蚀时过刻量(DE OE量)较而导致有源层和栅金属层图形界面所的受到的干刻影响，降低此处的过孔阻抗，可以有效改善源漏金属层图形搭接时产生的压降(IR Drop)现象，确保薄膜晶体管TFT正常工作。
附图说明
图1表示相关技术中的一种显示基板的结构示意图；
图2表示本公开实施例所提供的一种实施例中显示基板的结构示意图；
图3表示本公开实施例中提供的另一种实施例中显示基板的结构示意图；
图4表示本公开实施例中提供的另一种实施例中显示基板的结构示意图；
图5表示本公开实施例中提供的另一种实施例中显示基板的结构示意图；
图6表示本公开实施例中提供的显示基板的制造方法的流程图；
图7表示本公开实施例中提供的显示基板的制造方法中步骤S04的示意图；
图8表示本公开实施例中提供的显示基板的制造方法中步骤S07的示意图；
图9表示表示本公开实施例中提供的显示基板的制造方法中步骤S09的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在对本公开实施例所提供的显示基板及其制造方法、显示装置进行详细说明之前，有必要对相关技术进行以下说明：
在相关技术中，如图1所示，对于OLED显示产品，以大尺寸8K顶发射OLED为例，栅极与薄膜晶体管开关(Switch TFT)相连，在背板走线上，栅金属层图形5与源漏极金属层(SD层)7走线之间，通过ILD层6(层间介电层)上的过孔60搭接，再与导体化有源层(Active层)3连接。制造时，首先，在衬底基板上依次形成有遮光层(Shield)图形8、缓冲层(Buffer)图形2、导体化有源层(Actrive-2)3图形、栅绝缘层(GI)图形4及栅金属层图形(Gate)5，然后，在形成栅金属层图形5的衬底基板1上整面覆盖层间介质层(ILD)6，再在层间介质层6上刻蚀过孔60，以暴露出部分导体化有源层3，然后在层间介质层6上方形成源漏金属层(SD)7，使源漏金属层7走线搭接于栅金属层图形5上，并通过层间介质层6上的过孔60，与导体化有源层3进行连接。这种结构，由于栅金属层图形5和栅绝缘层4是形成于导体化有源层3上方，栅金属层图形5与导体化有源层3在垂直于衬底基板1的方向上的高度不同，如图1所示，H1＞H2，且两者之间高度差较大，导致层间介质层6在刻蚀过孔60前，在待刻孔位置存在断差，因此，在层间介质层6刻蚀过孔60时，过孔60刻蚀时的过刻量(Over Etch)会较大，从而导致导体化有源层3和栅金属层图形5的界面会受到干刻的影响，过孔处阻抗较大，后续在进行源漏金属层图形7搭接时，较易产生压降(IR Drop)现象，从而导致栅金属层图形5加载电压较难，影响TFT正常工作。
为了解决上述问题，本公开实施例提供了一种显示基板及其制造方法、显示装置，可以减少层间介质层的过孔刻蚀时过刻量，从而减小过孔处阻抗，改善压降现象，保证TFT正常工作。
如图2至图9所示，本公开实施例所提供的显示基板包括：
衬底基板100：
缓冲层200，所述缓冲层200形成于所述衬底基板100的一侧；
有源层300，所述有源层300形成于所述缓冲层200远离所述衬底基板100的一侧，且所述缓冲层200和所述有源层300图案化而形成有开口区310；
栅绝缘层400，所述栅绝缘层400形成于所述开口区310内；
栅金属层，所述栅金属层位于所述栅绝缘层400远离所述衬底基板100的一侧，并图案化而在所述开口区310内形成栅金属层图形500；
层间介质层600，形成在所述缓冲层200和所述有源层300的远离所述衬底基板100的一侧，且所述层间介质层600上形成过孔610，所述开口区310在所述衬底基板100上的正投影落入所述过孔610在所述衬底基板100上的正投影内，且所述过孔610暴露出所述有源层300的一部分和所述栅金属层图形500；
及，源漏金属层图形700，形成在所述层间介质层600远离所述衬底基板100的一侧，并通过所述过孔610与所述有源层300及所述栅金属层图形500连接。
在上述方案中，可对所述缓冲层200和有源层300可进行图案化处理，而形成开口区310，而所述栅绝缘层400和所述栅金属层图形500位于该开口区310内，与相关技术中栅绝缘层和栅金属层位于有源层上方相比，可减小所述栅金属层图形500与所述有源层300在垂直于所述衬底基板100方向上的高度差，如图2和图3所示，所述有源层300的远离所述衬底基板100的一侧到所述缓冲层200的远离所述衬底基板100的一侧之间，在垂直于所述衬底基板100的方向上具有第一高度h1，所述栅金属层的远离所述衬底基板100的一侧到所述缓冲层200的远离所述衬底基板100的一侧之间，在垂直于所述衬底基板100的方向上具有第二高度h2，第一高度h1与第二高度h2的高度差明显会小于相关技术中栅金属层图形与有源层之间的高度差H1-H2，因此，在覆盖于栅金属层和有源层300之上的层间介质层600在待形成过孔610位置处的断差减小，从而可减小过孔610刻蚀时的过刻量(OE量)，进而减小所述有源层300和所述栅金属层界面所的受到的干刻影响，降低过孔610处的阻抗，有效改善源漏金属层图形700搭接时产生的压降(IR Drop)现象，确保薄膜晶体管TFT正常工作。以下对本公开实施例提供的显示基板进行更为详细的说明。
在一些实施例中，所述第一高度h1与所述第二高度h2的高度差小于或等于预定值。在上述方案中，所述第一高度h1与所述第二高度h2的高度差小于或等于预定值，其中该预定值可以是根据实际应用中，各膜层的厚度，以及经过实验来确定，使得第一高度和第二高度的高度差不会导致过孔610过刻量大而影响有源层300和栅金属层图形500界面，其数值小于相关技术中的显示基板上栅金属层图形5与有源层3之间的高度差H1-H2，但是对于其具体数值并不限定。例如，该预定值可以是0，也可以是
Figure BDA0002498751220000071
之间。
在本公开实施例中，所述衬底基板100可选用玻璃基板或石英基板。
在本公开实施例中，所述缓冲层200可以是选用绝缘材料在所述衬底基板100上沉积而成，所述有源层300可以选用半导体材料在所述衬底基板100上沉积而成，在所述缓冲层200和所述有源层300上进行图案化处理，而形成开口区310，具体的图案化工艺可以如下：
首先，依次在衬底基板100上沉积绝缘材料和半导体材料，而形成缓冲层200和有源层300，然后在所述有源层300上涂覆一层光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，光刻胶完全保留区域对应于所述有源层300的图形所在区域，光刻胶未保留区域对应于所述开口区310的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，光刻胶部分保留区域保留有部分光刻胶，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的半导体材料，形成有源层300的图形；灰化掉光刻胶部分保留区域的光刻胶，通过刻蚀工艺刻蚀掉光刻胶部分保留区域的绝缘材料，形成缓冲层200的图形，剥离剩余的光刻胶。
所述栅绝缘层400可以采用等离子体增强化学气相沉积(PECVD)方法，在所述开口区310内沉积厚度为
Figure BDA0002498751220000072
的栅绝缘层400，栅绝缘层400可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
所述栅金属层可以是采用溅射或热蒸发的方法在完成衬底基板100上沉积厚度约为
Figure BDA0002498751220000073
的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上进行图案化处理，以形成栅金属层图形500，所述栅金属层图形500可以包括栅极和栅线等图形，具体的图案化工艺可以如下：
首先，在衬底基板100上沉积的栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极的图形。
所述层间介质层600可以采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为
Figure BDA0002498751220000081
的层间介质层600，层间介质层600可以选用氧化物、氮化物或者氧氮化合物，具体地，层间介质层600材料可以是SiNx，SiOx或Si(ON)x。层间介质层600可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。所述层间介质层600上的过孔610可以选用干法刻蚀方式来形成，具体的图案化工艺可以如下：
首先，在形成有缓冲层200、有源层300、栅绝缘层400及栅金属层的衬底基板100上沉积一层层间介质层600，在层间介质层600上涂覆一层厚度约为
Figure BDA0002498751220000082
的有机树脂，有机树脂可以是苯并环丁烯(BCB)，也可以是其他的有机感光材料，曝光显影后，通过一次刻蚀工艺形成有过孔610的层间介质层600的图形。
所述源漏金属层图形700可以包括数据线以及源极、漏极的图形，所述源漏金属层图形700的图案化工艺可以如下：
形成有层间介质层600的基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0002498751220000083
的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线。
需要说明的是，由于形成层间介质层600上的过孔时，先在形成有缓冲层200、有源层300、栅绝缘层400及栅金属层的衬底基板100上沉积一层层间介质层600，再在该层间介质层600上刻蚀形成过孔，因此，在本公开一些实施例中，所述缓冲层200和所述有源层300上形成的开口区310，可以是，该开口区310将有源层300刻穿，而所述缓冲层200仅部分刻蚀，也就是，所述缓冲层200未刻穿，这样，可以减少开口区310处的膜层之间断差，进而减少层间介质层600的过刻过刻量，例如：
如图5所示，所述开口区310未刻穿所述缓冲层200；
此外，如图2所示，所述显示基板还可以包括遮光层800(Shield)，所述遮光层800形成于所述衬底基板100与所述缓冲层200之间，所述开口区310未刻穿所述缓冲层200，也就是说，所述开口区310可不暴露出所述遮光层800。
在另一些实施例中，所述缓冲层200和所述有源层300上形成的开口区310，还可以是，如图3和图4所示，所述开口区310将所述缓冲层200和所述有源层300均刻穿。
以下举例说明本公开提供的显示基板的一种实施例。
在一些实施例中，如图3所示，所述显示基板还包括：
遮光层800(Shield)，所述遮光层800形成于所述衬底基板100与所述缓冲层200之间，且所述遮光层800图案化而在正对所述开口区310的区域，形成孤岛结构810；在所述开口区310内，所述栅绝缘层400和所述栅金属层图形500、与所述缓冲层200和所述有源层300之间具有第一间隙A，且所述孤岛结构810在所述衬底基板100上的正投影覆盖所述第一间隙A，以使所述孤岛结构810至少部分被所述第一间隙A暴露；所述源漏金属层图形700还通过所述过孔610搭接于所述孤岛结构810的被所述第一间隙A所暴露的部分上。
在本公开实施例中，在所述显示基板上设有遮光层800，该遮光层800可以被配置为能够遮挡被配置来遮挡入射到所述有源层300的沟道区域的光线，且该遮光层800被图案化处理，而在正对所述层间介质层600上过孔610的区域形成孤岛结构810，如图3、图7和图8所示，所述缓冲层200和所述有源层300的所述开口区310刻穿所述有源层300和所述缓冲层200，所述栅绝缘层400和所述栅金属层图形500、与所述缓冲层200和所述有源层300之间具有第一间隙A，所述遮光层800的孤岛结构810至少一部分被所述第一间隙A暴露，从而所述源漏金属层图形700还可以通过所述过孔610搭接于所述孤岛结构810的被所述第一间隙A所暴露的部分上，且所述遮光层800选用导电材料制成，这样，通过增加遮光层800上的孤岛结构810，可以进一步降低层间介质层600过孔610处搭接的电阻，故可以有效改善源漏金属层图形700搭接时产生的IR Drop现象，确保TFT正常工作。
在本公开实施例中，如图3、图9和图9所示，所述遮光层800包括第一部分和第二部分820，所述第二部分820和所述第一部分之间有第二间隙B，所述第一部分形成所述孤岛结构810，所述有源层300和缓冲层200的图形在所述衬底基板100上的正投影覆盖所述第二间隙B在所述衬底基板100上的正投影。采用上述方案，所述缓冲层200可沉积于所述第二间隙B内，以保证所述孤岛结构810与第二部分820之间绝缘。
需要说明的是，在本公开实施例中，所述遮光层800可以选用不透光的导电材料，例如，Cu，Al，Ag，Mo等金属材料及这些金属的合金，其图案化工艺可以如下：
可以采用磁控溅射、热蒸发、PECVD或其它成膜方法在所述衬底基板100上沉积厚度为
Figure BDA0002498751220000101
的遮光层800，在形成有遮光层800的衬底基板100上涂覆一层厚度约为
Figure BDA0002498751220000102
的有机树脂，有机树脂可以是苯并环丁烯(BCB)，也可以是其他的有机感光材料，曝光显影后，通过一次刻蚀工艺形成有孤岛结构810的遮光层800的图形。
此外，在本公开一些实施例中，如图4和图5所示，所述显示基板中还可以不设置遮光层800，在另一些实施例中，如图2和图3所示，所述显示基板中可设置所述遮光层800，在本公开的另一些实施例中，还可以是，部分区域设置所述遮光层800，部分区域可不设置所述遮光层800，可根据实际应用中，源漏金属层与有源层300及栅金属层图形500的搭接结构来进行合理选择。
此外，还需要说明的是，在一些实施例中，所述遮光层800还可以是采用非导电的不透光材料来制成，例如，不透光的有机树脂等，此时，如图2所示，所述遮光层可以不设置孤岛结构，且所述源漏金属层可不搭接于所述遮光层上。
此外，还需要说明的是，在一些实施例中，所述有源层300为导体化处理后的导体化有源层300，被配置为作为存储电容的一个电极。
此外，需要说明的是，所述显示基板可以为阵列基板，其可应用于OLED显示器件中，也可应用于其他类型显示器件中，例如，LED显示器等，对此不限定。此外，本公开实施例所提供的显示基板可以应用于顶发射OLED显示器件，尤其是，本公开实施例所提供的显示基板可以应用于大尺寸OLED显示器件中，例如，大尺寸8K顶发射OLED显示产品中。
在本公开所提供的另一实施例中，还提供了一种显示装置，包括本公开实施例所提供的显示基板。显然，该显示装置也具有本公开实施例所提供的显示基板所带来的有益效果，在此不再赘述。
所述显示装置可以是OLED显示器件，也可是其他类型显示装置，例如，LED显示器等，对此不限定。此外，本公开实施例所提供的显示装置可以应用于顶发射OLED显示装置，尤其是，本公开实施例所提供的显示装置可以应用于大尺寸OLED显示装置，例如，大尺寸8K顶发射OLED显示装置。
此外，本公开实施例还提供了一种显示基板的制造方法，如图6所示，所述方法包括：
步骤S01、提供一衬底基板100；
其中，所述衬底基板100可选用玻璃基板或石英基板。
步骤S02、在所述衬底基板100的一侧形成缓冲层200；
其中，所述缓冲层200可以是选用绝缘材料在所述衬底基板100上沉积而成。
步骤S03、在所述缓冲层200的远离所述衬底基板100的一侧形成有源层300；
其中，所述有源层300可以选用半导体材料在所述衬底基板100上沉积而成。
步骤S04、对所述缓冲层200和所述有源层300图案化处理，而形成开口区310；
其中，如图7所示，可采用半色调或灰色调掩膜板，通过同一次构图工艺，在所述缓冲层200和所述有源层300上形成所述开口区310，具体地，首先，依次在衬底基板100上沉积绝缘材料和半导体材料，而形成缓冲层200和有源层300，然后在所述有源层300上涂覆一层光刻胶，采用半色调或灰色调掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域、光刻胶部分保留区域和光刻胶完全保留区域，其中，光刻胶完全保留区域对应于所述有源层300的图形所在区域，光刻胶未保留区域对应于所述开口区310的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶厚度保持不变，光刻胶部分保留区域保留有部分光刻胶，通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的半导体材料，形成有源层300的图形；灰化掉光刻胶部分保留区域的光刻胶，通过刻蚀工艺刻蚀掉光刻胶部分保留区域的绝缘材料，形成缓冲层200的图形，剥离剩余的光刻胶。
步骤S05、在所述开口区310内形成栅绝缘层400；
其中，所述栅绝缘层400可以采用等离子体增强化学气相沉积(PECVD)方法，在所述开口区310内沉积厚度为
Figure BDA0002498751220000121
的栅绝缘层400，栅绝缘层400可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。
步骤S06、所述栅绝缘层400的远离所述衬底基板100的一侧形成栅金属层；
其中，所述栅金属层可以是采用溅射或热蒸发的方法在完成衬底基板100上沉积厚度约为
Figure BDA0002498751220000122
的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。
步骤S07、对所述栅金属层图案化处理，而在所述开口区310内形成栅金属层图形500；
其中，如图8所示，在所述栅金属层上进行图案化处理，以形成栅金属层图形500，所述栅金属层图形500可以包括栅极和栅线等图形，具体地，首先，在衬底基板100上沉积的栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅线和栅电极的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅线和栅电极的图形。
步骤S08、在所述缓冲层200和所述有源层300的远离所述衬底基板100的一侧形成层间介质层600；
所述层间介质层600可以采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为
Figure BDA0002498751220000131
的层间介质层600，层间介质层600可以选用氧化物、氮化物或者氧氮化合物，具体地，层间介质层600材料可以是SiNx，SiOx或Si(ON)x。层间介质层600可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。其中，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体可以是SiH4，NH3，N2或SiH2Cl2，NH3，N2。
步骤S09、对所述层间介质层600图案化处理，而形成过孔610，其中所述开口区310在所述衬底基板100上的正投影落入所述过孔610在所述衬底基板100上的正投影内，且所述过孔610暴露出所述有源层300的一部分和所述栅金属层图形500；
其中，如图9所示，所述层间介质层600上的过孔610可以选用干法刻蚀方式来形成，具体地，首先，在形成有缓冲层200、有源层300、栅绝缘层400及栅金属层的衬底基板100上沉积一层层间介质层600，在层间介质层600上涂覆一层厚度约为
Figure BDA0002498751220000132
的有机树脂，有机树脂可以是苯并环丁烯(BCB)，也可以是其他的有机感光材料，曝光显影后，通过一次刻蚀工艺形成有过孔610的层间介质层600的图形。
步骤S10、在所述层间介质层600远离所述衬底基板100的一侧形成源漏金属层图形700，其中所述源漏金属层图形700通过所述过孔610与所述有源层300及所述栅金属层图形500连接。
具体地，形成有层间介质层600的基板上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0002498751220000141
的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极、漏电极和数据线的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成漏电极、源电极以及数据线。
此外，在本公开实施例所提供的方法中，在用于制造如图3所示的显示基板时，在所述步骤S01之间，还包括：
步骤S01’、在所述衬底基板100上形成遮光层800，对所述遮光层800进行图案化处理，以形成孤岛结构810，其中所述孤岛结构810正对所述开口区310，所述源漏金属层图形700还通过所述过孔610搭接于所述孤岛结构810上。
具体地，可以在所述衬底基板100上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为
Figure BDA0002498751220000142
的遮光层800，在形成有所述遮光层800的衬底基板100上涂覆一层厚度约为
Figure BDA0002498751220000143
的有机树脂，有机树脂可以是苯并环丁烯(BCB)，也可以是其他的有机感光材料，曝光显影后，通过一次刻蚀工艺形成有孤岛结构810的遮光层800的图形。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种显示基板，其特征在于，包括：
衬底基板：
缓冲层，所述缓冲层形成于所述衬底基板的一侧；
有源层，所述有源层形成于所述缓冲层远离所述衬底基板的一侧，且所述缓冲层和所述有源层图案化而形成有开口区；
栅绝缘层，所述栅绝缘层形成于所述开口区内；
栅金属层，所述栅金属层位于所述栅绝缘层远离所述衬底基板的一侧，并图案化而在所述开口区内形成栅金属层图形；
层间介质层，形成在所述缓冲层和所述有源层的远离所述衬底基板的一侧，且所述层间介质层上形成过孔，所述开口区在所述衬底基板上的正投影落入所述过孔在所述衬底基板上的正投影内，且所述过孔暴露出所述有源层的一部分和所述栅金属层图形；
及，源漏金属层图形，形成在所述层间介质层远离所述衬底基板的一侧，并通过所述过孔与所述有源层及所述栅金属层图形连接。
2.根据权利要求1所述的显示基板，其特征在于，
所述有源层的远离所述衬底基板的一侧到所述缓冲层的远离所述衬底基板的一侧之间，在垂直于所述衬底基板的方向上具有第一高度h1；
所述栅金属层的远离所述衬底基板的一侧到所述缓冲层的远离所述衬底基板的一侧之间，在垂直于所述衬底基板的方向上具有第二高度h2；
所述第一高度h1与所述第二高度h2的高度差小于或等于预定值。
3.根据权利要求1所述的显示基板，其特征在于，
所述显示基板还包括：
遮光层，所述遮光层形成于所述衬底基板与所述缓冲层之间，且所述遮光层图案化而在正对所述开口区的区域，形成孤岛结构；
在所述开口区内，所述栅绝缘层和所述栅金属层图形、与所述缓冲层和所述有源层之间具有第一间隙，且所述孤岛结构在所述衬底基板上的正投影覆盖所述第一间隙，以使所述孤岛结构至少部分被所述第一间隙暴露；
所述源漏金属层图形还通过所述过孔搭接于所述孤岛结构的被所述第一间隙所暴露的部分上。
4.根据权利要求3所述的显示基板，其特征在于，
所述遮光层包括第一部分和第二部分，所述第二部分和所述第一部分之间有第二间隙，所述第一部分形成所述孤岛结构，所述有源层和缓冲层的图形在所述衬底基板上的正投影覆盖所述第二间隙在所述衬底基板上的正投影。
5.根据权利要求1所述的显示基板，其特征在于，
所述有源层为导体化处理后的导体化有源层，被配置为作为存储电容的一个电极。
6.一种显示装置，其特征在于，包括：如权利要求1至5任一项所述的显示基板。
7.一种显示基板的制造方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板的一侧形成缓冲层；
在所述缓冲层的远离所述衬底基板的一侧形成有源层；
对所述缓冲层和所述有源层图案化处理，而形成开口区；
在所述开口区内形成栅绝缘层；
所述栅绝缘层的远离所述衬底基板的一侧形成栅金属层；
对所述栅金属层图案化处理，而在所述开口区内形成栅金属层图形；
在所述缓冲层和所述有源层的远离所述衬底基板的一侧形成层间介质层；
对所述层间介质层图案化处理，而形成过孔，其中所述开口区在所述衬底基板上的正投影落入所述过孔在所述衬底基板上的正投影内，且所述过孔暴露出所述有源层的一部分和所述栅金属层图形；
在所述层间介质层远离所述衬底基板的一侧形成源漏金属层图形，其中所述源漏金属层图形通过所述过孔与所述有源层及所述栅金属层图形连接。
8.根据权利要求7所述的方法，其特征在于，
在所述衬底基板的一侧形成缓冲层之前，所述方法还包括：
在所述衬底基板上形成遮光层；
对所述遮光层进行图案化处理，以形成孤岛结构，其中所述孤岛结构正对所述开口区，所述源漏金属层图形还通过所述过孔搭接于所述孤岛结构上。
9.根据权利要求7所述的方法，其特征在于，
所述对所述缓冲层和所述有源层图案化处理，而形成开口区，具体包括：
采用半色调或灰色调掩膜板，通过同一次构图工艺，在所述缓冲层和所述有源层上形成所述开口区。
10.根据权利要求7所述的方法，其特征在于，
所述对所述层间介质层图案化处理，而形成过孔，具体包括：
采用干法刻蚀在所述层间介质层上形成所述过孔。
CN202010426217.4A 2020-05-19 2020-05-19 一种显示基板及其制造方法、显示装置 Active CN111564454B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010426217.4A CN111564454B (zh) 2020-05-19 2020-05-19 一种显示基板及其制造方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010426217.4A CN111564454B (zh) 2020-05-19 2020-05-19 一种显示基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN111564454A CN111564454A (zh) 2020-08-21
CN111564454B true CN111564454B (zh) 2022-07-12

Family

ID=72074700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010426217.4A Active CN111564454B (zh) 2020-05-19 2020-05-19 一种显示基板及其制造方法、显示装置

Country Status (1)

Country Link
CN (1) CN111564454B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117677998A (zh) * 2022-07-06 2024-03-08 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130091204A (ko) * 2012-02-07 2013-08-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN103474435A (zh) * 2013-09-17 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法
CN109887883A (zh) * 2019-02-14 2019-06-14 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
WO2019205440A1 (zh) * 2018-04-27 2019-10-31 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130091204A (ko) * 2012-02-07 2013-08-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN103474435A (zh) * 2013-09-17 2013-12-25 京东方科技集团股份有限公司 阵列基板及其制作方法
WO2019205440A1 (zh) * 2018-04-27 2019-10-31 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN109887883A (zh) * 2019-02-14 2019-06-14 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法

Also Published As

Publication number Publication date
CN111564454A (zh) 2020-08-21

Similar Documents

Publication Publication Date Title
US8289463B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
US8563980B2 (en) Array substrate and manufacturing method
US7649581B2 (en) Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same
US8426259B2 (en) Array substrate and method for manufacturing the same
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
CN109166865B (zh) 阵列基板及其制造方法、显示面板
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
JP2012089814A (ja) 表示装置及びその製造方法
US8441592B2 (en) TFT-LCD array substrate and manufacturing method thereof
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
CN111653196A (zh) 一种显示基板及其制造方法、显示装置
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN109036134B (zh) 柔性显示基板及其制作方法、显示装置
CN111524957B (zh) 显示基板及其制作方法、显示装置
CN109410750B (zh) 显示基板及其制作方法、显示装置
CN111048524A (zh) 阵列基板及制备方法、显示面板
CN111564454B (zh) 一种显示基板及其制造方法、显示装置
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US7811867B2 (en) Method for manufacturing pixel structure
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
US20090148972A1 (en) Method for fabricating pixel structure
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
US20220165870A1 (en) Display substrate and manufacturing method thereof, display device
CN211743124U (zh) 阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant