CN111403337A - 阵列基板、显示面板及阵列基板的制作方法 - Google Patents

阵列基板、显示面板及阵列基板的制作方法 Download PDF

Info

Publication number
CN111403337A
CN111403337A CN202010247606.0A CN202010247606A CN111403337A CN 111403337 A CN111403337 A CN 111403337A CN 202010247606 A CN202010247606 A CN 202010247606A CN 111403337 A CN111403337 A CN 111403337A
Authority
CN
China
Prior art keywords
layer
pattern
array substrate
source
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010247606.0A
Other languages
English (en)
Inventor
孙学军
刘翔
杨松
李广圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN202010247606.0A priority Critical patent/CN111403337A/zh
Publication of CN111403337A publication Critical patent/CN111403337A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板、显示面板及阵列基板的制作方法，阵列基板的制作方法包括：在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极及栅极线；在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层，并进行第二次光刻工艺，使金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使源漏金属层形成源极和漏极，并使所述保护层形成位于所述源极和漏极上方的防氧化图形。本发明能够防止源极和漏极中的Cu被含有SiOx的膜层氧化，提高阵列基板的可靠性。

Description

阵列基板、显示面板及阵列基板的制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
随着显示技术的发展，显示面板被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。为了实现高分辨率显示，作为显示面板中的主要驱动元件，薄膜晶体管(Thin Film Transistor，简称TFT)器件的尺寸需要实现“小型化”，而实现背沟道刻蚀(Back Channel Etching，简称BCE)结构是TFT器件尺寸“小型化”的关键。
在现有的采用背沟道刻蚀的阵列基板的制造过程中，在金属氧化物半导体图形和栅极绝缘层上沉积源漏极金属层，利用一次刻蚀工艺对源漏极金属层进行图案化的刻蚀后，得到源极、漏极以及位于源极和漏极之间的沟道；并在形成有金属氧化物半导体图形、源极和漏极的栅极绝缘层上沉积钝化层。其中，钝化层一般可以采用SiNx，但考虑到金属氧化物TFT对氮元素较为敏感，甚至有时会使金属氧化物TFT失去特性，因此可以选择硅的氧化物作为钝化层。
然而，在钝化层采用硅的氧化物时，容易将源极和漏极表面的Cu元素氧化，容易使源极和漏极发生剥落，导致阵列基板的可靠性较差。
发明内容
本发明提供一种阵列基板、显示面板及阵列基板的制作方法，能够防止源极和漏极表面的Cu元素氧化，避免源极和漏极发生剥落，从而提高阵列基板的可靠性。
本发明第一方面提供一种阵列基板的制作方法，包括：
在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极及栅极线；
在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层，并进行第二次光刻工艺，使金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使源漏金属层形成源极和漏极，并使保护层形成位于源极和漏极上方的防氧化图形。
本发明第二方面提供一种阵列基板，包括：衬底基板以及依次设置在衬底基板上的栅极、栅极绝缘层、金属氧化物半导体层、阻挡图形、含有Cu元素的源极和漏极、保护图形以及钝化层；
其中，栅极绝缘层覆盖栅极，阻挡图形、含有Cu元素的源极和漏极、以及保护图形均设置在金属氧化物半导体图形的上方，阻挡图形、含有Cu元素的源极和漏极、以及保护图形在衬底基板上的投影重合，且源极和漏极之间具有沟道区域；
保护图形的材料包括Cr、W、Ti、Ta、Mo中的至少一者。
在一种可能的实现方式中，阻挡图形的厚度大于保护图形的厚度，阻挡图形的厚度为
Figure BDA0002434360250000021
保护图形的厚度为
Figure BDA0002434360250000022
在一种可能的实现方式中，保护图形通过溅射或热蒸发连续沉积并刻蚀而成。
在一种可能的实现方式中，栅极包括Cu元素，衬底基板包括玻璃基板和沉积在玻璃基板上的附着层，附着层靠近栅极，并用于增加栅极和衬底基板的附着力。
在一种可能的实现方式中，金属氧化物半导体图形包括相互重叠的第一半导体图形和第二半导体图形，且第一半导体图形的导电率高于第二半导体图形的导电率。
在一种可能的实现方式中，第二半导体图形的含氧量低于第一半导体图形的含氧量。
在一种可能的实现方式中，第一半导体图形的厚度为
Figure BDA0002434360250000023
第二半导体图形的厚度为
Figure BDA0002434360250000024
在一种可能的实现方式中，阻挡图形包括Cr、W、Ti、Ta、Mo中的至少一者。
在一种可能的实现方式中，钝化层中与沟道区域相接触的部分为硅的氧化物。
本发明第三方面提供一种显示面板，包括上述的阵列基板。
本实施例提供一种阵列基板、显示面板及阵列基板的制作方法，阵列基板的制作方法包括：在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极及栅极线；在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层，并进行第二次光刻工艺，使金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使源漏金属层形成源极和漏极，并使保护层形成位于源极和漏极上方的防氧化图形。通过含有Cu元素的源漏金属层表面形成保护层作为防氧化层，因此在刻蚀形成的源极和漏极的表面形成有保护图形，后续制程中在源极和漏极的表面沉积含有SiOx的钝化层时，防氧化图形能对源极和漏极起到保护作用，防止源极和漏极被含有SiOx的钝化层氧化。因此可以防止源极和漏极发生剥落，提高阵列基板的可靠性。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图；
图2为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图；
图3为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的另一种结构示意图；
图4为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的结构示意图；
图5为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的另一种结构示意图；
图6为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第三状态时的结构示意图；
图7为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第四状态时的结构示意图；
图8为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第五状态时的结构示意图；
图9为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第六状态时的结构示意图；
图10为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第七状态时的结构示意图；
图11为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第八状态时的结构示意图；
图12为本发明实施例一提供的阵列基板的制作方法中阵列基板的最终状态的结构示意图；
图13为图12的俯视图；
图14为本发明实施例二提供的阵列基板的结构示意图。
附图标记：
100-阵列基板；1-衬底基板；11-玻璃基板；12-附着层图形；2-栅极；3-栅极绝缘层；4-沟道区域；5-金属氧化物半导体图形；5'-金属氧化物半导体层；51-第一半导体层；52-第二半导体层；51'-第一半导体图形；52'-第二半导体图形；6-阻挡层；6'-阻挡图形；7-源极；8-漏极；8'-含有Cu元素的源漏金属层；81-保护层；81'-保护图形；82-扫描线；83-数据线；85-导电过孔；87-像素电极；9-钝化层；90-第一光刻胶图案；91-光刻胶完全保留区域；92-光刻胶部分保留区域；93-光刻胶完全去除区域；94-第二光刻胶图案。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图，如图1所示，本实施例的阵列基板的制作方法，包括：
S10、在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极及栅极线；
图2为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图，如图2所示，首先在衬底基板1上采用溅射或热蒸发的方法依次沉积上厚度约为
Figure BDA0002434360250000041
的栅极金属层，并对栅极金属层进行第一次光刻工艺，以在阵列基板的开关区域形成栅极2和栅极线。
此外，应当理解的是，实际中，对于液晶显示面板中应用的阵列基板，阵列基板中会包含多个由扫描线82和数据线83定义出的子像素区域，每个子像素区域中均设有至少一个薄膜晶体管器件，为了便于说明，本申请的附图中，均只绘制出其中一个子像素区域的制作示意图，可以理解的是，本申请中的阵列基板100包括多个子像素区域，因此，在本申请的阵列基板100的制作过程中，所提到的在衬底基板1上形成栅极2及栅极线具体是指在阵列基板100的和每个子像素区域对应的区域中均形成栅极2及栅极线。对于源极7、漏极8、以及金属氧化物半导体图形5的情况与此类似，此处不再赘述。
对于上述的栅极金属层，在包含Cu元素的情况下，容易出现栅极2和衬底基板1附着性较差的情况，为了避免这种请情况的发生，可以在栅极金属层下方设置附着层，图3为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的另一种结构示意图。
如图3所示，首先在玻璃基板11或石英上采用溅射或热蒸发的方法依次沉积上厚度约为
Figure BDA0002434360250000051
的附着层以及厚度约为
Figure BDA0002434360250000052
的栅极金属层，并对附着层和栅极金属层进行第一次光刻工艺，以在阵列基板100的开关区域形成栅极2和与栅极2重叠的附着层图形12。
可以理解的是，附着层在靠近栅极金属层的玻璃基板的一侧，用于增加栅极金属层和衬底基板1的附着力，防止栅极2剥落。附着层的材料可以包括Cr、W、Ti、Ta、Mo中的至少一者，例如附着层可以为Mo合金、Ti合金等。
下面在第一状态的阵列基板上沉积栅极绝缘层3，在后面的介绍中以图3所示的形成有附着层的阵列基板为例来进行后续工序的说明，可以理解的是，也可以在图2所示的阵列基板的基础上进行后续工序，由于该过程与在图2的基础上进行后续工序类似，此处不再赘述。
具体的，阵列基板的制作工序还包括：
S20、在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层，并进行第二次光刻工艺，使金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使源漏金属层形成源极和漏极，并使保护层形成位于源极和漏极上方的保护图形。
通过含有Cu元素的源漏金属层表面形成保护层作为防氧化层，因此在刻蚀形成的源极和漏极的表面形成有保护图形，后续制程中在源极和漏极的表面沉积含有SiOx的钝化层时，防氧化图形能对源极和漏极起到保护作用，防止源极和漏极被含有SiOx的钝化层氧化。因此可以防止源极和漏极发生剥落，提高阵列基板的可靠性。
图4为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的结构示意图，如图4所示，具体的，首先在图3所示的第一状态的阵列基板上通过等离子体增强化学的气相沉积法方法连续沉积厚度为
Figure BDA0002434360250000061
的栅极绝缘层3，栅极绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2或SiH2Cl2、NH3、N2。
此外，在栅极绝缘层3上通过溅射或热蒸发的方法沉积上厚度约为
Figure BDA0002434360250000062
的金属氧化物半导体层5'，金属氧化物半导体层5'可以采用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物制成。
图5为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的另一种结构示意图，如图5所示，作为一种可能的实施方式，金属氧化物半导体层5'包括但不限于上述的一层，还可以包括第一半导体层51和第二半导体层52，且第一半导体层51的导电率高于第二半导体层52的导电率。沉积金属氧化物半导体层5'的步骤还可以包括：
在栅极绝缘层3上通过溅射方法连续沉积厚度为
Figure BDA0002434360250000063
的第一半导体层51以及厚度为
Figure BDA0002434360250000064
的第二半导体层52。
其中，在沉积时通过控制氧的含量可以有效地控制各个半导体层导电性，所沉积的半导体层中氧的含量高，形成的半导体层的导电性较好，接近导体；沉积的半导体层中氧的含量低，形成的半导体层的导电性较差，为半导体。即第二半导体层52的含氧量低于第一半导体层51的含氧量。
本申请实施例中，第一半导体层51的导电率高于第二半导体层52的导电率，使导电率较高的第一半导体层51直接与栅极绝缘层3接触，形成薄膜晶体管的沟道，使薄膜晶体管的性能更加稳定。而导电率较低的第二半导体层52直接与源漏金属层接触，可以减少金属氧化物半导体层5'与源漏金属层的接触电阻，提升金属氧化物薄膜晶体管的开态电流。
下面在第二状态的阵列基板上沉积阻挡层6，在后面的介绍中以图5所示的形成两层半导体层的阵列基板为例来进行后续工序的说明，可以理解的是，也可以在图4所示的阵列基板的基础上进行后续工序，由于该过程与在图5的基础上进行后续工序类似，此处不再赘述。
图6为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第三状态时的结构示意图，如图6所示，在形成了金属氧化物半导体层5'之后，在金属氧化物半导体层5'上通过溅射或热蒸发连续沉积厚度约为
Figure BDA0002434360250000065
的阻挡层6，阻挡层6的材料可以包括Cr、W、Ti、Ta、Mo中的至少一者，例如阻挡层6可以包括Mo合金、以及Ti合金等。阻挡层6可以阻止Cu元素扩散到金属氧化物半导体中，同时又可以增加源极7和漏极8中Cu元素与金属氧化物半导体层5'的附着力。
如图6所示，在形成阻挡层6后，可以通过溅射或热蒸发连续沉积厚度约为
Figure BDA0002434360250000071
Figure BDA0002434360250000072
的Cu金属作为含有Cu元素的源漏金属层8'。并在源漏金属层8'上沉积保护层81，所述保护层81形成为所述源极7和漏极8上方的防氧化层。而通过源极7和漏极8形成保护层81，可以进一步增强源极7和漏极8的防氧化性能。
可选的，保护层81通过溅射或热蒸发连续沉积，保护层81的材料可以包括Cr、W、Ti、Ta、Mo中的至少一者，例如保护层81可以为Mo合金、Ti合金等。Cr、W、Ti、Ta、Mo中的至少一者在被氧化后可形成致密氧化膜，包覆在源极7和漏极8的表面防止源极7和漏极8中的Cu被氧化。保护层的厚度可以为
Figure BDA0002434360250000073
进一步的，为了使源极7和漏极8在刻蚀时形成较好的图案，可以使保护层81的厚度小于阻挡层6的厚度，即，保护层81的厚度可以较薄。保护层81厚度为
Figure BDA0002434360250000074
例如，可以为
Figure BDA0002434360250000075
阻挡层6较厚，主要是防止Cu扩散，例如可以为
Figure BDA0002434360250000076
然后，在第三状态的阵列基板上进行第二次光刻，使金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使源漏金属层形成源极和漏极，并使保护层形成位于源极和漏极上方的防氧化图形。
第二次光刻工艺可以包括一次灰色调掩膜版工艺或半色调掩膜版工艺。这样可以通过一次光刻工艺同时形成金属氧化物半导体图形5、源极7和漏极8，因此与现有技术常规的光刻工艺相比，节省了一次光刻工艺，提升了生产效率。
具体的，图7为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第四状态时的结构示意图，图8为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第五状态时的结构示意图，图9为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第六状态时的结构示意图，图10为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第七状态时的结构示意图，图11为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第八状态时的结构示意图，图12为本发明实施例一提供的阵列基板的制作方法中阵列基板的最终状态的结构示意图，图13为图12的俯视图。
图6所示的第三状态的阵列基板中，在保护层81上涂布光刻胶，并通过曝光、显影后形成第一光刻胶图案90，即形成图7所示的第四状态的阵列基板，其中第一光刻胶图案90包括光刻胶完全保留区域91、光刻胶部分保留区域92以及光刻胶完全去除区域93。
其中，光刻胶完全保留区域91对应于源极7、漏极8以及数据线83的区域，光刻胶部分保留区域92对应于源极7和漏极8之间的沟道区域，即对应于阵列基板100上薄膜晶体管的沟道区域4；光刻胶完全去除区域93对应于光刻胶上除了光刻胶完全保留区域91和光刻胶部分保留区域92之外的区域。
对于如图7所示的第四状态的阵列基板，以第一光刻胶图案90作为掩膜，对保护层81、含有Cu元素的源漏金属层8'、保护层81、阻挡层6、以及金属氧化物半导体层5'(包括第二半导体层52和第一半导体层51)中，位于光刻胶完全去除区域93的部分进行第一次刻蚀，形成图8所示的第五状态的阵列基板。
对于图8所示的第五状态的阵列基板，灰化上述的第一光刻胶图案90以去除光刻胶部分保留区域92的光刻胶并减薄光刻胶完全保留区域91的光刻胶，形成图9所示的第六状态的阵列基板，并以将第一光刻胶图案90灰化后的第二光刻胶图案94作为掩膜对灰化去除的光刻胶部分保留区域92所对应的部分进行刻蚀，即刻蚀掉保护层81、含有Cu元素的源漏金属层8'、以及阻挡层6中，与灰化去除的光刻胶部分保留区域92所对应的部分，从而形成TFT的沟道区域43。然后对剩余的光刻胶进行剥离形成图10所示的第七状态的阵列基板。
另外，在形成TFT沟道区域时可以采用干法刻蚀工艺，这是由于使用干法刻蚀工艺选择比较高，可以减少对源极7和漏极8下方的金属氧化物半导体层5'的腐蚀。
可以理解的是，由于对保护层81、含有Cu元素的源漏金属层8'以及阻挡层6采用相同的掩膜进行刻蚀，因此所形成的保护图形81'、源极7、漏极8以及阻挡图形6'、在衬底基板1上的投影彼此重合。
另外，在上述步骤中第二次光刻工艺之后还可以包括：
在形成有源极7、漏极8、保护图形81'以及金属氧化物半导体图形5的栅极绝缘层3上沉积钝化层9，并进行第三次光刻工艺，以在钝化层9上位于漏极8上方的区域形成导电过孔85；
在钝化层9上沉积透明导电层，并进行第四次光刻工艺，以使透明导电层形成像素电极87，并使像素电极87与漏极8通过导电过孔85连通。
具体的，对于图10所示的第七状态的阵列基板，通过等离子体增强化学的气相沉积法方法沉积厚度为
Figure BDA0002434360250000081
的钝化层9，钝化层9可以选用氧化物、氮化物或者氧氮化合物，可以是单层，也可以是多层，硅的氧化物对应的反应气体可以为SiH4、NH3、N2或SiH2Cl2、NH3、N2，通过一次普通的光刻工艺形成导电过孔85，并形成图11所示的第八状态。
对于图11所示的第八状态的阵列基板，通过溅射或热蒸发的方法连续沉积上厚度约为
Figure BDA0002434360250000091
的透明导电层，透明导电层可以是ITO或者IZO，或者是其他的透明金属氧化物，然后通过一次普通的光刻工艺形成透明的像素电极87，以此形成图12、图13所示的阵列基板100的最终状态。
本申请实施例中，第二次光刻工艺中，在形成TFT沟道区域43之后还包括：
使用NO对金属氧化物半导体图形5的位于TFT沟道区43内的部分进行处理，以修复氧化物半导体图形在源极7和漏极8的刻蚀过程中受到的损伤，从而提升TFT器件的性能。
本实施例中，阵列基板的制作方法包括：在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极及栅极线；在形成有栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层，并进行第二次光刻工艺，使金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使源漏金属层形成源极和漏极，并使所述保护层形成位于所述源极和漏极上方的防氧化图形。本实施例能够防止源极和漏极中的Cu被含有SiOx的膜层氧化，提高阵列基板的可靠性。并且通过两次光刻工艺形成TFT，减少了工序数量，降低了成本。
实施例二
图14为本发明实施例二提供的阵列基板结构示意图，本实施例的阵列基板采用实施例一所述的阵列基板的制作方法形成。如图14所示，本发明提供一种阵列基板100，包括：衬底基板1以及依次设置在衬底基板1上的栅极2、栅极绝缘层3、金属氧化物半导体图形5、阻挡图形6'、含有Cu元素的源极7和漏极8、保护图形81'以及钝化层9。
其中，栅极绝缘层3覆盖栅极2，阻挡图形6'、含有Cu元素的源极7和漏极8、以及保护图形81'均设置在金属氧化物半导体图形5的上方，阻挡图形6'、含有Cu元素的源极7和漏极8以及保护图形81'在衬底基板1上的投影重合，且源极7和漏极8之间具有沟道区域；
保护图形81'包括Cr、W、Ti、Ta、Mo中的至少一者。Cr、W、Ti、Ta、Mo中的至少一者在被氧化后可形成致密氧化膜，包覆在源极7和漏极8的表面防止源极和漏极中的Cu被氧化。
在上述方案中，通过在源极7和漏极8靠近钝化层9的表面形成有保护图形81'，后续制程中在源极和漏极的表面沉积含有SiOx的钝化层时，保护图形81'能对源极和漏极起到保护作用，防止源极和漏极被含有SiOx的钝化层氧化。因此可以防止源极和漏极发生剥落，提高阵列基板的可靠性。
具体的，本申请中的衬底基板1可以直接为衬底基板1，并将栅极2直接沉积在衬底基板1上。在其它一些示例中，例如在栅极2包括Cu元素的情况下，衬底基板1也可以包括玻璃基板11和和沉积在玻璃基板11上的附着层，附着层靠近栅极2设置，并用于增加栅极2和玻璃基板11的附着力。由于栅极2和玻璃基板11之间的附着力增加，也可以在一定程度上防止栅极2剥落。
本申请实施例中，附着层的材料可以包含Cr(铬元素)、W(钨元素)、Ti(钛元素)、Ta(钽元素)、Mo(钼元素)中的至少一者，例如，附着层可以是Mo合金、Ti合金等，附着层厚度约为
Figure BDA0002434360250000101
主要用于增加栅极2中Cu和衬底基板1的附着力。
本申请实施例中，栅极2可以包括Cu元素，栅极2的厚度约为
Figure BDA0002434360250000102
栅极绝缘层3可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4、NH3、N2或SiH2Cl2、NH3、N2。栅极绝缘层3的厚度为
Figure BDA0002434360250000103
此外，金属氧化物半导体图形5可以为非晶IGZO，金属氧化物半导体层5可以是采用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。
可选的，阻挡图形6'的厚度为
Figure BDA0002434360250000104
此外，阻挡图形6'的材料可以包括Cr、W、Ti、Ta、Mo中的至少一者，例如，阻挡图形也可以为Mo合金、Ti合金等。阻挡图形6'用作源极7和漏极8中的Cu元素的防扩散层，可以防止源极7和漏极8中的Cu元素扩散到金属氧化物半导体图形5中，同时又可以增加源极7和漏极8中Cu元素与金属氧化物半导体图形5的附着力，减少源极7和漏极8剥落情况的发生。
另外，源极7和漏极8可以均含有Cu元素，或者其中一者中含有Cu元素。例如，源极7和漏极8的厚度可以为
Figure BDA0002434360250000105
进一步的，为了防止源极7和漏极8中的Cu元素被氧化，可以在源极7和漏极8的靠近钝化层9的表面形成保护图形81'。
可选的，阻挡图形6'的厚度大于保护图形81'的厚度，阻挡图形6'的厚度为
Figure BDA0002434360250000106
保护图形81'的厚度为
Figure BDA0002434360250000107
例如还可以为
Figure BDA0002434360250000108
通过使保护图形81'的厚度较薄，利于源极7和漏极8在刻蚀时形成较好的图案。
本申请实施例中，保护图形81'通过溅射或热蒸发连续沉积并刻蚀而形成。这样利于控制保护图形81'的厚度和参数。
本申请实施例中，钝化层9的厚度为
Figure BDA0002434360250000111
且钝化层9可以选用氧化物、氮化物或者氧氮化合物，可以是单层也可以是多层，硅的氧化物对应的反应气体可以为SiH4，N2O；氮化物或者氧氮化合物对应气体是SiH4、NH3、N2或SiH2Cl2、NH3、N2。可以理解的是，现有技术中，钝化层9一般选用氮化硅等，而金属氧化物薄膜晶体管特性对氮元素很敏感，甚至会使金属氧化物薄膜晶体管失去特性。因此，至少需要使钝化层9中与TFT沟道区域相接触的部分为硅的氧化物，以用来提升TFT的稳定性。
另外，钝化层9上还设有像素电极87，像素电极87的厚度为
Figure BDA0002434360250000112
像素电极87可以为透明导电薄膜，透明导电薄膜可以是氧化铟锡ITO或者氧化铟锌IZO，或者其他的透明金属氧化物。
对于上述各层，栅极绝缘层3覆盖衬底基板1的整层，并且覆盖栅极2，阻挡图形6'、含有Cu元素的源极7和漏极8、以及保护图形81'均设置在金属氧化物半导体图形5的上方。阻挡图形6'、含有Cu元素的源极7和漏极8以及保护图形81'在衬底基板1上的投影重合，具体是指阻挡图形6'、源极7和漏极8、以及保护图形81'可以在同一道制程中同时刻蚀形成，源极7和漏极8之间的沟道区域使部分金属氧化物半导体图形5露出，并与钝化层9接触。
本申请实施例中，金属氧化物半导体图形5包括但不限于为一层，也可以由两层形成。例如，在采用背沟道刻蚀的TFT器件中，为了防止源极7和漏极8的刻蚀工序中刻蚀介质对金属氧化物半导体图形5的损伤，金属氧化物半导体图形5可以包括彼此重叠的第一半导体图形51'和第二半导体图形52'，且所述第一半导体图形51'的导电率高于所述第二半导体图形52'的导电率。
通过使金属氧化物半导体图形5包括导电率较高的第一半导体图形51'以及导电率较低的第二半导体图形52'，导电率较低的第二半导体图形52'直接与源漏金属层接触，可以减少金属氧化物半导体图形5与源极7和漏极8的接触电阻，提升金属氧化物薄膜晶体管的开态电流；而导电率较高的第一半导体图形51'直接与栅极绝缘层3接触，形成薄膜晶体管的沟道，可以使薄膜晶体管的性能更加稳定。
在上述方案中，可选的，第一半导体图形51'的厚度可以为
Figure BDA0002434360250000113
第二半导体图形52'的厚度也可以为
Figure BDA0002434360250000114
对于各半导体图形的导电率的控制，可以根据半导体图形中的含氧量来控制，例如，第二半导体图形52'的含氧量可以低于第一半导体图形51'的含氧量，以使第二半导体图形52'的导电率小于第一半导体图形51'的导电率。另外，第一半导体图形51'的导电率较高，因此导电性较好，可以将第一半导体图形51'视为导体。第二半导体图形52'的导电率较低，可以视为半导体。
本申请实施例中，保护图形81'用于防止源极7和漏极8中所包含的Cu元素氧化，保护图形81'和阻挡图形6'在衬底基板1上的投影重合，即保护图形81'、阻挡图形6'、源极7和漏极8可以在同一道制程中通过同一个刻蚀过程形成。
可选的，保护图形81'的材料可以包括Cr、W、Ti、Ta、Mo中的至少一者，Cr、W、Ti、Ta、Mo中的至少一者在被氧化后可形成致密氧化膜，包覆在源极7和漏极8的表面而防止源极7和漏极8中的Cu被氧化。另外，保护层81的厚度可以为
Figure BDA0002434360250000121
应当理解的是，本申请实施例虽然以源极7和漏极8中Cu的抗氧化性为例来进行说明，在实际阵列基板100的制程中，扫描线82(栅极线)与栅极2在同一道制程中与栅极2同时形成，数据线83(源极7或漏极8走线)与源极7或漏极8在同一道制程中与源极7或漏极8同时形成。因此对于扫描线82和数据线83的防氧化同样可以用在源极7和漏极8的靠近钝化层9的表面生成保护图形81'而形成，其步骤和工艺与源极7和漏极8类似，此处不再赘述。
此外，实际中，阵列基板100上会包含多个由扫描线82和数据线83定义出的子像素区域，每个子像素区域中均设有一个薄膜晶体管器件，为了便于说明，本申请的附图中，均只绘制出其中一个子像素区域的示意图，可以理解的是，本申请中的阵列基板100包括多个子像素区域，因此，在本申请的阵列基板100的制作过程中，所提到的在衬底基板1上形成栅极2及栅极线具体是指在阵列基板100的和每个子像素区域对应的区域中均形成栅极2及栅极线。对于源极7、漏极8、以及金属氧化物半导体图形5的情况与此类似，此处不再赘述。
本申请实施例中，阵列基板包括：衬底基板以及依次设置在衬底基板上的栅极、栅极绝缘层、金属氧化物半导体层、阻挡图形、含有Cu元素的源极和漏极、保护图形以及钝化层；其中，栅极绝缘层覆盖栅极，阻挡图形、含有Cu元素的源极和漏极、以及保护图形均设置在金属氧化物半导体图形的上方，阻挡图形、含有Cu元素的源极和漏极、以及保护图形在衬底基板上的投影重合，且源极和漏极之间具有沟道区域；保护图形包括Cr、W、Ti、Ta、Mo中的至少一者。通过在源极和漏极靠近钝化层的表面形成有保护图形，后续制程中在源极和漏极的表面沉积含有SiOx的钝化层时，保护图形能对源极和漏极起到保护作用，防止源极和漏极被含有SiOx的钝化层氧化。因此可以防止源极和漏极发生剥落，提高阵列基板的可靠性。
实施例三
本实施例提供一种显示面板52'，包括实施例二中的阵列基板100，其中，阵列基板100的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述。
显示面板可以为液晶显示面板，此时，显示面板包括彩膜基板、液晶层和实施例二所述的阵列基板100，液晶层夹设在彩膜基板和阵列基板100之间。
显示面板也可以为有机发光二极管显示面板，此时，显示面板包括实施例二所述的阵列基板100、封装层和有机层，其中有机层夹设在阵列基板100和封装层之间。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在所述衬底基板上形成栅极及栅极线；
在形成有所述栅极及栅极线的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层，并进行第二次光刻工艺，使所述金属氧化物半导体层形成金属氧化物半导体图形，使阻挡层形成位于金属氧化物半导体图形与源极和漏极之间的防扩散图形，使所述源漏金属层形成所述源极和漏极，并使所述保护层形成位于所述源极和漏极上方的防氧化图形。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述保护层通过溅射或热蒸发连续沉积，所述保护层的材料包括Cr、W、Ti、Ta、Mo中的至少一者。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述第二次光刻工艺包括一次灰色调掩膜版工艺或半色调掩膜版工艺。
4.根据权利要求1所述的阵列基板的制作方法，其特征在于，
所述第二次光刻工艺中，在形成所述源极和所述漏极之后还包括：
使用NO对所述氧化物半导体图形的位于沟道区内的部分进行一次处理，以修复所述氧化物半导体图形在所述源极和漏极的刻蚀过程中受到的损伤。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述栅极包括Cu元素，所述衬底基板的形成方法包括：在所述衬底基板上沉积所述栅极金属层前先沉积附着层，所述附着层靠近所述栅极金属层，并用于增加所述栅极金属层和所述衬底基板的附着力。
6.根据权利要求1-5任一项所述的阵列基板的制作方法，其特征在于，所述金属氧化物半导体层包括第一半导体层和第二半导体层，且所述第一半导体层的导电率高于所述第二半导体层；
在形成有所述栅极的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层具体包括：
在形成有所述栅极的衬底基板上依次沉积栅极绝缘层、第一半导体层、第二半导体层、阻挡层、含有Cu元素的源漏金属层、以及保护层。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述第二半导体层的含氧量低于所述第一半导体层的含氧量。
8.根据权利要求1-5任一项所述的阵列基板的制作方法，其特征在于，所述阻挡层通过溅射或热蒸发连续沉积，所述阻挡层的材料包括Cr、W、Ti、Ta、Mo中的至少一者。
9.一种阵列基板，其特征在于，包括：衬底基板以及依次设置在所述衬底基板上的栅极、栅极绝缘层、金属氧化物半导体图形、阻挡图形、含有Cu元素的源极和漏极、保护图形以及钝化层；
其中，所述栅极绝缘层覆盖所述栅极，所述阻挡图形、所述含有Cu元素的源极和漏极、以及所述保护图形均设置在所述金属氧化物半导体图形的上方，所述阻挡图形、所述含有Cu元素的源极和漏极、以及所述保护图形在所述衬底基板上的投影重合，且所述源极和漏极之间具有沟道区域；
所述保护图形的材料包括Cr、W、Ti、Ta、Mo中的至少一者。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
CN202010247606.0A 2020-03-31 2020-03-31 阵列基板、显示面板及阵列基板的制作方法 Pending CN111403337A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010247606.0A CN111403337A (zh) 2020-03-31 2020-03-31 阵列基板、显示面板及阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010247606.0A CN111403337A (zh) 2020-03-31 2020-03-31 阵列基板、显示面板及阵列基板的制作方法

Publications (1)

Publication Number Publication Date
CN111403337A true CN111403337A (zh) 2020-07-10

Family

ID=71414158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010247606.0A Pending CN111403337A (zh) 2020-03-31 2020-03-31 阵列基板、显示面板及阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN111403337A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834217A (zh) * 2020-07-13 2020-10-27 Tcl华星光电技术有限公司 显示面板制备方法及显示装置
CN112114460A (zh) * 2020-09-23 2020-12-22 北海惠科光电技术有限公司 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
CN112309970A (zh) * 2020-10-30 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板
CN113594185A (zh) * 2021-07-29 2021-11-02 北海惠科光电技术有限公司 阵列基板的制作方法及阵列基板
CN115241204A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置
WO2023028872A1 (zh) * 2021-08-31 2023-03-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制作方法、显示面板和显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834217A (zh) * 2020-07-13 2020-10-27 Tcl华星光电技术有限公司 显示面板制备方法及显示装置
CN112114460A (zh) * 2020-09-23 2020-12-22 北海惠科光电技术有限公司 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
US11984460B2 (en) 2020-09-23 2024-05-14 Beihai Hkc Optoelectronics Technology Co., Ltd. Insulation unit based on array substrate and manufacturing method thereof, array substrate and manufacturing method thereof, and electronic device
CN112309970A (zh) * 2020-10-30 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板
CN115241204A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置
CN113594185A (zh) * 2021-07-29 2021-11-02 北海惠科光电技术有限公司 阵列基板的制作方法及阵列基板
WO2023028872A1 (zh) * 2021-08-31 2023-03-09 京东方科技集团股份有限公司 金属氧化物薄膜晶体管及制作方法、显示面板和显示装置

Similar Documents

Publication Publication Date Title
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
US7714329B2 (en) Semiconductor device having thin film transistor
US8289463B2 (en) Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
CN212010934U (zh) 阵列基板及显示面板
US8426259B2 (en) Array substrate and method for manufacturing the same
US20060023138A1 (en) Array substrate for LCD and fabrication method thereof
US7755708B2 (en) Pixel structure for flat panel display
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
US7662676B2 (en) Signal line for display device and thin film transistor array panel including the signal line
CN212112068U (zh) 显示面板
CN211743124U (zh) 阵列基板及显示面板
US20200194572A1 (en) ARRAY SUBSTRATE AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE (As Amended)
CN111403336A (zh) 阵列基板、显示面板以及阵列基板的制作方法
KR20010010117A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
CN111308796A (zh) 显示面板及显示面板的制作方法
US7808569B2 (en) Method for manufacturing pixel structure
CN111564454A (zh) 一种显示基板及其制造方法、显示装置
KR20020037845A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20080035045A (ko) 표시 기판의 제조 방법
KR100986907B1 (ko) 액정 디스플레이 패널 제조방법 및 그에 의해 제조된 액정 디스플레이 패널
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination