CN112114460A - 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构 - Google Patents

基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构 Download PDF

Info

Publication number
CN112114460A
CN112114460A CN202011009171.2A CN202011009171A CN112114460A CN 112114460 A CN112114460 A CN 112114460A CN 202011009171 A CN202011009171 A CN 202011009171A CN 112114460 A CN112114460 A CN 112114460A
Authority
CN
China
Prior art keywords
layer
aluminum
anodizing
insulating
oxidize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011009171.2A
Other languages
English (en)
Other versions
CN112114460B (zh
Inventor
夏玉明
卓恩宗
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202011009171.2A priority Critical patent/CN112114460B/zh
Publication of CN112114460A publication Critical patent/CN112114460A/zh
Priority to US17/354,152 priority patent/US11984460B2/en
Application granted granted Critical
Publication of CN112114460B publication Critical patent/CN112114460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

本发明涉及一种基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构。该基于阵列基板的绝缘单元的制备方法包括如下步骤：在衬底上设置铝层；及对铝层进行阳极氧化，以使铝层氧化形成绝缘单元。上述基于阵列基板的绝缘单元的制备方法能够制备抗蚀性较好的绝缘单元。

Description

基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备 方法、显示机构
技术领域
本发明涉及显示技术领域，特别是涉及一种基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构。
背景技术
薄膜晶体管显示器(TFT-LCD，Thin Film Transistor-Liquid Crystal Display)具有较低的功耗、优异的画面品质以及较高的生产良率等性能，目前已逐渐占据显示领域的主导地位。TFT-LCD包括显示面板和背光模组，显示面板包括间隔的彩膜基板和薄膜晶体管阵列基板，彩膜基板靠近薄膜晶体管阵列基板的一侧和薄膜晶体管阵列基板靠近彩膜基板的一侧均设有透明电极。彩膜基板和薄膜晶体之间设有液晶分子。显示面板是通过对电场对液晶分子取向的控制，改变光的偏振状态，并借由偏光板实现光路的穿透和阻挡，实现显示的目的。因此，制备高性能的薄膜晶体管阵列(TFT)是高品质的LCD的基础。
在TFT的制备过程中，需要形成各导电层以实现对液晶的电学驱动，而在导电层上需要形成绝缘层以保护各导电层，例如栅极的表面需要形成栅绝缘层，源漏电极的表面需要形成绝缘钝化层。然而，一般的绝缘层的抗蚀性较差，不能满足实际的需求。
发明内容
基于此，有必要提供一种抗蚀性较好的基于阵列基板的绝缘单元的制备方法。
此外，还提供一种基于阵列基板的绝缘单元、阵列基板及其制备方法、显示机构。
一种基于阵列基板的绝缘单元的制备方法，包括如下步骤：
在衬底上设置铝层；及
对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元。
上述基于阵列基板的绝缘单元的制备方法中，在衬底上设置铝层，对铝层进行阳极氧化，以使铝层氧化形成氧化铝，氧化铝的抗蚀能力较强，使得绝缘单元具有较强的抗蚀能力。经试验验证，上述基于阵列基板的绝缘单元的制备方法得到的绝缘单元的抗蚀能力为，在中性盐雾试验(NSS)条件下，72h样品表面未发生明显变化。
在其中一个实施例中，所述对铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元的步骤包括：在第一电解液中对所述铝层进行阳极氧化，以使所述铝层氧化形成阻挡层，得到所述绝缘单元，所述第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
在其中一个实施例中，所述在第一电解液中对所述铝层进行阳极氧化，以使所述铝层氧化形成阻挡层的步骤之后，还包括如下步骤：将形成有所述阻挡层的所述铝层置于第二电解液中进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘单元，所述第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
在其中一个实施例中，所述对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元的步骤包括：在第一氧化电流下对所述铝层进行阳极氧化，以使所述铝层氧化形成阻挡层，得到所述绝缘单元，所述第一氧化电流的密度为0.01mA/cm2～0.1mA/cm2。
在其中一个实施例中，所述在第一氧化电流下对所述铝层进行阳极氧化，以将所述铝层氧化形成阻挡层的步骤之后，还包括如下步骤：在第二氧化电流下对形成有所述阻挡层的所述铝层进行阳极氧化，以使所述阻挡层部分氧化形成所述多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘单元，所述第二氧化电流的密度为0.4mA/cm2～2mA/cm2。
在其中一个实施例中，所述绝缘单元为栅绝缘层，所述对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元的步骤包括：
在所述铝层远离所述衬底的一侧形成光刻胶层；
对所述光刻胶层进行曝光处理，再经显影；
对形成有显影后的所述光刻胶层的所述铝层进行蚀刻，去除所述光刻胶层，得到具有栅极图案的所述铝层；及
对具有栅极图案的所述铝层进行阳极氧化，以使所述铝层的表面氧化形成所述绝缘单元，且所述铝层的未被氧化的部分为栅极，所述绝缘单元覆盖所述栅极。
在其中一个实施例中，所述在衬底上设置铝层的步骤包括：
在所述衬底上形成栅极，在所述衬底靠近所述栅极的一侧形成栅绝缘层，所述栅绝缘层覆盖所述栅极；
在所述栅绝缘层远离所述衬底的一侧形成有源层；
在所述有源层远离所述栅绝缘层的一侧形成源漏电极；及
在所述衬底靠近所述有源层的一侧形成铝层，所述铝层覆盖所述栅绝缘层、所述有源层及所述源漏电极。
一种基于阵列基板的绝缘单元，由上述的基于阵列基板的绝缘单元的制备方法制备得到。
一种阵列基板的制备方法，包括如下步骤：
在衬底上设置铝层；及
对所述铝层进行阳极氧化，以使所述铝层的表面氧化形成栅绝缘层，且所述铝层的未氧化的部分为栅极，所述栅绝缘层覆盖所述栅极，得到阵列基板。
在其中一个实施例中，所述对所述铝层进行阳极氧化的步骤包括：在电解液中对所述铝层进行阳极氧化，所述电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
在其中一个实施例中，所述对所述铝层进行阳极氧化的步骤包括：在氧化电流下对所述铝层进行阳极氧化，所述氧化电流的密度为0.01mA/cm2～0.1mA/cm2。
在其中一个实施例中，所述对所述铝层进行阳极氧化，以使所述铝层的表面氧化形成栅绝缘层的步骤之后还包括如下步骤：
在所述栅绝缘层远离所述衬底的一侧形成有源层；
在所述有源层远离所述栅绝缘层的一侧形成源漏电极；
在所述衬底靠近所述有源层的一侧形成金属层，所述金属层覆盖所述栅绝缘层、所述有源层及所述源漏电极，所述金属层的材质为铝；
对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层。
在其中一个实施例中，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一电解液中对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种；及
在第二电解液中对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分构成所述绝缘保护层，所述第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
在其中一个实施例中，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一氧化电流下对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一氧化电流的密度为0.01mA/cm2～0.1mA/cm2；及
在第二氧化电流下对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘保护层，所述第二氧化电流的密度为0.4mA/cm2～2mA/cm2。
一种阵列基板的制备方法，包括如下步骤：
在衬底上形成栅极，在所述衬底靠近所述栅极的一侧形成栅绝缘层，所述栅绝缘层覆盖所述栅极；
在所述栅绝缘层远离所述衬底的一侧形成有源层；
在所述有源层远离所述栅绝缘层的一侧形成源漏电极；
在所述衬底靠近所述有源层的一侧形成金属层，所述金属层覆盖所述栅绝缘层、所述有源层及所述源漏电极，所述金属层的材质为铝；及
对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层，得到所述阵列基板。
在其中一个实施例中，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一电解液中对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种；及
在第二电解液中对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘保护层，所述第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
在其中一个实施例中，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一氧化电流下对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一氧化电流的密度小于预设值，所述预设值为0.1mA/cm2～0.4mA/cm2；及
在第二氧化电流下对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘保护层，所述第二氧化电流的密度大于所述预设值。
一种阵列基板，由上述的阵列基板的制备方法制备得到。
一种电子设备，包括上述的阵列基板。
附图说明
图1为第一实施方式的基于阵列基板的绝缘单元的制备方法中在衬底上形成铝层后的截面示意图；
图2为图1所示的绝缘单元的制备方法中对铝层进行阳极氧化形成绝缘单元后的截面示意图；
图3为图1所示的绝缘单元的制备方法中对铝层进行阳极氧化的操作示意图；
图4为第二实施方式的基于阵列基板的绝缘单元的制备方法中在衬底上形成栅极和栅绝缘层后的截面示意图；
图5为图4所示的绝缘单元的制备方法中在栅绝缘层上形成有源层后的截面示意图；
图6为图5所示的绝缘单元的制备方法中在有源层上形成源漏电极后的截面示意图；
图7为图6所示的绝缘单元的制备方法中在衬底上形成铝层后的截面示意图；
图8为图7所示的绝缘单元的制备方法中对铝层进行阳极氧化形成阻挡层后的截面示意图；
图9为图8所示的绝缘单元的制备方法中对阻挡层进行阳极氧化形成多孔层后的截面示意图；
图10为一实施方式的阵列基板的制备方法得到阵列基板的截面示意图；
图11为包括图10所示的阵列基板的显示机构的结构示意图；
图12为图11所示的显示机构的结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
如图1所示，第一实施方式的基于阵列基板的绝缘单元110的制备方法，采用该制备方法得到的绝缘单元110具有较强的抗蚀性。具体地，该制备方法包括S110～S140：
S110、在衬底102上设置铝层112。
在其中一个实施例中，衬底102为玻璃基板、塑料基板或柔性基板。
在其中一个实施例中，衬底102的厚度为0.3mm～2mm。
在其中一个实施例中，在衬底102上设置铝层112的步骤中，采用沉积的方式在衬上设置铝层112。进一步地，沉积的方式为气相沉积或电化学沉积。更进一步地，沉积的方式为真空蒸镀、溅射镀膜、电弧等离子体镀或离子镀膜。需要说明的是，在衬底102上设置铝层112的方式不限于上述方式，也可以采用其他方式，例如可以为化学镀、原子层沉积等。
在其中一个实施例中，铝层112的厚度为5000A～9000A。
请一并参阅图2，S120、对铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元110。
通过对铝层112进行阳极氧化，以使铝层112氧化形成氧化铝，氧化铝的抗蚀能力较强，使得绝缘单元110具有较强的抗蚀能力。
在其中一个实施例中，绝缘单元110为栅绝缘层，对铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元110的步骤包括S121～S124：
S121、在铝层112远离衬底102的一侧上形成光刻胶层。
具体地，在铝层112远离衬底102的一侧上涂覆光刻胶，得到光刻胶层。
S122、对光刻胶层进行曝光处理，再经显影。
具体地，对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成凹槽。
S123、对形成有显影后的光刻胶层的铝层112进行蚀刻，去除光刻胶层，得到具有栅极图案的铝层112。
在其中一个实施例中，S123包括：将形成有显影后的光刻胶层的铝层112置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层112。蚀刻液包括醋酸、磷酸和硝酸。蚀刻时间为20s～80s。
S124、对具有栅极图案的铝层112进行阳极氧化，以使铝层112的表面氧化形成绝缘单元110，且铝层112的未被氧化的部分为栅极，绝缘单元110覆盖栅极。
在其中一个实施例中，对铝层112进行阳极氧化的步骤包括：在第一电解液中对铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元110。第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。此种设置，使得铝层112能够氧化形成致密性较高的氧化铝，使得绝缘单元110具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性。进一步地，对具有栅极图案的铝层112进行阳极氧化的步骤包括：在第一电解液中对具有栅极图案的铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元110。
在其中一个实施例中，硼酸盐为硼酸纳或者硼酸钾。磷酸盐为磷酸纳或磷酸铵。
在其中一个实施例中，第一电解液包括质量百分含量为3％～6％的硼酸盐、质量百分含量为10％～15％的磷酸盐及质量百分含量为10％～20％的酒石酸中的至少一种。
在其中一个实施例中，在第一电解液中对铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元110的步骤包括：在第一氧化电压下，在第一电解液中对铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元。第一氧化电压为5V～40V。进一步地，在第一氧化电压下，在第一电解液中对形成有栅极图案的铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元。
进一步地，阳极氧化的时间为10s～90s。此种设置使得铝层112的表面氧化形成绝缘单元110，而铝层112的未被氧化的部分能够作为栅极，以使栅极金属直接部分氧化形绝缘单元110以保护栅极，无需在栅极上额外设置金属层以氧化形成绝缘单元110，且形成的绝缘单元110的膜质好，界面缺陷少，具有较高的电子迁移率，性能优良。
更进一步地，阳极氧化的温度为20℃～35℃。由于氮化硅具有较高的介电常数和对碱性离子的屏蔽效果等功能，目前非晶硅TFT的绝缘层一般采用等离子体化学气相沉积(PECVD，Plasma Enhanced Chemical Vapor Deposition)的方法制备氮化硅材料作为绝缘层，但是，该方法是在较高温度下进行沉积(＞250℃)，无法在柔性显示和OLED产品中应用，并且制备的膜质致密度较差，影响薄膜晶体管的性能。而上述实施方式通过在常温液相中能够制备致密度较好的绝缘单元110，能够适用于柔性显示和OLED成本低的制备中，并且成本低，容易大面积生产和使用。
请一并参阅图3，在其中一个实施例中，对铝层112进行阳极氧化，以使铝层112氧化形成绝缘单元110的步骤包括：将形成有铝层112的衬底102置于电解槽11中，铝层112、对电极14分别电连接于电源12的两端，并置于电解液中进行电化学沉积。进一步地，将具有栅极图案的铝层112置于电解槽11中，铝层112、对电极14分别电连接于电源12的两端，并置于电解液中进行电化学沉积。其中，铝层112与对电极14相对设置。电源12为直流电源。
在其中一个实施例中，绝缘单元110的厚度为2500A～4000A。
上述实施方式的基于阵列基板的绝缘单元110的制备方法中，在衬底102上设置铝层112，对铝层112进行阳极氧化，以使铝层112氧化形成氧化铝，氧化铝的抗蚀能力较强，使得绝缘单元110具有较强的抗蚀能力。经试验验证，上述基于阵列基板的绝缘单元110的制备方法得到的绝缘单元110的抗蚀能力较好，中性盐雾试验(NSS)条件下，72h样品表面未发生明显变化。
进一步地，上述实施方式的基于阵列基板绝缘单元110的制备方法中，通过在第一电解液中对铝层112进行阳极氧化，能够获得具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性的绝缘单元110。
栅绝缘层具有开关和绝缘两种作用，因此，栅绝缘层既是电介质又是绝缘介质。膜越厚、膜质越好，栅绝缘层的绝缘耐压程度越高，TFT线路短路概率越低。但是膜厚越厚，开态电流和关态电流下降。因此，栅绝缘层膜厚的选择要兼顾开关特性和绝缘特性。上述实施方式的基于阵列基板绝缘单元110的制备方法中，绝缘单元110可以作为栅绝缘层，通过选用特定的第一电解液能够精准地控制绝缘单元110的厚度，以使栅绝缘层的厚度可控制。
请一并参阅图4～9，第二实施方式的基于阵列基板的绝缘单元210的制备方法包括S210～S220：
S210、在衬底202上设置铝层212。
在其中一个实施例中，在S210包括如下步骤S211～S214：
S211、在衬底202上形成栅极220，在衬底202靠近栅极220的一侧形成栅绝缘层230，栅绝缘层230覆盖栅极220。
在其中一个实施例中，S211的操作与第一实施方式的基于阵列基板的绝缘单元110的制备过程相同，绝缘单元110为栅绝缘层230，铝层112的未氧化的部分为栅极220。具体参见上文，此处不再赘述。
S212、在栅绝缘层230远离衬底202的一侧形成有源层240。
在其中一个实施例中，采用沉积工艺在栅绝缘层230远离衬底202的一侧形成有源层240。进一步地，沉积的方式为气相沉积或电化学沉积。更进一步地，沉积的方式为真空蒸镀、溅射镀膜、电弧等离子体镀或离子镀膜。
在其中一个实施例中，有源层240为半导体层。进一步地，有源层240为非晶硅层。需要说明的是，有源层240不限于为非晶硅层，还可以为其他半导体层，例如氧化锌、镓锌氧化物等。
在其中一个实施例中，有源层240的厚度为800A～2000A。
S213、在有源层240远离栅绝缘层230的一侧形成源漏电极250。
在其中一个实施例中，源漏电极250的厚度为2500A～5000A。
在其中一个实施例中，源漏电极250的一部分覆盖栅绝缘层230远离衬底202的一侧，且另一部分覆盖有源层240的表面。
进一步地，源漏电极250包括漏电极252和源电极254。漏电极252和源电极254间隔设置。漏电极252的一部分覆盖栅绝缘层230远离衬底202的一侧，且另一部分覆盖有源层240的表面。源电极254的一部分覆盖栅绝缘层230远离衬底202的一侧，且另一部分覆盖有源层240的表面。
S214、在衬底202靠近有源层240的一侧形成铝层212，铝层212覆盖栅绝缘层230、有源层240及源漏电极250。
在其中一个实施例中，衬底202为玻璃基板、塑料基板或柔性基板。
在其中一个实施例中，衬底202的厚度为0.5mm～2mm。
在其中一个实施例中，在衬底202上设置铝层212的步骤中，采用沉积的方式在衬上设置铝层212。进一步地，沉积的方式为气相沉积或电化学沉积。更进一步地，沉积的方式为真空蒸镀、溅射镀膜、电弧等离子体镀或离子镀膜。需要说明的是，在衬底202上设置铝层212的方式不限于上述方式，也可以采用其他方式，例如可以为化学镀、原子层沉积等。在其中一个实施例中，铝层212的厚度为2000A～4000A。
在其中一个实施例中，在S213之后，在S214之前，还包括在有源层240远离栅绝缘层230的一侧设置欧姆接触层，欧姆接触层位于有源层240与源漏电极250之间。通过在源漏电极250和有源层240之间设置欧姆接触层，有利于降低漏极与有源层240之间的接触电阻，且有利于降低源极与有源层240之间的接触电阻。
S220、对铝层212进行阳极氧化，以使铝层212氧化形成绝缘单元210。
在其中一个实施例中，S220包括S221～S222：
S221、在第一电解液中对铝层212进行阳极氧化，以使铝层212氧化形成阻挡层214。第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。此种设置，使得铝层212能够氧化形成致密性较高的氧化铝，而形成致密性较高、硬度较高、耐磨性较高、抗蚀性较好、电绝缘性良好、热绝缘性较高的阻挡层214，使得绝缘单元210具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性。
进一步地，硼酸盐为硼酸纳或者硼酸钾。磷酸盐为磷酸纳或磷酸铵。
在其中一个实施例中，第一电解液包括质量百分含量为3％～6％的硼酸盐、质量百分含量为10％～15％的磷酸盐及质量百分含量为10％～20％的酒石酸中的至少一种。
在其中一个实施例中，在第一电解液中对铝层212进行阳极氧化，以使铝层212氧化形成阻挡层214的步骤包括：在第一氧化电压下，在第一电解液中对铝层212进行阳极氧化，以使铝层212氧化形成阻挡层214。第一氧化电压为5V～40V。
进一步地，阳极氧化的时间为20s～80s。此种设置使得铝层212完全氧化形阻挡层214。此种设置形成的阻挡层214的膜质好，界面缺陷少，具有较高的电子迁移率，性能优良。
更进一步地，阳极氧化的温度为20℃～35℃。通过在常温液相中能够制备致密度较好的绝缘单元210，能够适用于柔性显示和OLED成本低的制备中，并且成本低，容易大面积生产和使用。
在其中一个实施例中，阻挡层214的厚度为2000A～4000A。
S222、将形成有阻挡层214的铝层212置于第二电解液中进行阳极氧化，以使阻挡层214部分氧化形成多孔层216，阻挡层214的未氧化的部分和多孔层216形成绝缘单元210。第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
此种设置，使得阻挡层214表面形成具有孔洞的多孔层216，以增加阻挡层214的吸附能力，提高绝缘单元210的抗蚀性和抗碱能力，并且多孔层216和阻挡层214的未氧化的部分使得绝缘单元210的内层具有较好的致密性、较高的硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性，外层具有较高的吸附能力、较强的抗蚀性和抗碱能力，兼具致密性、硬度、耐磨性、热绝缘性、抗蚀性、电绝缘性、吸附能力和抗碱能力。
在其中一个实施例中，将形成有阻挡层214的铝层212置于第二电解液中进行阳极氧化，以使阻挡层214氧化形成多孔层216的步骤包括：在第二氧化电位下，将形成有阻挡层214的铝层212置于第二电解液中进行阳极氧化，以使阻挡层214氧化形成多孔层216。第二氧化电位为3V～220V。进一步地，第二电解液为0.2mol/L～0.6mol/L的H2SO4时，第二氧化电位为3V～20V。第二电解液为0.1mol/L～0.5mol/L的H3PO4时，第二氧化电位为20V～60V。第二电解液为0.2mol/L～0.8mol/L的HOOCCOOH时，第二氧化电位为160V～220V。上述三种第二电解液分别在不同的电压进行操作，制备多孔层的孔径会有区别，醋酸制备小孔径的，硫酸和磷酸制备的孔径较大。
进一步地，将形成有阻挡层214的铝层212置于第二电解液中进行阳极氧化的时间为10s～60s。此种设置使得阻挡层214部分氧化形成多孔层216，以提高绝缘单元210的抗蚀性、抗碱能力和吸附能力。
更进一步地，阳极氧化的温度为20℃～35℃。通过在常温液相中能够制备致密度较好的绝缘单元210，能够适用于柔性显示和OLED成本低的制备中，并且成本低，容易大面积生产和使用。
在其中一个实施例中，多孔层216的厚度为500A～1500A。
在其中一个实施例中，绝缘单元210为阵列基板的绝缘保护层。
上述实施方式的基于阵列基板的绝缘单元210的制备方法中，在衬底202上设置铝层212，对铝层212进行阳极氧化，以使铝层212氧化形成氧化铝，氧化铝的抗蚀能力较强，使得绝缘单元210具有较强的抗蚀能力。经试验验证，上述基于阵列基板的绝缘单元210的制备方法得到的绝缘单元210的抗蚀能力较好，中性盐雾试验(NSS)条件下，72h样品表面未发生明显变化。
进一步地，上述实施方式的基于阵列基板的绝缘单元210的制备方法中，通过对铝层212进行阳极氧化形成阻挡层214，并对阻挡层214进行阳极氧化而部分转化成多孔层216，使得绝缘单元210兼具致密性、硬度、耐磨性、热绝缘性、抗蚀性、电绝缘性、吸附能力和抗碱能力。
绝缘保护层具有对外界环境绝缘保护和较小寄生电容等作用。绝缘保护层是产生寄生TFT，引起背沟道效应的关键组成部分。为了降低寄生TFT，就要保证膜质对碱性离子、金属污染的屏蔽效果，并且耐湿也要好。从存储电容角度出发要求绝缘保护层的绝缘性要好。从产品合格率考虑，要求绝缘保护层对机械和化学损伤的保护能力高，台阶覆盖性要好。目前主要采用等离子体化学气相沉积(PECVD)的方法制备氮化硅材料作为绝缘层，该方法的台阶覆盖性较差，对下层膜层保护产生影响，降低产品合格率，同时，该方法制备的膜质致密度较差，影响薄膜晶体管的性能。上述实施方式的基于阵列基板的绝缘单元210的制备方法中，通过制备致密性较高的阻挡层214能够提高阻挡层214的沉积速率，保证绝缘单元210的硬度和耐磨性，通过将阻挡层214的表面转化成疏松的多孔层216，能够提高绝缘单元210的吸附能力，制备的绝缘单元210能够作为绝缘保护层，在后续的刻蚀工艺中，多孔层216的刻蚀速率较快，使得阻挡层214的未氧化的部分和多孔层216在两者的交接处出现一个台阶，以改善过孔坡度角，防止undercut(钻蚀)的出现，台阶覆盖性较好。
最后，上述制备方法中，绝缘单元210能够作为绝缘保护层，通过依次在第一电解液和第二电解液中进行阳极氧化，使得能够通过控制不同的电解液来控制绝缘单元210的厚度，以使绝缘保护层的厚度可控制。
可以理解，S211的操作不限于上述指出的操作，也可以为其他显示技术领域常用的制作方式制备栅极，例如：在其他实施方式中，在衬底上依次设置金属层和光刻胶层；通过黄光制程，将对光刻胶层进行曝光和显影，并对金属层进行蚀刻以使金属层图案化，以得到栅极，在栅极上沉积氧化铝层，得到栅绝缘层。
第三实施方式的基于阵列基板的绝缘单元的制备方法包括S310～S340：
S310、在衬底上设置铝层。
在其中一个实施例中，S310与S110的操作相同。具体请参见上文，此处不再赘述。
S320、对铝层进行阳极氧化，以使铝层氧化形成绝缘单元。
在其中一个实施例中，绝缘单元为栅绝缘层，对铝层进行阳极氧化，以使铝层氧化形成绝缘单元的步骤包括S321～S324：
S321、在铝层远离衬底的一侧上形成光刻胶层。
具体地，在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
S322、对光刻胶层进行曝光处理，再经显影而在光刻胶层上形成凹槽。
S323、对形成有显影后的光刻胶层的铝层进行蚀刻，去除光刻胶层，得到具有栅极图案的铝层。
在其中一个实施例中，S323包括：对形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硫酸。蚀刻时间为20s～80s。
S324、对具有栅极图案的铝层进行阳极氧化，以使铝层的表面氧化形成绝缘单元，且铝层的未被氧化的部分为栅极，绝缘单元覆盖栅极。
在其中一个实施例中，对具有栅极图案的铝层进行阳极氧化的步骤包括：在第一氧化电流下对铝层进行阳极氧化，以使铝层氧化形成阻挡层，得到绝缘单元，第一氧化电流的密度小于0.1mA/cm2。此种设置，使得铝层能够氧化形成致密性较高的氧化铝，而形成致密性较高、硬度较高、耐磨性较高、抗蚀性较好、电绝缘性良好、热绝缘性较高的阻挡层，使得绝缘单元具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性。进一步地，第一氧化电流的密度为0.01mA/cm2～0.1mA/cm2。
进一步地，阳极氧化的时间为10s～90s。此种设置使得铝层的表面氧化形成绝缘单元，而铝层的未被氧化的部分能够作为栅极，以使栅极金属直接部分氧化形绝缘单元以保护栅极，无需在栅极上额外设置金属层以氧化形成绝缘单元，且形成的绝缘单元的膜质好，界面缺陷少，具有较高的电子迁移率，性能优良。
更进一步地，阳极氧化的温度为20℃～35℃。通过在常温液相中能够制备致密度较好的绝缘单元，能够适用于柔性显示和OLED成本低的制备中，并且成本低，容易大面积生产和使用。
在其中一个实施例中，在第一氧化电流下对铝层进行阳极氧化的步骤包括：在第一氧化电流下，在电解液中对铝层进行阳极氧化。电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
在其中一个实施例中，阻挡层的厚度为2500A～4000A。
上述实施方式的基于阵列基板的绝缘单元的制备方法中，在衬底上设置铝层，对铝层进行阳极氧化，以使铝层氧化形成氧化铝，氧化铝的抗蚀能力较强，使得绝缘单元具有较强的抗蚀能力。经试验验证，上述基于阵列基板的绝缘单元的制备方法得到的绝缘单元的抗蚀能力较强，在中性盐雾试验(NSS)条件下，72h样品表面未发生明显变化。
进一步地，上述实施方式的基于阵列基板绝缘单元的制备方法中，通过在第一氧化电流下对铝层进行阳极氧化，能够获得具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性的绝缘单元。
上述实施方式的基于阵列基板绝缘单元的制备方法中，绝缘单元可以作为栅绝缘层，通过选用特定的第一氧化电流能够精准地控制绝缘单元的厚度，以使栅绝缘层的厚度可控制。
第四实施方式的基于阵列基板的绝缘单元的制备方法包括S410～S440：
S410、在衬底上设置铝层。
在其中一个实施例中，在S410包括如下步骤S411～S414：
S411、在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。
在其中一个实施例中，S411的操作与S211的操作相同。具体请参见上文，此处不再赘述。
S412、在栅绝缘层远离衬底的一侧形成有源层。
在其中一个实施例中，S412的操作与S212的操作相同，具体参见上文，此处不再赘述。
S413、在有源层远离栅绝缘层的一侧形成源漏电极。
在其中一个实施例中，S413的操作与S213的操作相同，具体参见上文，此处不再赘述。
S414、在衬底靠近有源层的一侧形成铝层，铝层覆盖栅绝缘层、有源层及源漏电极。
在其中一个实施例中，S414的操作与S214的操作相同，金属层即为铝层。具体参见上文，此处不再赘述。
S420、对铝层进行阳极氧化，以使铝层氧化形成绝缘单元。
在其中一个实施例中，S420包括S421～S422：
S421、在第一氧化电流下对铝层进行阳极氧化，以使铝层氧化形成阻挡层，第一氧化电流的密度小于0.1mA/cm2。此种设置，使得铝层能够氧化形成致密性较高的氧化铝，而形成致密性较高、硬度较高、耐磨性较高、抗蚀性较好、电绝缘性良好、热绝缘性较高的阻挡层，使得绝缘单元具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性。进一步地，第一氧化电流的密度为0.01mA/cm2～0.1mA/cm2。
进一步地，在第一氧化电流下对铝层进行阳极氧化的时间为20s～80s。此种设置使得铝层完全氧化形阻挡层。此种设置形成的阻挡层的膜质好，界面缺陷少，具有较高的电子迁移率，性能优良。
更进一步地，阳极氧化的温度为20℃～35℃。通过在常温液相中能够制备致密度较好的绝缘单元，能够适用于柔性显示和OLED成本低的制备中，并且成本低，容易大面积生产和使用。
在其中一个实施例中，在第一氧化电流下对铝层进行阳极氧化的步骤包括：在第一氧化电流下，在电解液中对铝层进行阳极氧化。电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
在其中一个实施例中，阻挡层的厚度为2000A～4000A。
S422、在第二氧化电流下对形成有阻挡层的铝层进行阳极氧化，以使阻挡层部分氧化形成多孔层，阻挡层的未氧化的部分和多孔层形成绝缘单元，第二氧化电流的密度大于0.4mA/cm2。
在铝层形成阻挡层，阻挡层再转化成多孔层的过程中包括以下两个反应：2Al+3H2O＝Al2O3+6H++6e和Al2O3+6H+＝2Al3++3H2O，具体分为两个阶段：第一个阶段是阻挡层的形成，此时铝表面生成的致密氧化膜完全覆盖在铝的表面，电阻率比较高，氧化反应的电流急剧下降；第二阶段随着阳极氧化反应的持续进行，阻挡层在电解液中被溶解，电流密度开始逐渐增大，微孔开始出现。
上述设置，使得阻挡层表面形成具有孔洞的多孔层，以增加阻挡层的吸附能力，提高绝缘单元的抗蚀性和抗碱能力，并且阻挡层的未氧化的部分和多孔层使得绝缘单元的内层具有较好的致密性、较高的硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性，外层具有较高的吸附能力、较强的抗蚀性和抗碱能力，兼具致密性、硬度、耐磨性、热绝缘性、抗蚀性、电绝缘性、吸附能力和抗碱能力。进一步地，第二氧化电流的密度为0.4mA/cm2～2mA/cm2。
进一步地，在第二氧化电流下对形成有阻挡层的铝层进行阳极氧化的时间为10s～60s。
更进一步地，阳极氧化的温度为20℃～35℃。通过在常温液相中能够制备致密度较好的绝缘单元，能够适用于柔性显示和OLED成本低的制备中，并且成本低，容易大面积生产和使用。
在其中一个实施例中，在第二氧化电流下对形成有阻挡层的铝层进行阳极氧化的步骤包括：在第二氧化电流下，在电解液中对形成有阻挡层的铝层进行阳极氧化。电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
在其中一个实施例中，多孔层的厚度为500A～1500A。
在其中一个实施例中，绝缘单元为阵列基板的绝缘保护层。
上述实施方式的基于阵列基板的绝缘单元的制备方法中，在衬底上设置铝层，对铝层进行阳极氧化，以使铝层氧化形成氧化铝，氧化铝的抗蚀能力较强，使得绝缘单元具有较强的抗蚀能力。经试验验证，上述基于阵列基板的绝缘单元的制备方法得到的绝缘单元的抗蚀能力较强，在中性盐雾试验(NSS)条件下，72h样品表面未发生明显变化。
进一步地，上述实施方式通过对铝层进行阳极氧化形成阻挡层，并对阻挡层进行阳极氧化而部分转化成多孔层，使得绝缘单元兼具致密性、硬度、耐磨性、热绝缘性、抗蚀性、电绝缘性、吸附能力和抗碱能力。
上述实施方式的基于阵列基板的绝缘单元的制备方法中，通过制备致密性较高的阻挡层能够提高阻挡层的沉积速率，保证绝缘单元的硬度和耐磨性，通过将阻挡层的表面转化成疏松的多孔层，能够提高绝缘单元的吸附能力，制备的绝缘单元能够作为绝缘保护层，在后续的刻蚀工艺中，多孔层的刻蚀速率较快，使得多孔层和阻挡层的未氧化的部分在两者的交接处出现一个台阶，以改善过孔坡度角，防止undercut(钻蚀)的出现，台阶覆盖性较好。
最后，上述制备方法中，绝缘单元能够作为绝缘保护层，通过依次在第一氧化电流和第二氧化电流下进行阳极氧化，使得能够通过控制不同的氧化电流来控制绝缘单元的厚度，以使绝缘保护层的厚度可控制。
可以理解，S411的操作不限于上述指出的操作，在其他实施例中，S411的操作与第三实施方式的基于阵列基板的绝缘单元的制备过程相同，阻挡层为栅绝缘层，铝层的未氧化的部分为栅极。具体参见上文，此处不再赘述。
可以理解，S411的操作不限于上述指出的操作，也可以为其他显示技术领域常用的制作方式制备栅极和栅绝缘层，例如：在其他实施方式中，在衬底上依次设置金属层和光刻胶层；通过黄光制程，将对光刻胶层进行曝光和显影，并对金属层进行蚀刻以使金属层图案化，以得到栅极，在栅极上沉积氧化铝层形成栅绝缘层。
请一并参阅图10，提供第一实施方式的阵列基板50的制备方法包括S510～S550：
S510、在衬底502上形成栅极520，在衬底502靠近栅极520的一侧形成栅绝缘层530，栅绝缘层530覆盖栅极520。
在其中一个实施例中，S510的操作与S411的操作相同，具体参见上文，此处不再赘述。
S520、在栅绝缘层530远离衬底502的一侧形成有源层540。
在其中一个实施例中，S520的操作与S412的操作相同，具体参见上文，此处不再赘述。
S530、在有源层540远离栅绝缘层530的一侧形成源漏电极550。
在其中一个实施例中，S530的操作与S413的操作相同，具体参见上文，此处不再赘述。
S540、在衬底502靠近所述有源层540的一侧形成金属层，金属层覆盖栅绝缘层530、有源层540及源漏电极550，金属层的材质为铝。
在其中一个实施例中，S540的操作与S414的操作相同，金属层即为铝层。具体参见上文，此处不再赘述。
S550、对金属层进行阳极氧化，以使金属层氧化形成绝缘保护层510，得到阵列基板50。
在其中一个实施例中，S550的操作与S420的操作相同。绝缘保护层510即为绝缘单元。绝缘保护层510包括阻挡层514和多孔层516。具体参见上文，此处不再赘述。
上述实施方式的阵列基板50的制备方法中，制备的栅绝缘层530具有较高的介电常数性能(K为8～9)、较高的电子迁移率，并且具有较高的致密性、硬度、耐磨性和热绝缘性、良好的抗蚀性和电绝缘性，界面缺陷少，性能优良，制备的绝缘保护层510兼具致密性、硬度、耐磨性、热绝缘性、抗蚀性、电绝缘性、吸附能力和抗碱能力，台阶覆盖性较好，并且栅绝缘层530和绝缘保护层510的厚度均可控制，制备的阵列基板50能够适用于柔性显示器和OLED中。
进一步地，上述实施方式阵列基板50的制备方法中，在常温液相中制备栅绝缘层530或者绝缘保护层510，能够抑制栅绝缘层530或者绝缘保护层510在沉积过程中的颗粒组大而凸起引起的电导率下降，工艺简单，成本低，容易大面积生产和使用。
可以理解，S510的操作不限于与S411的操作相同，在其他实施例中，S510的操作也可以与第三实施方式的基于阵列基板的绝缘单元的制备过程相同，阻挡层为栅绝缘层530，铝层的未氧化的部分为栅极520。具体参见上文，此处不再赘述。可以理解，S510的操作不限于上述指出的操作，也可以为其他显示技术领域常用的制作方式制备栅极和栅绝缘层，例如：在其他实施方式中，在衬底上依次设置金属层和光刻胶层；通过黄光制程，将对光刻胶层进行曝光和显影，并对金属层进行蚀刻以使金属层图案化，以得到栅极，在栅极上沉积氧化铝层形成栅绝缘层。
可以理解，S550的操作不限于与S420的操作相同，在其他实施例中，S550的操作可以与S220的操作相同。可以理解，S550的操作不限于上述指出的操作，也可以采用其他常用的制备绝缘保护层510的方式制备绝缘保护层510，例如采用离子体化学气相沉积的方式制备氮化铝得到绝缘保护层510。
此外，还提供一实施方式的阵列基板50，采用上述实施方式的阵列基板50的制备方法制备得到。
上述阵列基板50的性能优良，能够用于制作性能优良的显示面板。
进一步地，还提供一实施方式的显示机构，包括上述实施方式的阵列基板50。
在其中一个实施例中，显示机构为显示面板。进一步地，显示面板10为液晶显示面板、OLED显示面板(Organic Light-Emitting Diode，有机发光二极管显示面板)或QLED显示面板(Quantum Dot light Emitting Diode，量子点发光二极管显示面板)。上述显示面板10的刷新率较高，充电时间较短，能够用于制作性能优良的显示装置。
需要说明的是，显示机构不限于为显示面板，请一并参阅图11，在其他实施方式中，显示机构包括显示面板10和控制部件20。显示面板10包括阵列基板50。
请一并参阅图12，在其中一个实施例中，控制部件20包括偏光模组22及背光模组24中的至少一种。背光模组24用于提供背光源，偏光模组22用于偏振光线。进一步地，控制部件20包括偏光模组22及背光模组24，偏光模组22及背光模组24位于显示面板10的两侧。
在其中一个实施例中，显示机构为液晶显示装置、OLED显示装置或QLED显示装置。
在其中一个实施例中，显示机构为曲面显示板。需要说明的是，显示装置不限于曲面显示板，也可以为平面显示板。
以下为具体实施例部分：
如无特别说明，以下实施例中，则不包括除不可避免的杂质外的其他组分。实施例中采用药物和仪器如非特别说明，均为本领域常规选择。实施例中未注明具体条件的实验方法，按照常规条件，例如现有技术中所述的条件或者生产厂家推荐的方法实现。
如无特别说明，以下实施例中，阵列基板的结构示意图如图11。
实施例1
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为5000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硝酸。蚀刻时间为78s。
(d)在电解液中对具有栅极图案的铝层进行阳极氧化，以使铝层氧化形成栅绝缘层(即绝缘单元)，且铝层的未被氧化的部分为栅极。电解液包括质量百分含量为2％的硼酸盐。硼酸盐为硼酸纳。氧化电压为5V。阳极氧化的时间为50s。阳极氧化的温度为20℃。
(2)在绝缘层远离衬底的一侧沉积有源层，有源层为非晶硅层，有源层的厚度为1500A。
(3)在有源层远离衬底的一侧设置源漏电极。
(4)在衬底靠近有源层的一侧形成铝层，铝层覆盖栅绝缘层、有源层及源漏电极。
(5)在第一氧化电压下，在第一电解液中对铝层进行阳极氧化，以使铝层氧化形成阻挡层。第一电解液包括质量百分含量为2％的硼酸盐。硼酸盐为硼酸纳盐。第一氧化电压为5V。阳极氧化的时间为70s。阳极氧化的温度为20℃。
(6)在第二氧化电压下，将形成有阻挡层的铝层置于第二电解液中进行阳极氧化，以使阻挡层部分氧化形成多孔层，阻挡层的未氧化的部分和多孔层形成绝缘保护层栅，得到阵列基板。第二电解液包括0.2mol/L的H2SO4。第二氧化电位为3V。阳极氧化的时间为75s。
实施例2
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为9000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硝酸。蚀刻时间为78s。
(d)在电解液中对具有栅极图案的铝层进行阳极氧化，以使铝层氧化形成栅绝缘层(即绝缘单元)，且铝层的未被氧化的部分为栅极。电解液包括质量百分含量为8％的硼酸盐。硼酸盐为硼酸纳盐。氧化电压为40V。阳极氧化的时间为30s。阳极氧化的温度为30℃。
(2)在绝缘层远离衬底的一侧沉积有源层，有源层为非晶硅层，有源层的厚度为1500A。
(3)在有源层远离衬底的一侧设置源漏电极。
(4)在衬底靠近有源层的一侧形成铝层，铝层覆盖栅绝缘层、有源层及源漏电极。
(5)在第一氧化电压下，在第一电解液中对铝层进行阳极氧化，以使铝层氧化形成阻挡层。第一电解液包括质量百分含量为8％的硼酸盐。硼酸盐为硼酸纳盐。第一氧化电压为40V。阳极氧化的时间为40s。阳极氧化的温度为30℃。
(6)在第二氧化电压下，将形成有阻挡层的铝层置于第二电解液中进行阳极氧化，以使阻挡层部分氧化形成多孔层，阻挡层的未氧化的部分和多孔层形成绝缘保护层，得到阵列基板。第二电解液包括0.6mol/L的H2SO4。第二氧化电位为20V。阳极氧化的时间为55s。
实施例3
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为7000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硝酸。蚀刻时间为78s。
(d)在电解液中对具有栅极图案的铝层进行阳极氧化，以使铝层氧化形成栅绝缘层(即绝缘单元)，且铝层的未被氧化的部分为栅极。电解液包括质量百分含量为4％的硼酸盐。硼酸盐为硼酸纳盐。氧化电压为20V。阳极氧化的时间为40s。阳极氧化的温度为25℃。
(2)在绝缘层远离衬底的一侧沉积有源层，有源层为非晶硅层，有源层的厚度为1500A。
(3)在有源层远离衬底的一侧设置源漏电极。
(4)在衬底靠近有源层的一侧形成铝层，铝层覆盖栅绝缘层、有源层及源漏电极。
(5)在第一氧化电压下，在第一电解液中对铝层进行阳极氧化，以使铝层氧化形成阻挡层。第一电解液包括质量百分含量为4％的硼酸盐。硼酸盐为硼酸纳盐。第一氧化电压为25V。阳极氧化的时间为50s。阳极氧化的温度为25℃。
(6)在第二氧化电压下，将形成有阻挡层的铝层置于第二电解液中进行阳极氧化，以使阻挡层部分氧化形成多孔层，阻挡层的未氧化的部分和多孔层形成绝缘保护层，得到阵列基板。第二电解液包括0.4mol/L的H2SO4。氧化电位为10V。阳极氧化的时间为60s。
实施例4
本实施例的阵列基板的制备过程与实施例1大致相同，不同之处在于，
步骤(1)中，电解液包括质量百分含量3％的磷酸盐。磷酸盐为磷酸纳盐。
步骤(5)中，第一电解液包括质量百分含量为3％的磷酸盐。磷酸盐为磷酸纳盐。
步骤(6)中，第二电解液包括0.1mol/L的H3PO4。第二氧化电位为20V。阳极氧化的时间为60s。
实施例5
本实施例的阵列基板的制备过程与实施例4大致相同，不同之处在于，
步骤(1)中，电解液包括质量百分含量为20％的磷酸盐。磷酸盐为磷酸纳盐。
步骤(5)中，第一电解液包括质量百分含量为20％的磷酸盐。磷酸盐为磷酸纳盐。
步骤(6)中，第二电解液包括0.5mol/L的H3PO4。第二氧化电位为60V。阳极氧化的时间为45s。
实施例6
本实施例的阵列基板的制备过程与实施例4大致相同，不同之处在于，
步骤(1)中，电解液包括质量百分含量15％的磷酸盐。磷酸盐为磷酸纳盐。
步骤(5)中，第一电解液包括质量百分含量为15％的磷酸盐。磷酸盐为X磷酸盐。
步骤(6)中，第二电解液包括0.3mol/L的H3PO4。第二氧化电位为40V。阳极氧化的时间为50s。
实施例7
本实施例的阵列基板的制备过程与实施例1大致相同，不同之处在于，
步骤(1)中，电解液包括质量百分含量为5％的酒石酸。
步骤(5)中，第一电解液包括质量百分含量为5％的酒石酸。
步骤(6)中，第二电解液包括0.2mol/L。第二氧化电位为160V。阳极氧化的时间为90s。
实施例8
本实施例的阵列基板的制备过程与实施例7大致相同，不同之处在于，
步骤(1)中，电解液包括质量百分含量为25％的酒石酸。
步骤(5)中，第一电解液包括质量百分含量为25％的酒石酸。
步骤(6)中，第二电解液包括0.8mol/L。第二氧化电位为220V。阳极氧化的时间为70s。
实施例9
本实施例的阵列基板的制备过程与实施例7大致相同，不同之处在于，
步骤(1)中，电解液包括质量百分含量为15％的酒石酸。
步骤(5)中，第一电解液包括质量百分含量为15％的酒石酸。
步骤(6)中，第二电解液包括0.5mol/L。第二氧化电位为190V。阳极氧化的时间为80s。
实施例10
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为7000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硫酸。蚀刻时间为75s。
(d)在氧化电流下对铝层进行阳极氧化，以使铝层氧化形成栅绝缘层。氧化电流的密度为0.05mA/cm2。阳极氧化的时间为60s。阳极氧化的温度为25℃。电解液是3％的硼酸纳。
(2)在绝缘层远离衬底的一侧沉积有源层，有源层为非晶硅层，有源层的厚度为1500A。
(3)在有源层远离衬底的一侧设置源漏电极。
(4)在衬底靠近有源层的一侧形成铝层，铝层覆盖栅绝缘层、有源层及源漏电极。
(5)在第一氧化电流下对铝层进行阳极氧化，以使铝层氧化形成阻挡层。第一氧化电流的密度为0.05mA/cm2。阳极氧化的时间为75s。阳极氧化的温度为25℃。电解液是3％的硼酸纳。
(6)在第二氧化电流下对形成有阻挡层的铝层进行阳极氧化，以使阻挡层部分氧化形成多孔层，阻挡层的未氧化的部分和多孔层形成绝缘保护层，得到阵列基板。第二氧化电流的密度0.5mA/cm2，得到阵列基板。阳极氧化的时间为40s。阳极氧化的温度为25℃。电解液为0.4mol/L的H2SO4。
实施例11
本实施例的阵列基板的制备过程与实施例3大致相同，不同之处在于：
步骤(1)中，在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为4000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硫酸。蚀刻时间为70s。
(d)采用等离子体化学气相沉积工艺在具有栅极图案的铝层沉积氮化铝层，形成栅绝缘层。
实施例12
本实施例的阵列基板的制备过程与实施例10大致相同，不同之处在于：
步骤(1)中，在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为5000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硫酸。蚀刻时间为75s。
(d)采用等离子体化学气相沉积工艺在具有栅极图案的铝层沉积氮化铝层，形成栅绝缘层。
实施例13
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为7000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硫酸。蚀刻时间为85s。
(d)在第一电解液中对具有栅极图案的铝层进行阳极氧化，以使铝层氧化形成栅绝缘层(即绝缘单元)，且铝层的未被氧化的部分为栅极。第一电解液包括质量百分含量为4％的硼酸盐。硼酸盐为硼酸纳盐。第一氧化电压为20V。阳极氧化的时间为60s。阳极氧化的温度为25℃。
(2)在绝缘层远离衬底的一侧沉积有源层，有源层为非晶硅层，有源层的厚度为1500A。
(3)在有源层远离衬底的一侧设置源漏电极。
(4)采用等离子体化学气相沉积工艺在衬底靠近有源层的一侧形成氮化铝层(即为绝缘保护层)，氮化铝层覆盖栅绝缘层、有源层及源漏电极，得到阵列基板。
实施例14
本实施例的阵列基板的制备过程如下：
(1)在衬底上形成栅极，在衬底靠近栅极的一侧形成栅绝缘层，栅绝缘层覆盖栅极。具体步骤如下：
(a)在衬底上沉积铝层。铝层的厚度为7000A。
(b)在铝层远离衬底的一侧上涂覆光刻胶，得到光刻胶层。
(c)将形成有显影后的光刻胶层的铝层置于蚀刻液中进行蚀刻，剥离光刻胶层，得到具有栅极图案的铝层。蚀刻液包括草酸、磷酸和硫酸。蚀刻时间为85s。
(d)在氧化电流下对铝层进行阳极氧化，以使铝层氧化形成栅绝缘层。氧化电流的密度为0.05mA/cm2。阳极氧化的时间为55s。阳极氧化的温度为25℃。电解液为3％的硼酸纳盐。
(2)在绝缘层远离衬底的一侧沉积有源层，有源层为非晶硅层，有源层的厚度为1500A。
(3)在有源层远离衬底的一侧设置源漏电极。
(4)采用等离子体化学气相沉积工艺在衬底靠近有源层的一侧形成氮化铝层(即为绝缘保护层)，氮化铝层覆盖栅绝缘层、有源层及源漏电极，得到阵列基板。
测试：
(1)测定实施例1～14的阵列基板中栅绝缘层的相对介电常数、抗蚀性和电阻率。测定结果详见表1。其中，采用介电常数测定仪测定其相对介电常数。采用盐雾实验箱测定72h的抗蚀性。采用四探针法测定电阻率。
表1
Figure BDA0002696990850000221
Figure BDA0002696990850000231
从表1可以看出，采用本方案的控制电压和控制电解液浓度的方法制备的栅绝缘层具有较高的介电常数和电阻率，且其抗蚀性能较好。
(2)测定实施例1～14的阵列基板中绝缘保护层的抗蚀性、电绝缘性、吸附能力、抗碱性。测定结果详见表2。其中，采用介电常数测定仪测定其相对介电常数。采用盐雾实验箱测定72h的抗蚀性。采用四探针法测定电阻率。采用水蒸气渗透仪测定水汽渗透率。
表2
Figure BDA0002696990850000232
从表2可以看出，采用本方案的控制电压和控制电解液浓度的方法制备的绝缘保护层具有较高的水汽阻隔性能。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (19)

1.一种基于阵列基板的绝缘单元的制备方法，其特征在于，包括如下步骤：
在衬底上设置铝层；及
对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元。
2.根据权利要求1所述的基于阵列基板的绝缘单元的制备方法，其特征在于，所述对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元的步骤包括：在第一电解液中对所述铝层进行阳极氧化，以使所述铝层氧化形成阻挡层，得到所述绝缘单元，所述第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
3.根据权利要求2所述的基于阵列基板的绝缘单元的制备方法，其特征在于，所述在第一电解液中对所述铝层进行阳极氧化，以使所述铝层氧化形成阻挡层的步骤之后，还包括如下步骤：将形成有所述阻挡层的所述铝层置于第二电解液中进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘单元，所述第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
4.根据权利要求1所述的基于阵列基板的绝缘单元的制备方法，其特征在于，所述对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元的步骤包括：在第一氧化电流下对所述铝层进行阳极氧化，以使所述铝层氧化形成阻挡层，得到所述绝缘单元，所述第一氧化电流的密度为0.01mA/cm2～0.1mA/cm2。
5.根据权利要求4所述的基于阵列基板的绝缘单元的制备方法，其特征在于，所述在第一氧化电流下对所述铝层进行阳极氧化，以将所述铝层氧化形成阻挡层的步骤之后，还包括如下步骤：在第二氧化电流下对形成有所述阻挡层的所述铝层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘单元，所述第二氧化电流的密度为0.4mA/cm2～2mA/cm2。
6.根据权利要求1所述的基于阵列基板的绝缘单元的制备方法，其特征在于，所述绝缘单元为栅绝缘层，所述对所述铝层进行阳极氧化，以使所述铝层氧化形成绝缘单元的步骤包括：
在所述铝层远离所述衬底的一侧形成光刻胶层；
对所述光刻胶层进行曝光处理，再经显影；
对形成有显影后的所述光刻胶层的所述铝层进行蚀刻，去除所述光刻胶层，得到具有栅极图案的所述铝层；及
对具有栅极图案的所述铝层进行阳极氧化，以使所述铝层的表面氧化形成所述绝缘单元，且所述铝层的未被氧化的部分为栅极，所述绝缘单元覆盖所述栅极。
7.根据权利要求1所述的基于阵列基板的绝缘单元的制备方法，其特征在于，所述在衬底上设置铝层的步骤包括：
在所述衬底上形成栅极，在所述衬底靠近所述栅极的一侧形成栅绝缘层，所述栅绝缘层覆盖所述栅极；
在所述栅绝缘层远离所述衬底的一侧形成有源层；
在所述有源层远离所述栅绝缘层的一侧形成源漏电极；及
在所述衬底靠近所述有源层的一侧形成铝层，所述铝层覆盖所述栅绝缘层、所述有源层及所述源漏电极。
8.一种基于阵列基板的绝缘单元，其特征在于，由权利要求1～7任一项所述的基于阵列基板的绝缘单元的制备方法制备得到。
9.一种阵列基板的制备方法，其特征在于，包括如下步骤：
在衬底上设置铝层；及
对所述铝层进行阳极氧化，以使所述铝层的表面氧化形成栅绝缘层，且所述铝层的未氧化的部分为栅极，所述栅绝缘层覆盖所述栅极，得到阵列基板。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述对所述铝层进行阳极氧化的步骤包括：在电解液中对所述铝层进行阳极氧化，所述电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种。
11.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述对所述铝层进行阳极氧化的步骤包括：在氧化电流下对所述铝层进行阳极氧化，所述氧化电流的密度为0.01mA/cm2～0.1mA/cm2。
12.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述对所述铝层进行阳极氧化，以使所述铝层的表面氧化形成栅绝缘层的步骤之后还包括如下步骤：
在所述栅绝缘层远离所述衬底的一侧形成有源层；
在所述有源层远离所述栅绝缘层的一侧形成源漏电极；
在所述衬底靠近所述有源层的一侧形成金属层，所述金属层覆盖所述栅绝缘层、所述有源层及所述源漏电极，所述金属层的材质为铝；
对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层。
13.根据权利要求12所述的阵列基板的制备方法，其特征在于，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一电解液中对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种；及
在第二电解液中对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分构成所述绝缘保护层，所述第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
14.根据权利要求12所述的阵列基板的制备方法，其特征在于，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一氧化电流下对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一氧化电流的密度为0.01mA/cm2～0.1mA/cm2；及
在第二氧化电流下对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘保护层，所述第二氧化电流的密度为0.4mA/cm2～2mA/cm2。
15.一种阵列基板的制备方法，其特征在于，包括如下步骤：
在衬底上形成栅极，在所述衬底靠近所述栅极的一侧形成栅绝缘层，所述栅绝缘层覆盖所述栅极；
在所述栅绝缘层远离所述衬底的一侧形成有源层；
在所述有源层远离所述栅绝缘层的一侧形成源漏电极；
在所述衬底靠近所述有源层的一侧形成金属层，所述金属层覆盖所述栅绝缘层、所述有源层及所述源漏电极，所述金属层的材质为铝；及
对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层，得到所述阵列基板。
16.根据权利要求15所述的阵列基板的制备方法，其特征在于，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一电解液中对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一电解液包括质量百分含量为1％～8％的硼酸盐、质量百分含量为3％～20％的磷酸盐及质量百分含量为5％～25％的酒石酸中的至少一种；及
在第二电解液中对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘保护层，所述第二电解液包括0.2mol/L～0.6mol/L的H2SO4、0.1mol/L～0.5mol/L的H3PO4及0.2mol/L～0.8mol/L的HOOCCOOH中的至少一种。
17.根据权利要求15所述的阵列基板的制备方法，其特征在于，所述对所述金属层进行阳极氧化，以使所述金属层氧化形成绝缘保护层的步骤包括：
在第一氧化电流下对所述金属层进行阳极氧化，以将所述金属层氧化形成阻挡层，所述第一氧化电流的密度小于预设值，所述预设值为0.1mA/cm2～0.4mA/cm2；及
在第二氧化电流下对形成有所述阻挡层的所述金属层进行阳极氧化，以使所述阻挡层部分氧化形成多孔层，所述多孔层和所述阻挡层的未氧化的部分形成所述绝缘保护层，所述第二氧化电流的密度大于所述预设值。
18.一种阵列基板，其特征在于，由权利要求9～17任一项所述的阵列基板的制备方法制备得到。
19.一种电子设备，其特征在于，包括权利要求18所述的阵列基板。
CN202011009171.2A 2020-09-23 2020-09-23 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构 Active CN112114460B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011009171.2A CN112114460B (zh) 2020-09-23 2020-09-23 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
US17/354,152 US11984460B2 (en) 2020-09-23 2021-06-22 Insulation unit based on array substrate and manufacturing method thereof, array substrate and manufacturing method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011009171.2A CN112114460B (zh) 2020-09-23 2020-09-23 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构

Publications (2)

Publication Number Publication Date
CN112114460A true CN112114460A (zh) 2020-12-22
CN112114460B CN112114460B (zh) 2022-12-23

Family

ID=73801664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011009171.2A Active CN112114460B (zh) 2020-09-23 2020-09-23 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构

Country Status (1)

Country Link
CN (1) CN112114460B (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052191A (ja) * 1991-06-26 1993-01-08 Toshiba Corp マトリツクスアレイ基板の製造方法
JPH0511277A (ja) * 1991-07-08 1993-01-19 Toshiba Corp マトリツクスアレイ基板の製造方法
CN1109220A (zh) * 1993-09-20 1995-09-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN102332404A (zh) * 2011-09-21 2012-01-25 华南理工大学 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN102522429A (zh) * 2011-12-28 2012-06-27 华南理工大学 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN102623510A (zh) * 2012-03-19 2012-08-01 华南理工大学 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN102864479A (zh) * 2012-09-21 2013-01-09 湖北大学 两步法低能耗制备高绝缘性阳极氧化铝薄膜的方法
WO2014136375A1 (ja) * 2013-03-08 2014-09-12 富士フイルム株式会社 酸化物半導体薄膜トランジスタ用基板
CN104966674A (zh) * 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置
CN105374748A (zh) * 2015-10-13 2016-03-02 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
CN106876481A (zh) * 2017-05-04 2017-06-20 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
KR20170093323A (ko) * 2016-02-05 2017-08-16 호서대학교 산학협력단 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터
CN107611025A (zh) * 2017-08-30 2018-01-19 华南理工大学 一种堆栈式薄膜晶体管电极的喷墨打印制备方法
CN108346703A (zh) * 2018-01-26 2018-07-31 华南理工大学 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法
CN108615735A (zh) * 2018-05-03 2018-10-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN109461660A (zh) * 2018-11-14 2019-03-12 合肥鑫晟光电科技有限公司 一种金属氧化物薄膜及其制备方法、薄膜晶体管和阵列基板
CN109712992A (zh) * 2018-12-21 2019-05-03 惠科股份有限公司 阵列基板及其制作方法、显示装置
CN109786321A (zh) * 2018-12-25 2019-05-21 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
CN110047915A (zh) * 2019-04-12 2019-07-23 西交利物浦大学 一种基于二维半导体材料薄膜晶体管及其制备方法
CN110400832A (zh) * 2019-06-12 2019-11-01 北海惠科光电技术有限公司 阵列基板的制备方法及阵列基板
CN110942995A (zh) * 2019-11-26 2020-03-31 深圳市华星光电半导体显示技术有限公司 顶栅型氧化物阵列基板及其制备方法
CN110998857A (zh) * 2019-11-27 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法与薄膜晶体管阵列
CN111403337A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板及阵列基板的制作方法

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH052191A (ja) * 1991-06-26 1993-01-08 Toshiba Corp マトリツクスアレイ基板の製造方法
JPH0511277A (ja) * 1991-07-08 1993-01-19 Toshiba Corp マトリツクスアレイ基板の製造方法
CN1109220A (zh) * 1993-09-20 1995-09-27 株式会社半导体能源研究所 半导体器件及其制造方法
CN102332404A (zh) * 2011-09-21 2012-01-25 华南理工大学 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN102522429A (zh) * 2011-12-28 2012-06-27 华南理工大学 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN102623510A (zh) * 2012-03-19 2012-08-01 华南理工大学 基于氧化钽绝缘层的薄膜晶体管及其制备方法
CN102864479A (zh) * 2012-09-21 2013-01-09 湖北大学 两步法低能耗制备高绝缘性阳极氧化铝薄膜的方法
WO2014136375A1 (ja) * 2013-03-08 2014-09-12 富士フイルム株式会社 酸化物半導体薄膜トランジスタ用基板
CN104966674A (zh) * 2015-07-09 2015-10-07 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法及相关装置
US20170256421A1 (en) * 2015-10-13 2017-09-07 Shenzhen China Star Optelectronics Technology Co., Ltd. Thin-film transistor substrate manufacturing method and thin-film transistor substrate manufactured with same
CN105374748A (zh) * 2015-10-13 2016-03-02 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
KR20170093323A (ko) * 2016-02-05 2017-08-16 호서대학교 산학협력단 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터
CN106876481A (zh) * 2017-05-04 2017-06-20 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
CN107611025A (zh) * 2017-08-30 2018-01-19 华南理工大学 一种堆栈式薄膜晶体管电极的喷墨打印制备方法
CN108346703A (zh) * 2018-01-26 2018-07-31 华南理工大学 一种提高溶液法氧化物绝缘层tft偏压稳定性的方法
CN108615735A (zh) * 2018-05-03 2018-10-02 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN109461660A (zh) * 2018-11-14 2019-03-12 合肥鑫晟光电科技有限公司 一种金属氧化物薄膜及其制备方法、薄膜晶体管和阵列基板
CN109712992A (zh) * 2018-12-21 2019-05-03 惠科股份有限公司 阵列基板及其制作方法、显示装置
CN109786321A (zh) * 2018-12-25 2019-05-21 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
CN110047915A (zh) * 2019-04-12 2019-07-23 西交利物浦大学 一种基于二维半导体材料薄膜晶体管及其制备方法
CN110400832A (zh) * 2019-06-12 2019-11-01 北海惠科光电技术有限公司 阵列基板的制备方法及阵列基板
CN110942995A (zh) * 2019-11-26 2020-03-31 深圳市华星光电半导体显示技术有限公司 顶栅型氧化物阵列基板及其制备方法
CN110998857A (zh) * 2019-11-27 2020-04-10 重庆康佳光电技术研究院有限公司 一种薄膜晶体管及其制备方法与薄膜晶体管阵列
CN111403337A (zh) * 2020-03-31 2020-07-10 成都中电熊猫显示科技有限公司 阵列基板、显示面板及阵列基板的制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ANIL KUMAR: "Anodization of Titanium Alloy (Grade 5) to Obtain Nanoporous Surface Using Sulfuric Acid Electrolyte", 《IETE JOURNAL OF RESEARCH》 *
韩珊珊等: "阳极氧化法制备TiO_2和Al_2O_3有序多孔阵列", 《材料导报》 *

Also Published As

Publication number Publication date
US20220093651A1 (en) 2022-03-24
CN112114460B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
KR100814901B1 (ko) 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
US10431611B2 (en) Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device
US11393853B2 (en) Array substrate and manufacturing method thereof
CN105655389B (zh) 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
CN107799466B (zh) Tft基板及其制作方法
US10439070B2 (en) Thin-film transistor (TFT) and manufacturing method thereof
US10141340B2 (en) Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
CN112114460B (zh) 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
KR100430187B1 (ko) 박막전자장치와그장치제조방법
JP4072311B2 (ja) 薄膜トランジスターの製造方法
KR20070070753A (ko) 전계를 이용한 미세패턴이 형성된 인쇄판의 제조방법
CN104332330A (zh) 一种介质层为阳极氧化膜的薄膜电容器的制造方法
US10790309B2 (en) Conductive pattern structure, manufacturing method thereof, array substrate and display device
US11984460B2 (en) Insulation unit based on array substrate and manufacturing method thereof, array substrate and manufacturing method thereof, and electronic device
CN112002753B (zh) 栅极单元及其制备方法、阵列基板的制备方法、显示机构
CN112002698B (zh) 数据线的制备方法、阵列基板的制备方法和显示机构
JP3175225B2 (ja) 薄膜トランジスタの製造方法
US10692889B2 (en) Thin-film transistor array substrate and method of manufacturing the same, as well as display device
US10923347B2 (en) Metal oxide film and manufacturing method thereof, thin film transistor and array substrate
JPH10261798A (ja) 薄膜トランジスタの製造方法及び液晶パネルの製造方法
JP2934115B2 (ja) 薄膜素子及びその製造方法
RU2489768C1 (ru) Способ получения пористого слоя оксида алюминия на изолирующей подложке
CN1558447A (zh) 薄膜晶体管的制造方法
KR20040013209A (ko) 박막트랜지스터 액정표시장치의 제조방법
JPS62221159A (ja) 薄膜トランジスタマトリツクスの形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant