JP4072311B2 - 薄膜トランジスターの製造方法 - Google Patents
薄膜トランジスターの製造方法 Download PDFInfo
- Publication number
- JP4072311B2 JP4072311B2 JP2000323986A JP2000323986A JP4072311B2 JP 4072311 B2 JP4072311 B2 JP 4072311B2 JP 2000323986 A JP2000323986 A JP 2000323986A JP 2000323986 A JP2000323986 A JP 2000323986A JP 4072311 B2 JP4072311 B2 JP 4072311B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- electrode
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000000034 method Methods 0.000 claims description 47
- 229920000642 polymer Polymers 0.000 claims description 41
- 150000002500 ions Chemical class 0.000 claims description 23
- 239000000178 monomer Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 10
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 claims description 9
- 238000006116 polymerization reaction Methods 0.000 claims description 9
- 239000002904 solvent Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000008151 electrolyte solution Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- WYURNTSHIVDZCO-UHFFFAOYSA-N tetrahydrofuran Substances C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 claims description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 6
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- JBKVHLHDHHXQEQ-UHFFFAOYSA-N epsilon-caprolactam Chemical group O=C1CCCCCN1 JBKVHLHDHHXQEQ-UHFFFAOYSA-N 0.000 claims description 6
- 125000000391 vinyl group Chemical group [H]C([*])=C([H])[H] 0.000 claims description 6
- 229920002554 vinyl polymer Polymers 0.000 claims description 6
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000005684 electric field Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007151 ring opening polymerisation reaction Methods 0.000 claims description 4
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 3
- OQOIYECUXDNABI-UHFFFAOYSA-N 2-phenylthiirane Chemical compound C1SC1C1=CC=CC=C1 OQOIYECUXDNABI-UHFFFAOYSA-N 0.000 claims description 3
- HRPVXLWXLXDGHG-UHFFFAOYSA-N Acrylamide Chemical compound NC(=O)C=C HRPVXLWXLXDGHG-UHFFFAOYSA-N 0.000 claims description 3
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 claims description 3
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical group COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 claims description 3
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229930015698 phenylpropene Natural products 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- HJWLCRVIBGQPNF-UHFFFAOYSA-N prop-2-enylbenzene Chemical group C=CCC1=CC=CC=C1 HJWLCRVIBGQPNF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 125000000746 allylic group Chemical group 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 78
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000004070 electrodeposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 3
- 239000010407 anodic oxide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- -1 CH 3 CN Chemical compound 0.000 description 1
- PHXQIAWFIIMOKG-UHFFFAOYSA-N NClO Chemical compound NClO PHXQIAWFIIMOKG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- QWPPOHNGKGFGJK-UHFFFAOYSA-N hypochlorous acid Chemical compound ClO QWPPOHNGKGFGJK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Polyamides (AREA)
- Polymerisation Methods In General (AREA)
- Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスターの製造方法に関するものであり、特に漏洩電流を減らすためのＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）及びオフセット構造を含む薄膜トランジスターの製造方法に関するものである。
【０００２】
【従来の技術】
薄膜トランジスターは、表示特性の優秀性のためにアクティブマトリクス液晶表示装置のような平板表示素子などで、画素のオン・オフスイッチング素子として広く活用されている。この時、ここに適用される薄膜トランジスターは高い耐電気性とオン・オフ電流比が要求される。
【０００３】
薄膜トランジスターの種類は、非晶質シリコントランジスターと多結晶シリコントランジスターが知られている。多結晶シリコンが非晶質シリコンに比べて電子移動率を始めとして、いろんな面で性能と信頼度が優れるという評価を得ているが、高温状態で成膜しなければならない問題があるため、一般的に非晶質シリコン薄膜トランジスターの方が実用化されている。
【０００４】
しかし、最近エキシマレーザ装備などを活用して低温状態で多結晶シリコン膜を形成できる技術の進歩により、多結晶シリコン薄膜トランジスターに関する関心が高まっているのが実情である。
【０００５】
多結晶シリコン薄膜トランジスターの製造には、基本的に非晶質シリコンを成膜し、ここにエキシマレーザを照射して非晶質シリコンを多結晶シリコンに成長させる方式が採用されている。
【０００６】
こうして、得られる多結晶シリコン薄膜トランジスターの電流特性は、単結晶シリコンと比較できるぐらいに優れている。しかし、多結晶シリコンは、多くの部分で特有のトラップ準位を持っているので、オフ状態では漏洩電流が多量発生する短所を持っており、非晶質シリコン薄膜トランジスターに比べて工程数が多くなる短所を持っている。
【０００７】
これを解決する方法として、ソース電極とドレイン電極との間にドーピングされない領域、すなわち、オフセット領域を介在させて漏洩電流を遮断しようとする試みが行われている。さらに、低濃度イオンドーピングを通じてＬＤＤ領域を追加し、オフセット領域を安定化させる方法などが試みられている。
【０００８】
上述した方法を図５に基づいて説明する。
【０００９】
上述の方法では、図５のように、基板２の上部に薄膜装備を利用して酸化膜を蒸着させ、バッファ層４を形成する。このバッファ層４の上部に活性層６を形成した後、その上にゲート絶縁膜８を積層形成し、フォトリソグラフィー法でゲート電極１０を形成する。
【００１０】
そして、上記のようにゲート電極１０を形成した後、ゲート電極１０の形成に使用したフォトレジスト層を除去し、新しいフォトレジスト層を前記ゲート電極１０より少し広い幅で塗布されるようにパターンニングし、露光、現象することによって前記活性層６の両端部にソース、またはドレイン接続層１２を定義しておく。
【００１１】
次いで、イオンドーピング法として前記接続層１２を高濃度ドーピングしてフォトレジスト層を除去すると、ゲート電極１０と接続層１２との間にオフセット領域が残される。このオフセット領域は、前記ゲート電極１０をマスクにして広くドーピングさせると、ＬＤＤ領域１４になる。最後にゲート電極１０の上面に層間絶縁膜１６を積層し、前記接続層１２からソース電極１８、及びドレイン電極１９を導出して完成する。
【００１２】
このように、従来の薄膜トランジスターでＬＤＤ、またはオフセット領域を形成するためには、ゲート電極を形成するためのフォトリソグラフィーを行った後、再びフォトリソグラフィーを実施すべきであり、このようなフォトリソグラフィー工程は周知のように、フォトレジスト塗布、露光及びエッチングなどのいろいろな段階を経て行われるので、実際の工程数は、いくつかの段階に分けられる。
【００１３】
従って、フォトレジスト工程の追加をすることなくＬＤＤ領域を形成する方法の開発が要求されてきた。これによって高濃度イオンドーピングを行った後、ゲート電極を陽極酸化処理してその断面積が陽極酸化層によって浸食されることにより、活性層に自然的にオフセット領域を形成する方式が試みられた。
【００１４】
しかし、この方式は陽極酸化処理によるゲート電極の面積縮小効果が制限的であり、しかもこの方式を採用すると、ゲート電極の厚さが陽極酸化膜の厚さ程、薄くなる結果になって電流の流れが悪くなる。また、陽極酸化膜の成長によってソース電極とドレイン電極で断線が発生する可能性も高くなる。
【００１５】
他の方法としてフォトレジストによって保護されているゲート電極を湿式エッチングし、その側面の腐食により、オフセット領域を形成する方法も試みられた。しかし、この方式では塗布されたフォトレジスト層がイオンドーピング工程で堅くなるため、その後の工程でこれを除去しにくくなる短所を持っている。そして、アライメントの精密度を確保しないと望むオフセット領域を得ることができない。
【００１６】
【発明が解決しようとする課題】
従って、本発明は電気化学重合工程によって電着されたポリマー層により薄膜トランジスターのＬＤＤ領域を簡単に形成できる薄膜トランジスターの製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上述した目的を具現する本発明の薄膜トランジスターの製造方法は、基板上に非晶質シリコンを成膜して形成された活性層、その上に積層された絶縁層、及びその絶縁層上に形成されたゲート電極を有し、前記活性層の所定領域にイオンを注入させてＬＤＤ領域を形成する薄膜トランジスターの製造方法において、前記ゲート電極に一方の極性の電気を印加し、前記ゲート電極と同じ前記基板の絶縁層上に形成された対向電極に他方の極性の電気を印加して前記ゲート電極と対向電極の間に発生する電界により、ゲート電極の外表面に所定幅を有するポリマー層を形成することを特徴とする。
【００１８】
この時、前記ポリマー層は、溶媒に溶けたモノマーを含有する電解液に対向電極を入れて電気を印加し、ポリマーを形成する電気化学重合法で形成する。また、前記対向電極としては蓄積キャパシター用の電極である共通電極を利用する。
【００１９】
前記対向電極としては、Ｃｒ、Ｎｉ、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｃｕ、Ｆｅ、Ａｌ、Ｐｔ、Ｖ及びＣの中から選ばれた１種、または２種以上の合金でできたものを使い、または前記対向電極は、ゲート電極の材料を利用して製造することもできる。
【００２０】
前記溶媒としては、ＣＨ２Ｃｌ２、テトラヒドロフラン（ＴＨＦ）、ＣＨ３ＣＮ、Ｎ、Ｎ−ジメチルホルムアルデヒド（ＤＭＦ）、ジメチルスルホキシド（ＤＭＳＯ）、アセトン及び水の中から選ばれた１種の溶媒を利用できる。
【００２１】
前記モノマーとしては、ビニル系モノマーとアリル系モノマーを使い、前記ビニル系モノマーの場合はメタクリル酸メチル、アクリルアミド、アクリル酸、アクリロニトリル、またはスチレンの中から選ばれた一つを使う。そして、アリル系モノマーはアリルベンゼンを使う。また、前記モノマーとしては開環重合が可能なカプロラクタム、またはスチレンスルフィドを使うことができる。
【００２２】
一方、本発明による薄膜トランジスターの製造方法は、基板上に酸化膜を蒸着したバッファ層を形成し、前記バッファ層の上の所定領域に非晶質シリコンを成膜してパターンニングされた活性層を形成し、前記活性層を含んだ前記バッファ層の上面に第１絶縁層、及び金属層を連続して蒸着した後、前記金属層をパターンニングして前記活性層の上部にフォトリソグラフィー法によりパターンニングしたゲート電極を形成する第１段階と、前記ゲート電極に一方の極性を接続した後、電気化学重合法を利用してゲート電極にポリマー層を形成する第２段階と、前記活性層に接続層を定義するために、前記ポリマー層をマスクにして高濃度のイオンを注入する第３段階と、前記ポリマー層を除去する第４段階と、前記ゲート電極を含む第１絶縁層の上に第２絶縁層を塗布し、前記接続層にコンタクトホールを形成して金属層を蒸着した後、パターンニングしてソース電極とドレイン電極を形成する第５段階を含んでなる。
【００２３】
本発明は、前記第１段階または第４段階の後に前記活性層の所定領域にＬＤＤ領域を形成するために、前記ゲート電極をマスクにして前記活性層の両側に低濃度のイオンを注入する段階をさらに含むこともできる。
【００２４】
上述した本発明は、薄膜トランジスターに要求されるＬＤＤ領域を電気化学重合法によって簡単にかつ容易に形成できる。また、ＬＤＤ領域の幅も精密に制御できる効果がある。
【００２５】
【発明の実施の形態】
以下、添付された断面図に基づいて本発明の薄膜トランジスターの製造方法に関する望ましい実施の形態を詳細に説明する。
【００２６】
第１実施の形態
図１（ａ）乃至（ｆ）は本発明の第１実施の形態による薄膜トランジスターの製造方法を示した工程断面図である。
【００２７】
第１実施の形態による薄膜トランジスターの製造方法では、図１（ａ）に示したように、基板２０の上面にバッファ層２２を形成し、その上に活性層２４を積層形成した後、前記活性層２４を含む上面に第１絶縁層２６を積層形成し、次いで前記第１絶縁層２６の上側へフォトリソグラフィー法によって、ゲート電極２８をパターンニングして図１（ｂ）と同じ構造にする。
【００２８】
この後、図１（ｃ）に示したように、イオン注入法で低濃度イオンドーピングを行う。前記低濃度イオンドーピングの結果、活性層２４の中でゲート電極２８に遮蔽されている部分を除いた両端部は低濃度イオンドーピングされてＬＤＤ領域３０になる。
【００２９】
前記バッファ層２２は、必要な場合にだけ積層する選択的な要素である。前記活性層２４は非晶質シリコンを成膜させ、所定パターンでエッチングした後、エキサイマレーザーなどを照射して多結晶シリコンに成長させて作られる。
【００３０】
また、第１絶縁層２６は、通常的にＳｉＯ２などの絶縁材をテトラエチルオルソシリケート法、化学気相蒸着法、スパッタリング法などで１００ｎｍ程度の厚さを有するように積層形成する。
【００３１】
前記ゲート電極２８は、Ｔａ、Ａｌ、Ｎｂのような金属材、またはｎ型やｐ型不純物が注入されたシリコン、またはＩＴＯなどの導電材で形成される。前記ゲート電極２８の厚さは２００ｎｍに形成するのが望ましい。
【００３２】
次に、前記ゲート電極２８を形成するために使われたフォトレジスト層を除去し、ゲート電極２８の外表面にポリマー層３２を所定厚さに成膜した後、高濃度イオンドーピングを行う。
【００３３】
ここで、前記ポリマー層３２の形成過程が本発明の特徴であり、前記ポリマー層３２は電気化学重合反応によって形成される。具体的には溶媒に溶けたモノマーを含有する電解液にゲート電極２８が形成された基板を沈漬させておき、その電解液に金属電極を入れて電気を印加してゲート電極２８の表面にポリマー層３２を積層する。このようなポリマー層３２の積層形成手段は図３に示されている。
【００３４】
図３は、本発明に適用された電着工程用の装備を概略的に示した図面である。図３を参考にすると、本発明に利用される電着工程用の装備は、露出されたゲート電極２８にポリマーを形成するために、モノマーを含む電解液４２と、前記電解液４２を入れたバス（ｂａｔｈ）４４と、前記ゲート電極２８に一端を接続させ、他端には蓄積キャパシター用の電極４６を接続させて一定の電気を印可する電源供給部４８で構成されている。
【００３５】
前記のように構成された電着工程用の装備を利用したポリマー形成過程について具体的に説明する。ここに使用される電極材料、電解液、モノマー、溶媒、電位、または濃度などは制御に影響を与える要素として作用するので、積層されるポリマー層の厚さは電流量と工程時間を変化させて制御できる。
【００３６】
前記ゲート電極２８と対向する電極の材料としては、Ｃｒ、Ｎｉ、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｃｕ、Ｆｅ、Ａｌ、Ｐｔ、Ｖ、Ｃなどから選ばれた１種または、２種以上の成分の合金を使う。前記対向電極として、薄膜トランジスターの蓄積キャパシター用の電極４６を利用することもできる。
【００３７】
この時、蓄積キャパシター用の電極４６としては基板上に形成された共通電極を利用する。この場合に共通電極は、前記ゲート電極の材料を利用して製造するのが望ましい。
【００３８】
なお、前記対向電極は蓄積キャパシター用の電極４６のように基板上に形成しないでバス４４の内外部に形成できる。ただし、前記対向電極の位置は、前記ゲート電極の側面にポリマーを容易に形成するために、前記ゲート電極の側面へ電界を形成できるように、ゲート電極と水平に位置させればよい。
【００３９】
本実施の形態による図面では、基板上に形成された蓄積キャパシター用の電極４６である共通電極を利用したポリマー層の形成過程を示している。
【００４０】
図３に示したように電源供給部４８の一端は、ゲート電極２８に接続し、他端は、共通電極に接続している。この時、前記ゲート電極２８には陽極を、共通電極には陰極を接続してポリマー電着工程を進行する。
【００４１】
前記溶媒としては、ＣＨ２Ｃｌ２、ＴＨＦ、ＣＨ３ＣＮ、ＤＭＦ、ＤＭＳＯ、アセトン、水などから選んだ１種が使える。そして、前記電解液としてはＢｕ４ＮＰＦ６、Ｂｕ４ＮＣｌＯ４、ＨＣｌ、Ｈ２ＳＯ４、ＨＮＯ３、ＨＣｌＯ４などから選ばれた１種を使う。
【００４２】
一方、重合反応に使われるモノマーとしては、ビニル系モノマーとアリル系モノマーを使用できる。ビニル系モノマーの場合は、メタクリル酸メチル、アクリルアミド、アクリル酸、アクリロニトリル、またはスチレンなどを使い、アリル系モノマーとしてはアリルベンゼンなどを使う。
【００４３】
また、本発明では開環重合を通じても前記ポリマー層を形成できる。開環重合ではカプロラクタム、スチレンスルフィドなどを使った。
【００４４】
第１実施の形態による薄膜トランジスターの製造方法では、前記条件で電着工程を進行して図１（ｄ）に示したように、ゲート電極２８の周囲にポリマー層３２を形成させる。
【００４５】
この後、前記のように外表面にポリマー層３２がコーティングされたゲート電極２８をマスクとして高濃度イオンドーピングを行えば、図１（ｅ）に示したように、前記ポリマー層３２に遮蔽された部分を除いた活性層２４の両端部は、高密度ドーピングされてソース電極、またはドレイン電極を導出するための接続層３４ａ、３４ｂになる。
【００４６】
次に、前記ポリマー層３２を除去した後、図１（ｆ）に示したようにゲート電極２８を含んだ上面全面に第２絶縁層３６を積層形成し、その上面をパターンニングして所定個所に前記接続層３４ａ、３４ｂにつながるコンタクトホールを形成する。そのコンタクトホールに金属を蒸着してそれぞれソース電極３８とドレイン電極４０を形成することによって、薄膜トランジスターが得られる。
【００４７】
第２実施の形態
一方、図２（ａ）乃至（ｄ）は、本発明の第２実施の形態による薄膜トランジスターの製造方法を示した工程順序図である。本図面において、第１実施の形態と同じ構成要素については同じ符号を使う。
【００４８】
第２実施の形態による薄膜トランジスターの製造方法では、前記図２（ａ）に示したように第１実施の形態の過程と同じく、電着工程用の装備を利用してポリマー層３２を形成した後、図２（ｂ）に示したように前記ポリマー層３２をマスクにして高濃度イオンドーピングを行う。
【００４９】
その後、図２（ｃ）に示したようにポリマー層３２を除去した後、ここに図２（ｄ）に示したように、低濃度イオンドーピングを行ってＬＤＤ領域３０を形成する。
【００５０】
この時、第１実施の形態、及び第２実施の形態では、漏洩電流を効果的に遮断できるＬＤＤ領域を形成した薄膜トランジスターの構造の発明を説明したが、第１実施の形態の図１（ｃ）及び第２実施の形態の図２（ｄ）に示された低濃度イオンドーピングの過程は省略し、イオンドーピングされてないオフセット領域として形成できる。
【００５１】
図４は、従来の一般構造及び本発明のオフセット構造のトランジスターの特性曲線を比較したグラフである。図４に示したように、一般構造（ｎｏｒｍａｌ ｓｔｒｕｃｔｕｒｅ）の薄膜トランジスターと本発明のオフセット構造（ｏｆｆｓｅｔ ｓｔｒｕｃｔｕｒｅ）を有する薄膜トランジスターの特性曲線が異なって現れることが分かる。特に、ゲート電気（Ｖｇ）が０Ｖ以下のオフ電流領域でのオフ電流レベル（Ｉｄ）が低くなっていることが分かる。
【００５２】
具体的に、ドレイン電気（Ｖｄ）が０.１Ｖ、及び５.１Ｖのときのオフ電流レベル（Ｉｄ）を比較すると、一般構造の薄膜トランジスターより本発明のオフセット構造を有する薄膜トランジスターの方が、オフ電流レベルが低いことが分かる。例えば、５.１Ｖでは約１００倍程度低くなっていることが分かる。
【００５３】
結局、オン電流領域及び最小電流の領域では一般構造の薄膜トランジスターと本発明のオフセット構造を有する薄膜トランジスターは、ある程度の偏差は有しているが、ほぼ同じく現れている。しかしオフ電流領域では本発明が解決しようとしたように、オフ電流レベルがグラフに見られるように、共通的に１００倍程度低くなっているのが分かる。
【００５４】
【発明の効果】
以上発明したように、本発明は薄膜トランジスターのオフセット及びＬＤＤ領域を形成することにおいて従来のフォトリソグラフィー法の代わりに、制御及び工程遂行が簡単で、容易な電気化学重合法を利用するので、生産性を大幅に向上できる。また製品の信頼性確保、及びＬＤＤ領域の幅も精密に制御できる効果を有している。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の第１実施の形態による薄膜トランジスターの製造方法を示した工程順序図である。
【図２】（ａ）〜（ｄ）は本発明の第２実施の形態による薄膜トランジスターの製造方法を示した工程順序図である。
【図３】本発明に適用された電着工程用の装備を概略的に示した図面である。
【図４】一般構造及び本発明のオフセット構造のトランジスターの特性曲線を比較したグラフである。
【図５】従来の薄膜トランジスター構造を示す断層図である。
【符号の説明】
２０ 基板
２２ バッファ層
２４ 活性層
２６ 第１絶縁層
２８ ゲート電極
３０ ＬＤＤ領域
３２ ポリマー層
３４ａ、３４ｂ 接続層
３６ 第２絶縁層
３８ ソース電極
４０ ドレイン電極
【発明の属する技術分野】
本発明は、薄膜トランジスターの製造方法に関するものであり、特に漏洩電流を減らすためのＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）及びオフセット構造を含む薄膜トランジスターの製造方法に関するものである。
【０００２】
【従来の技術】
薄膜トランジスターは、表示特性の優秀性のためにアクティブマトリクス液晶表示装置のような平板表示素子などで、画素のオン・オフスイッチング素子として広く活用されている。この時、ここに適用される薄膜トランジスターは高い耐電気性とオン・オフ電流比が要求される。
【０００３】
薄膜トランジスターの種類は、非晶質シリコントランジスターと多結晶シリコントランジスターが知られている。多結晶シリコンが非晶質シリコンに比べて電子移動率を始めとして、いろんな面で性能と信頼度が優れるという評価を得ているが、高温状態で成膜しなければならない問題があるため、一般的に非晶質シリコン薄膜トランジスターの方が実用化されている。
【０００４】
しかし、最近エキシマレーザ装備などを活用して低温状態で多結晶シリコン膜を形成できる技術の進歩により、多結晶シリコン薄膜トランジスターに関する関心が高まっているのが実情である。
【０００５】
多結晶シリコン薄膜トランジスターの製造には、基本的に非晶質シリコンを成膜し、ここにエキシマレーザを照射して非晶質シリコンを多結晶シリコンに成長させる方式が採用されている。
【０００６】
こうして、得られる多結晶シリコン薄膜トランジスターの電流特性は、単結晶シリコンと比較できるぐらいに優れている。しかし、多結晶シリコンは、多くの部分で特有のトラップ準位を持っているので、オフ状態では漏洩電流が多量発生する短所を持っており、非晶質シリコン薄膜トランジスターに比べて工程数が多くなる短所を持っている。
【０００７】
これを解決する方法として、ソース電極とドレイン電極との間にドーピングされない領域、すなわち、オフセット領域を介在させて漏洩電流を遮断しようとする試みが行われている。さらに、低濃度イオンドーピングを通じてＬＤＤ領域を追加し、オフセット領域を安定化させる方法などが試みられている。
【０００８】
上述した方法を図５に基づいて説明する。
【０００９】
上述の方法では、図５のように、基板２の上部に薄膜装備を利用して酸化膜を蒸着させ、バッファ層４を形成する。このバッファ層４の上部に活性層６を形成した後、その上にゲート絶縁膜８を積層形成し、フォトリソグラフィー法でゲート電極１０を形成する。
【００１０】
そして、上記のようにゲート電極１０を形成した後、ゲート電極１０の形成に使用したフォトレジスト層を除去し、新しいフォトレジスト層を前記ゲート電極１０より少し広い幅で塗布されるようにパターンニングし、露光、現象することによって前記活性層６の両端部にソース、またはドレイン接続層１２を定義しておく。
【００１１】
次いで、イオンドーピング法として前記接続層１２を高濃度ドーピングしてフォトレジスト層を除去すると、ゲート電極１０と接続層１２との間にオフセット領域が残される。このオフセット領域は、前記ゲート電極１０をマスクにして広くドーピングさせると、ＬＤＤ領域１４になる。最後にゲート電極１０の上面に層間絶縁膜１６を積層し、前記接続層１２からソース電極１８、及びドレイン電極１９を導出して完成する。
【００１２】
このように、従来の薄膜トランジスターでＬＤＤ、またはオフセット領域を形成するためには、ゲート電極を形成するためのフォトリソグラフィーを行った後、再びフォトリソグラフィーを実施すべきであり、このようなフォトリソグラフィー工程は周知のように、フォトレジスト塗布、露光及びエッチングなどのいろいろな段階を経て行われるので、実際の工程数は、いくつかの段階に分けられる。
【００１３】
従って、フォトレジスト工程の追加をすることなくＬＤＤ領域を形成する方法の開発が要求されてきた。これによって高濃度イオンドーピングを行った後、ゲート電極を陽極酸化処理してその断面積が陽極酸化層によって浸食されることにより、活性層に自然的にオフセット領域を形成する方式が試みられた。
【００１４】
しかし、この方式は陽極酸化処理によるゲート電極の面積縮小効果が制限的であり、しかもこの方式を採用すると、ゲート電極の厚さが陽極酸化膜の厚さ程、薄くなる結果になって電流の流れが悪くなる。また、陽極酸化膜の成長によってソース電極とドレイン電極で断線が発生する可能性も高くなる。
【００１５】
他の方法としてフォトレジストによって保護されているゲート電極を湿式エッチングし、その側面の腐食により、オフセット領域を形成する方法も試みられた。しかし、この方式では塗布されたフォトレジスト層がイオンドーピング工程で堅くなるため、その後の工程でこれを除去しにくくなる短所を持っている。そして、アライメントの精密度を確保しないと望むオフセット領域を得ることができない。
【００１６】
【発明が解決しようとする課題】
従って、本発明は電気化学重合工程によって電着されたポリマー層により薄膜トランジスターのＬＤＤ領域を簡単に形成できる薄膜トランジスターの製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上述した目的を具現する本発明の薄膜トランジスターの製造方法は、基板上に非晶質シリコンを成膜して形成された活性層、その上に積層された絶縁層、及びその絶縁層上に形成されたゲート電極を有し、前記活性層の所定領域にイオンを注入させてＬＤＤ領域を形成する薄膜トランジスターの製造方法において、前記ゲート電極に一方の極性の電気を印加し、前記ゲート電極と同じ前記基板の絶縁層上に形成された対向電極に他方の極性の電気を印加して前記ゲート電極と対向電極の間に発生する電界により、ゲート電極の外表面に所定幅を有するポリマー層を形成することを特徴とする。
【００１８】
この時、前記ポリマー層は、溶媒に溶けたモノマーを含有する電解液に対向電極を入れて電気を印加し、ポリマーを形成する電気化学重合法で形成する。また、前記対向電極としては蓄積キャパシター用の電極である共通電極を利用する。
【００１９】
前記対向電極としては、Ｃｒ、Ｎｉ、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｃｕ、Ｆｅ、Ａｌ、Ｐｔ、Ｖ及びＣの中から選ばれた１種、または２種以上の合金でできたものを使い、または前記対向電極は、ゲート電極の材料を利用して製造することもできる。
【００２０】
前記溶媒としては、ＣＨ２Ｃｌ２、テトラヒドロフラン（ＴＨＦ）、ＣＨ３ＣＮ、Ｎ、Ｎ−ジメチルホルムアルデヒド（ＤＭＦ）、ジメチルスルホキシド（ＤＭＳＯ）、アセトン及び水の中から選ばれた１種の溶媒を利用できる。
【００２１】
前記モノマーとしては、ビニル系モノマーとアリル系モノマーを使い、前記ビニル系モノマーの場合はメタクリル酸メチル、アクリルアミド、アクリル酸、アクリロニトリル、またはスチレンの中から選ばれた一つを使う。そして、アリル系モノマーはアリルベンゼンを使う。また、前記モノマーとしては開環重合が可能なカプロラクタム、またはスチレンスルフィドを使うことができる。
【００２２】
一方、本発明による薄膜トランジスターの製造方法は、基板上に酸化膜を蒸着したバッファ層を形成し、前記バッファ層の上の所定領域に非晶質シリコンを成膜してパターンニングされた活性層を形成し、前記活性層を含んだ前記バッファ層の上面に第１絶縁層、及び金属層を連続して蒸着した後、前記金属層をパターンニングして前記活性層の上部にフォトリソグラフィー法によりパターンニングしたゲート電極を形成する第１段階と、前記ゲート電極に一方の極性を接続した後、電気化学重合法を利用してゲート電極にポリマー層を形成する第２段階と、前記活性層に接続層を定義するために、前記ポリマー層をマスクにして高濃度のイオンを注入する第３段階と、前記ポリマー層を除去する第４段階と、前記ゲート電極を含む第１絶縁層の上に第２絶縁層を塗布し、前記接続層にコンタクトホールを形成して金属層を蒸着した後、パターンニングしてソース電極とドレイン電極を形成する第５段階を含んでなる。
【００２３】
本発明は、前記第１段階または第４段階の後に前記活性層の所定領域にＬＤＤ領域を形成するために、前記ゲート電極をマスクにして前記活性層の両側に低濃度のイオンを注入する段階をさらに含むこともできる。
【００２４】
上述した本発明は、薄膜トランジスターに要求されるＬＤＤ領域を電気化学重合法によって簡単にかつ容易に形成できる。また、ＬＤＤ領域の幅も精密に制御できる効果がある。
【００２５】
【発明の実施の形態】
以下、添付された断面図に基づいて本発明の薄膜トランジスターの製造方法に関する望ましい実施の形態を詳細に説明する。
【００２６】
第１実施の形態
図１（ａ）乃至（ｆ）は本発明の第１実施の形態による薄膜トランジスターの製造方法を示した工程断面図である。
【００２７】
第１実施の形態による薄膜トランジスターの製造方法では、図１（ａ）に示したように、基板２０の上面にバッファ層２２を形成し、その上に活性層２４を積層形成した後、前記活性層２４を含む上面に第１絶縁層２６を積層形成し、次いで前記第１絶縁層２６の上側へフォトリソグラフィー法によって、ゲート電極２８をパターンニングして図１（ｂ）と同じ構造にする。
【００２８】
この後、図１（ｃ）に示したように、イオン注入法で低濃度イオンドーピングを行う。前記低濃度イオンドーピングの結果、活性層２４の中でゲート電極２８に遮蔽されている部分を除いた両端部は低濃度イオンドーピングされてＬＤＤ領域３０になる。
【００２９】
前記バッファ層２２は、必要な場合にだけ積層する選択的な要素である。前記活性層２４は非晶質シリコンを成膜させ、所定パターンでエッチングした後、エキサイマレーザーなどを照射して多結晶シリコンに成長させて作られる。
【００３０】
また、第１絶縁層２６は、通常的にＳｉＯ２などの絶縁材をテトラエチルオルソシリケート法、化学気相蒸着法、スパッタリング法などで１００ｎｍ程度の厚さを有するように積層形成する。
【００３１】
前記ゲート電極２８は、Ｔａ、Ａｌ、Ｎｂのような金属材、またはｎ型やｐ型不純物が注入されたシリコン、またはＩＴＯなどの導電材で形成される。前記ゲート電極２８の厚さは２００ｎｍに形成するのが望ましい。
【００３２】
次に、前記ゲート電極２８を形成するために使われたフォトレジスト層を除去し、ゲート電極２８の外表面にポリマー層３２を所定厚さに成膜した後、高濃度イオンドーピングを行う。
【００３３】
ここで、前記ポリマー層３２の形成過程が本発明の特徴であり、前記ポリマー層３２は電気化学重合反応によって形成される。具体的には溶媒に溶けたモノマーを含有する電解液にゲート電極２８が形成された基板を沈漬させておき、その電解液に金属電極を入れて電気を印加してゲート電極２８の表面にポリマー層３２を積層する。このようなポリマー層３２の積層形成手段は図３に示されている。
【００３４】
図３は、本発明に適用された電着工程用の装備を概略的に示した図面である。図３を参考にすると、本発明に利用される電着工程用の装備は、露出されたゲート電極２８にポリマーを形成するために、モノマーを含む電解液４２と、前記電解液４２を入れたバス（ｂａｔｈ）４４と、前記ゲート電極２８に一端を接続させ、他端には蓄積キャパシター用の電極４６を接続させて一定の電気を印可する電源供給部４８で構成されている。
【００３５】
前記のように構成された電着工程用の装備を利用したポリマー形成過程について具体的に説明する。ここに使用される電極材料、電解液、モノマー、溶媒、電位、または濃度などは制御に影響を与える要素として作用するので、積層されるポリマー層の厚さは電流量と工程時間を変化させて制御できる。
【００３６】
前記ゲート電極２８と対向する電極の材料としては、Ｃｒ、Ｎｉ、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｃｕ、Ｆｅ、Ａｌ、Ｐｔ、Ｖ、Ｃなどから選ばれた１種または、２種以上の成分の合金を使う。前記対向電極として、薄膜トランジスターの蓄積キャパシター用の電極４６を利用することもできる。
【００３７】
この時、蓄積キャパシター用の電極４６としては基板上に形成された共通電極を利用する。この場合に共通電極は、前記ゲート電極の材料を利用して製造するのが望ましい。
【００３８】
なお、前記対向電極は蓄積キャパシター用の電極４６のように基板上に形成しないでバス４４の内外部に形成できる。ただし、前記対向電極の位置は、前記ゲート電極の側面にポリマーを容易に形成するために、前記ゲート電極の側面へ電界を形成できるように、ゲート電極と水平に位置させればよい。
【００３９】
本実施の形態による図面では、基板上に形成された蓄積キャパシター用の電極４６である共通電極を利用したポリマー層の形成過程を示している。
【００４０】
図３に示したように電源供給部４８の一端は、ゲート電極２８に接続し、他端は、共通電極に接続している。この時、前記ゲート電極２８には陽極を、共通電極には陰極を接続してポリマー電着工程を進行する。
【００４１】
前記溶媒としては、ＣＨ２Ｃｌ２、ＴＨＦ、ＣＨ３ＣＮ、ＤＭＦ、ＤＭＳＯ、アセトン、水などから選んだ１種が使える。そして、前記電解液としてはＢｕ４ＮＰＦ６、Ｂｕ４ＮＣｌＯ４、ＨＣｌ、Ｈ２ＳＯ４、ＨＮＯ３、ＨＣｌＯ４などから選ばれた１種を使う。
【００４２】
一方、重合反応に使われるモノマーとしては、ビニル系モノマーとアリル系モノマーを使用できる。ビニル系モノマーの場合は、メタクリル酸メチル、アクリルアミド、アクリル酸、アクリロニトリル、またはスチレンなどを使い、アリル系モノマーとしてはアリルベンゼンなどを使う。
【００４３】
また、本発明では開環重合を通じても前記ポリマー層を形成できる。開環重合ではカプロラクタム、スチレンスルフィドなどを使った。
【００４４】
第１実施の形態による薄膜トランジスターの製造方法では、前記条件で電着工程を進行して図１（ｄ）に示したように、ゲート電極２８の周囲にポリマー層３２を形成させる。
【００４５】
この後、前記のように外表面にポリマー層３２がコーティングされたゲート電極２８をマスクとして高濃度イオンドーピングを行えば、図１（ｅ）に示したように、前記ポリマー層３２に遮蔽された部分を除いた活性層２４の両端部は、高密度ドーピングされてソース電極、またはドレイン電極を導出するための接続層３４ａ、３４ｂになる。
【００４６】
次に、前記ポリマー層３２を除去した後、図１（ｆ）に示したようにゲート電極２８を含んだ上面全面に第２絶縁層３６を積層形成し、その上面をパターンニングして所定個所に前記接続層３４ａ、３４ｂにつながるコンタクトホールを形成する。そのコンタクトホールに金属を蒸着してそれぞれソース電極３８とドレイン電極４０を形成することによって、薄膜トランジスターが得られる。
【００４７】
第２実施の形態
一方、図２（ａ）乃至（ｄ）は、本発明の第２実施の形態による薄膜トランジスターの製造方法を示した工程順序図である。本図面において、第１実施の形態と同じ構成要素については同じ符号を使う。
【００４８】
第２実施の形態による薄膜トランジスターの製造方法では、前記図２（ａ）に示したように第１実施の形態の過程と同じく、電着工程用の装備を利用してポリマー層３２を形成した後、図２（ｂ）に示したように前記ポリマー層３２をマスクにして高濃度イオンドーピングを行う。
【００４９】
その後、図２（ｃ）に示したようにポリマー層３２を除去した後、ここに図２（ｄ）に示したように、低濃度イオンドーピングを行ってＬＤＤ領域３０を形成する。
【００５０】
この時、第１実施の形態、及び第２実施の形態では、漏洩電流を効果的に遮断できるＬＤＤ領域を形成した薄膜トランジスターの構造の発明を説明したが、第１実施の形態の図１（ｃ）及び第２実施の形態の図２（ｄ）に示された低濃度イオンドーピングの過程は省略し、イオンドーピングされてないオフセット領域として形成できる。
【００５１】
図４は、従来の一般構造及び本発明のオフセット構造のトランジスターの特性曲線を比較したグラフである。図４に示したように、一般構造（ｎｏｒｍａｌ ｓｔｒｕｃｔｕｒｅ）の薄膜トランジスターと本発明のオフセット構造（ｏｆｆｓｅｔ ｓｔｒｕｃｔｕｒｅ）を有する薄膜トランジスターの特性曲線が異なって現れることが分かる。特に、ゲート電気（Ｖｇ）が０Ｖ以下のオフ電流領域でのオフ電流レベル（Ｉｄ）が低くなっていることが分かる。
【００５２】
具体的に、ドレイン電気（Ｖｄ）が０.１Ｖ、及び５.１Ｖのときのオフ電流レベル（Ｉｄ）を比較すると、一般構造の薄膜トランジスターより本発明のオフセット構造を有する薄膜トランジスターの方が、オフ電流レベルが低いことが分かる。例えば、５.１Ｖでは約１００倍程度低くなっていることが分かる。
【００５３】
結局、オン電流領域及び最小電流の領域では一般構造の薄膜トランジスターと本発明のオフセット構造を有する薄膜トランジスターは、ある程度の偏差は有しているが、ほぼ同じく現れている。しかしオフ電流領域では本発明が解決しようとしたように、オフ電流レベルがグラフに見られるように、共通的に１００倍程度低くなっているのが分かる。
【００５４】
【発明の効果】
以上発明したように、本発明は薄膜トランジスターのオフセット及びＬＤＤ領域を形成することにおいて従来のフォトリソグラフィー法の代わりに、制御及び工程遂行が簡単で、容易な電気化学重合法を利用するので、生産性を大幅に向上できる。また製品の信頼性確保、及びＬＤＤ領域の幅も精密に制御できる効果を有している。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の第１実施の形態による薄膜トランジスターの製造方法を示した工程順序図である。
【図２】（ａ）〜（ｄ）は本発明の第２実施の形態による薄膜トランジスターの製造方法を示した工程順序図である。
【図３】本発明に適用された電着工程用の装備を概略的に示した図面である。
【図４】一般構造及び本発明のオフセット構造のトランジスターの特性曲線を比較したグラフである。
【図５】従来の薄膜トランジスター構造を示す断層図である。
【符号の説明】
２０ 基板
２２ バッファ層
２４ 活性層
２６ 第１絶縁層
２８ ゲート電極
３０ ＬＤＤ領域
３２ ポリマー層
３４ａ、３４ｂ 接続層
３６ 第２絶縁層
３８ ソース電極
４０ ドレイン電極
Claims (13)
- 基板上に非晶質シリコンを成膜して形成された活性層、前記基板の上面及び前記活性層の上面に積層された絶縁層、及びその絶縁層上に形成されたゲート電極を有し、前記活性層の所定領域にイオンを注入させてＬＤＤ領域を形成する薄膜トランジスターの製造方法において、
前記ゲート電極をマスクとして低濃度イオンドーピングを行った後、
前記ゲート電極に一方の極性の電気を印加し、前記絶縁層上に形成された対向電極に他方の極性の電気を印加して、前記ゲート電極と前記対向電極の間に発生する電界によりゲート電極の外表面に所定幅を有するポリマー層を形成し、
前記ポリマー層及び前記ゲート電極をマスクとして高濃度イオンドーピングを行うことにより、前記活性層の、前記ポリマー層及び前記ゲート電極に遮蔽された部分を除いた部分は、高密度ドーピングされてソース電極、またはドレイン電極を接続するための接続層になり、
次に前記ポリマー層を除去する、
または、
前記ゲート電極に一方の極性の電気を印加し、前記絶縁層上に形成された対向電極に他方の極性の電気を印加して、前記ゲート電極と前記対向電極の間に発生する電界によりゲート電極の外表面に所定幅を有するポリマー層を形成し、
前記ポリマー層及び前記ゲート電極をマスクとして高濃度イオンドーピングを行うことにより、前記活性層の、前記ポリマー層及び前記ゲート電極に遮蔽された部分を除いた部分は、高密度ドーピングされてソース電極、またはドレイン電極を接続するための接続層になり、
前記ポリマー層を除去した後、前記ゲート電極をマスクとして低濃度イオンドーピングを行う、
ことを特徴とする薄膜トランジスターの製造方法。 - 前記ポリマー層は、溶媒に溶けたモノマーを含む電解液に前記対向電極を入れ、電気を印加してポリマーを形成する電気化学重合反応で形成されることを特徴とする請求項１に記載の薄膜トランジスターの製造方法。
- 前記対向電極は、前記絶縁層上に形成された蓄積キャパシター用の電極の共通電極であることを特徴とする請求項２に記載の薄膜トランジスターの製造方法。
- 前記対向電極は、前記ゲート電極の材料と同じ材料で製造されることを特徴とする請求項２に記載の薄膜トランジスターの製造方法。
- 前記対向電極は、Ｃｒ、Ｎｉ、Ａｇ、Ａｕ、Ｚｎ、Ｓｎ、Ｃｕ、Ｆｅ、Ａｌ、Ｐｔ、Ｖ、Ｃの中から選ばれた１種または、２種以上の合金でできていることを特徴とする請求項２に記載の薄膜トランジスターの製造方法。
- 前記溶媒は、ＣＨ２Ｃｌ２、ＴＨＦ、ＣＨ３ＣＮ、ＤＭＦ、ＤＭＳＯ、アセトン、水の中から選ばれた１種の溶媒であることを特徴とする請求項２に記載の薄膜トランジスターの製造方法。
- 前記モノマーは、開環重合が可能なカプロラクタム、またはスチレンスルフィドであることを特徴とする請求項２に記載の薄膜トランジスターの製造方法。
- 前記モノマーは、ビニル系モノマー、またはアリル系モノマーであることを特徴とする請求項２に記載の薄膜トランジスターの製造方法。
- 前記ビニル系モノマーは、メタクリル酸メチル、アクリルアミド、アクリル酸、アクリロニトリル、またはスチレンであることを特徴とする請求項８に記載の薄膜トランジスターの製造方法。
- 前記アリル系モノマーは、アリルベンゼンであることを特徴とする請求項８に記載の薄膜トランジスターの製造方法。
- 基板上に酸化膜からなるバッファ層を蒸着により形成し、前記バッファ層の上に非晶質シリコンを成膜し、前記非晶質シリコンをパターンニングして、活性層を形成し、前記活性層の上面及び前記バッファ層の上面に第１絶縁層、及び第１金属層を連続して蒸着した後、前記第１金属層をパターンニングして前記活性層の上部にフォトリソグラフィー法によりパターンニングしたゲート電極を形成する第１段階と、
前記ゲート電極に一方の極性の電気を印加し、前記第１絶縁層上に形成された対向電極に他方の極性の電気を印加して前記ゲート電極と前記対向電極の間に発生する電界により、電気化学重合法を利用して前記ゲート電極にポリマー層を形成する第２段階と、
前記ポリマー層及び前記ゲート電極をマスクとして高濃度イオンドーピングを行うことにより、前記活性層の、前記ポリマー層及び前記ゲート電極に遮蔽された部分を除いた部分に接続層を形成する第３段階と、
前記ポリマー層を除去する第４段階と、
前記ゲート電極の上面及び前記第１絶縁層の上面に第２絶縁層を塗布し、前記第１絶縁層及び前記第２絶縁層の、前記接続層につながる箇所にコンタクトホールを形成して第２金属層を蒸着した後、パターンニングしてソース電極とドレイン電極を形成する第５段階を含んでなる
ことを特徴とする薄膜トランジスターの製造方法。 - 前記第１段階の後であって、前記第２段階の前に前記活性層の所定領域にＬＤＤ領域を形成するために、前記ゲート電極をマスクにして前記活性層に低濃度のイオンを注入する段階をさらに含むことを特徴とする請求項１１に記載の薄膜トランジスターの製造方法。
- 前記第４段階の後であって、前記第５段階の前に前記活性層の所定領域にＬＤＤ領域を形成するために、前記ゲート電極をマスクにして前記活性層に低濃度のイオンを注入する段階をさらに含むことを特徴とする請求項１１に記載の薄膜トランジスターの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990046535A KR20010038535A (ko) | 1999-10-26 | 1999-10-26 | 박막 트랜지스터의 제조 방법 |
| KR1999-46535 | 1999-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189463A JP2001189463A (ja) | 2001-07-10 |
| JP4072311B2 true JP4072311B2 (ja) | 2008-04-09 |
Family
ID=19616908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000323986A Expired - Fee Related JP4072311B2 (ja) | 1999-10-26 | 2000-10-24 | 薄膜トランジスターの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6576502B1 (ja) |
| JP (1) | JP4072311B2 (ja) |
| KR (1) | KR20010038535A (ja) |
| CN (1) | CN1146028C (ja) |
| TW (1) | TW492083B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100358157C (zh) * | 2003-10-28 | 2007-12-26 | 统宝光电股份有限公司 | 薄膜晶体管及其制作方法 |
| CN101431024B (zh) * | 2007-11-08 | 2010-04-07 | 中芯国际集成电路制造(上海)有限公司 | 一种分开优化源/漏极的方法 |
| CN101593681B (zh) * | 2008-05-26 | 2011-07-06 | 中芯国际集成电路制造(北京)有限公司 | 减小nmos器件栅极诱导漏极漏电流的方法 |
| TW201003850A (en) * | 2008-07-10 | 2010-01-16 | Au Optronics Corp | Semiconductor device, display apparatus, electro-optical apparatus, and method for fabricating thereof |
| CN104701175A (zh) * | 2013-12-10 | 2015-06-10 | 昆山国显光电有限公司 | 一种薄膜晶体管的制造方法 |
| CN106298956A (zh) | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
| CN107195689B (zh) * | 2017-07-21 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、oled显示面板 |
| KR102505880B1 (ko) * | 2017-09-06 | 2023-03-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치 |
| CN109888021A (zh) * | 2019-02-27 | 2019-06-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564725B2 (ja) * | 1991-12-24 | 1996-12-18 | 株式会社半導体エネルギー研究所 | Ｍｏｓ型トランジスタの作製方法 |
| US5728592A (en) * | 1992-10-09 | 1998-03-17 | Fujitsu Ltd. | Method for fabricating a thin film transistor matrix device |
| US5604139A (en) * | 1994-02-10 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH0927620A (ja) | 1995-07-13 | 1997-01-28 | Hitachi Ltd | 半導体素子の形成方法およびその方法により形成されたｍｉｓｆｅｔ |
| US5801077A (en) | 1996-04-22 | 1998-09-01 | Chartered Semiconductor Manufacturing Ltd. | Method of making sidewall polymer on polycide gate for LDD structure |
| JPH10261798A (ja) * | 1997-03-17 | 1998-09-29 | Seiko Epson Corp | 薄膜トランジスタの製造方法及び液晶パネルの製造方法 |
| US6255025B1 (en) * | 1998-07-13 | 2001-07-03 | Fuji Xerox Co., Ltd. | Filter and process for producing same |
-
1999
- 1999-10-26 KR KR1019990046535A patent/KR20010038535A/ko not_active Application Discontinuation
-
2000
- 2000-10-23 US US09/693,992 patent/US6576502B1/en not_active Expired - Lifetime
- 2000-10-23 TW TW089122229A patent/TW492083B/zh not_active IP Right Cessation
- 2000-10-24 JP JP2000323986A patent/JP4072311B2/ja not_active Expired - Fee Related
- 2000-10-26 CN CNB001342223A patent/CN1146028C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189463A (ja) | 2001-07-10 |
| TW492083B (en) | 2002-06-21 |
| CN1294411A (zh) | 2001-05-09 |
| CN1146028C (zh) | 2004-04-14 |
| US6576502B1 (en) | 2003-06-10 |
| KR20010038535A (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7202165B2 (en) | Electronic device having a stacked wiring layer including Al and Ti | |
| KR0119467B1 (ko) | 전자회로 | |
| KR20070045210A (ko) | 디바이스 및 이의 제조 방법 | |
| JP4072311B2 (ja) | 薄膜トランジスターの製造方法 | |
| US8895425B2 (en) | Method of forming channel layer of electric device and method of manufacturing electric device using the same | |
| JPH06232160A (ja) | 薄膜トランジスタの製造方法 | |
| CN112002753B (zh) | 栅极单元及其制备方法、阵列基板的制备方法、显示机构 | |
| US20220028905A1 (en) | Method for manufacturing data line, method for manufacturing array substrate and display device | |
| US20160104804A1 (en) | Self-aligned thin film transistor and fabrication method thereof | |
| JPH11509989A (ja) | 薄膜電子デバイス及びこのデバイスの製造方法 | |
| KR100544114B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR19980063316A (ko) | 액정표시장치와 이에 사용되는 박막트랜지스터의 제조방법 | |
| KR100349915B1 (ko) | 박막트랜지스터 제조방법 | |
| US8314020B2 (en) | Method for patterning a metal layer and method for manufacturing semiconductor devices by using the same | |
| US20220028902A1 (en) | Method for manufacturing source-drain electrode, method for manufacturing array substrate, and display mechanism | |
| CN1558447B (zh) | 薄膜晶体管的制造方法 | |
| CN112114460B (zh) | 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构 | |
| CN113921708B (zh) | 一种基于二维材料面内各向异性的表面型忆阻集成器件 | |
| CN113707559B (zh) | 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板 | |
| KR100637116B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20040013209A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| JP2738439B2 (ja) | 液晶表示装置の製造方法 | |
| JPS5975668A (ja) | 薄膜トランジスタの製造方法 | |
| JP3537198B2 (ja) | 半導体装置の作製方法 | |
| JPH04302474A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070202 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070612 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4072311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |