KR20010038535A - 박막 트랜지스터의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20010038535A
KR20010038535A KR1019990046535A KR19990046535A KR20010038535A KR 20010038535 A KR20010038535 A KR 20010038535A KR 1019990046535 A KR1019990046535 A KR 1019990046535A KR 19990046535 A KR19990046535 A KR 19990046535A KR 20010038535 A KR20010038535 A KR 20010038535A
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
insulating layer
electrode
drain
Prior art date
Application number
KR1019990046535A
Other languages
English (en)
Inventor
김혜동
Original Assignee
김순택
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김순택, 삼성에스디아이 주식회사 filed Critical 김순택
Priority to KR1019990046535A priority Critical patent/KR20010038535A/ko
Priority to TW089122229A priority patent/TW492083B/zh
Priority to US09/693,992 priority patent/US6576502B1/en
Priority to JP2000323986A priority patent/JP4072311B2/ja
Priority to CNB001342223A priority patent/CN1146028C/zh
Publication of KR20010038535A publication Critical patent/KR20010038535A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)
  • Polyamides (AREA)
  • Polymerisation Methods In General (AREA)

Abstract

목적 : 본 발명은 박막 트랜지스터에 요구되는 LDD 또는 오프셋 영역을 간편하게 화학적 공정으로 형성할 수 있는 박막 트랜지스터의 제조 방법을 제공함에 있다.
구성 : 본 발명은 기판 상에 버퍼층을 적층 형성하고 그 위로 활성층과 절연층을 순차 적층한 다음 상기 절연층 상에 게이트전극층을 적층하고 그 위로 포토 레지스트층을 도포한 다음 노광 에칭하여 게이트전극을 설치하는 공정과, 이 게이트전극을 마스크로 하고 저농도 이온 도핑하여 상기 활성층의 양측부가 LDD 영역으로 되게 하는 공정과, 전기 화학적 방법을 이용하여 상기 게이트전극의 외표면에 폴리머층을 소정 두께로 적층하는 공정과, 폴리머가 적층된 게이트전극을 마스크로 하고 상기 활성층을 고농도 이온 도핑하여 상기 LDD 영역이 소정 폭으로 남고 소스 및 드레인 콘택층으로 형성되게 하는 공정과, 상기 게이트전극의 상방 전체면에 걸쳐 절연층을 도포하는 공정과, 상기 절연층의 소정부위에 비아홀을 형성하여 내측의 소스 콘택층 및 드레인 콘택층과 연통되게 하는 공정과, 상기 비아홀에 메탈을 스패터링하여 콘택층으로부터 각각 소스전극과 드레인전극이 외부로 도출되게 하는 공정으로 행해진다.
효과 : 본 발명은 박막 트랜지스터에 요구되는 오프셋 영역 또는 LDD 영역을 전기 화학적 중합 방식에 따라 간편하고 용이하게 형성할 수 있고, 또 LDD 영역의 폭도 정밀하게 제어할 수 있는 효과가 있다.

Description

박막 트랜지스터의 제조 방법{Method of TFT for self aligned LDD}
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 특히 누설전류의 감소를 도모하기 위하여 LDD(lightly doped drain) 또는 오프셋 구조를 포함하는 박막 트랜지스터를 셀프 얼라인 방식으로 얻어낼 수 있는 박막 트랜지스터의 제조 방법에 관한 것이다.
박막 트랜지스터는 CMOS를 내장할 수 있다는 특징 때문에 액티브 매트릭스 액정 표시장치와 같은 평판 표시소자 등에서 픽셀의 온 오프 스위칭소자로 널리 활용되고 있다. 여기에 적용되는 박막 트랜지스터는 내전압성과 온 오프 전류비가 높아야 하는 조건을 충족해야 한다.
박막 트랜지스터의 종류는 비정질 실리콘 트랜지스터와 다결정 실리콘 트랜지스터가 알려져 있으며, 비정질 실리콘에 비해 다결정 실리콘이 전자 이동율 등의 성능과 신뢰도 면에서 더 좋은 평가를 내리고 있지만 고온 분위기에서 막 형성되어야 하는 문제가 있어서 일반적으로는 비정질 실리콘 박막 트랜지스터가 실용화되고 있다.
그러나 최근에 엑시머레이저 장비 등을 활용하여 막 형성을 위한 고온 분위기를 간단하고 저렴한 비용으로 조성할 수 있는 기술적 진보가 이루어짐에 따라 다결정 실리콘 박막 트랜지스터에 대한 관심이 고조되고 있는 실정이다.
다결정 실리콘 박막 트랜지스터의 제조에는 기본적으로 비정질 실리콘을 성막하고 여기에 엑시머레이저를 조사하여 비정질 실리콘의 일부를 다결정 실리콘으로 막성장시키는 방식이 채용되고 있다. 이렇게 얻어지는 다결정 실리콘 박막 트랜지스터의 전류 특성은 온 될 때에 꽤 높게 나타난다. 그렇지만 다결정 실리콘 은 많은 부분에서 특유의 트랩 준위를 가지고 있으므로 오프 상태에서 누설전류가 다량 발생하는 단점을 보인다. 이를 해결하는 방법으로 소스전극과 드레인적극 사이로 도핑되지 않은 영역, 즉 오프셋 영역을 개재시켜 누설전류를 차단하려는 시도가 행해지고 있고, 더 나아가 오프셋 영역을 저밀도 이온 도핑을 통해 LDD 영역(lightly doped drain region)을 추가하여 안정화시키는 방법 등이 시도되고 있다.
상술한 방법을 도 2에 따라 설명한다.
도 2에서 기판(2)의 상부에 박막장비를 사용하여 산화막을 침적시켜 버퍼층(4)을 형성하고, 이 버퍼층(4)의 상부에 활성층(6)을 형성한 다음 그 위에 절연막(8)을 적층 형성하고 포토 리소그라피법으로 게이트전극(10)을 형성한다.
게이트전극(10)을 형성한 다음에 잔여 포토 레지스트층을 제거하고 새로운 포토 레지스트층을 도포하되, 상기 게이트전극(10) 보다 약간 큰 폭으로 도포되도록 패터닝하고 노광, 현상함으로써 상기 활성층(6)의 양단부에 소스 또는 드레인 콘택층(12)을 정의하여 놓는다. 다음에 이온 도핑법으로 상기 콘택층(12)을 고농도 도핑하고 포토 레지스트층을 제거하면 게이트전극(10)과 콘택층(12) 사이로 오프셋 영역(14)이 남게 된다. 이 오프셋 영역(14)은 상기 게이트전극(10)을 마스크로 삼아 가볍게 도핑시키면 LDD 영역으로 된다. 마지막으로 게이트전극(10)의 상면에 층간 절연막(14)을 적층하고 상기 콘택층(12)에서 소스전극 또는 드레인전극(16)을 도출하여 완성한다.
이와 같이 종래의 박막 트랜지스터에서 LDD 또는 오프셋 영역을 마련하려면 게이트전극 형성을 위한 포토 리소그라피를 행한 후에 재차 포토 리소그라피를 실시해야 하고, 이러한 포토 리소그라피 공정은 주지된 바와 같이 포토 레지스트 도포, 노광, 에칭 등의 여러 단계를 거쳐 행해지는 것이므로 실제 공정수는 여러 단계로 나누어지게 된다.
따라서 포토 레지스트 공정의 추가 없이 LDD 영역을 마련할 수 있는 방법의 개발이 요구되어 왔으며, 이에 따라 고밀도 이온 도핑을 행한 후에 게이트전극을 애노다이징하여 그 단면적이 양극산화층에 의해 침식되게 함으로써 활성층에 자연적인 오프셋 영역이 형성되게 하는 방식도 시도된 바 있으나 애노다이징에 의한 게이트전극의 면적 축소 효과는 제한적이고, 게다가 이 방식을 채용하면 게이트전극의 두께가 양극산화막의 두께 만큼 좁아지는 결과로 되어 전류의 흐름이 좋지 않게 된다. 또 양극산화막의 성장으로 인하여 소스전극과 드레인전극에서 단선이 발생할 가능성도 높아진다.
다른 방법으로 포토레지스트에 의해 보호되고 있는 게이트전극을 습식 에칭하여 그 측면의 식각을 통해 오프셋 영역이 형성되게 하는 방법도 시도된 바 있지만, 이 방식에서는 도포된 포토 레지스트층이 이온 도핑 공정에서 경화되기 때문에 이후 공정에서 이를 제거하기가 어렵게 되는 단점을 가지고 있고, 또한 얼라인먼트의 정밀도를 확보하지 못하면 소망하는 오프셋 영역을 얻을 수 없다.
상술한 바와 같은 조건을 충족시키는 방법으로서 게이트전극을 포토 리소그라피에 필요한 마스크로 활용하는 방법이 공지되어 있다.
대한민국 특허등록 제143732호는 비정질 실리콘막을 패터닝하고 엑시머레이저를 조사하여 다결정화 시킨 다음에 절연층을 적층하고 그 위로 게이트전극을 형성하되, 오프셋 영역의 폭을 고려한 크기로 형성하고, 불순물 주입을 통해 소스 및 드레인전극을 형성한 후, 주입된 불순물을 엑시머레이저로 활성화 및 확산시키고, 이어서 기판의 상면에 포토 레지스트를 도포하고 반대측에서 게이트전극을 마스크로 삼아 노광하고 현상함으로써 상기 포토 레지스트가 게이트전극의 폭보다 좁아지게 한 다음, 이번에는 상기 포토 레지스트를 마스크로 삼고 게이트전극을 더 에칭함으로써 소망하는 오프셋 영역이 형성되게 하는 방법을 개시하고 있다.
그렇지만 이 방법은 포토 레지스트의 폭이 게이트전극보다 작아질 때 까지 노광하려면 그 노광시간이 길어지게 되어 공정 관리의 이점이 거의 없고, 포토 레지스트의 노광부위가 경사를 이루면서 좁혀지기 때문에 오프셋 영역의 공정 제어에 극히 불리하다.
게이트전극을 마스크로 하여 오프셋 영역을 형성하는 방법의 다른 예는 대한민국 특허등록 제196505호에 개시되어 있다.
개시된 방법은 게이트전극을 애노다이징하여 표면에 게이트산화막이 형성되게 한 다음, 그 위로 포토 레지스트를 도포하고 이를 상기 게이트전극의 폭에 맞춰 패터닝하고 현상하여 잔존되는 포토 레지스트를 가열시킴으로써 상기 포토 레지스트의 상측연이 리플로우되게 하여 버섯모양의 형상으로 변형되게 한 후에, 이 버섯모양을 마스크로 삼아 고농도 불순물을 이온 주입하여 소스와 드레인전극이 형성되게 함으로써 자연히 오프셋 영역이 형성되게 하는 서멀 리플로우(thermal reflow) 방식이다.
그러나 이러한 서멀 리플로우 방식은 게이트전극과 오프셋 영역을 확실하게 구분짓기 위하여 필히 게이트전극을 애노다이징해야 하기 때문에 포토리소그라피 공정수를 하나 줄이는 대신, 게이트전극의 애노다이징 공정이 추가되는 것이므로 공정수를 저하한다는 효과는 전혀 기대할 수 없다.
본 발명의 목적은 박막 트랜지스터에 요구되는 LDD 영역을 간편하게 전기 화학적 공정으로 형성할 수 있는 박막 트랜지스터의 제조 방법을 제공함에 있다.
상술한 목적을 구현하는 본 발명은 기판 상에 버퍼층을 적층 형성하고 그 위로 활성층과 절연층을 순차 적층한 다음 상기 절연층 상에 게이트전극층을 적층하고 그 위로 포토 레지스트층을 도포한 다음 노광 에칭하여 게이트전극을 설치하는 공정과, 이 게이트전극을 마스크로 하고 저농도 이온 도핑하여 상기 활성층의 양측부가 LDD 영역으로 되게 하는 공정과, 전기 화학적 방법을 이용하여 상기 게이트전극의 외표면에 폴리머층을 소정 두께로 적층하는 공정과, 폴리머가 적층된 게이트전극을 마스크로 하고 상기 활성층을 고농도 이온 도핑하여 상기 LDD 영역이 소정 폭으로 남고 소스 및 드레인 콘택층으로 형성되게 하는 공정과, 상기 게이트전극의 상방 전체면에 걸쳐 절연층을 도포하는 공정과, 상기 절연층의 소정부위에 비아홀을 형성하여 내측의 소스 콘택층 및 드레인 콘택층과 연통되게 하는 공정과, 상기 비아홀에 메탈을 스패터링하여 콘택층으로부터 각각 소스전극과 드레인전극이 외부로 도출되게 하는 공정으로 행해진다.
본 발명의 제조 방법에서, 폴리머층의 두께는 전류와 공정 시간을 변화시켜 제어할 수 있지만 사용되는 전극재료, 전해액, 모노머, 용매, 전위, 전류, 농도 등도 제어에 영향을 주는 요소로 작용한다.
본 발명에서 중합을 일으키는 데에 필요한 전극재료는 Cr, Ni, Ag, Au, Zn, Sn, Cu, Fe, Al, Pt, Vi, C 등이 있고, 용매로는 CH2Cl2, THF, MeCN, DMF, DMSO, 아세톤, 물 등을 이용할 수 있다. 또 전해액은 Bu4NPF6, Bu4NClO4,Hcl, H2SO4, HN03, HclO4등을 사용한다.
한편, 사용 가능한 모노머는 비닐 모노머와 아크릴 모노머, 아릴 모노머가 있으며, 아크릴 모노머의 경우는 메틸메타아크릴레이트(MMA), 아크릴 아마이드, 아크릴산 등이 있고, 비닐 모노머는 아크릴로니트릴, 스틸렌 등이 있다. 또 아릴 모노머로는 대표적으로 아릴 벤젠 등이 있다.
또한 폴리아닐린, 폴리피롤 등을 이용한 전도성 고분자의 코팅도 가능하다.
개환 중합을 이용한 전극 코팅에는 카프로락탐, 스틸렌 설파이드 등이 사용될 수 있다.
상술한 본 발명은 박막 트랜지스터에 요구되는 오프셋 영역 또는 LDD 영역을 전기 화학적 중합 방식에 따라 간편하고 용이하게 형성할 수 있고, 또 LDD 영역의 폭도 정밀하게 제어할 수 있는 효과가 있다.
도 1a 내지 도 1f는 본 발명에 따른 박막 트랜지스터의 제조 방법을 도시하는 공정순서도.
도 2는 LDD를 포함하는 종래의 박막 트랜지스터 구조를 도시하는 단층도.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판 22 : 버퍼층
24 : 활성층 26 : 절연층
28 : 게이트전극 30 : 포토 레지스트
32a, 32b : 콘택층 34 : 오프셋 영역
36 : 층간 절연층 38 : 비아홀
40 : 소스전극 42 : 드레인전극
이하, 첨부된 도면을 참조하여 본 발명의 제조 방법에 관한 바람직한 실시 예를 상세히 설명한다.
도 1a 내지 도 1e는 본 발명에 따른 박막 트랜지스터의 제조 방법을 도시하는 공정 단면도이다.
도 1a에서, 기판(20)의 상면에 버퍼층(22)을 형성하고 그 위로 활성층(24)을 적층 형성한 후에 상기 활성층(24)을 포함하는 상면으로 절연층(26)을 적층 형성하여 도 1b와 같은 구조를 만든다. 그리고 상기 절연층(26)의 상측으로 포토 리소그라피법에 따라 게이트전극(28)을 패터닝하여 도 1c의 도시와 같은 구성을 얻은 다음에 이온 주입법으로 저농도 이온 도핑을 행한다. 상기 저농도 이온 도핑의 결과로 활성층(24)에서 게이트전극(24)에 실드되어 있는 부분을 제외한 양 단부는 LDD 영역(30)으로 도핑된다.
상술한 버퍼층(22)은 필요한 경우에만 적층하는 선택적 요소이고, 활성층(24)은 비정질 실리콘을 막성장 시키고 소정 패턴으로 에칭한 다음 엑시머레이저 등을 조사하여 다결정 실리콘으로 성장시켜 만들어지는 것이다. 또, 절연층(26)은 통상적으로 SiO2등의 절연재를 테트라에틸오르소실리케이트법, 화학기상 증착법, 스퍼터링법 등으로 100nm 정도의 두께를 갖도록 적층 형성된다.
본 발명에서 게이트전극(28)은 Ta, Al, Nb와 같은 금속재, 혹은 n형이나 p형 불순물이 주입된 실리콘, 또는 ITO 등의 도전재로 형성되는 것이며, 그 두께는 200nm 미만이다.
상기와 같은 게이트전극(28)을 형성하는데 이용된 포토 레지스트층을 제거하고, 게이트전극(28)의 외표면으로 폴리머층(32)을 소정 두께 성막한 다음 고밀도 이온 도핑을 행한다. 폴리머층(32)은 중합 반응법에 따라 실시되는 것이며, 구체적으로는 용매에 녹여진 모노머를 함유하는 전해액에 게이트전극(28)이 침지되게 해 놓고, 전해액으로 넣어진 전극에 전기를 인가하여 전기 반응이 일어나게 함으로써 적층되게 한다.
상기 중합 반응을 일으키는데 사용되는 전극재료는 Cr, Ni, Ag, Au, Zn, Sn, Cu, Fe, Al, Pt, Vi, C 등에서 선택된 1종 또는 2종 이상의 성분으로 합금된 것이 사용될 수 있고, 용매로는 CH2Cl2, THF, MeCN, DMF, DMSO, 아세톤, 물 등에서 선택적으로 1종을 사용할 수 있다. 또 전해액은 Bu4NPF6, Bu4NClO4,Hcl, H2SO4, HN03, HclO4등에서 선택된 1종을 사용한다.
한편, 사용 가능한 모노머는 비닐 모노머와 아크릴 모노머, 아릴 모노머가 있으며, 아크릴 모노머의 경우는 메틸메타아크릴레이트(MMA), 아크릴 아마이드, 아크릴산 등에서, 또한 비닐 모노머는 아크릴로니트릴, 스틸렌, 아릴 모노머로는 아릴 벤젠 등이 사용 가능하다.
본 발명자는 그 외의 전도성 폴리머로서 폴리아닐린, 폴리피롤 등을 적용하여 보았으며, 그 결과는 상기의 모노머를 적용한 예와 거의 동등하게 나타났다.
또한, 전극 코팅은 개환 중합을 통해서도 가능하다. 개환 중합은 몰텐 카프로락탐, 스틸렌 설파이드 등을 적용하였다.
상기와 같이 외표면에 폴리머층(32)이 코팅된 게이트전극(28)을 마스크로 하여 고농도 이온 도핑을 행하면 도 1d로 도시한 바와 같이 상기 폴리머층(32)에 실드된 부분을 제외한 양 단부는 고밀도 도핑되어 소스전극 또는 드레인전극을 도출하기 위한 콘택층(34a)(34b)으로 된다.
다음에 상기 폴리머층(32)을 제거하면 도 1e에 도시한 바와 같은 단층 구조를 갖게 된다.
이후의 공정은 종래의 방법과 동일하게 행해진다. 즉 도 1f의 도시와 같이 게이트전극(28)을 포함한 상면 전체에 층간 절연층(36)을 적층 형성하고 그 상면을 패터닝하여 소정 개소에 상기 콘택층(34a)(34b)으로 이어지는 비아홀을 형성하고, 이 비아홀로 금속을 증착하여 각각 소스전극(38)과 드레인전극(40)이 형성되게 함으로써 소망하는 박막 트랜지스터를 얻게 된다.
이상 설명한 바와 같이 본 발명은 LDD 영역을 형성함에 있어서 종래의 포토 리소그라피법에 의존하지 않고 제어 및 공정 수행이 간편 용이한 전기 화학적 중합 반응법을 이용하는 것이므로 생산성을 대폭 향상할 수 있음과 동시에 제품 신뢰성의 확보 및 LDD 영역의 폭도 정밀하게 제어할 수 있는 효과를 가지고 있다.

Claims (10)

  1. 기판 상에 버퍼층을 적층 형성하고 그 위로 활성층과 절연층을 순차 적층한 다음 상기 절연층 상에 게이트전극층을 적층하고 그 위로 포토 레지스트층을 도포한 다음 노광 에칭하여 게이트전극을 설치하는 공정과, 이 게이트전극을 마스크로 하고 저농도 이온 도핑하여 상기 활성층의 양측부가 LDD 영역으로 되게 하는 공정과, 전기 화학적 방법을 이용하여 상기 게이트전극의 외표면에 폴리머층을 소정 두께로 적층하는 공정과, 폴리머가 적층된 게이트전극을 마스크로 하고 상기 활성층을 고농도 이온 도핑하여 상기 LDD 영역이 소정 폭으로 남고 소스 및 드레인 콘택층으로 형성되게 하는 공정과, 상기 게이트전극의 상방 전체면에 걸쳐 절연층을 도포하는 공정과, 상기 절연층의 소정부위에 비아홀을 형성하여 내측의 소스 콘택층 및 드레인 콘택층과 연통되게 하는 공정과, 상기 비아홀에 메탈을 스패터링하여 콘택층으로부터 각각 소스전극과 드레인전극이 외부로 도출되게 하는 공정으로 행해짐을 특징으로 하는 박막 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서, 상기 폴리머층은 전도성을 가지며, 이것은 모노머가 함유된 전해액으로 전기를 인가하여 행하는 전지 화학적 중합반응으로 형성되는 것임을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제 2 항에 있어서, 상기 전기 화학적 중합반응에는 Cr, Ni, Ag, Au, Zn, Sn, Cu, Fe, Al, Pt, Vi, C 중에서 선택된 1종 혹은 2종 이상의 합금으로 된 전극이 사용됨을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제 2 항에 있어서, 상기 전기화학적 중합반응에는 용매로는 CH2Cl2, THF, MeCN, DMF, DMSO, 아세톤, 물 중에서 선택된 1종의 용매가 사용됨을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제 2 항에 있어서, 상기 폴리머층은 비닐 모노머, 아크릴 모노머 또는 아릴 모노머 중의 하나로부터 중합 형성되는 것임을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 제 5 항에 있어서, 상기 비닐 모노머는 아크릴로니트릴 혹은 스틸렌에서 선택된 것임을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제 5 항에 있어서, 상기 아크릴 모노머는 메틸메타아크릴레이트, 아크릴 아마이드, 아크릴산에서 선택된 1종 임을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제 5 항에 있어서, 상기 아릴 모노머는 아릴 벤젠으로 된 것임을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제 2 항에 있어서, 상기 전도성 폴리머는 폴리 아닐린, 폴리피롤에서 선택된 1종임을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 제 2 항에 있어서, 상기 전도성 모노머는 개환 중합이 가능한 몰텐 카프로락탐, 스틸렌 설파이드에서 선택된 것임을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019990046535A 1999-10-26 1999-10-26 박막 트랜지스터의 제조 방법 KR20010038535A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019990046535A KR20010038535A (ko) 1999-10-26 1999-10-26 박막 트랜지스터의 제조 방법
TW089122229A TW492083B (en) 1999-10-26 2000-10-23 Method for forming LDD/offset structure of thin film transistor
US09/693,992 US6576502B1 (en) 1999-10-26 2000-10-23 Method for forming LDD/offset structure of thin film transistor
JP2000323986A JP4072311B2 (ja) 1999-10-26 2000-10-24 薄膜トランジスターの製造方法
CNB001342223A CN1146028C (zh) 1999-10-26 2000-10-26 薄膜晶体管的轻掺杂漏极/偏置结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990046535A KR20010038535A (ko) 1999-10-26 1999-10-26 박막 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20010038535A true KR20010038535A (ko) 2001-05-15

Family

ID=19616908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990046535A KR20010038535A (ko) 1999-10-26 1999-10-26 박막 트랜지스터의 제조 방법

Country Status (5)

Country Link
US (1) US6576502B1 (ko)
JP (1) JP4072311B2 (ko)
KR (1) KR20010038535A (ko)
CN (1) CN1146028C (ko)
TW (1) TW492083B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358157C (zh) * 2003-10-28 2007-12-26 统宝光电股份有限公司 薄膜晶体管及其制作方法
CN101431024B (zh) * 2007-11-08 2010-04-07 中芯国际集成电路制造(上海)有限公司 一种分开优化源/漏极的方法
CN101593681B (zh) * 2008-05-26 2011-07-06 中芯国际集成电路制造(北京)有限公司 减小nmos器件栅极诱导漏极漏电流的方法
TW201003850A (en) * 2008-07-10 2010-01-16 Au Optronics Corp Semiconductor device, display apparatus, electro-optical apparatus, and method for fabricating thereof
CN104701175A (zh) * 2013-12-10 2015-06-10 昆山国显光电有限公司 一种薄膜晶体管的制造方法
CN106298956A (zh) 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
CN107195689B (zh) * 2017-07-21 2021-01-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、oled显示面板
KR102505880B1 (ko) * 2017-09-06 2023-03-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US5604139A (en) * 1994-02-10 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH0927620A (ja) 1995-07-13 1997-01-28 Hitachi Ltd 半導体素子の形成方法およびその方法により形成されたｍｉｓｆｅｔ
US5801077A (en) 1996-04-22 1998-09-01 Chartered Semiconductor Manufacturing Ltd. Method of making sidewall polymer on polycide gate for LDD structure
JPH10261798A (ja) * 1997-03-17 1998-09-29 Seiko Epson Corp 薄膜トランジスタの製造方法及び液晶パネルの製造方法
US6255025B1 (en) * 1998-07-13 2001-07-03 Fuji Xerox Co., Ltd. Filter and process for producing same

Also Published As

Publication number Publication date
TW492083B (en) 2002-06-21
US6576502B1 (en) 2003-06-10
CN1146028C (zh) 2004-04-14
JP2001189463A (ja) 2001-07-10
JP4072311B2 (ja) 2008-04-09
CN1294411A (zh) 2001-05-09

Similar Documents

Publication Publication Date Title
US7202165B2 (en) Electronic device having a stacked wiring layer including Al and Ti
JP5487421B2 (ja) トランジスタの構造及びその製造方法
US6060333A (en) Method of making a liquid crystal display including a field effect transistor
US8053761B2 (en) Methods of fabricating organic thin film transistors and organic thin film transistors fabricated using the same
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
KR101504839B1 (ko) 전도성 기판 및 이의 제조방법
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
EP3252802B1 (en) Thin film transistor manufacturing method and array substrate manufacturing method
KR20010038535A (ko) 박막 트랜지스터의 제조 방법
JPH07202210A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPS63177472A (ja) 薄膜トランジスタ
KR100544114B1 (ko) 박막트랜지스터의 제조방법
CN112002753B (zh) 栅极单元及其制备方法、阵列基板的制备方法、显示机构
KR100349915B1 (ko) 박막트랜지스터 제조방법
US20220028905A1 (en) Method for manufacturing data line, method for manufacturing array substrate and display device
CN108878445B (zh) Tft基板及其制作方法
CN109545830B (zh) 一种显示基板及其制造方法、显示装置
KR100637116B1 (ko) 박막트랜지스터의 제조방법
DE10162900C1 (de) Verfahren zur Herstellung niederohmiger Elektroden in Grabenkondensatoren
KR20160129160A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100867921B1 (ko) 박막 트랜지스터의 제조방법
JPH0351823A (ja) Ｍｉｍ型非線形スイッチング素子の製造方法
US20220028902A1 (en) Method for manufacturing source-drain electrode, method for manufacturing array substrate, and display mechanism
KR100307458B1 (ko) 박막트랜지스터 제조방법
KR100366082B1 (ko) 박막트랜지스터 액정표시장치의 제조방법 및 이에이용되는 전착 공정용 장비

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020326

Effective date: 20031129