CN1294411A - 薄膜晶体管的轻掺杂漏极/偏置结构的制造方法 - Google Patents

薄膜晶体管的轻掺杂漏极/偏置结构的制造方法 Download PDF

Info

Publication number
CN1294411A
CN1294411A CN00134222A CN00134222A CN1294411A CN 1294411 A CN1294411 A CN 1294411A CN 00134222 A CN00134222 A CN 00134222A CN 00134222 A CN00134222 A CN 00134222A CN 1294411 A CN1294411 A CN 1294411A
Authority
CN
China
Prior art keywords
grid
active layer
substrate
monomer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00134222A
Other languages
English (en)
Other versions
CN1146028C (zh
Inventor
金慧东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1294411A publication Critical patent/CN1294411A/zh
Application granted granted Critical
Publication of CN1146028C publication Critical patent/CN1146028C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Polyamides (AREA)
  • Polymerisation Methods In General (AREA)
  • Addition Polymer Or Copolymer, Post-Treatments, Or Chemical Modifications (AREA)

Abstract

薄膜晶体管的制造方法。首先在衬底上形成有源层,之后,在有源层上形成第一绝缘层。之后,在第一绝缘层上形成栅极图形,并用栅极图形作掩模给有源层进行离子轻掺杂而形成轻掺杂漏极区。用电化学聚合工艺在栅极图形表面上形成聚合物层,用淀积有聚合物层的栅极图形给有源层进行离子重掺杂而形成源级和漏极接触层。之后,第一绝缘层表面上形成覆盖栅极图形的第二绝缘层。通过绝缘层形成接触孔、并在接触孔中溅射金属材料,形成源极和漏极电极。

Description

薄膜晶体管的轻掺杂漏极/偏置结构的制造方法
本发明涉及薄膜晶体管的制造方法,具体涉及薄膜晶体管(以下称作TFT)中偏置/轻掺杂漏极(LDD)结构的制造方法。
通常,由于薄膜晶体管可包含CMOS,它已广泛用作诸如有源矩阵液晶显示器之类的平板显示器中的象素On/off(通/断)转换元件。这种薄膜晶体管应设计成有电压-电阻和高On/off电流比。
薄膜晶体管可分成两类:非晶硅晶体管和多晶硅晶体管。尽管多晶硅晶体管在电子移动速度和可靠性方面优于非晶硅晶体管,但是,由于多晶硅晶体管的一个层必须在高温环境中构成。因此,非晶硅晶体管得到了更广泛的应用。
然而,近年来,随着用诸如准分子(eximer)激光设备这样的设备在低温环境中能形成多晶硅晶体管的这个层,而使多晶硅晶体管的使用和开发越来越广泛。
通常在衬底上淀积非晶硅,之后,用准分子激光辐照非晶硅使非晶硅生成多晶硅,由此构成多晶硅晶体管。当多晶硅晶体管导通时,它会出现大电流。但是,由于多晶硅在各个部分有典型的俘获能级,因此,晶体管在截止状态下会产生大的漏电流。
为克服上述缺陷,在源极电极与漏极电极之间形成无离子掺杂的偏置区来抑制漏电流。而且,为稳定偏置区,还形成轻掺杂漏极(LDD)区。
按常规方法,是用复杂的光刻工艺来形成偏置区和LDD区。但是,现在已开发出不用光刻工艺形成偏置区的技术。
即,在重掺杂的源极和漏极接触区形成之后,对栅极阳极化处理,用阳极化层侵蚀其截面区域,由此在有源层中自然地形成偏置区。
但是,用该技术对于用阳极化工艺来减小栅极是有限的。而且,由于栅极所减小的厚度只是阳极化层的厚度,因此,影响了电流流动。此外,随着阳极化层的生长,在源级和漏极电极之间会出现短路。
按另一种方法,用湿腐蚀被光刻胶层保护的栅极侧壁来形成偏置区。但是,由于在离子掺杂工艺中光刻胶层变硬,因此,偏置区形成工艺之后很难去除光刻胶层。此外,如果不能精确地对准,也就不能获得所需的偏置区。
为克服常规技术中的上述缺陷,本发明做了很多努力。
本发明的目的是要提供通过电化学聚合工艺很容易地形成TFT中的偏置和LDD区的TFT的制造方怯。
为达到上述目的,本发明提供一种在薄膜晶体管的LDD结构形成中用的聚合层的形成方法,包括以下步骤:制备其上顺序形成有有源层、覆盖有源层的绝缘层和栅极的衬底;衬底浸入含有单体的电解液中;用具有与栅极耦联的第一端和与金属电极耦联的第二端的电源产生电场,以形状包围在栅极周围有预定厚度的聚合物。
金属电极最好包含在衬底上形成的一个公共电极,并且用选自Cr、Ni、Ag、Au、Zn、Sn、Cu、Fe、Al、Pt、V和C构成的金属组件中的金属材料或其合金制成。
单体选自乙烯单体和烯丙基单体。单体最好溶于选自CH2Cl2、THF、CH3CN、DMF、DMSO、丙酮和水组成的溶剂组中的一种溶剂。
按本发明的另一方面,本发明提供一种形成薄膜晶体管的偏置/LDD结构的方法,包括以下步骤:衬底上形成有源层;衬底上淀积覆盖有源层的绝缘层;绝缘层上构成栅极图形;用电化学聚合工艺形成聚合物层,聚合物层按预定厚度包围栅极;用聚合物层给有源层进行离子重掺杂;去除聚合物层。
该方法还可以包括在聚合物层形成之前,或在除去聚合物层之后,用栅极作掩膜给有源层进行离子轻掺杂的步骤。
包含在说明书中并构成说明书的一部分的多个附图展示出了本发明的实施例,它们与说明书一起用于解释本发明的原理。
图1a至1f是按本发明的第一实施例的各个顺序工艺步骤的TFT的部分截面图;
图2a至2d是按本发明的第二实施例的各个顺序工艺步骤的TFT的部分截面图;
图3是进行本发明的电镀工艺所用的设备示意图。
以下将参见附图详细说明图示的本发明的优选实施例。所有的图中相同或相似的部分用同一数字标示。
图1a至1f示出按本发明的第一实施例的薄膜晶体管的顺序工艺步骤。
如图1a所示,TFT衬底20上首先形成缓冲层22,之后,在缓冲层22上形成有源层24。随后,如图1b所示,缓冲层22上形成覆盖有源层24的第一绝缘层26,用光刻工艺在第一绝缘层26上构成栅极28的图形。
之后,如图1c所示,用栅极图形28作掩模给有源层24进行离子轻掺杂。结果,有源层24上除了被栅极图形28遮盖的部分之外形成LDD区30。
上述结构中可省去缓冲层22。
为了形成有源层24,首先在缓冲层22上淀积非晶硅,之后,按预定图形腐蚀非晶硅。之后,用准分子激光辐照非晶硅图形,使非晶硅图形生长成多晶硅图形,由此获得有源层24。
最好用四乙基原硅酸盐法,化学汽相淀积(CVD)法,或溅射法,用SiO制成厚度约100mm的第一绝缘层26。
用诸如掺有n或p离子的Ta、Al、Nb、硅之类的金属材料或ITO形成栅极图形28。栅极的厚度最好小于200nm。
之后,除去形成栅极图形28用的光刻胶层之后,在栅极图形28上淀积聚合物层32,之后,给有源层24进行离子重掺杂。
按本发明的一个特征,用电化学聚合工艺形成聚合物层32。即,在其上形成有栅极图形28的衬底20浸入含有溶在溶剂中的单体的电解液的状态下,通过金属电极给电解液加上电能时,栅极28上就镀上了聚合物层32。
图3示出了可用于本发明的电镀设备。
电镀设备包括其中装有含有露出的栅极28上镀覆聚合物层用的单体的电解液42的电镀槽44以及具有与栅极28耦联的第一端和与金属电极46耦联的第二端的电源48。
通过改变电流大小和处理时间可调节镀覆聚合物的厚度。电极、电解液、单体和溶剂的材料也会影响镀覆聚合物的厚度。
金属电极可用选自Cr、Ni、Ag、Au、Zn、Sn、Cu、Fe、Al、Pt、V和C构成的金属组中的金属或其合金构成。或者,把薄膜晶体管的储能电容器用的一个电极用作金属电极。为此,可用衬底上形成的公共电极作为储能电容器的电极。最好用与栅极材料相同的材料形成公共电极。
金属电圾最好安装在电解槽44上。为此,金属电极最好设置在与栅极相同的平面上,以便能在栅极的一边上形成电场,由此,能容易地在栅极此边上镀覆聚合物。
本实施例中,如图3所示,是以在衬底上形成的储能电容器的公共电极为例。即,聚合物镀覆工艺是在电源48的第一端(即,阳极)耦联到栅极28和第二端(即,阴极)耦联到公共电极46的状态下进行的。
此外,溶剂选自由CH2Cl2,四氧呋喃(THF)、CH3CN、N,N-二甲基甲醛(DMF),二甲亚砜(DMSO)、丙酮和水组成的溶剂组。
电解液选自由Bu4NPF6、Bu4NClO4、HCl、H2SO4、HNO3和HClO4组成的材料组。
聚合工艺所用的单体选自乙烯基单体和丙烯基单体。乙烯基单体最好选自由甲基丙烯酸甲酯、丙烯酰胺、丙烯酸、丙烯睛和苯乙烯组成的材料组中的材料。丙烯基苯可用作丙烯基单体。
或者,通过用已内酰胺或苯乙烯硫化物的环形开口聚合工艺也能镀覆聚合物层。
用上述的电镀设备,如图1d所示,在栅极28上镀覆聚合物层32。
之后,如图1e所示,用覆盖有聚合物层32的栅极图形28作掩模进行离子重掺杂时,有源层24的相对端变成了确定源极和漏极用的接触层34a和34b。之后,除去聚合物层32。
之后,在去除聚合物层32之后,进行制造TFT的工艺。即,如图1f所示,在第一绝缘层26的表面上淀积覆盖栅极图形28的第二绝缘层36,之后,形成连接到接触层34a和34b的接触孔。接触孔中填入金属,形成源极和漏极38和40。
图2a至2d示出了按本发明第二实施例的顺序工艺步骤的TFT的部分横截面图。
如图2a所示,形成如第一实施例中的第一栅极28之后,用与第一实施例相同的方式形成覆盖栅极28的聚合物层32,之后,如图2b所示,用聚合物层32作掩模进行离子重掺杂。
之后,如图2c所示,除去聚合物层32之后,如图2d所示,进行离子轻掺杂,以形成LDD区30。没进行离子轻掺杂处将形成偏置区。
已展示并说明了本发明的具体实施例,对本技术领域的技术人员而言,在不超出本发明的情况下还会在更宽的范围内做出很多变化和改进,但是,这些变化和改进均在本发明的精神和范围内。

Claims (13)

1.形成薄膜晶体管的轻掺杂漏极结构所用的聚合物层的制造方法,包括以下步骤:
制备其上顺序形成有有源层、覆盖有源层的绝缘层和栅极的衬底;
衬底浸入含单体的电解液中;和
用具有耦联到栅极的第一端和耦联到金属电极的第二端的电源产生电场,以形成包围栅极的有预定厚度的聚合物。
2.按权利要求1的方法,其中,金属电极包括衬底上形成的公共电极。
3.按权利要求1的方法,其中,用选自由Cr、Ni、Ag、Au、Zn、Sn、Cu、Fe、Al、Pt、V和C组成的金属组中的金属或其合金制造金属电极。
4.按权利要求1的方法,其中,单体溶于选自由CH2Cl2、THF、CH3CN、DMF、DMSO、丙酮和水组成的溶剂组中的溶剂中。
5.按权利要求1的方法,其中,单体选自乙烯基单体和丙烯基单体。
6.按权利要求5的方法,其中,乙烯基单体是选自由甲基丙烯酸甲酯、丙烯酸酰胺、丙烯酸、丙烯睛和苯乙烯组成的材料组中的材料。
7.按权利要求5的方法,其中,丙烯基单体是丙烯基苯。
8.按权利要求1的方法,其中,聚合物是通过用己内酰胺或苯乙烯硫化物的环形开口聚合工艺形成的。
9.形成薄膜晶体管的偏置/请掺杂漏极结构的方法,包括以下步骤:
衬底上形成有源层;
衬底上淀积覆盖有源层的绝缘层;
绝缘层上形成栅极图形;
形成聚合物层,使聚合物层按预定厚度包围栅极;
用聚合物层作掩模对有源层进行离子重掺杂,和
除去聚合物层。
10.按权利要求9的方法,还包括在形成聚合物的步骤之前用栅极作掩模给有源层进行离子轻掺杂的步骤。
11.按权利要求9的方法,还包括在除去聚合物层的步骤之后,用栅极作掩模给有源层进行离子轻掺杂的步骤。
12.按权利要求9的方法,其中,形成聚合物层的步骤还包括把衬底浸入含单体的电解液中的步骤,以及用具有耦联到栅极的第一端和耦联到金属电极的第二端的电源产生电场而形成按预定厚度包围栅极的聚合物的步骤。
13.按权利要求12的方法,其中,金属电极包括衬底上形成的公共电极。
CNB001342223A 1999-10-26 2000-10-26 薄膜晶体管的轻掺杂漏极/偏置结构的制造方法 Expired - Fee Related CN1146028C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990046535A KR20010038535A (ko) 1999-10-26 1999-10-26 박막 트랜지스터의 제조 방법
KR46535/1999 1999-10-26

Publications (2)

Publication Number Publication Date
CN1294411A true CN1294411A (zh) 2001-05-09
CN1146028C CN1146028C (zh) 2004-04-14

Family

ID=19616908

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001342223A Expired - Fee Related CN1146028C (zh) 1999-10-26 2000-10-26 薄膜晶体管的轻掺杂漏极/偏置结构的制造方法

Country Status (5)

Country Link
US (1) US6576502B1 (zh)
JP (1) JP4072311B2 (zh)
KR (1) KR20010038535A (zh)
CN (1) CN1146028C (zh)
TW (1) TW492083B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358157C (zh) * 2003-10-28 2007-12-26 统宝光电股份有限公司 薄膜晶体管及其制作方法
CN101431024B (zh) * 2007-11-08 2010-04-07 中芯国际集成电路制造(上海)有限公司 一种分开优化源/漏极的方法
CN101593681B (zh) * 2008-05-26 2011-07-06 中芯国际集成电路制造(北京)有限公司 减小nmos器件栅极诱导漏极漏电流的方法
CN104701175A (zh) * 2013-12-10 2015-06-10 昆山国显光电有限公司 一种薄膜晶体管的制造方法
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
CN107195689A (zh) * 2017-07-21 2017-09-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、oled显示面板
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201003850A (en) * 2008-07-10 2010-01-16 Au Optronics Corp Semiconductor device, display apparatus, electro-optical apparatus, and method for fabricating thereof
KR102505880B1 (ko) * 2017-09-06 2023-03-06 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Mos型トランジスタの作製方法
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
US5604139A (en) * 1994-02-10 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JPH0927620A (ja) 1995-07-13 1997-01-28 Hitachi Ltd 半導体素子の形成方法およびその方法により形成されたmisfet
US5801077A (en) 1996-04-22 1998-09-01 Chartered Semiconductor Manufacturing Ltd. Method of making sidewall polymer on polycide gate for LDD structure
JPH10261798A (ja) * 1997-03-17 1998-09-29 Seiko Epson Corp 薄膜トランジスタの製造方法及び液晶パネルの製造方法
US6255025B1 (en) * 1998-07-13 2001-07-03 Fuji Xerox Co., Ltd. Filter and process for producing same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358157C (zh) * 2003-10-28 2007-12-26 统宝光电股份有限公司 薄膜晶体管及其制作方法
CN101431024B (zh) * 2007-11-08 2010-04-07 中芯国际集成电路制造(上海)有限公司 一种分开优化源/漏极的方法
CN101593681B (zh) * 2008-05-26 2011-07-06 中芯国际集成电路制造(北京)有限公司 减小nmos器件栅极诱导漏极漏电流的方法
CN104701175A (zh) * 2013-12-10 2015-06-10 昆山国显光电有限公司 一种薄膜晶体管的制造方法
CN106298956A (zh) * 2016-09-08 2017-01-04 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
WO2018045612A1 (zh) * 2016-09-08 2018-03-15 武汉华星光电技术有限公司 氧化物薄膜晶体管的制备方法
US10170631B2 (en) 2016-09-08 2019-01-01 Wuhan China Star Optoelectronics Technology Co., Ltd Manufacturing methods of oxide thin film transistors
CN107195689A (zh) * 2017-07-21 2017-09-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、oled显示面板
CN107195689B (zh) * 2017-07-21 2021-01-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、oled显示面板
CN109888021A (zh) * 2019-02-27 2019-06-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
KR20010038535A (ko) 2001-05-15
TW492083B (en) 2002-06-21
CN1146028C (zh) 2004-04-14
US6576502B1 (en) 2003-06-10
JP2001189463A (ja) 2001-07-10
JP4072311B2 (ja) 2008-04-09

Similar Documents

Publication Publication Date Title
KR100650417B1 (ko) 박막 트랜지스터 구조, 그 박막 트랜지스터 구조의 제조방법 및 그 박막 트랜지스터 구조를 사용한 디스플레이 장치
EP1007349B1 (en) Patterned conducting polymer surfaces and process for preparing the same and devices containing the same
CN1146028C (zh) 薄膜晶体管的轻掺杂漏极/偏置结构的制造方法
CN1248299C (zh) 一种薄膜晶体管的制造方法
KR20020079328A (ko) 액티브 매트릭스형 표시 장치
CN1923532A (zh) 印版,印版的制造方法及使用印版制造平板显示器的方法
KR20040060042A (ko) 액정표시장치 제조방법
CN1226778C (zh) 改进工艺窗口制作全自对准薄膜场效应晶体管的方法
CN1909248A (zh) 薄膜晶体管及其制造方法
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
WO2013012195A2 (ko) 기판의 제조방법 및 이를 이용한 전자소자의 제조방법
CN1991588A (zh) 使用电场制造带有精细图案的印制板的方法
KR0171648B1 (ko) 박막장치 및 그 제조방법
CN1638147A (zh) 薄膜晶体管
EP1974400B1 (en) Method of fabricating a semiconductor device
KR970008416A (ko) 선택적 구리 증착방법
CN107845647B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
KR100867471B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
CN2622731Y (zh) 薄膜晶体管液晶显示器
CN1558447A (zh) 薄膜晶体管的制造方法
CN112114460B (zh) 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构
KR100349915B1 (ko) 박막트랜지스터 제조방법
CN112921366B (zh) 一种掩膜板的制作方法、掩膜板及显示装置
CN1870216A (zh) 薄膜晶体管阵列衬底及其金属层的制作方法
CN1536416A (zh) 制作薄膜晶体管液晶显示器的方法

Legal Events

Date Code Title Description
BB1A Publication of application
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090116

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C56 Change in the name or address of the patentee

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER NAME: SAMSUNG MOBILE DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20191026

CF01 Termination of patent right due to non-payment of annual fee