CN1638147A - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN1638147A CN1638147A CNA2004101038820A CN200410103882A CN1638147A CN 1638147 A CN1638147 A CN 1638147A CN A2004101038820 A CNA2004101038820 A CN A2004101038820A CN 200410103882 A CN200410103882 A CN 200410103882A CN 1638147 A CN1638147 A CN 1638147A
- Authority
- CN
- China
- Prior art keywords
- source
- gate electrode
- film transistor
- thin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 78
- 239000012528 membrane Substances 0.000 description 21
- 239000012212 insulator Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000000034 method Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种薄膜晶体管，包括：形成于绝缘衬底上的有源层并具有沟道区和源/漏区；对应有源区的沟道区形成的栅极电极；在有源层中与源/漏区分离地形成的体接触区；分别连接至源/漏区的源/漏极电极；以及用于连接体接触区和栅极电极的导电布线。
Description
技术领域
本发明涉及一种可以在显示设备中使用的薄膜晶体管，更特别地是涉及一种具有栅极电极的栅极体接触(gate-body contact)薄膜晶体管，该栅极电极与用于有源层中形成的主体接触区域的杂质区相连接。
背景技术
在平板显示器中使用的多晶硅薄膜晶体管可以是浮体(floating body)TFT，其中岛型有源层可以浮动。随着器件的小型化，所以浮体TFT可能会有漏电流和漏电流的饱和区两者减小的问题。
在韩国专利申请No.2003-052709中讨论了试图解决该问题的具有栅极体接触结构的薄膜晶体管。在该文献中描述的器件具有如下优点：可以进行低电压驱动，并且，通过形成体接触区和施加栅极电压可以提供具有陡坡的阈值电压和高漏电流，该体接触区可以具有与有源层中的源/漏区相反的导电性。
然而，这种薄膜晶体管需要用于连接体接触区和栅极电极的额外布线。在形成有源层之前可以进行额外的布线工艺以使金属连接布线直接接触非晶硅层，但该方法可能会产生如下问题，连接布线的金属材料污染有源层。
发明内容
因此，本发明的一个方面是提供一种栅极体接触薄膜晶体管及其可以简化工艺并防止由于金属材料而引起的有源层污染的制造该栅极体接触薄膜晶体管的方法。
根据本发明的一个方面，可以提供一种薄膜晶体管，包括：形成在绝缘衬底上并具有沟道区和源/漏区的有源层；布置于有源层的沟道区中的栅极电极；在有源层上与源/漏区分开地形成的体接触区；分别连接至源/漏区的源/漏极电极；以及用于连接体接触区和栅极电极的导电布线。
导电布线可以由与栅极电极相同的材料制成，并可以以具有栅极电极的主体或分离的岛状桥型图案的形式形成，导电布线可以由与栅极电极不同的材料组成，且可以具有与栅极电极隔开的桥型图案结构。该导电布线包括具有岛型桥图案(bridge pattern)的接触布线，由与栅极电极相同的材料制成并连接至体接触区；连接布线由与接触布线不同的材料制成并用于连接接触布线和栅极电极。
导电布线可以由与源/漏极电极相同的材料或者由与源/漏极电极不同的材料制成，并具有岛型桥图案结构。该导电布线可以有桥图案结构，且包括：由与源/漏极电极相同的材料制成的第一和第二接触布线并分别连接至栅极电极和体接触区；以及由与第一和第二接触布线不同的材料制成的连接布线并用于连接第一和第二接触布线。
导电布线可以由透明导电层制成并可以有岛型桥图案结构。该导电布线包括：由透明导电材料制成并分别连接至栅极电极和体接触区的第一和第二接触布线；以及由与第一和第二接触布线不同的材料制成并用于连接第一和第二接触布线的连接布线。
源/漏区和体接触区具有彼此导电性相反的杂质区，沟道区可以是本征区。
而且，可以提供一种包括至少一个像素电极的平板显示器的薄膜晶体管，该薄膜晶体管包括：形成于绝缘衬底上且具有沟道区和源/漏区的有源层；对应有源层的沟道区形成的栅极电极；在有源层中与源/漏区分离地形成的体接触区；分别连接至源/漏区的源/漏极电极；以及用于连接体接触区和栅极电极的导电布线，其中布线可以以具有栅极电极的主体或分离的岛型桥图案的形式形成，并且布线可以由与栅极电极、源/漏极电极或像素电极中的至少一种电极相同的材料制成。
而且，可以提供一种薄膜晶体管，包括：形成于绝缘衬底上并且具有沟道区和源/漏区的有源层；形成于衬底上以便覆盖有源层的第一绝缘层；对应有源区的沟道区形成的栅极电极；形成覆盖栅极电极的第二绝缘层；在有源层中与源/漏区分离地形成的主体接触层；分别连接至源/漏区的源/漏极电极；形成于第一绝缘层上以露出部分体接触区的接触孔；和通过接触孔连接体接触区和栅极电极的导电布线。
该导电布线可以与栅极电极的基本共面(roughly coplanar)形成，并且导电布线通过接触孔电连接栅极电极和体接触区。可以从栅极电极延伸形成导电布线，并且导电布线通过接触孔电连接栅极电极和体接触区。
而且，可以提供一种薄膜晶体管，包括：形成于绝缘衬底上并具有沟道区和源/漏区的有源层；在衬底上形成以便覆盖有源层的第一绝缘层；对应有源区的沟道区形成的栅极电极；形成覆盖栅极电极的第二绝缘层；在有源层中与源/漏区分离地形成的体接触区；分别连接至源/漏区的源/漏极电极；在第一和第二绝缘层的至少第二绝缘层上形成以便露出部分栅极电极的第一接触孔；在第一和第二绝缘层的至少第一绝缘层上形成以便露出部分体接触区的第二接触孔；以及至少通过第一接触孔和第二接触孔的第二接触孔连接体接触区和栅极电极的导电布线。
当布线可以与栅极电极的基本共面形成时，栅极电极和体接触区可以仅通过形成于第一绝缘层上的第二接触孔由布线电连接；且当布线可以与源/漏极电极基本共面形成时，栅极电极和体接触区可以仅通过形成于第二绝缘层上的第一接触孔以及穿过第一和第二绝缘层形成的第二接触孔由布线电连接。
而且，可以提供一种用于至少包括一个像素电极的平板显示器的薄膜晶体管，该薄膜晶体管包括：形成于绝缘衬底上并具有沟道区和源/漏区的有源层；形成于衬底上覆盖有源层的第一绝缘层；对应有源层的沟道区形成的栅极电极；形成覆盖栅极电极的第二绝缘层；在有源层中与源/漏区分离形成的体接触区；分别连接至源/漏区的源/漏极电极；在像素电极下形成的第三绝缘层；至少在第一至第三绝缘层的第二绝缘层上形成以露出部分栅极电极的第一接触孔；至少在第一至第三绝缘层的第一绝缘层上形成以露出部分体接触区的第二接触孔；和通过第一接触孔和第二接触孔的至少第二接触孔连接体接触区和栅极电极的导电布线。
当布线是与栅极电极基本共面形成时，栅极电极和体接触区仅通过形成于第一绝缘层上的第二接触孔由布线电连接；当布线是由与源/漏极电极基本共面形成时，栅极电极和体接触区通过形成于第二绝缘层中的第一接触孔以及穿过第一和第二绝缘层形成的第二接触孔由布线电连接；当布线与像素电极基本共面形成时，栅极电极和体接触区通过穿过第二和第三绝缘层形成的第一接触孔以及穿过第一至第三绝缘层形成的第二接触孔由布线电连接。
从下面的示范性实施例的详细描述并结合附图，本发明将变得更容易理解。
附图说明
参考附图，鉴于以下几个实施例的详细描述，本发明的上述和其它的特征以及优点对于那些本领域普通技术人员来说将变得更显而易见。
图1是根据本发明第一实施例的栅极体接触薄膜晶体管的平面图。
图2A是沿着图1的线1A-1A′截取的栅极体接触薄膜晶体管的截面图。
图2B是沿着图1的线1B-1B′截取的栅极体接触薄膜晶体管的截面图。
图2C是沿着图1的线1B-1B′截取的栅极体接触薄膜晶体管的截面图。
图3是根据本发明第二实施例的栅极体接触薄膜晶体管的平面图。
图4A是沿着图3的线2A-2A′截取的栅极体接触薄膜晶体管的截面图。
图4B是沿着图3的线2B-2B′截取的栅极体接触薄膜晶体管的截面图。
图4C是沿着图3的线2B-2B′截取的栅极体接触薄膜晶体管的截面图。
图5是根据本发明第三实施例的栅极体接触薄膜晶体管的平面图。
图6A是沿着图5的线3A-3A′截取的栅极体接触薄膜晶体管的截面图。
图6B是沿着图5的线3B-3B′截取的栅极体接触薄膜晶体管的截面图。
图6C是沿着图5的线3B-3B′截取的栅极体接触薄膜晶体管的截面图。
具体实施方式
现在参考附图本发明将描述得更全面，其中示出了本发明的几个实施例。然而，本发明可以具体化为不同的形式且不应当解释为限定到这里提出的实施例。与之相反，提供这些实施例为示范例。附图是不是按比例缩放的，特别是关于层的厚度。在整个说明书中同样的数字指的是同样的元件。如在文中所使用的，词“相同的(same)”指的是大体上相似，并不是完全相同。
图1是根据本发明第一实施例的栅极体接触薄膜晶体管的平面图。
参考图1，根据本发明实施例的薄膜晶体管可包括有源层130、栅极电极150和源/漏极电极171、173。有源层130可有其之间具有沟道区135的源/漏区131、133，以及被源/漏区131、133隔开形成的体接触区137。
可以对应于有源层130的沟道区135形成栅极电极150。可以对应于源极区131形成源极电极171，并通过触点161与杂质区131电连接。可对应于漏极区132形成漏极电极173，并且通过触点163可以与用于漏极的杂质区133电连接。
与此同时，对应体接触区137的接触布线177可自栅极电极150延伸，且接触布线177可以是桥图案，该桥图案通过体接触区137中形成的触点147与体接触区137和栅极电极150连接。在具有如图1中所示的栅极电极140的主体中或在与栅极电极150隔开的岛中可以形成接触布线177。
图2A和2B是根据第一实施例的栅极体接触薄膜晶体管的截面图，其每一个说明沿着图1的线1A-1A′和1B-1B′截取的横截面结构。现在将参考图2A和2B描述一种制造根据本发明的第一实施例的薄膜晶体管的方法。
首先，可以在绝缘衬底110上形成缓冲层120。可以将非晶硅层沉积在缓冲层120上并使用任何的结晶化方法可以使其结晶化，通过构图多晶硅层可以以岛状的形式形成有源层130。
接着可以形成体接触区137。在一个实施例中，可以形成第一光刻胶层(未示出)以将在打算形成体接触区137的位置处的部分有源层130露出。在这种情况下，然后利用第一光刻胶层作掩模，通过离子注入高浓度的第一导电性的杂质到露出的有源层130中来形成体接触区137。可以形成体接触区137与在一侧上的沟道区135接触，并且可以通过沟道区135与源/漏区131、133隔开。
栅极绝缘层140可以大体形成在衬底的整个表面上，可以蚀刻与体接触区137对应的部分栅极绝缘层140以形成体接触147。接着，可以将导电材料例如金属沉积在栅极绝缘层140上，然后可以构图以形成栅极电极150。由栅极电极150延伸可以形成接触布线177。接触布线177可以有通过体接触147用于电连接体接触区137和栅极150的桥图案。
接着可以形成体接触区137。在一个实施例中，可以将第二光刻胶层(未示出)形成于对应体接触区137的栅极绝缘层140的一部分上，并利用栅极电极150和第二光刻胶层作掩模，将与体接触区137的导电性相反的第二导电性的高浓度的杂质离子注入到有源层130上以形成源/漏区131、133。
可以将层间绝缘层160沉积在衬底的整个表面上，然后蚀刻层间绝缘层160和栅极绝缘层140以形成露出源/漏区131、133的源/漏触点161、163。接着，可以将导电材料例如金属沉积在衬底的整个表面上并构图以形成源/漏极电极171、173，其每一个可以通过触点161、163连接源/漏区131、133。
如上所述，当形成栅极电极150的同时通过在主体中形成接触布线177，可以省略用于形成栅极电极150和体接触区137的附加布线。
与此同时，通过如图2C中所示的附加接触布线可以连接栅极电极150和体接触区137。图2C是沿着图1的线1B-1B′截取的另一截面图。
参考图2C，如上所述，可以蚀刻栅极绝缘层140以形成体接触147，然后可以将栅极150形成在对应于沟道区135的栅极绝缘层140上。接着，可以将导电层沉积在衬底的整个表面上并构图以形成接触布线177，其中接触布线177可直接电接触栅极电极150，并且同时穿过体接触147也与体接触区137接触。
作为另一个例子，当形成栅极电极150时，通过形成连接至触点147的接触布线177并接着通过形成由不同于栅极电极150的材料制成的连接布线，可以穿过接触布线177连接栅极电极150和体接触区137。
图3是根据本发明第二实施例的栅极体接触薄膜晶体管的平面图。
参考图3，根据本发明第二实施例的栅极体接触薄膜晶体管可以包括有源层230、栅极电极250和源/漏极电极271、273。有源层230可以包括其之间具有沟道区235的源/漏区231、233和被源/漏区231、233隔开而形成的体接触区237。
可以对应有源层230的沟道区235形成栅极电极250。可以对应源区231形成源极电极271，且通过触点261可以与杂质区231电连接。对应漏区232可以形成漏极电极273并且通过触点263可以电连接至用于漏极的杂质区233。
与此同时，可以对应体接触区237形成接触布线277。接触布线277可以有用于连接体接触区237和栅极电极250的岛型桥图案。这可以通过连接形成在栅极电极250上的触点265和形成在体接触区237上的触点267而实现。
图4A和4B是根据第二实施例的栅极体接触薄膜晶体管的横截面图，其每一个说明沿着图3的线2A-2A′和2B-2B′截取的横截面图结构。现在参考图4A和4B将描述制造本发明的薄膜晶体管的方法。
首先，可以在绝缘衬底210上形成缓冲层220，并可以将非晶硅层沉积在缓冲层220上，并可以使用任意的结晶化方法使其结晶为多晶硅层，然后可以构图该多晶硅层以形成岛型的有源层230。
接着可以形成体接触区237。在一个实施例中，可以形成第一光刻胶层(未示出)，以在打算形成体接触区237的位置处露出部分有源层230。利用第一光刻胶层作掩模，通过离子注入高浓度的第一导电性的杂质到露出的有源层230中可以形成体接触区237。可以形成体接触区237以便于在一侧可以接触沟道区235，并可以通过沟道区235与源/漏区231、233隔开。
接着，可以将栅极绝缘层240形成在衬底的整个表面上，且可以将导电材料例如金属沉积在栅极绝缘层240上，然后可以构图以形成栅极电极250。对应栅极绝缘层240的体接触区237可以形成第二光刻胶层(未示出)，并利用栅极电极250和第二光刻胶层作掩模，可以将具有与体接触区237的导电性相反的第二导电性的高浓度杂质离子注入到有源层230中以形成源/漏区231、233。
可以将层间绝缘层260沉积在衬底的整个表面上，然后蚀刻层间绝缘层260和栅极绝缘层240以形成露出源/漏区231、233的源/漏极触点261、263，且同样形成触点265、267，其每一个露出栅极电极250和体接触区237。
接着，可以在衬底的整个表面上沉积和构图导电材料例如金属以形成源/漏极电极271、273，该源/漏极电极271、273分别通过触点261、263连接至源/漏区231、233，并同样形成岛型触点布线277，其通过触点265、267用于连接体接触区237和栅极电极250形成。
根据第二实施例，在用于形成源/漏极触点261、263的工艺中同时形成了用于连接栅极电极250和体接触区237的接触孔265、267，且在用于形成源/漏极电极271、273的工艺中同时形成了接触布线277，由此不用任何的附加工艺就可以形成用于形成栅极电极250和体接触区237的接触布线277。
与此同时，作为另一个例子，通过形成源/漏极电极271、273紧接着沉积和构图导电层，可以形成由不同于源/漏极电极271、273的材料制成的接触布线277，并通过触点265、267连接体接触区237和栅极250。
作为又一个例子，当形成源/漏极电极271、273时，通过分别形成连接各个触点265、267的连接布线277a、277b并接着通过沉积和构图与源/漏极电极材料不同的导电材料，可以分离地形成穿过接触布线277a、277b用于连接体接触区237和栅极250的连接布线277c，如图4C中所示示出沿着图3的线2B-2B截取的另一横截面图。
图5说明根据本发明第三实施例的栅极体接触薄膜晶体管的平面图。
参考图5，根据本发明实施例的薄膜晶体管可包括有源层330、栅极电极350和源/漏极电极371、373。有源层330可以有之间具有沟道区335的源/漏区331、333，和分离地形成有源/漏区331、333的体接触区337。
可以对应有源层330的沟道区335形成栅极电极350。可以对应源区331形成源极电极371且通过触点361可以与杂质区331连接。可以对应漏区332形成漏极电极373，通过触点363电连接至用于漏极的杂质区333。
与此同时，可以形成对应体接触区337的接触布线377，并通过在栅极电极350中形成的触点365以及在体接触区337中形成的触点367连接体接触区337和栅极电极350。接触布线377可以由与源/漏极电极371、373相同的材料制成，且可以有岛型的桥图案。
图6A和6B示出沿着图5的线3A-3A′和3B-3B′截取的横截面结构。现在参考图6A和6B将描述制造本发明的薄膜晶体管的方法。
首先，可以在绝缘衬底310上形成缓冲层320，且可以将非晶硅层沉积在缓冲层320上并可以使用任意的结晶化方法使其结晶为多晶硅层，通过构图该多晶硅层可以在岛型中形成有源层330。
接着，可以形成第一光刻胶层(未示出)，以仅露出有源层330中打算形成体接触区337的一部分。利用第一光刻胶层作掩模，通过离子注入高浓度的第一导电性的杂质到露出的有源层330中可以形成体接触区337。可以形成体接触区337以便于可以在一侧接触沟道区335，且可以通过沟道区335与源/漏区331、333隔开。
接着，可以在衬底的整个表面上形成栅极绝缘层340，且可以将导电材料例如金属沉积在栅极绝缘层340上并构图以形成栅极电极350。对应体接触区337可以在部分栅极绝缘层340上形成第二光刻胶层(未示出)，并利用栅极电极350和第二光刻胶层作掩模，可以离子注入具有与体接触区337的导电性相反的第二导电性的高浓度的杂质以形成源/漏区331、333。
可以将层间绝缘层360沉积在衬底的整个表面上，然后蚀刻层间绝缘层360和栅极绝缘层340以形成露出源/漏区331、333的源/漏极触点361、363。
接着，可以在衬底的整个表面上沉积和构图导电材料例如金属以形成源/漏极电极371、373，每个都可以通过触点361、363连接源/漏区331、333。通过在衬底的整个表面上形成源/漏极电极371、373以及沉积绝缘层380，并接着蚀刻层间绝缘层360和栅极绝缘层340，形成露出部分栅极电极350的触点385和露出部分主体接触337的触点387。
接着，可以在衬底的整个表面上沉积导电材料并构图以形成连接栅极电极350和体接触区337的接触布线377。当透明导电材料例如ITO可以用于上述导电材料时，在这种情况下可以将具有接触布线377的栅极体接触薄膜晶体管应用到例如OLED的平板显示器，当形成露出漏极电极373的贯穿孔381的同时形成了例如源/漏极电极371、373的触点385、387，如图6A所示，当通过构图透明导电材料形成像素电极390的同时可以形成接触布线377，由此在没有任何附加工艺的条件下，可以形成用于形成栅极电极350和体接触区337的接触布线377。这里，钝化层或平面化层等用作上述的绝缘层380。
与此同时，作为另一个例子，当形成具有透明导电层的像素电极390时，在分别形成连接接触布线377a、377b的各个连接触点365、367之后，如图6C中所示示出了沿着图5的线3B-3B′截取的另一个横截面结构，通过沉积和构图导电层，可以附加地形成通过接触布线377a、377b用于连接体接触区337和栅极350的连接布线377c。
根据本发明的实施例，源/漏区和体接触区可以有彼此不同的导电性。例如，当源/漏区可以由重掺杂的n型区构成时，体接触区可以由重掺杂的p型区构成。相反地，当源/漏区可以由重掺杂的p型区构成时，体接触区由重掺杂的n型区构成。这里，在没有掺杂第一或第二导电性的杂质的有源层的沟道区可以是本征区。
根据本发明的实施例，不是形成源/漏区紧接着形成体接触区，而是通过使用栅极电极和第二光刻胶层作掩模形成第二导电性的源/漏区，紧接着通过在栅极绝缘层上形成第一光刻胶层以露出对应体接触区的一部分栅极绝缘层，并利用第一光刻胶层作掩模，通过离子注入高浓度的第一导电性的杂质到有源层中可以形成体接触区。
而且，当上述实施例描述了体接触区可形成在源/漏区是由重掺杂区构成的薄膜晶体管中时，源/漏区也适用于具有重掺杂区和轻掺杂区的LDD结构的薄膜晶体管。
根据如上所述的本发明的实施例，在薄膜晶体管工艺期间，通过形成用于连接在有源区和栅极中形成的体接触区的连接布线，其能够产生可以省略用于连接的任何附加的布线工艺的好处，并可以防止由于用多晶硅连接布线的直接接触所引起的金属污染。
而且，通过电连接用栅极电极为体接触区提供电源的接触布线，可以低电压驱动，由此缩减了阈值电压的摆动范围并获得了具有低栅极电压的高漏电流。
当以上描述了本发明的几个实施例时，本领域的那些技术人员将明白，在不脱离在后附的权利要求中所描述的本发明的精神和范围的条件下可以进行各种改变和修改。
本申请要求2003年10月16日提交的韩国专利申请No.2003-72337的优先权，该申请的公开内容被本申请全部引用作为参考。
Claims (23)
1.一种薄膜晶体管，包括：
形成在绝缘衬底上并具有沟道区和源/漏区的有源层；
布置于有源层的沟道区中的栅极电极；
在有源层上与源/漏区分离地形成的体接触区；
分别连接至源/漏区的源/漏极电极；以及
用于连接体接触区和栅极电极的导电布线。
2.如权利要求1的薄膜晶体管，还包括具有从如下配置形式的组中选区的配置形式的导电布线：以具有栅极电极的主体的形式；和以分离的岛型桥图案的形式。
3.如权利要求2的薄膜晶体管，其中，导电布线由与栅极电极相同的材料制成。
4.如权利要求2的薄膜晶体管，其中，导电布线由与栅极电极不同的材料制成。
5.如权利要求1的薄膜晶体管，其中，体接触区和沟道区是同一层的一部分。
6.如权利要求2的薄膜晶体管，其中，导电布线有岛型桥图案结构，该布线包括：
由与栅极电极相同的材料制成并连接至体接触区的接触布线；和
由与接触布线不同的材料制成并用于连接接触布线和栅极电极的连接布线。
7.如权利要求2的薄膜晶体管，其中，导电布线由与源/漏极电极相同的材料制成，并具有岛型桥图案结构。
8.如权利要求2的薄膜晶体管，其中，导电布线由与源/漏极电极不同的材料制成，并具有岛型桥图案结构。
9.如权利要求2的薄膜晶体管，其中，导电布线具有桥图案结构，该布线包括：
由与源/漏极电极相同的材料制成并连接至栅极电极和体接触区的第一和第二接触布线；和
由与第一和第二接触布线不同的材料制成并用于连接第一和第二接触布线的连接布线。
10.如权利要求2的薄膜晶体管，其中，导电布线为透明导电层并有岛型桥图案结构。
11.如权利要求2的薄膜晶体管，其中，导电布线具有桥图案结构，该布线包括：
由透明导电材料制成并连接至栅极电极和体接触区的第一和第二接触布线；和
由与第一和第二接触布线不同的材料制成并用于连接第一和第二接触布线的连接布线。
12.如权利要求1的薄膜晶体管，其中，源/漏极电极和体接触区是具有彼此相反导电性的杂质区，且沟道区为本征区。
13.一种用于平板显示器的薄膜晶体管，该薄膜晶体管包括：
形成于绝缘衬底上且具有沟道区和源/漏区的有源层；
对应有源层的沟道区形成的栅极电极；
在有源层中与源/漏区分离地形成的体接触区；
分别连接至源/漏区的源/漏极电极；以及
用于连接体接触区和栅极电极的导电布线，
其中，导电布线具有从如下配置形式的组中选区的配置形式：以具有栅极电极的主体的形式；和以分离的岛型桥图案形式，以及
其中，导电布线由与栅极电极、源/漏极电极或像素电极中的至少一种电极相同的材料制成。
14.一种薄膜晶体管，包括：
形成于绝缘衬底上并具有沟道区和源/漏区的有源层；
形成于衬底上覆盖有源层的第一绝缘层；
对应有源层的沟道区形成的栅极电极；
形成为覆盖栅极电极的第二绝缘层；
在有源层上与源/漏区分离地形成的主体接触层；
分别连接至源/漏区的源/漏极电极；
形成于第一绝缘层上以便露出体接触区的一部分的接触孔；和
通过接触孔连接体接触区和栅极电极的导电布线。
15.如权利要求14的薄膜晶体管，其中，导电布线与栅极电极的基本共面形成，并且导电布线通过接触孔电连接栅极电极和体接触区。
16.如权利要求14的薄膜晶体管，其中，导电布线自栅极电极延伸，并且导电布线通过接触孔电连接栅极电极和体接触区。
17.一种薄膜晶体管，包括：
形成于绝缘衬底上并具有沟道区和源/漏区的有源层；
在衬底上形成以便覆盖有源层的第一绝缘层；
对应于有源区的沟道区形成的栅极电极；
形成为覆盖栅极电极的第二绝缘层；
在有源层中与源/漏区分离地形成的体接触区；
分别连接至源/漏区的源/漏极电极；
在第一和第二绝缘层的至少第二绝缘层上形成以便露出栅极电极的一部分的第一接触孔；
在第一和第二绝缘层的至少第一绝缘层上形成以便露出体接触区的一部分的第二接触孔；以及
通过第一接触孔和第二接触孔的至少第二接触孔连接体接触区和栅极电极的导电布线。
18.如权利要求17的薄膜晶体管，其中，当导电布线与栅极电极基本共面地形成时，布线仅通过形成于第一绝缘层上的第二接触孔电连接栅极电极和体接触区。
19.如权利要求17的薄膜晶体管，其中，当导电布线与源/漏极电极基本共面地形成时，布线通过形成于第二绝缘层上的第一接触孔以及穿过第一和第二绝缘层形成的第二接触孔电连接栅极电极和体接触区。
20.一种用于至少包括一个像素电极的平板显示器的薄膜晶体管，该薄膜晶体管包括：
形成于绝缘衬底上并具有沟道区和源/漏区的有源层；
形成于衬底上以便覆盖有源层的第一绝缘层；
对应于有源层的沟道区形成的栅极电极；
形成为覆盖栅极电极的第二绝缘层；
在有源层中与源/漏区分离地形成的体接触区；
分别连接至源/漏区的源/漏极电极；
在像素电极下方形成的第三绝缘层；
至少在第一至第三绝缘层的第二绝缘层上形成以便露出栅极电极的一部分的第一接触孔；
至少在第一至第三绝缘层的第一绝缘层上形成以便露出体接触区的一部分的第二接触孔；和
通过第一接触孔和第二接触孔的至少第二接触孔连接体接触区和栅极电极的导电布线。
21.如权利要求20的薄膜晶体管，其中，当导电布线与栅极电极基本共面地形成时，布线仅通过形成于第一绝缘层上的第二接触孔电连接栅极电极和体接触区。
22.如权利要求20的薄膜晶体管，其中，当导电布线与源/漏极电极基本共面地形成时，布线通过形成于第二绝缘层上的第一接触孔以及穿过第一和第二绝缘层形成的第二接触孔电连接栅极电极和体接触区。
23.如权利要求20的薄膜晶体管，其中，当导电布线与像素电极基本共面地形成时，布线通过穿过第一和第二绝缘层形成的第一接触孔以及穿过第一至第三绝缘层形成的第二接触孔电连接栅极电极和体接触区。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0072337A KR100501706B1 (ko) | 2003-10-16 | 2003-10-16 | 게이트-바디콘택 박막 트랜지스터 |
| KR72337/2003 | 2003-10-16 | ||
| KR72337/03 | 2003-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1638147A true CN1638147A (zh) | 2005-07-13 |
| CN100405614C CN100405614C (zh) | 2008-07-23 |
Family
ID=34374288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004101038820A Expired - Lifetime CN100405614C (zh) | 2003-10-16 | 2004-10-18 | 薄膜晶体管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8704305B2 (zh) |
| EP (1) | EP1524702A3 (zh) |
| JP (1) | JP2005123565A (zh) |
| KR (1) | KR100501706B1 (zh) |
| CN (1) | CN100405614C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546782B (zh) * | 2008-03-27 | 2011-01-12 | 三星移动显示器株式会社 | 薄膜晶体管、其制造方法及有机发光二极管显示装置 |
| US8253141B2 (en) | 2008-07-14 | 2012-08-28 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor |
| US8283668B2 (en) | 2007-08-23 | 2012-10-09 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| US8318523B2 (en) | 2008-04-11 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| US8513669B2 (en) | 2007-08-22 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor |
| US8790967B2 (en) | 2007-05-31 | 2014-07-29 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same |
| CN108400148A (zh) * | 2017-02-07 | 2018-08-14 | 三星显示有限公司 | 显示装置及其制造方法 |
| WO2019064130A1 (en) * | 2017-09-26 | 2019-04-04 | International Business Machines Corporation | VERTICAL THIN FILM TRANSISTOR |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796592B1 (ko) | 2005-08-26 | 2008-01-21 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR101614398B1 (ko) | 2012-08-13 | 2016-05-02 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치 |
| CN104022076B (zh) * | 2014-05-27 | 2017-01-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN104112711B (zh) * | 2014-07-22 | 2017-05-03 | 深圳市华星光电技术有限公司 | 共平面型氧化物半导体tft基板的制作方法 |
| KR20180045968A (ko) | 2016-10-26 | 2018-05-08 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577019A (en) | 1968-09-24 | 1971-05-04 | Gen Electric | Insulated gate field effect transistor used as a voltage-controlled linear resistor |
| US4035198A (en) * | 1976-06-30 | 1977-07-12 | International Business Machines Corporation | Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors |
| US4749588A (en) * | 1984-09-07 | 1988-06-07 | Nobuhiro Fukuda | Process for producing hydrogenated amorphous silicon thin film and a solar cell |
| JPS62104173A (ja) * | 1985-10-31 | 1987-05-14 | Fujitsu Ltd | 半導体装置 |
| JP3024620B2 (ja) | 1990-04-11 | 2000-03-21 | セイコーエプソン株式会社 | 液晶パネルの製造方法 |
| JP2903892B2 (ja) * | 1992-09-07 | 1999-06-14 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
| JPH06151859A (ja) * | 1992-09-15 | 1994-05-31 | Canon Inc | 半導体装置 |
| TW324862B (en) | 1996-07-03 | 1998-01-11 | Hitachi Ltd | Liquid display apparatus |
| JPH10173197A (ja) | 1996-12-06 | 1998-06-26 | Casio Comput Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH10229199A (ja) * | 1997-02-18 | 1998-08-25 | Hitachi Ltd | 半導体素子およびそれを用いた液晶表示装置 |
| JP3441330B2 (ja) | 1997-02-28 | 2003-09-02 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6734925B1 (en) | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
| US6020222A (en) * | 1997-12-16 | 2000-02-01 | Advanced Micro Devices, Inc. | Silicon oxide insulator (SOI) semiconductor having selectively linked body |
| JP2001007333A (ja) * | 1999-06-21 | 2001-01-12 | Seiko Epson Corp | Ｓｏｉ構造のｍｏｓ電界効果トランジスタ及びその製造方法 |
| US6628159B2 (en) * | 1999-09-17 | 2003-09-30 | International Business Machines Corporation | SOI voltage-tolerant body-coupled pass transistor |
| KR100343288B1 (ko) | 1999-10-25 | 2002-07-15 | 윤종용 | 에스오아이 모스 트랜지스터의 플로팅 바디 효과를제거하기 위한 에스오아이 반도체 집적회로 및 그 제조방법 |
| JP2002033484A (ja) | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002246600A (ja) | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2003174172A (ja) * | 2001-09-26 | 2003-06-20 | Seiko Epson Corp | 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器 |
| KR100542986B1 (ko) | 2003-04-29 | 2006-01-20 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치 |
| KR100515357B1 (ko) | 2003-08-14 | 2005-09-15 | 삼성에스디아이 주식회사 | 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법 |
| KR100543004B1 (ko) | 2003-09-18 | 2006-01-20 | 삼성에스디아이 주식회사 | 평판표시장치 |
-
2003
- 2003-10-16 KR KR10-2003-0072337A patent/KR100501706B1/ko active IP Right Grant
-
2004
- 2004-04-20 JP JP2004124151A patent/JP2005123565A/ja active Pending
- 2004-10-08 US US10/959,976 patent/US8704305B2/en active Active
- 2004-10-12 EP EP04090396A patent/EP1524702A3/en not_active Ceased
- 2004-10-18 CN CNB2004101038820A patent/CN100405614C/zh not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8790967B2 (en) | 2007-05-31 | 2014-07-29 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same |
| US8513669B2 (en) | 2007-08-22 | 2013-08-20 | Samsung Display Co., Ltd. | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor |
| US8283668B2 (en) | 2007-08-23 | 2012-10-09 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| CN101546782B (zh) * | 2008-03-27 | 2011-01-12 | 三星移动显示器株式会社 | 薄膜晶体管、其制造方法及有机发光二极管显示装置 |
| US8436360B2 (en) | 2008-03-27 | 2013-05-07 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8101952B2 (en) | 2008-03-27 | 2012-01-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same |
| US8318523B2 (en) | 2008-04-11 | 2012-11-27 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| US8253141B2 (en) | 2008-07-14 | 2012-08-28 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor |
| CN108400148A (zh) * | 2017-02-07 | 2018-08-14 | 三星显示有限公司 | 显示装置及其制造方法 |
| CN108400148B (zh) * | 2017-02-07 | 2023-08-25 | 三星显示有限公司 | 显示装置及其制造方法 |
| WO2019064130A1 (en) * | 2017-09-26 | 2019-04-04 | International Business Machines Corporation | VERTICAL THIN FILM TRANSISTOR |
| US10522686B2 (en) | 2017-09-26 | 2019-12-31 | International Business Machines Corporation | Vertical thin film transistor |
| US11239369B2 (en) | 2017-09-26 | 2022-02-01 | International Business Machines Corporation | Vertical thin film transistor |
| US11271116B2 (en) | 2017-09-26 | 2022-03-08 | International Business Machines Corporation | Vertical thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100405614C (zh) | 2008-07-23 |
| US20050082530A1 (en) | 2005-04-21 |
| EP1524702A2 (en) | 2005-04-20 |
| US8704305B2 (en) | 2014-04-22 |
| JP2005123565A (ja) | 2005-05-12 |
| KR100501706B1 (ko) | 2005-07-18 |
| EP1524702A3 (en) | 2006-03-01 |
| KR20050036625A (ko) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1222043C (zh) | 平板显示器及其制造方法 | |
| CN1280665C (zh) | 液晶显示装置的阵列衬底及其制造方法 | |
| CN1314127C (zh) | 具有面板的平板显示器件及其制造方法 | |
| CN1215568C (zh) | 平板显示器及其制造方法 | |
| CN1680861A (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
| US20140145188A1 (en) | Transparent thin film transistor, and method of manufacturing the same | |
| CN101043047A (zh) | 显示装置及其制造方法 | |
| CN101064318A (zh) | 用于显示设备的薄膜晶体管阵列面板及其制造方法 | |
| CN1632677A (zh) | 制造平板显示器的方法 | |
| CN1399165A (zh) | 显示器件 | |
| CN101032027A (zh) | 薄膜晶体管及其制造方法 | |
| CN1495477A (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| CN1638147A (zh) | 薄膜晶体管 | |
| CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN1735294A (zh) | 有机电致发光器件及其制造方法 | |
| CN1991451A (zh) | 液晶显示装置用阵列基板及其制造方法 | |
| CN101038930A (zh) | 有机场致发光装置及其制造方法、电子设备 | |
| CN1873989A (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
| CN1905231A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101064332A (zh) | 有机薄膜晶体管阵列基板及其制造方法 | |
| CN1893092A (zh) | 薄膜晶体管衬底及其制造方法 | |
| CN1812109A (zh) | Tft阵列面板及其制造方法 | |
| CN101075634A (zh) | 发光装置及其制造方法 | |
| CN1501437A (zh) | 用于多晶化的掩模和用其制造薄膜晶体管的方法 | |
| CN1828909A (zh) | 显示装置的薄膜晶体管基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Mobile Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung SDI Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG MOBILE DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD. Effective date: 20090109 |
|
| ASS | Succession or assignment of patent right |
Owner name: SAMSUNG DISPLAY CO., LTD. Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD. Effective date: 20121017 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121017 Address after: Gyeonggi Do, South Korea Patentee after: Samsung Display Co., Ltd. Address before: Gyeonggi Do, South Korea Patentee before: Samsung Mobile Display Co., Ltd. |