JP2005123565A - ゲート−ボディーコンタクト薄膜トランジスター - Google Patents

ゲート−ボディーコンタクト薄膜トランジスター Download PDF

Info

Publication number
JP2005123565A
JP2005123565A JP2004124151A JP2004124151A JP2005123565A JP 2005123565 A JP2005123565 A JP 2005123565A JP 2004124151 A JP2004124151 A JP 2004124151A JP 2004124151 A JP2004124151 A JP 2004124151A JP 2005123565 A JP2005123565 A JP 2005123565A
Authority
JP
Japan
Prior art keywords
gate electrode
wiring
region
source
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004124151A
Other languages
English (en)
Inventor
Zaihon Gu
在 本 具
Byoung-Deog Choi
炳 悳 崔
Myeong-Seob So
明 燮 蘇
Won-Sik Kim
元 植 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005123565A publication Critical patent/JP2005123565A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ゲート−ボディーコンタクト薄膜トランジスターを開示する。
【解決手段】本発明は、絶縁基板１１０上に形成され、チャンネル領域１３５及びソース／ドレーン領域を備えるアクティブ層と、前記アクティブ領域のうち、チャンネル領域に対応して形成されたゲート電極１５０と、前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域１３０と、前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、前記ボディーコンタクト領域１３０とゲート電極１５０を連結するための導電性配線とを含む。前記配線は、前記ソース／ドレーン電極と同一の物質またはソース／ドレーン電極と異なる物質からなり、島状のブリッジパターン構造を有する。前記配線は、前記ソース／ドレーン電極と同一の物質からなり、前記ゲート電極１５０とボディーコンタクト領域１３０に連結した第１及び第２コンタクト配線とを備える。
【選択図】図２

Description

本発明は、表示装置に用いられる薄膜トランジスターに関し、より具体的にはアクティブ層に形成されたボディーコンタクト用不純物領域をゲート電極と連結したゲート−ボディーコンタクト薄膜トランジスターに関する。
従来の平板表示装置に用いられるポーリシリコン薄膜トランジスターは、島状のアクティブ層がフローティングされているフローティングボディー（ｆｌｏａｔｉｎｇ ｂｏｄｙ）ＴＦＴである。フローティングボディーＴＦＴは、大きさが縮小されることによってドレーン電流の飽和領域が減少すると共にドレーン電流が減少する問題点があった。
これを解決したゲート−ボディーコンタクト構造の薄膜トランジスターが韓国特許出願第２００３−０５２７０９号に開示されていた。前記特許は、ソース／ドレーン領域と反対導電型を有するボディーコンタクト領域をアクティブ層に形成してゲート電圧を印加することによって、低電圧で駆動可能であり、高いドレーン電流と傾斜が急なスロープを持つ臨界電圧を提供できる利点があった。
韓国特許出願第２００３−０５２７０９号
しかしながら、前記薄膜トランジスターは、ボディーコンタクト領域とゲート電極とを連結するための別途の配線が要求された。従来ではアクティブ層を形成する前に、別途の配線工程を行って非晶質シリコン膜と金属の連結配線を直接接触させて連結させたが、この方法は、連結配線の金属成分によりアクティブ層が汚染される問題点があった。
したがって、本発明は、上述のような従来技術の問題点を解決するためのものであって、工程を単純化し、金属物質によるアクティブ層の汚染を防止できるゲート−ボディーコンタクト薄膜トランジスター及びその製造方法を提供することにその目的がある。
上述のような目的を達成するために、本発明は、絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、前記ボディーコンタクト領域とゲート電極を連結するための導電性配線を含む薄膜トランジスターを提供することを特徴とする。
前記配線は、ゲート電極と同一の物質からなり、前記ゲート電極と一体型で形成されたり、または分離されて島状のブリッジパターンで形成され、前記配線は、前記ゲート電極とは異なる導電性物質からなり、前記ゲート電極とは分離されたブリッジパターン構造を有する。前記配線は、島状のブリッジパターン構造を有し、前記ゲート電極と同一の物質からなり、ボディーコンタクト領域に連結したコンタクト配線と、前記コンタクト配線とは異なる物質からなり、前記コンタクト配線とゲート電極を連結するための連結配線を備える。
前記配線は、前記ソース／ドレーン電極と同一の物質またはソース／ドレーン電極と異なる物質からなり、島状のブリッジパターン構造を有する。前記配線は、前記ソース／ドレーン電極と同一の物質からなり、前記ゲート電極とボディーコンタクト領域に連結した第１及び第２コンタクト配線と、前記第１及び第２コンタクト配線とは異なる物質からなり、前記第１及び第２コンタクト配線を連結するための連結配線を備える。
前記配線は、透明導電膜からなり、島状のブリッジパターン構造を有する。前記配線は、前記透明導電物質からなり、前記ゲート電極とボディーコンタクト領域に連結した第１及び第２コンタクト配線と、第１及び第２コンタクト配線とは異なる物質からなり、前記第１及び第２コンタクト配線を連結するための連結配線を備える。前記ソース／ドレーン領域とボディーコンタクト領域とは、互いに反対導電型を有する不純物領域であり、前記チャンネル領域は、真性領域である。
また、少なくとも画素電極を含む平板表示装置用薄膜トランジスターにおいて、絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、前記ボディーコンタクト領域とゲート電極を連結するための導電性配線とを含み、前記配線は、前記ゲート電極と一体型で形成されたり、または分離されて島状のブリッジパターンで形成され、前記ゲート電極、ソース／ドレーン電極、または画素電極のうち、一つの電極と同一の物質から少なくともなる薄膜トランジスターを提供することを特徴とする。
また、絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、前記ゲート電極を覆うように形成された第２絶縁膜と、前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、前記ボディーコンタクト領域に一部分を露出させるように第１絶縁膜に形成されたコンタクトホルと、前記コンタクトホルを介して前記ボディーコンタクト領域とゲート電極を連結するための導電性配線とを含む薄膜トランジスターを提供することを特徴とする。
前記配線がゲート電極から延長形成され、前記ゲート電極とボディーコンタクト領域とが第２コンタクトホールのみを介して前記配線により電気的に連結し、前記配線がゲート電極と同一面上に形成され、前記ゲート電極とボディーコンタクト領域とが第１及び第２コンタクトホルを介して前記配線により電気的に連結する。
また、本発明は、絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、前記ゲート電極を覆うように形成された第２絶縁膜と、前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、前記ゲート電極の一部分を露出させるように第１及び第２絶縁膜のうち、少なくとも第２絶縁膜に形成された第１コンタクトホルと、前記ボディーコンタクト領域の一部分を露出させるように第１及び第２絶縁膜のうち、少なくとも第１絶縁膜に形成された第２コンタクトホルと、前記第１コンタクトホルと第２コンタクトホルのうち、少なくとも第２コンタクトホルを介して前記ボディーコンタクト領域とゲート電極を連結するための導電性配線とを含む薄膜トランジスターを提供することを特徴とする。
前記配線がゲート電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第１絶縁膜に形成された第２コンタクトホルのみを介して前記配線により電気的に連結し、前記配線がソース／ドレーン電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第２絶縁膜に形成された第１コンタクトホルと第１及び第２絶縁膜にわたって形成された第２コンタクトホルを介して前記配線により電気的に連結する。
また、本発明は、少なくとも画素電極を含む平板表示装置用薄膜トランジスターにおいて、絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、前記ゲート電極を覆うように形成された第２絶縁膜と、前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、前記画素電極下部に形成された第３絶縁膜と、前記ゲート電極の一部分を露出させるように第１ないし第３絶縁膜のうち、少なくとも第２絶縁膜に形成された第１コンタクトホルと、前記ボディーコンタクト領域に一部分を露出させるように第１ないし第３絶縁膜のうち、少なくとも第１絶縁膜に形成された第２コンタクトホルと、前記第１コンタクトホルと第２コンタクトホルのうち、少なくとも第２コンタクトホルを介して前記ボディーコンタクト領域とゲート電極とを連結するための導電性配線とを含む薄膜トランジスターを提供することを特徴とする。
前記配線がゲート電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは第１絶縁膜に形成された第２コンタクトホルのみを介して前記配線により電気的に連結し、前記配線がソース／ドレーン電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第２絶縁膜に形成された第１コンタクトホルと第１及び第２絶縁膜にわたって形成された第２コンタクトホルを介して前記配線により電気的に連結し、前記配線が画素電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域は第２及び第３絶縁膜にわたって形成された第１コンタクトホルと第１ないし第３絶縁膜にわたって形成された第２コンタクトホルとを介して前記配線により電気的に連結する。
上述のような本発明の実施例によれば、アクティブ層に形成されたボディーコンタクト領域とゲートとを連結するための連結配線を薄膜トランジスターの工程中に形成することによって、別途の連結用配線工程が必要なくなり、アクティブ層のポーリシリコン膜と連結配線との直接的な接触による金属物質の汚染を防止できる利点がある。
また、前記ボディーコンタクト領域に電源を印加するためのコンタクト配線をゲート電極と電気的に連結させることによって、低電圧駆動が可能であり、臨界電圧のスイング幅を減少させ、低電圧のゲート電圧で高いドレーン電流を得ることができる。
以下、本発明の実施例を添付の図面を参照して説明すれば、次の通りである。
図１は、本発明の第１実施例に係るゲート−ボディーコンタクト薄膜トランジスターの平面図を示すものである。
図１を参照すれば、本発明の実施例に係る薄膜トランジスターは、アクティブ層（１３０）、ゲート電極（１５０）及びソース／ドレーン電極（１７１）、（１７３）を備える。前記アクティブ層（１３０）は、チャンネル領域（１３５）を間に置いて形成されたソース／ドレーン領域（１３１）、（１３３）と、前記ソース／ドレーン領域（１３１）、（１３３）と分離されて形成されたボディーコンタクト領域（１３７）を備える。
前記ゲート電極（１５０）は、前記アクティブ層（１３０）のうち、チャンネル領域（１３５）に対応して形成される。前記ソース電極（１７１）は、前記ソース領域（１３１）に対応して形成され、コンタクト（１６１）を介して不純物領域（１３１）と電気的に接続する。前記ドレーン電極（１７３）は、前記ドレーン領域（１３３）に対応して形成され、コンタクト（１６３）を介してドレーン用不純物領域（１３３）と電気的に接続する。
一方、前記ボディーコンタクト領域（１３７）に対応してコンタクト配線（１７７）がゲート電極（１５０）から延長形成されるが、前記コンタクト配線（１７７）は、ボディーコンタクト領域（１３７）に形成されたコンタクト（１４７）を介して前記ボディーコンタクト領域（１３７）と前記ゲート電極（１５０）とを連結させるブリッジパターン（ｂｒｉｄｇｅ ｐａｔｔｅｒｎ）である。前記コンタクト配線（１７７）は、図１のようにゲート電極（１５０）と一体型で形成されたり、またはゲート電極（１５０）とは分離されて島状に形成されることもできる。
図２（Ａ）及び図２（Ｂ）は、第１実施例に係るゲート−ボディーコンタクト薄膜トランジスターの断面図で、図１の１Ａ−１Ａ’線と１Ｂ−１Ｂ’線に沿う断面構造を各々示すものである。図２（Ａ）及び図２（Ｂ）を参照し、本発明の第１実施例に係る薄膜トランジスターの製造方法を説明すれば、次の通りである。
まず、絶縁基板（１１０）上にバッファー層（１２０）を形成し、バッファー層（１２０）上に非晶質シリコン膜を蒸着した後、通常的な結晶化方法を用いてポーリシリコン膜に結晶化し、ポーリシリコン膜をパターニングして島状のアクティブ層（１３０）を形成する。
次に、前記アクティブ層（１３０）のうち、ボディーコンタクト領域（１３７）が形成される部分のみ露出されるように第１感光膜（不図示）を形成する。前記第１感光膜をマスクにして露出されたアクティブ層（１３０）に第１導電型の高濃度の不純物をイオン注入してボディーコンタクト領域（１３７）を形成する。前記ボディーコンタクト領域（１３７）は、その一側面に前記チャンネル層（１３５）と接するように形成され、前記チャンネル層（１３５）により前記ソース／ドレーン領域（１３１）、（１３３）と互いに分離されるように形成される。
基板全面にゲート絶縁膜（１４０）を形成し、前記ゲート絶縁膜（１４０）のうち、ボディーコンタクト領域（１３７）に対応する部分を一部蝕刻してボディーコンタクト（１４７）を形成する。次に、ゲート絶縁膜（１４０）上に金属物質のような導電性物質を蒸着した後、パターニングしてゲート電極（１５０）を形成し、また前記ゲート電極（１５０）から延びるコンタクト配線（１７７）を形成する。前記コンタクト配線（１７７）は、前記ボディーコンタクト（１４７）を介してボディーコンタクト領域（１３７）とゲート電極（１５０）とを電気的に接続させるためのブリッジパターンである。
次に、ゲート絶縁膜（１４０）のうち、前記ボディーコンタクト領域（１３７）に対応する部分に第２感光膜（不図示）を形成し、ゲート電極（１５０）と第２感光膜とをマスクにして前記ボディーコンタクト領域（１３７）とは反対導電型を有する第２導電型の高濃度の不純物を前記アクティブ層（１３０）にイオン注入してソース／ドレーン領域（１３１）、（１３３）を形成する。
基板全面に層間絶縁膜（１６０）を蒸着した後、層間絶縁膜（１６０）とゲート絶縁膜（１４０）とを蝕刻して前記ソース／ドレーン領域（１３１）、（１３３）を露出させるソース／ドレーンコンタクト（１６１）、（１６３）を形成する。次に、基板全面に金属物質のような導電性物質を蒸着した後、パターニングしてコンタクト（１６１）、（１６３）を介して前記ソース／ドレーン領域（１３１）、（１３３）に各々連結するソース／ドレーン電極（１７１）、（１７３）を形成する。
前述したように、コンタクト配線（１７７）とゲート電極（１５０）を形成する時、同時に一体型で形成することによって、ゲート電極（１５０）とボディーコンタクト領域（１３７）とを形成するための別途の配線は要求されない。
一方、ゲート電極（１５０）とボディーコンタクト領域（１３７）とを図３に示されたように、別途のコンタクト配線を介して連結することもできる。図３は、図１の１Ｂ−１Ｂ’線に沿うもう一つの断面図を示すものである。
図３を参照すれば、上記のようににゲート絶縁膜（１４０）を蝕刻してボディーコンタクト（１４７）を形成した後、チャンネル領域（１３５）に対応するゲート絶縁膜（１４０）上にゲート電極（１５０）を形成する。次に、導電性物質を基板全面に蒸着した後、パターニングして前記ゲート電極（１５０）と電気的に直接コンタクトされると共に、前記ボディーコンタクト（１４７）を介して前記ボディーコンタクト領域（１３７）とコンタクトされるコンタクト配線（１７７）を形成する。以後の工程は、図２（Ｂ）のように同様に行われる。
もう一つの例として、前記ゲート電極（１５０）を形成する時、前記コンタクト（１４７）に連結するコンタクト配線（１７７）を形成した後、ゲート電極（１５０）とは異なる物質からなる連結配線を形成して前記ゲート電極（１５０）とボディーコンタクト領域（１３７）とをコンタクト配線（１７７）を介して連結することもできる。
図４は、本発明の第２の実施例に係るゲート−ボディーコンタクト薄膜トランジスターの平面図を示すものである。
図４を参照すれば、本発明の第２実施例に係る薄膜トランジスターは、アクティブ層（２３０）、ゲート電極（２５０）及びソース／ドレーン電極（２７１）、（２７３）を備える。前記アクティブ層（２３０）は、チャンネル領域（２３５）を間に置いて形成されたソース／ドレーン領域（２３１）、（２３３）と、前記ソース／ドレーン領域（２３１）、（２３３）と分離されて形成されたボディーコンタクト領域（２３７）を備える。
前記ゲート電極（２５０）は、前記アクティブ層（２３０）のうち、チャンネル領域（２３５）に対応して形成される。前記ソース電極（２７１）は、前記ソース領域（２３１）に対応して形成され、コンタクト（２６１）を介して不純物領域（２３１）と電気的に接続する。前記ドレーン電極（２７３）は、前記ドレーン領域（２３３）に対応して形成され、コンタクト（２６３）を介してドレーン用不純物領域（２３３）と電気的に接続する。
一方、前記ボディーコンタクト領域（２３７）に対応してコンタクト配線（２７７）が形成されるが、前記コンタクト配線（２７７）は、ゲート電極（２５０）に形成されたコンタクト（２６５）とボディーコンタクト領域（２３７）に形成されたコンタクト（２６７）とを介して前記ボディーコンタクト領域（２３７）と前記ゲート電極（２５０）とを連結させるための島状のブリッジパターンである。
図５（Ａ）及び図５（Ｂ）は、第２実施例に係るゲート−ボディーコンタクト薄膜トランジスターの断面図で、図４の２Ａ−２Ａ’線と２Ｂ−２Ｂ’線に沿う断面構造を各々示すものである。図５（Ａ）及び図５（Ｂ）を参照して本発明の薄膜トランジスターの製造方法を説明すれば、次の通りである。
まず、絶縁基板（２１０）上にバッファー層（２２０）を形成し、バッファー層（２２０）上に非晶質シリコン膜を蒸着した後、通常的な結晶化方法を用いてポーリシリコン膜に結晶化し、ポーリシリコン膜（ポリシリコン膜）をパターニングして島状のアクティブ層（２３０）を形成する。
次に、前記アクティブ層（２３０）のうち、ボディーコンタクト領域（２３７）が形成される部分のみが露出されるように第１感光膜（不図示）を形成する。前記第１感光膜をマスクにして露出されたアクティブ層（２３０）に第１導電型の高濃度の不純物をイオン注入してボディーコンタクト領域（２３７）を形成する。前記ボディーコンタクト領域（２３７）は、その一側面に前記チャンネル領域（２３５）と接するように形成され、前記チャンネル領域（２３５）により前記ソース／ドレーン領域（２３１）、（２３３）と互いに分離されるように形成される。
次に、基板全面にゲート絶縁膜（２４０）を形成し、ゲート絶縁膜（２４０）上に金属物質のような導電性物質を蒸着した後、パターニングしてゲート電極（２５０）を形成する。ゲート絶縁膜（２４０）のうち、前記ボディーコンタクト領域（２３７）に対応する部分に第２感光膜（不図示）を形成し、ゲート電極（２５０）と第２感光膜とをマスクにして前記ボディーコンタクト領域（２３７）とは反対導電型を有する第２導電型の高濃度の不純物を前記アクティブ層（２３０）にイオン注入してソース／ドレーン領域（２３１）、（２３３）を形成する。
基板全面に層間絶縁膜（２６０）を蒸着した後、層間絶縁膜（２６０）とゲート絶縁膜（２４０）とを蝕刻して前記ソース／ドレーン領域（２３１）、（２３３）を露出させるソース／ドレーンコンタクト（２６１）、（２６３）を形成し、またゲート電極（２５０）及びボディーコンタクト領域（２３７）を各々露出させるコンタクト（２６５）及び（２６７）を形成する。
次に、基板全面に金属物質のような導電性物質を蒸着した後、パターニングしてコンタクト（２６１）、（２６３）を介して前記ソース／ドレーン領域（２３１）、（２３３）に各々連結するソース／ドレーン電極（２７１）、（２７３）を形成し、また、コンタクト（２６５）、（２６７）を介して前記ボディーコンタクト領域（２３７）とゲート電極（２５０）とを連結するための島状のコンタクト配線（２７７）を形成する。
第２実施例は、ゲート電極（２５０）とボディーコンタクト領域（２３７）とを連結させるためのコンタクトホール（２６５）、（２６７）をソース／ドレーンコンタクト（２６１）、（２６３）を形成するための工程で同時に形成し、コンタクト配線（２７７）をソース／ドレーン電極（２７１）、（２７３）を形成する時、同時に形成することによって、ゲート電極（２５０）とボディーコンタクト領域（２３７）を形成するためのコンタクト配線（２７７）を追加の工程なしに形成する。
一方、他の例として、通常的な工程でソース／ドレーン電極（２７１）、（２７３）を形成した後、導電性物質を蒸着した後、パターニングしてソース／ドレーン電極（２７１）、（２７３）とは異なる導電性物質からなり、前記ボディーコンタクト領域（２３７）とゲート電極（２５０）をコンタクト（２６５）、（２６７）を介して連結するコンタクト配線（２７７）を形成することもできる。
もう一つの例として、図４の２Ｂ−２Ｂ’線に沿うもう一つの断面構造である図６に示されたように、ソース／ドレーン電極（２７１）、（２７３）を形成する時、各々コンタクト（２６５）、（２６７）に連結するコンタクト配線（２７７ａ）、（２７７ｂ）を各々形成した後、ソース／ドレーン電極物質とは異なる導電性物質を蒸着した後、パターニングして前記コンタクト配線（２７７ａ）、（２７７ｂ）を介して前記ボディーコンタクト領域（２３７）とゲート電極（２５０）を連結するための連結配線（２７７ｃ）を別途に形成することもできる。
図７は、本発明の第３実施例に係るゲート−ボディーコンタクト薄膜トランジスターの平面図を示すものである。
図７を参照すれば、本発明の実施例に係る薄膜トランジスターはアクティブ層（３３０）、ゲート電極（３５０）及びソース／ドレーン電極（３７１）、（３７３）を備える。前記アクティブ層（３３０）は、チャンネル領域（３３５）を間に置いて形成されたソース／ドレーン領域（３３１）、（３３３）と、前記ソース／ドレーン領域（３３１）、（３３３）と分離されて形成されたボディーコンタクト領域（３３７）を備える。
前記ゲート電極（３５０）は、前記アクティブ層（３３０）のうち、チャンネル領域（３３５）に対応して形成される。前記ソース電極（３７１）は、前記ソース領域（３３１）に対応して形成され、コンタクト（３６１）を介して不純物領域（３３１）と電気的に接続する。前記ドレーン電極（３７３）は、前記ドレーン領域（３３２）に対応して形成され、コンタクト（３６３）を介してドレーン用不純物領域（３３３）と電気的に接続する。
一方、前記ボディーコンタクト領域（３３７）に対応してコンタクト配線（３７７）が形成されるが、前記コンタクト配線（３７７）は、ゲート電極（３５０）に形成されたコンタクト（３６５）とボディーコンタクト領域（３３７）に形成されたコンタクト（３６７）を介して前記ボディーコンタクト領域（３３７）と前記ゲート電極（３５０）とを連結させる。前記コンタクト配線（３７７）は、前記ソース／ドレーン電極（３７１）、（３７３）と同一の物質で構成され、島状のブリッジパターンである。
図８（Ａ）及び図８（Ｂ）は、図７の３Ａ−３Ａ’線と３Ｂ−３Ｂ’線に沿う断面構造を各々示すものである。図８（Ａ）及び図８（Ｂ）を参照して本発明の薄膜トランジスターの製造方法を説明すれば、次の通りである。
まず、絶縁基板（３１０）上にバッファー層（３２０）を形成し、バッファー層（３２０）上に非晶質シリコン膜を蒸着した後、通常的な結晶化方法を用いてポーリシリコン膜に結晶化し、ポーリシリコン膜をパターニングして島状のアクティブ層（３３０）を形成する。
次に、前記アクティブ層（３３０）のうち、ボディーコンタクト領域（３３７）が形成される部分のみが露出されるように第１感光膜（不図示）を形成する。前記第１感光膜をマスクにして露出されたアクティブ層（３３０）に第１導電型の高濃度不純物をイオン注入してボディーコンタクト領域（３３７）を形成する。前記ボディーコンタクト領域（３３７）は、その一側面に前記チャンネル層（３３５）と接するように形成され、前記チャンネル層（３３５）により前記ソース／ドレーン領域（３３１）、（３３３）と互いに分離されるように形成される。
次に、基板全面にゲート絶縁膜（３４０）を形成し、ゲート絶縁膜（３４０）上に金属物質のような導電性物質を蒸着した後、パターニングしてゲート電極（３５０）を形成する。ゲート絶縁膜（３４０）のうち、前記ボディーコンタクト領域（３３７）に対応する部分に第２感光膜（不図示）を形成し、ゲート電極（３５０）と第２感光膜をマスクにして前記ボディーコンタクト領域（３３７）とは反対導電型を有する第２導電型の高濃度の不純物を前記アクティブ層（３３０）にイオン注入してソース／ドレーン領域（３３１）、（３３３）を形成する。
基板全面に層間絶縁膜（３６０）を蒸着した後、層間絶縁膜（３６０）とゲート絶縁膜（３４０）とを蝕刻して前記ソース／ドレーン領域（３３１）、（３３３）を露出させるソース／ドレーンコンタクト（３６１）、（３６３）を形成する。
次に、基板全面に金属物質のような導電性物質を蒸着した後、パターニングしてコンタクト（３６１）、（３６３）を介して前記ソース／ドレーン領域（３３１）、（３３３）に各々連結するソース／ドレーン電極（３７１）、（３７３）を形成する。ソース／ドレーン電極（３７１）、（３７３）を形成した後、基板全面に絶縁膜（３８０）を蒸着し、前記絶縁膜（３８０）、層間絶縁膜（３６０）及びゲート絶縁膜（３４０）を蝕刻して前記ゲート電極（３５０）の一部分を露出させるコンタクト（３８５）と前記ボディーコンタクト（３３７）の一部分を露出させるコンタクト（３８７）を形成する。
次に、基板全面に導電性物質を蒸着した後、パターニングして前記ゲート電極（３５０）とボディーコンタクト領域（３３７）を連結するコンタクト配線（３７７）を形成する。前記導電性物質として、例えばＩＴＯ等のような透明導電物質を用いる場合、前記コンタクト配線（３７７）を備えるゲート−ボディーコンタクト薄膜トランジスターをＯＬＥＤのような平板表示装置に適用する場合には、図８（Ａ）のように前記ソース／ドレーン電極（３７１）、（３７３）のうち、例えばドレーン電極（３７３）を露出させるビヤホ―ル（３８１）を形成する時、前記コンタクト（３８５）、（３８７）を形成し、透明導電物質をパターニングして画素電極（３９０）を形成する時、コンタクト配線（３７７）を形成するようになるので、ゲート電極（３５０）とボディーコンタクト領域（３３７）とを形成するためのコンタクト配線（３７７）を追加の工程なしに形成することも可能である。この際、前記絶縁膜（３８０）としてはパッシベーション膜または平坦化膜等が用いられる。
一方、他の例として、図７の３Ｂ−３Ｂ’線に沿うもう一つの断面構造である図９に示されたように、透明導電膜で画素電極（３９０）（図８（Ａ）を参照）を形成する時、各々コンタクト（３６５：３８５）、（３６７：３８７）に連結するコンタクト配線（３７７ａ）、（３７７ｂ）を各々形成した後、導電性物質を蒸着した後、パターニングして前記コンタクト配線（３７７ａ）、（３７７ｂ）を介して前記ボディーコンタクト領域（３３７）とゲート電極（３５０）とを連結するための連結配線（３７７ｃ）を別途に形成することもできる。
実施例において、前記ソース／ドレーン領域とボディーコンタクト領域とは、互いに異なる導電型を有する不純物領域であって、例えばソース／ドレーン領域が高濃度のｎ型不純物領域からなると、ボディーコンタクト領域は、高濃度のｐ型不純物領域からなる。反面に、ソース／ドレーン領域が高濃度のｐ型不純物領域からなると、ボディーコンタクト領域は、高濃度のｎ型不純物領域からなる。この際、アクティブ層のチャンネル領域は、第１または第２導電型の不純物がドーピングされていない真性領域である。
実施例において、ボディーコンタクト領域に形成した後、ソース／ドレーン領域を形成する方法の代りに、ゲート電極と第２感光膜とをマスクに用いて第２導電型のソース／ドレーン領域を形成した後、ゲート絶縁膜のうち、ボディーコンタクト領域に対応される部分のみが露出されるようにゲート絶縁膜上に第１感光膜を形成し、前記第１感光膜をマスクにしてアクティブ層に第１導電型の不純物をイオン注入してボディーコンタクト領域に形成することもできる。
また、実施例では、ソース／ドレーン領域が高濃度の不純物領域からなる薄膜トランジスターにボディーコンタクト領域に形成することについて説明したが、ソース／ドレーン領域が高濃度の不純物領域と低濃度の不純物領域のＬＤＤ構造を有する薄膜トランジスターにも適用可能である。
前記では、本発明の好適な実施例を参照して説明したが、該当技術分野の熟練された当業者であれば、上記の特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を様々に修正及び変更させることができることを分かる。
本発明の第１実施例に係るゲート−ボディーコンタクト薄膜トランジスターの平面図である。 （Ａ）は図１の１Ａ−１Ａ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図であリ、（Ｂ）は図１の１Ｂ−１Ｂ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図である。 図１の１Ｂ−１Ｂ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図である。 本発明の第２実施例に係るゲート−ボディーコンタクト薄膜トランジスターの平面図である。 （Ａ）は図４の２Ａ−２Ａ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図であり、（Ｂ）は図４の２Ｂ−２Ｂ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図である。 図４の２Ｂ−２Ｂ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図である。 本発明の第３実施例に係るゲート−ボディーコンタクト薄膜トランジスターの平面図である。 （Ａ）は図７の３Ａ−３Ａ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図であり、（Ｂ）は図７の３Ｂ−３Ｂ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図である。 図７の３Ｂ−３Ｂ’線に沿うゲート−ボディーコンタクト薄膜トランジスターの断面図である。
符号の説明
１３０、２３０、３３０ アクティブ層
１３１、１３３、２３１、２３３、３３１、３３３ 不純物領域
１３５、２３５、３３５ チャンネル領域
１３７、２３７、３３７ ボディーコンタクト用不純物領域
１４７、１６１、１６３、２６１、２６３、２６５、２６７、３６１、３６３、３８５、３８７ コンタクト
１７７、２７７、３７７ コンタクト配線
１７９、２７９、３７９ 連結配線

Claims (22)

  1. 絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
    前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
    前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
    前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
    前記ボディーコンタクト領域とゲート電極とを連結するための導電性配線と、
    を有することを特徴とする薄膜トランジスター。
  2. 前記配線は、前記ゲート電極と一体型で形成されたり、または分離されて島状のブリッジパターンで形成されることを特徴とする請求項１記載の薄膜トランジスター。
  3. 前記配線は、前記ゲート電極と同一の物質からなり、ゲート電極と一体型で形成されたり、または島状のブリッジパターンで形成されることを特徴とする請求項１記載の薄膜トランジスター。
  4. 前記配線は、前記ゲート電極とは異なる導電性物質からなり、前記ゲート電極とは分離されたブリッジパターン構造を有することを特徴とする請求項１記載の薄膜トランジスター。
  5. 前記配線は、島状のブリッジパターン構造を有し、
    前記ゲート電極と同一の物質からなり、ボディーコンタクト領域に連結したコンタクト配線と、
    前記コンタクト配線とは異なる物質からなり、前記コンタクト配線とゲート電極とを連結するための連結配線とを備えることを特徴とする請求項１記載の薄膜トランジスター。
  6. 前記配線は、前記ソース／ドレーン電極と同一の物質からなり、島状のブリッジパターン構造を有することを特徴とする請求項１記載の薄膜トランジスター。
  7. 前記配線は、前記ソース／ドレーン電極と異なる物質からなり、島状のブリッジパターン構造を有することを特徴とする請求項１記載の薄膜トランジスター。
  8. 前記配線は、ブリッジパターン構造を有し、
    前記ソース／ドレーン電極と同一の物質からなり、前記ゲート電極とボディーコンタクト領域に連結した第１及び第２コンタクト配線と、
    前記第１及び第２コンタクト配線とは異なる物質からなり、前記第１及び第２コンタクト配線を連結するための連結配線と、
    を備えることを特徴とする請求項１記載の薄膜トランジスター。
  9. 前記配線は、透明導電膜からなり、島状のブリッジパターン構造を有することを特徴とする請求項１記載の薄膜トランジスター。
  10. 前記配線は、ブリッジパターン構造を有し、
    前記透明導電物質からなり、前記ゲート電極とボディーコンタクト領域に連結した第１及び第２コンタクト配線と、
    第１及び第２コンタクト配線とは異なる物質からなり、前記第１及び第２コンタクト配線を連結するための連結配線と、
    を備えることを特徴とする請求項１記載の薄膜トランジスター。
  11. 前記ソース／ドレーン領域とボディーコンタクト領域とは互いに反対導電型を有する不純物領域であり、前記チャンネル領域は、真性領域であることを特徴とする請求項１記載の薄膜トランジスター。
  12. 少なくとも画素電極を含む平板表示装置用薄膜トランジスターにおいて、
    絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
    前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
    前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
    前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
    前記ボディーコンタクト領域とゲート電極を連結するための導電性配線とを含み、
    前記配線は、前記ゲート電極と一体型で形成されたり、または分離されて島状のブリッジパターンで形成され、前記ゲート電極、ソース／ドレーン電極または画素電極のうち、一つの電極と同一の物質から少なくともなることを特徴とする薄膜トランジスター。
  13. 絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
    前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、
    前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
    前記ゲート電極を覆うように形成された第２絶縁膜と、
    前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
    前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
    前記ボディーコンタクト領域の一部分を露出させるように第１絶縁膜に形成されたコンタクトホールと、
    前記コンタクトホールを介して前記ボディーコンタクト領域とゲート電極を接続するための導電性配線と、
    を有することを特徴とする薄膜トランジスター。
  14. 前記配線がゲート電極から延長形成され、前記ゲート電極とボディーコンタクト領域がコンタクトホールのみを介して前記配線により電気的に接続することを特徴とする請求項１３記載の薄膜トランジスター。
  15. 前記配線がゲート電極と同一面上に形成され、前記ゲート電極とボディーコンタクト領域がコンタクトホールを介して前記配線により電気的に接続することを特徴とする請求項１３記載の薄膜トランジスター。
  16. 絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
    前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、
    前記アクティブ領域のうち、チャンネル領域に対応して形成されたゲート電極と、
    前記ゲート電極を覆うように形成された第２絶縁膜と、
    前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
    前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
    前記ゲート電極の一部分を露出させるように第１及び第２絶縁膜のうち、少なくとも第２絶縁膜に形成された第１コンタクトホールと、
    前記ボディーコンタクト領域の一部分を露出させるように第１及び第２絶縁膜のうち、少なくとも第１絶縁膜に形成された第２コンタクトホールと、
    前記第１コンタクトホールと第２コンタクトホールのうち、少なくとも第２コンタクトホールを介して前記ボディーコンタクト領域とゲート電極を連結するための導電性配線と、
    を有することを特徴とする薄膜トランジスター。
  17. 前記配線がゲート電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第１絶縁膜に形成された第２コンタクトホールのみを介して前記配線により電気的に接続することを特徴とする請求項１６記載の薄膜トランジスター。
  18. 前記配線がソース／ドレーン電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第２絶縁膜に形成された第１コンタクトホールと第１及び第２絶縁膜にわたって形成された第２コンタクトホールを介して前記配線により電気的に接続することを特徴とする請求項１６記載の薄膜トランジスター。
  19. 少なくとも画素電極を含む平板表示装置用薄膜トランジスターにおいて、
    絶縁基板上に形成され、チャンネル領域及びソース／ドレーン領域を備えるアクティブ層と、
    前記アクティブ層を覆うように基板上に形成された第１絶縁膜と、
    前記アクティブ層のうち、チャンネル領域に対応して形成されたゲート電極と、
    前記ゲート電極を覆うように形成された第２絶縁膜と、
    前記アクティブ層に前記ソース／ドレーン領域と分離されるように形成されたボディーコンタクト領域と、
    前記ソース／ドレーン領域に各々連結するソース／ドレーン電極と、
    前記画素電極下部に形成された第３絶縁膜と、
    前記ゲート電極の一部分を露出させるように第１ないし第３絶縁膜のうち、少なくとも第２絶縁膜に形成された第１コンタクトホールと、
    前記ボディーコンタクト領域の一部分を露出させるように第１ないし第３絶縁膜のうち、少なくとも第１絶縁膜に形成された第２コンタクトホールと、
    前記第１コンタクトホールと第２コンタクトホールのうち、少なくとも第２コンタクトホールを介して前記ボディーコンタクト領域とゲート電極を接続するための導電性配線と、
    を有することを特徴とする薄膜トランジスター。
  20. 前記配線がゲート電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域は、第１絶縁膜に形成された第２コンタクトホールのみを介して前記配線により電気的に接続することを特徴とする請求項１９記載の薄膜トランジスター。
  21. 前記配線がソース／ドレーン電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第２絶縁膜に形成された第１コンタクトホールと第１及び第２絶縁膜にわたって形成された第２コンタクトホールを介して前記配線により電気的に接続することを特徴とする請求項１９記載の薄膜トランジスター。
  22. 前記配線が画素電極と同一面上に形成される場合には、前記ゲート電極とボディーコンタクト領域とは、第２及び第３絶縁膜にわたって形成された第１コンタクトホールと第１ないし第３絶縁膜にわたって形成された第２コンタクトホールとを介して前記配線により電気的に接続することを特徴とする請求項１９記載の薄膜トランジスター。
JP2004124151A 2003-10-16 2004-04-20 ゲート−ボディーコンタクト薄膜トランジスター Pending JP2005123565A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0072337A KR100501706B1 (ko) 2003-10-16 2003-10-16 게이트-바디콘택 박막 트랜지스터

Publications (1)

Publication Number Publication Date
JP2005123565A true JP2005123565A (ja) 2005-05-12

Family

ID=34374288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004124151A Pending JP2005123565A (ja) 2003-10-16 2004-04-20 ゲート−ボディーコンタクト薄膜トランジスター

Country Status (5)

Country Link
US (1) US8704305B2 (ja)
EP (1) EP1524702A3 (ja)
JP (1) JP2005123565A (ja)
KR (1) KR100501706B1 (ja)
CN (1) CN100405614C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260239A (ja) * 2008-04-11 2009-11-05 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
US8436360B2 (en) 2008-03-27 2013-05-07 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR101002666B1 (ko) 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101614398B1 (ko) * 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
KR20180045968A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치
KR102607697B1 (ko) * 2017-02-07 2023-11-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10522686B2 (en) * 2017-09-26 2019-12-31 International Business Machines Corporation Vertical thin film transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685262A (ja) * 1992-09-07 1994-03-25 Nec Corp 電界効果トランジスタおよびその製造方法
JPH06151859A (ja) * 1992-09-15 1994-05-31 Canon Inc 半導体装置
JPH10229199A (ja) * 1997-02-18 1998-08-25 Hitachi Ltd 半導体素子およびそれを用いた液晶表示装置
JP2001007333A (ja) * 1999-06-21 2001-01-12 Seiko Epson Corp Ｓｏｉ構造のｍｏｓ電界効果トランジスタ及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577019A (en) 1968-09-24 1971-05-04 Gen Electric Insulated gate field effect transistor used as a voltage-controlled linear resistor
US4035198A (en) * 1976-06-30 1977-07-12 International Business Machines Corporation Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors
US4749588A (en) * 1984-09-07 1988-06-07 Nobuhiro Fukuda Process for producing hydrogenated amorphous silicon thin film and a solar cell
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3024620B2 (ja) 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10173197A (ja) 1996-12-06 1998-06-26 Casio Comput Co Ltd 薄膜トランジスタ及びその製造方法
JP3441330B2 (ja) 1997-02-28 2003-09-02 株式会社東芝 半導体装置及びその製造方法
US6734925B1 (en) 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
US6628159B2 (en) * 1999-09-17 2003-09-30 International Business Machines Corporation SOI voltage-tolerant body-coupled pass transistor
KR100343288B1 (ko) 1999-10-25 2002-07-15 윤종용 에스오아이 모스 트랜지스터의 플로팅 바디 효과를제거하기 위한 에스오아이 반도체 집적회로 및 그 제조방법
JP2002033484A (ja) 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP2002246600A (ja) 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003174172A (ja) * 2001-09-26 2003-06-20 Seiko Epson Corp 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100543004B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685262A (ja) * 1992-09-07 1994-03-25 Nec Corp 電界効果トランジスタおよびその製造方法
JPH06151859A (ja) * 1992-09-15 1994-05-31 Canon Inc 半導体装置
JPH10229199A (ja) * 1997-02-18 1998-08-25 Hitachi Ltd 半導体素子およびそれを用いた液晶表示装置
JP2001007333A (ja) * 1999-06-21 2001-01-12 Seiko Epson Corp Ｓｏｉ構造のｍｏｓ電界効果トランジスタ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8436360B2 (en) 2008-03-27 2013-05-07 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
JP2009260239A (ja) * 2008-04-11 2009-11-05 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same

Also Published As

Publication number Publication date
CN1638147A (zh) 2005-07-13
KR20050036625A (ko) 2005-04-20
EP1524702A2 (en) 2005-04-20
EP1524702A3 (en) 2006-03-01
KR100501706B1 (ko) 2005-07-18
CN100405614C (zh) 2008-07-23
US8704305B2 (en) 2014-04-22
US20050082530A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
US6927464B2 (en) Flat panel display device
US7422933B2 (en) Method of manufacturing semiconductor device
KR100588438B1 (ko) 박막반도체장치및표시장치
JP2004253511A (ja) 表示装置
KR20140074479A (ko) 표시 기판의 제조 방법
KR100501706B1 (ko) 게이트-바디콘택 박막 트랜지스터
JP3066365B2 (ja) 薄膜トランジスタ及びその製造方法
TWI570905B (zh) 顯示裝置及其製造方法
JP5328015B2 (ja) 画像表示システム及びその製造方法
KR100542986B1 (ko) 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
TWI345313B (en) Thin film transistor and method of manufacturing the same
WO2010064343A1 (ja) 半導体装置及びその製造方法
JP2006287084A (ja) 薄膜トランジスタ素子およびその製造方法
JP4441299B2 (ja) 表示装置の製造方法
KR19990087022A (ko) 반도체 장치의 제조 방법
JP4364697B2 (ja) 半導体デバイスの製造方法
CN110993619B (zh) 阵列基板及其制备方法和显示装置
KR100316269B1 (ko) 박막트랜지스터,액정표시장치및그제조방법
KR100686336B1 (ko) 액티브 매트릭스 평판표시장치 및 그 제조방법
JP2008058850A (ja) 表示装置とその製造方法
JP4855511B2 (ja) 表示装置
KR100552294B1 (ko) 액정 표시 장치의 제조 방법
JP2004119923A (ja) 半導体装置およびその製造方法
JPH09232582A (ja) 薄膜トランジスタの製造方法
CN115863352A (zh) 显示面板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080716

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080822

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081205