TWI570905B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI570905B
TWI570905B TW100119886A TW100119886A TWI570905B TW I570905 B TWI570905 B TW I570905B TW 100119886 A TW100119886 A TW 100119886A TW 100119886 A TW100119886 A TW 100119886A TW I570905 B TWI570905 B TW I570905B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
conductor layer
conductor
insulating layer
Prior art date
Application number
TW100119886A
Other languages
English (en)
Other versions
TW201218370A (en
Inventor
朴鮮
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201218370A publication Critical patent/TW201218370A/zh
Application granted granted Critical
Publication of TWI570905B publication Critical patent/TWI570905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80516—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

顯示裝置及其製造方法
相關申請案之交互參照
此申請向韓國智慧財產局主張於2010年10月26日所提交之韓國專利申請號第10-2010-0104699號之優先權，其揭露納入於此處參考。
本發明之實施例關於一種顯示裝置及其製造方法。
不同於需要一光源之液晶顯示裝置，有機發光顯示裝置為自發射型裝置，且不需要一光源。因此，有機發光顯示裝置可有薄型化與以低功率驅動之優點。
由於有機發光顯示裝置之優點，近年來液晶顯示裝置被有機發光顯示裝置取代，且以低成本製造有機發光顯示裝置之方法的研究也在持續進行。
因此，本發明之實施例係已提供可改善顯示品質之一種顯示裝置。
本發明之實施例亦提供一種製造上述顯示裝置之方法。
為達成上述及/或根據本發明之實施例之其他態樣，係提供一顯示裝置包含一基材、在基材上之一薄膜電晶體、以及電性耦接至薄膜電晶體之一像素，其中薄膜電晶體包含在基材上之一半導體層、在半導體層上且具有第一接觸孔與第二接觸孔之一第一絕緣層、在第一絕緣層上且透過第一接觸孔接觸至半導體層之一源極電極、在第一絕緣層且透過第二接觸孔接觸至半導體層之汲極電極、位於源極電極及汲極電極之間且具有包含第一導體層與第二導體層的堆疊結構之閘極電極、以及位於源極電極與汲極電極間並覆蓋閘極電極之第二絕緣層。
該像素可包含在第一絕緣層上且其電性耦接至汲極電極之第一電極、在第一電極上之有機發光層、以及在有機發光層上之第二電極。
第一電極可包含第三導體層、以及在第三導體層一端且接觸至汲極電極之第四導體層，其中第一導體層以及第三導體層包含相同材料，且第二導體層及第四導體層包含之一材料，其不同於第一導體層及第三導體層之材料。
自有機發光層所發射之光可透過該基材傳輸。
第一電極、閘極電極、源極電極、以及汲極電極之底部可與第一絕緣層接觸且可在第一絕緣層之表面上彼此分離。
第一導體層可包含一透明導電材料，且第二導體層可包含金屬。
第二絕緣層可圍繞閘極電極之側邊與上側。
第二絕緣層可避免源極電極與汲極電極重疊。
每一源極電極以及汲極電極包含之複數個重疊導體層。
為了達成本發明之實施例之另一態樣，本發明之一實施例提供了一種製造顯示裝置之方法如下所述。
此方法包含形成一半導體層在基材上之薄膜電晶體區域、形成一第一絕緣層以覆蓋該半導體層、形成一閘極電極與該半導體層在第一絕緣層上重疊、形成一第一電極在一基材上之像素區域中、形成一第一接觸孔及一第二接觸孔在第一絕緣層中以暴露半導體層、形成一第二絕緣層以覆蓋在第一絕緣層上之閘極電極、形成一源極電極以透過第一接觸孔接觸至半導體層、形成一汲極電極以透過第二接觸孔接觸至半導體層、形成一有機發光層在第一電極上、以及形成一第二電極在有機發光層上，其中該源極電極與該汲極電極由第二絕緣層所分離的多個步驟。
第一電極、閘極電極、源極電極、以及汲極電極之底部可與第一絕緣層接觸且可在該第一絕緣層之表面彼此分離。
形成閘極電極之步驟可包含形成第一保留導體層在第一絕緣層上、形成第二保留導體層在第一保留導體層上、藉由圖樣化第一保留導體層形成第一導體層在薄膜電晶體區域中、以及藉由圖樣化第二保留導體層形成第二導體層在薄膜電晶體區域中。形成像素電極之步驟包含藉由圖樣化第一保留導體層形成第三導體層在像素區域中、藉由圖樣化第二保留導體層形成一保留導體圖樣在像素區域中、以及藉由移除對應於像素區域的保留導體圖樣之一部分形成第四導體層。
第一導體層可包含透明導電材料，第二導體層可包含金屬，第一導體層與第三導體層可包含相同材料，而第二導體層與第四導體層可包含一材料，其不同於第一導體層與第三導體層之材料。
第二絕緣層可圍繞閘極電極之側邊與上側。
第二絕緣層係可避免源極電極與汲極電極重疊。
每一源極電極及汲極電極可包含複數個重疊導體層。
根據本發明之實施例，當像素區域中形成第一電極時可避免環繞第一電極所形成之元件被過度蝕刻，因此在元件間產生之尺寸誤差可被最小化或減小。
根據本發明之實施例，形成於像素區域中之金屬層可被輕易地移除，因此透過像素區域提供至外部的光可避免被金屬層遮擋。因此，藉由顯示裝置提供至外部的光量可被增加，使得顯示裝置之品質可被改善。
200、201‧‧‧顯示裝置
100‧‧‧基材
10‧‧‧光
110‧‧‧緩衝層
120‧‧‧第一絕緣層
130‧‧‧第二絕緣層
140‧‧‧第三絕緣層
159‧‧‧側邊
150‧‧‧第一保留導體層
155‧‧‧第二保留導體層
158‧‧‧保留導體圖樣
160‧‧‧第三保留導體層
185‧‧‧第一遮罩圖樣
170‧‧‧第二遮罩圖樣
171‧‧‧第一輔助導體層
172‧‧‧第二輔助導體層
173‧‧‧第三輔助導體層
174‧‧‧第四輔助導體層
175‧‧‧第五輔助導體層
176‧‧‧第六輔助導體層
177‧‧‧第七輔助導體層
178‧‧‧第八輔助導體層
179‧‧‧第九輔助導體層
180‧‧‧第十輔助導體層
181‧‧‧第十一輔助導體層
182‧‧‧第十二輔助導體層
E1‧‧‧第一電極
E2‧‧‧第二電極
BL‧‧‧有機發光層
CH1‧‧‧第一接觸孔
CH2‧‧‧第二接觸孔
C1‧‧‧第一導體層
C2、C2’‧‧‧第二導體層
C3、C3’‧‧‧第三導體層
C4、C4’‧‧‧第四導體層
PXL‧‧‧像素
GE、GE’‧‧‧閘極電極
SE、SE’‧‧‧極電極源
DE、DE’‧‧‧汲極電極
SL‧‧‧半導體層
TR‧‧‧薄膜電晶體
TA‧‧‧薄膜電晶體區域
PA‧‧‧像素區域
DA‧‧‧汲極區域
CA‧‧‧通道區域
SA‧‧‧源極區域
D1‧‧‧深度
H1‧‧‧第一高度
H2‧‧‧第二高度
與說明書一同之附圖闡述本發明之例示性實施例，且再加上描述，用來解釋本發明之實施例態樣。第1圖 係為本發明之一實施例之一顯示裝置的局部剖視圖；第2圖 係為本發明之另一實施例之一顯示裝置的局部剖視圖；以及第3至11圖 係為本發明之製造第1圖的顯示裝置之方法之一實施例的視圖。
在下述詳細的描述中，只有本發明之主要例示性實施例簡單地藉由舉例說明的方法被顯示及描述。本領域具有通常知識者可瞭解，在不背離本發明之所有精神及範圍，所描述之實施例可以不同之方式被修正。因此，圖式及描述被視作說明性質，而非限制性的。此外，當一元件被稱為作在另一元件“之上”，其可為直接地在另一元件上或間接地在另一元件上插設一或多種中間元件於其中。而且，當一元件被稱作“耦合”或“連接”至另一元件，其可 為直接地耦合或連接至另一元件或間接地插設一或多種中間元件於其中而耦合或連接至另一元素。以下，相似之參考符號對應至相似之元件。
下列詳細描述包含許多明確細節。這些被包括的細節僅用以作為圖解之用途且不應被理解為限制本發明之實施例。綜觀本次討論，在各種圖式中相似元件對應於相似符號以參考。此外，本發明之一實施例之特徵可與本發明之其他實施例之特徵相結合。
第1圖係為本發明之實施例之一顯示裝置的局部剖視圖。一顯示裝置200包含複數個像素及一對一地電性耦接至複數個像素之複數個薄膜電晶體。複數個像素彼此具有相同結構，且複數個薄膜電晶體彼此具有相同之結構。因此，相關於第1圖之描述中，複數個像素之其中一像素PXL及複數個薄膜電晶體之其中一薄膜電晶體TR將被描述作為範例，複數個像素之剩餘像素及複數個薄膜電晶體之剩餘薄膜電晶體之描述將被省略。
參閱第1圖，顯示裝置200包含一基材100、一薄膜電晶體TR、以及一像素PXL。
基材100具有一像素區域PA及一薄膜電晶體區域TA。在本發明所示之第1圖實施例中，基材100可包含具有極好光傳輸之材料例如玻璃，以使自像素PXL所產生的光10可透過基材100傳輸，且光10可被提供至外部。
緩衝層110被提供在基材100上。在本發明所示之第1圖實施例中，緩衝層110可包含氧化矽(SiOx)或氮化矽(SiNx)，且可避免雜質自基材100流至像素PXL與薄膜電晶體TR。
薄膜電晶體TR被提供在薄膜電晶體區域TA中。薄膜電晶體TR包含一閘極電極GE、一半導體層SL、一源極電極SE、以及一汲極電極DE。薄膜 電晶體TR藉由外部所提供之提供至閘極電極GE之閘極訊號而被開啟，且切換(舉例來說，開啟)以將一外部所提供之資料訊號透過源極電極SE提供至像素PXL。
薄膜電晶體TR之結構詳述如下。半導體層SL被提供在緩衝層110上且包含一源極區域SA、一汲極區域DA、以及位於源極區域SA與汲極區域DA之間的一通道區域CA。在本發明所示之第1圖實施例中，半導體層SL可包含多晶矽或非晶矽，且源極區域SA與汲極區域DA之各摻雜物濃度可高於通道區域CA之摻雜物濃度。
一第一絕緣層120被提供在基材100上且覆蓋半導體層SL。在第一絕緣層120中，對應於源極區域SA位置之一第一接觸孔CH1、以及對應於汲極區域DA位置之一第二接觸孔CH2被形成。
閘極電極GE被提供在第一絕緣層120上。在本發明所示之第1圖實施例中，閘極電極GE包含一第一導體層C1與被提供在第一導體層上之一第二導體層C2。第一導體層C1可包含具有極好光傳輸之導體材料，例如銦錫氧化物(ITO)及/或銦鋅氧化物(IZO)，且第二導體層C2可包含具有極好電傳導之金屬，例如鋁及/或鎳。
源極電極SE被提供在第一絕緣層120上，且透過第一接觸孔CH1接觸於源極區域SA。此外，汲極電極DE被提供在第一絕緣層120上，且透過第二接觸孔CH2接觸於汲極區域DA。
根據本發明所示之第1圖實施例中，閘極電極GE、源極電極SE、以及汲極電極DE之底部接觸於第一絕緣層120。因此，閘極電極GE、源極電極 SE、以及汲極電極DE彼此分離排列在第一絕緣層120之同一表面、或平面上。閘極電極GE、源極電極SE、以及汲極電極DE可被當作是在同一層上。
一第二絕緣層130被提供在第一絕緣層120上且覆蓋閘極電極GE。更詳細地，第二絕緣層130環繞閘極電極GE之上側及側邊，且覆蓋位於源極電極SE與汲極電極DE之間的閘極電極GE。因此，閘極電極GE藉由第二絕緣層130與源極電極SE與汲極電極DE絕緣。此外，根據上述描述之第二絕緣層130之結構，因為第二絕緣層130非位在源極電極SE及基材100之間、或在汲極電極DE及基材100之間，故第二絕緣層130非與源極電極SE及汲極電極DE在平面上(例如，表面)重疊。
像素PXL被提供在像素區域PA上，且包含一第一電極E1、一有機發光層BL、以及一第二電極E2。該第一電極E1電性耦接至汲極電極DE。因此，當薄膜電晶體TR藉由閘極訊號開啟時，資料訊號可透過汲極電極DE提供至第一電極E1。
在本發明所示之第1圖實施例中，第一電極E1可包含一第三導體層C3及被提供在第三導體層C3之一端以及連接汲極電極DE之一第四導體層C4，其中第三導體層C3可包含與第一導體層C1相同之材料，而第四導體層C4可包含與第二導體層C2相同之材料。此外，第四導體層C4被提供在薄膜電晶體區域TA中，使得光10可輕易地藉由透過第三導體層C3及基材100傳輸而提供至外部。
此外，在本發明所示之第1圖實施例中，第一電極E1之底部與第一絕緣層120接觸。因此，第一電極E1與閘極電極GE、源極電極SE、以及汲極電極DE共同排列在第一絕緣層120之平面上。
一第三絕緣層140被提供在基材100上，且覆蓋第一電極E1及薄膜電晶體TR。此外，第三絕源層140打開對應於像素區域PA之一部分以定義第三絕緣層C3與有機發光層BL接觸之區域。
有機發光層BL被提供在薄膜電晶體區域TA中之第三絕緣層140上，且透過像素區域PA中之第三絕緣層140之一開口部與第三絕緣層C3接觸。
第二電極E2被提供在有機發光層BL上，且接收一外部提供之共用電壓。因此，當薄膜電晶體TR被開啟時，有機發光層BL可藉由在第一電極E1與第二電極E2之間所形成之電位差發出光10。
如上所述，閘極電極GE、源極電極SE、以及汲極電極DE在相同平面上平行方排列。此外，第二絕緣層130覆蓋閘極電極GE之上側以及側邊，且非位於源極電極SE與基材100之間、或於汲極電極DE或基材100之間。因此，自源極電極SE之上側或汲極電極DE至第四導體層C4之上側所定義之深度D1可藉由第二絕緣層130之厚度減少(例如，由於缺乏在汲極電極DE與基材100之間的第二絕緣層130，故D1可而被减小，其可能造成汲極電極DE之上側到基材100之距離增加)。
不像本發明所示之第1圖實施例，當第二絕緣層130位於基材100與源極電極SE之間、以及於基材100與汲極電極DE之間時，深度D1可藉由第二絕緣層130之厚度而增加。有鑒於顯示裝置200之製造過程，當深度D1增加時選擇性地僅自像素區域PA移除第四導體層C4是不容易的。當第四導體層C4仍在像素區域PA中時，光10被第四導體層C4阻擋，且提供至外部的光10量可被減少。然而，根據上述本發明所示之第1圖實施例中，深度D1可藉由修正第二絕緣層130之結構而被最小化或减小。這將利用參閱第3圖至第11圖而被詳細描述。
第2圖係為根據本發明之另一實施例之一顯示裝置之剖視圖。在第2圖所提及之敘述中，相同參考符號被分配至已於第1圖中描述之元件，且其相關之描述將被省略。
參閱第2圖，一顯示裝置201包含具有一像素區域PA與一薄膜電晶體區域TA之一基材100、被提供在薄膜電晶體區域TA內之一薄膜電晶體TR、以及被提供在像素區域PA中一像素PXL。
薄膜電晶體TR包含一半導體層SL、一閘極電極GE’、一源極電極SE’、與一汲極電極DE’。
不像本發明所示之第1圖實施例，每一源極電極SE’與汲極電極DE’包含彼此重疊之複數個導體層。更明確地，源極電極SE’包含一第一輔助導體層171、一第二輔助導體層172、以及一第三輔助導體層173，而汲極電極DE’包含一第四輔助導體層174、一第五輔助導體層175、以及一第六輔助導體層176。
在本發明所示之第2圖實施例中，每一第一、第三、第四、以及第六輔助導體層171、173、174、176可包含與第二及第五導體層172、175不同之層(例如，不同之材料)。舉例來說，第一、第三、第四、以及第六輔助導體層171、173、174、176可包含一半導體層與具有低接觸電阻之鉬或鈦，且第二及第五導體層172、175可包含具有極好導電性之鋁或鎳。
第一電極E1包含一第三導體層C3’及一第四導體層C4’，其中第四導體層C4’包含彼此重疊之一第七輔助導體層177、一第八輔助導體層178、以及一第九輔助導體層179。在本發明所示之第2圖實施例中，第七與第九輔助導體層177、179可包含一不同層(例如，不同於第八輔助導體層178之材料)，舉例來 說，第三導體層C3與具有低接觸電阻之鉬或鈦，而第八輔助導體層178可包含具有極好導電性之鋁或鎳。
此外，閘極電極GE’包含一第一導體層C1及一第二導體層C2’，其中第二導體層C2’包含一第十輔助導體層180、一第十一輔助導體層181、以及一第十二輔助導體層182。在本發明所示之第2圖實施例中，每一第十及第十二輔助導體層180、182可包含一不同層(例如，不同於第十一輔助導體層181之材料)，舉例來說，第一導體層C1與具有低接觸電阻之鉬或鈦，而第十一輔助導體層181可包含具有極好導電性之鋁或鎳。
第3至11圖係為製造本發明所示之第1圖實施例之顯示裝置之方法的視圖。在第3圖至第11圖中之描述，相同參考符號被分配至已於第1圖中描述之元件，其相關之描述將被省略。
參閱第3圖，具有之一像素區域PA以及一薄膜電晶體區域TA之一基材100被製備，且一緩衝層110形成在基材100上。其後，具有一通道區域CA、一源極區域SA、以及一汲極區域DA之一半導體層SL形成在薄膜電晶體區域TA中。
根據本發明所示之第3圖實施例中，半導體層SL可被形成，係藉由形成一非晶矽層在緩衝層110上且其使用固相結晶化(SPC)、液相再結晶化(LPR)、準分子雷射回火(ELA)、以及順序橫向固化(SLS)之一結晶，且藉由形成源極區域SA與一汲極區域DA在其中執行一摻雜物注射處理注入摻雜物。
參閱第4圖，一第一絕緣層120形成在半導體層SL上。其後，一第一保留導體層150以及第二保留導體層155被依序地形成在第一絕緣層120上。
第一保留導體層150係成為第一導體層(第1圖之C1)與第三導體層(第1圖之C3)之來源的一層，其中該第一保留導體層150可為例如銦錫氧化物或銦鋅氧化物之一透明層。第二保留導體層155係成為第二導體層(第1圖之C2)與第四導體層(第1圖之C4)之來源的一層，且可包含鋁或鎳。
參閱第5圖與第6圖，一第一保留導體層(第4圖中之150)及第二保留導體層(第4圖中之155)被圖樣化。因此，閘極電極GE，其包含第一導體層C1與第二導體層C2，被形成在薄膜電晶體區域TA中，且第三導體層C3及一保留導體圖樣158被形成在像素區域PA中。
其後，第二絕緣層130被形成在第一絕緣層120上。如參閱第1圖之描述，第二絕緣層130覆蓋閘極電極GE之上側與側邊。其後，第一接觸孔CH1被形成在第一絕緣層120上以暴露源極區域SA，且第二接觸孔CH2被形成在第一絕緣層120上以暴露汲極區域DA。
若形成第二絕緣層130之製程被視作第一製程，且形成第一與第二接觸孔CH1、CH2之製程被視作第二製程時，第一製程與第二製程可藉由使用狹縫式遮罩或半色調遮罩作為蝕刻遮罩之一次性蝕刻，或藉由使用不同蝕刻遮罩總共兩次蝕刻而被實施。
參閱第7圖，一第三保留導體層160被形成在基材100之上。第三保留導體層160被形成在形成有半導體層SL、第三導體層C3、以及保留導體圖樣158的基材100上，因此，遮罩透過第一接觸孔CH1與源極區域SA接觸，透過第二接觸孔CH2與汲極區域DA接觸，且遮罩也與保留導體圖樣158接觸。
參閱第8圖與第9圖，在形成第三保留導體層160後，第一遮罩圖樣185與第二遮罩圖樣170被形成在第三保留導體層160上。第一遮罩圖樣185被 形成以與第一接觸孔CH1在平面上重疊，且第二遮罩圖樣170被形成與第二接觸孔CH2以及部分地與(例如，一部分與)保留導體圖樣158重疊。
參閱第9圖，第三保留導體層160利用第一遮罩圖樣185與第二遮罩圖樣170作為一蝕刻遮罩而蝕刻。因此，透過第一接觸孔CH1與源極區域SA接觸之源極電極SE被形成，且透過第二接觸孔CH2與汲極區域DA接觸之汲極電極DE被形成。此外，汲極電極DE在平面上部分與保留導體圖樣158重疊且與保留導體圖樣158接觸。
參閱第10圖，在形成源極電極SE與汲極電極DE後，除了與汲極電極DE接觸之一部分或多部分，其餘之保留導體圖樣158利用第一遮罩圖樣185與第二遮罩圖樣170蝕刻。因此，一第四導體層C4被形成，且完成包含第三導體層C3與第四導體層C4之一第一電極E1。
若第9圖所示之蝕刻製程被視為第一蝕刻製程，且第10圖所示之蝕刻製程被視為第二蝕刻製程時，在本發明所示之第9圖與第10圖實施例中，因為第一蝕刻製程與第二蝕刻製程之蝕刻材料係完全相同的，所以第一蝕刻製程與第二蝕刻製程可依序地實施，且使用在第一蝕刻製程之蝕刻材料與使用在第二蝕刻製程之蝕刻材料可為不同。
當第二蝕刻製程被實施時，保留導體圖樣158將被移除，使得保留導體圖樣158並無殘留在像素區域PA中。因為保留導體圖樣158包含金屬蔽光(例如，第1圖之光10)，若保留導體圖樣158殘留在像素區域PA中時，光(第1圖中之10)將藉由保留導體圖樣158而被遮擋，且透過基材100自像素區域PA提供至外部的光量將會減少。
如上所述，為了最大化或增加提供至外部的光量，第二蝕刻製程被實施使得保留導體圖樣158無殘留在像素區域PA中。然而，因為在第一蝕刻製程被蝕刻之第三保留導體層(第8圖之160)位於形成在基材100上之元件的最上側，所以第三保留導體層160可被輕易地蝕刻。然而，因為在第二蝕刻製程被蝕刻之保留導體圖樣158位在低於源極電極SE之最上面或汲極電極DE之最上面之深度D1，所以蝕刻保留導體圖樣158可能比第三保留導體層160更為困難。
舉例來說，控制藉由執行第二蝕刻製程所形成之第三導體層C3之尺寸可能比控制源極電極SE與汲極電極DE之尺寸更為困難，且由於第二蝕刻製程之執行時間增加，源極電極SE或汲極電極DE之側邊159可能過度蝕刻。此外，當為了避免源極電極SE或汲極電極DE過度蝕刻，實施第二蝕刻製程所需時間被減少時，保留導體圖樣158可能殘留在像素區域PA中。
在執行第二蝕刻製程期間可能發生之問題係因保留導體圖樣158之位置所造成，且問題越顯著，深度D1可能越深。因此，為了解決這些問題，元件通常可藉由考慮在第二蝕刻製程中欲蝕刻的元件之間例如源極電極SE、汲極電極DE、以及第三導體層C3所可能產生的尺寸誤差而被設計。然而，根據本發明之顯示裝置實施例(第1圖之200)，上述提及之問題可藉由最小化或减少深度D1而被避免，而不是設計藉由考慮元件間所產生之尺寸誤差的元件。其將於下述中詳細描述。
若由基材100之上側至源極電極SE之上側或汲極電極DE之上側的高度被視作一第一高度H1，且由基材100之上側至保留導體圖樣158之上側的高度被視作一第二高度H2時，深度D1可藉由第一高度H1減去第二高度H2而得到。因此，若第二高度H2為固定時，深度D1越小，第一高度H1也就越低。
為了减少第一高度H1，源極電極SE及汲極電極DE之厚度可被薄化。然而，在本發明之實施例中，第二絕緣層130形成以覆蓋在源極電極SE與汲極電極DE之間的閘極電極GE，使得第二絕緣層130並無位在源極電極SE與汲極電極DE下。
如上所描述，當第二絕緣層130被形成時(例如，非形成在基材100與汲極電極DE之間)，各第一高度H1及深度D1可減少和第二絕緣層130之厚度一樣。舉例來說，當第二絕緣層130大約為0.5微米至約2微米厚時，根據本實施例，第一高度H1以及深度D1可減少大約0.5微米至約2微米。因此，在執行第二蝕刻製程期間欲蝕刻之元件間的尺寸誤差可被减小。
參閱第11圖，第三絕緣層140被形成在形成有薄膜電晶體TR與第一電極E1之基材100上。根據本實施例，第三絕緣層140可藉由形成一保留絕緣層(圖未示)形成在於基材100之整個表面上以覆蓋薄膜電晶體TR與第一電極E1，其後，藉由部分地移除保留絕緣層以在像素區域PA中暴露第三導體層C3。
再次參閱第1圖，顯示裝置200係藉由形成第三絕緣層140、藉由形成一有機發光層BL在第三絕緣層140及第三導體層C3上、以及藉由形成第二電極E2在有機發光層BL上而被製造。
本發明已經描述在相關主要例示性實施例中，其須了解的是，本發明不被所示之實施例所限制，但是，相對的，係旨在涵蓋包含有後附的申請專利範圍之精神與範疇的各種修改及等效安排、以及其均等物。
200‧‧‧顯示裝置
100‧‧‧基材
10‧‧‧光
110‧‧‧緩衝層
120‧‧‧第一絕緣層
130‧‧‧第二絕緣層
140‧‧‧第三絕緣層
E1‧‧‧第一電極
E2‧‧‧第二電極
BL‧‧‧有機發光層
CH1‧‧‧第一接觸孔
CH2‧‧‧第二接觸孔
C1‧‧‧第一導體層
C2‧‧‧第二導體層
C3‧‧‧第三導體層
C4‧‧‧第四導體層
PXL‧‧‧像素
GE‧‧‧閘極電極
SE‧‧‧源極電極
DE‧‧‧汲極電極
SL‧‧‧半導體層
TR‧‧‧薄膜電晶體
TA‧‧‧薄膜電晶體區域
PA‧‧‧像素區域
DA‧‧‧汲極區域
CA‧‧‧通道區域
SA‧‧‧源極區域
D1‧‧‧深度

Claims (13)

  1. 一種顯示裝置，其包含：一基材；一薄膜電晶體，其係在該基材上；以及一像素，其電性耦接至該薄膜電晶體；其中該薄膜電晶體包含：一半導體層，係在該基材上；一第一絕緣層，係在該半導體層上且具有一第一接觸孔與一第二接觸孔；一源極電極，係在該第一絕緣層上且其過該第一接觸孔與該半導體層接觸；一汲極電極，係在該第一絕緣層上且透過該第二接觸孔與該半導體層接觸；一閘極電極，係介於該源極電極與該汲極電極之間且具有包含一第一導體層與一第二導體層之一堆疊結構；以及一第二絕緣層，係介於該源極電極與該汲極電極之間且其覆蓋該閘極電極，其中該像素包含：一第一電極，係在該第一絕緣層上且電性耦接至該汲極電極；一有機發光層，係在該第一電極上；以及一第二電極，係在該有機發光層上， 其中該第一電極、該閘極電極、該源極電極及該汲極電極之底部與該第一絕緣層接觸且在該第一絕緣層之表面上彼此分離。
  2. 如申請專利範圍第1項所述之顯示裝置，其中該第一電極包含：一第三導體層；以及一第四導體層，係在該第三導體層之一端且接觸至該汲極電極，其中該第一導體層及該第三導體層包含相同材料，且該第二導體層及該第四導體層包含之一材料，其不同於該第一導體層及該第三導體層之材料。
  3. 如申請專利範圍第1項所述之顯示裝置，其中自該有機發光層所發射之光透過該基材傳輸。
  4. 如申請專利範圍第1項所述之顯示裝置，其中該第一導體層包含一透明導電材料，且該第二導體層包含金屬。
  5. 如申請專利範圍第1項所述之顯示裝置，其中該第二絕緣層圍繞該閘極電極之側邊與上側。
  6. 如申請專利範圍第5項所述之顯示裝置，其中該第二絕緣層係避免該源極電極與該汲極電極重疊。
  7. 如申請專利範圍第1項所述之顯示裝置，其中每一該源極電極以及該汲極電極包含複數個重疊導體層。
  8. 一種製造顯示裝置之方法，該方法包含：形成一半導體層在一基材上之一薄膜電晶體區域； 形成一第一絕緣層以覆蓋該半導體層；形成一閘極電極與該半導體層在第一絕緣層上重疊；形成一第一電極在一基材上之一像素區域；形成一第一接觸孔以及一第二接觸孔在第一絕緣層中以暴露該半導體層；形成一第二絕緣層以覆蓋在該第一絕緣層上之該閘極電極；形成一源極電極以透過該第一接觸孔接觸該半導體層；形成一汲極電極以透過該第二接觸孔接觸至該半導體層；形成一有機發光層在該第一電極上；以及形成一第二電極在該有機發光層上，其中該源極電極與該汲極電極係藉由該第二絕緣層所分離，以及該第一電極、該閘極電極、該源極電極、以及該汲極電極之底部係與該第一絕緣層接觸且係在該第一絕緣層之表面上彼此分離。
  9. 如申請專利範圍第8項所述之方法，其中形成該閘極電極之步驟包含：形成一第一保留導體層在該第一絕緣層上；形成一第二保留導體層在該第一保留導體層上；藉由圖樣化該第一保留導體層形成一第一導體層在該薄膜電晶體區域中；以及 藉由圖樣化該第二保留導體層形成一第二導體層在該薄膜電晶體區域中；以及其中形成該像素電極之步驟包含：藉由圖樣化該第一保留導體層形成一第三導體層在該像素區域中；藉由圖樣化該第二保留導體層形成一保留導體圖樣在該像素區域中；以及藉由移除對應於該像素區域的該保留導體圖樣之一部分形成一第四導體層。
  10. 如申請專利範圍第9項所述之方法，其中該第一導體層包含一透明導電材料，該第二導體層包含一金屬，該第一導體層與該第三導體層包含一相同材料，且該第二導體層與該第四導體層包含一材料，其不同於該第一導體層與該第三導體層之材料。
  11. 如申請專利範圍第8項所述之方法，其中該第二絕緣層圍繞該閘極電極之側邊與上側。
  12. 如申請專利範圍第11項所述之方法，其中該第二絕緣層係避免該源極電極與該汲極電極重疊。
  13. 如申請專利範圍第8項所述之方法，其中每一該源極電極及該汲極電極包含複數個重疊導體層。
TW100119886A 2010-10-26 2011-06-07 顯示裝置及其製造方法 TWI570905B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100104699A KR20120043404A (ko) 2010-10-26 2010-10-26 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201218370A TW201218370A (en) 2012-05-01
TWI570905B true TWI570905B (zh) 2017-02-11

Family

ID=45972208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119886A TWI570905B (zh) 2010-10-26 2011-06-07 顯示裝置及其製造方法

Country Status (4)

Country Link
US (1) US8461593B2 (zh)
KR (1) KR20120043404A (zh)
CN (1) CN102456706B (zh)
TW (1) TWI570905B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102077143B1 (ko) * 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6932598B2 (ja) * 2017-09-25 2021-09-08 株式会社ジャパンディスプレイ 表示装置
CN107768412B (zh) * 2017-10-26 2023-10-27 京东方科技集团股份有限公司 显示基板及其制备方法和显示面板
CN109659445A (zh) * 2018-12-19 2019-04-19 武汉华星光电半导体显示技术有限公司 显示面板及其显示屏
KR20210008204A (ko) * 2019-07-10 2021-01-21 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1798458A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
US20070188671A1 (en) * 2001-07-07 2007-08-16 Hwang Kwang J Array substrate of liquid crystal display and fabricating method thereof
TW201002144A (en) * 2008-04-24 2010-01-01 Samsung Mobile Display Co Ltd Organic light emitting display device and method of manufacturing the same
CN101794049A (zh) * 2009-01-30 2010-08-04 三星移动显示器株式会社 平板显示装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
KR100743103B1 (ko) * 2001-06-22 2007-07-27 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 패널
US20060072047A1 (en) * 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
KR100731045B1 (ko) 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100611152B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100623720B1 (ko) 2004-11-24 2006-09-19 삼성에스디아이 주식회사 유기전계 발광소자 및 그 제조 방법
KR100700643B1 (ko) * 2004-11-29 2007-03-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
KR20060121017A (ko) 2005-05-23 2006-11-28 주식회사 대우일렉트로닉스 오엘이디 디스플레이 제조용 포토 마스크
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR101545315B1 (ko) * 2008-09-17 2015-08-20 삼성디스플레이 주식회사 유기전계발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188671A1 (en) * 2001-07-07 2007-08-16 Hwang Kwang J Array substrate of liquid crystal display and fabricating method thereof
CN1798458A (zh) * 2004-12-31 2006-07-05 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
TW201002144A (en) * 2008-04-24 2010-01-01 Samsung Mobile Display Co Ltd Organic light emitting display device and method of manufacturing the same
CN101794049A (zh) * 2009-01-30 2010-08-04 三星移动显示器株式会社 平板显示装置及其制造方法

Also Published As

Publication number Publication date
US20120097953A1 (en) 2012-04-26
KR20120043404A (ko) 2012-05-04
CN102456706A (zh) 2012-05-16
TW201218370A (en) 2012-05-01
US8461593B2 (en) 2013-06-11
CN102456706B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
TWI425634B (zh) 有機發光顯示裝置及其製造方法
KR101233348B1 (ko) 표시 장치 및 그 제조 방법
US20240038787A1 (en) Thin film transistor, array substrate, display panel, and method for fabricating array substrate
KR102151235B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
TWI570905B (zh) 顯示裝置及其製造方法
TWI549289B (zh) 有機發光顯示面板及其製作方法
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
TWI495111B (zh) 顯示面板及其製作方法
TWI495110B (zh) 顯示面板及其製作方法
KR102224457B1 (ko) 표시장치와 그 제조 방법
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
KR100811997B1 (ko) 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
WO2019030891A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
TWI527206B (zh) 有機發光二極體顯示器及其之製造方法
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
TW200816490A (en) Display device and method of manufacturing the display device
KR20170078394A (ko) 표시장치용 어레이기판 및 그 제조방법
TWI579926B (zh) 主動元件陣列基板
JP4441299B2 (ja) 表示装置の製造方法
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR102536563B1 (ko) 표시 장치
KR20120000254A (ko) 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법
KR20110056899A (ko) 어레이 기판 및 이의 제조방법