KR101545315B1 - 유기전계발광소자 - Google Patents
유기전계발광소자 Download PDFInfo
- Publication number
- KR101545315B1 KR101545315B1 KR1020080091225A KR20080091225A KR101545315B1 KR 101545315 B1 KR101545315 B1 KR 101545315B1 KR 1020080091225 A KR1020080091225 A KR 1020080091225A KR 20080091225 A KR20080091225 A KR 20080091225A KR 101545315 B1 KR101545315 B1 KR 101545315B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- thin film
- film transistor
- display region
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002425 crystallisation Methods 0.000 claims abstract description 16
- 230000008025 crystallization Effects 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 191
- 238000000034 method Methods 0.000 claims description 43
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 37
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 37
- 239000010408 film Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 16
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000011651 chromium Substances 0.000 claims description 15
- 229910052804 chromium Inorganic materials 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000002356 single layer Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 3
- 239000007790 solid phase Substances 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 abstract 1
- 230000003068 static effect Effects 0.000 abstract 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 18
- 239000000463 material Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 239000012780 transparent material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004770 highest occupied molecular orbital Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000004768 lowest unoccupied molecular orbital Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
유기전계발광소자에서, 기판은 화상이 표시되는 표시영역과 상기 표시영역을 둘러싼 비표시영역으로 구분되고 상기 표시영역에 구비된 화소들을 포함한다. 상기 비표시영역에는 반도체층을 포함하는 하나 이상의 박막트랜지스터가 형성되고, 상기 표시영역에는 상기 박막트랜지스터에 연결되는 제1 전극과, 상기 제1 전극 상에 형성된 유기발광층과, 상기 유기발광층 상에 형성되며 상기 제1 전극과 함께 상기 유기발광층에 전압을 인가하는 제2 전극이 구비된다. 또한, 상기 비표시영역에는 상기 반도체층의 하부에서 개구부가 형성된 차광층이 형성된다.
차광층, 반도체층, 개구부, 결정화, 정전기
Description
본 발명은 유기전계발광소자에 관한 것으로, 더욱 상세하게는 패터닝된 차광층을 구비한 배면발광형 유기전계발광소자에 관한 것이다.
근래, 통신 및 컴퓨터에 관련하여 반도체와 표시장치의 소자개발에 관련한 기술개발이 중요시되고 있다. 그 중 천연색표시소자로써 주목받는 소자가 유기전계발광소자이다.
상기 유기전계발광소자는 광을 방출하는 유기발광층과 상기 유기발광층에 전압을 인가하는 전극을 포함한다. 상기 전극에는 상기 유기발광층을 제어하기 위한 박막트랜지스터가 구비된다. 그런데, 종래의 발명에 따르면 상기한 박막트랜지스터 내 금속 배선들에 의해 발생한 광이 반사 및 산란됨으로써 시인성 불량을 일으키게 되며 결과적으로 콘트라스트비가 저하되는 문제점이 있어서, 상기 박막트랜지스터의 하부에 저반사 금속으로 차광층을 형성하는 방법이 고려되었다. 그러나, 저반사 금속 차광층의 경우, 차광층에 의해 상기한 광의 반사 및 산란은 감소되었다고 할지라도, 차광층이 금속으로 형성됨에 따라 열을 쉽게 흡수하여 추후 공정에 영향을 미칠 뿐만 아니라 소정 온도에서 용융되어 불량으로 작용하였다.
본 발명은 차광층을 소정 영역에 개구부를 가지도록 패터닝함으로써 차광층에 의한 추후 공정의 불량을 감소시킬 수 있는 유기전계발광소자를 제공하는 것을 목적으로 한다.
본 발명에 따른 유기전계발광소자는, 화상이 표시되는 표시영역과 상기 표시영역을 둘러싼 비표시영역으로 이루어진 복수의 화소를 포함하는 기판과, 상기 기판 상의 비표시영역에 형성되며, 반도체층을 포함하는 하나 이상의 박막트랜지스터와, 상기 박막트랜지스터에 연결되며, 상기 표시영역에 형성된 제1 전극과, 상기 제1 전극 상에 형성된 유기발광층과, 상기 유기발광층 상에 형성되며 상기 제1 전극과 함께 상기 유기발광층에 전압을 인가하는 제2 전극, 및 상기 기판 상의 비표시영역에 형성되며, 상기 반도체층의 하부에 개구부가 형성된 차광층을 포함한다.
상기 하나 이상의 박막트랜지스터는 상기 제1 전극에 전압을 인가하는 제1박막트랜지스터와, 상기 제1 박막트랜지스터를 스위칭하는 제2 박막트랜지스터로 이루어지며, 상기 박막트랜지스터는 상기 기판상에 형성되며 소스영역, 채널영역, 드레인영역으로 이루어진 반도체층과, 상기 반도체층 상부에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 게이트전극과, 상기 소스영역과 드레인영역을 노출시키기 위한 콘택홀을 가지는 층간 절연막, 및 상기 콘택홀을 통하여 상기 소스영역과 드레인영역에 각각 연결된 소스전극과 드레인전극을 포함한다. 여기서, 상기 반도체층은 다결정실리콘층을 포함한다.
상기 반도체층의 하부에 형성된 상기 차단층의 개구부는 상기 반도체층의 형상과 크기와 동일한 형상과 크기를 가지며, 필요에 따라 상기 반도체층의 크기보다 작게 형성될 수도 있다.
상기 기판의 비표시영역에는 서로 교차하여 상기 복수의 화소를 정의하는 게이트라인과 데이터라인이 형성되어 있다.
본 발명의 실시예에 따르면 상기 게이트라인 및/또는 데이터라인의 하부 차광층에 개구부를 더 포함할 수 있다. 이때, 게이트라인 및/또는 데이터라인 하부의 개구부는 빛샘을 막기 위해 게이트라인 및/또는 데이터라인의 폭보다 작게 형성되는 것이 특징이다. 상기 개구부가 게이트라인 및/또는 데이터라인의 폭보다 좁게 형성됨으로써 상기 차광층은 상기 게이트라인 및/또는 데이터라인의 일부 영역과 오버랩될 수 있다.
상기 차광층은 크롬산화물층의 단일층이나, 크롬산화물층 및 상기 크롬산화물층 위에 형성된 크롬질화물층의 이중층, 또는 크롬산화물, 상기 크롬산화물층 위에 형성된 크롬층 및 상기 크롬층 위에 형성된 크롬질화물 또는 크롬산화물층으로 이루어진 삼중층일 수 있다.
상기한 유기전계발광소자는 배면발광식, 광이 제2 전극으로부터 제1 전극 쪽으로의 출사되는 방식에 적용된다. 이때, 상기 제1 전극과 제2 전극은 필요에 따라 캐소드와 애노드의 위치가 바뀔 수 있으나, 배면 발광식에 해당되기 때문에 제1 전극은 투명한 물질로 형성되며, 제2 전극은 투명한 물질로 형성되거나 투명하지 않은 금속으로 형성될 수 있다.
본 발명은 상기 유기전계발광소자를 제조하는 방법을 포함하며, 본 발명에 따른 유기전계발광소자를 제조하기 위해서는 먼저 표시영역과 비표시영역으로 이루어진 복수의 화소를 포함하는 기판 상의 비표시영역에, 개구부를 갖는 차광층을 형성하고, 상기 차광층이 형성된 기판의 비표시영역 상에, 상기 개구부에 중첩하는 반도체층을 포함하는 하나 이상의 박막트랜지스터를 형성한다. 다음, 상기 박막트랜지스터에 연결되며, 상기 표시영역에 제1 전극을 형성하고, 상기 제1 전극 상에 유기발광층을 형성하고, 상기 유기 발광층 상에 상기 제2 전극을 형성한다.
여기서, 상기 반도체층은 다결정실리콘층으로 형성되며, 고상결정화(Solid Phase Crystallization), 엑시머 레이저 어닐링(Excimer Laser Anealing), 금속유도 결정화(Metal Induced Crystallization) 및 순차측면고상화(Sequential Lateral Solidification) 중 어느 하나의 방법으로 형성될 수 있다.
또한, 상기 차광층은 크롬산화물(CrOx)의 단일층이나, 크롬산화물/크롬질화물(CrNx)의 이중층, 또는 크롬산화물/크롬/크롬질화물의 삼중층으로 형성될 수 있다.
본 발명의 실시예에 따른 유기전계발광소자는 박막트랜지스터 반도체층의 하부에 차광층이 형성되지 않음으로써, 비정질실리콘의 결정화가 용이하다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 표시장치를 설명한다.
본 명세서의 실시예들에 대해 참조된 도면은 도시된 형태로 한정하도록 의도된 것이 아니며, 그와는 달리, 청구항에 의해 정의된 본 발명의 원리 및 범위 내에 있는 모든 변형, 등가물, 및 대안들을 포함하도록 의도된 것이다.
또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다. 그리고, 어떤 막(층)이 다른 막(층)의 '상에' 형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.
먼저 유기전계발광소자의 작용원리를 설명하면 다음과 같다.
유기전계발광소자는 일함수(work function)가 높은 도전물질전극과 낮은 도전물질전극 사이에 발광물질이 삽입되어 상기 발광물질이 광을 발생시켜 화상을 나타내는 표시장치이다. 유기전계발광소자에서는 일함수가 높은 도전물질전극은 발광물질에 정공을 주입하는 애노드(anode)으로 사용되고 일함수가 낮은 도전물질전극은 발광물질에 전자를 주입하는 캐소드(cathode)으로 사용된다.
발광된 빛이 발광소자 외부로 발산되게 하기 위하여 상기 유기전계발광소자 중 어느 한쪽 전극으로 발광파장영역에서 빛의 흡수가 거의 없는 투명한 물질을 사용한다. 이때, 상기 투명물질로는 ITO(Indium Tin Oxide)가 가장 많이 사용되며, 통상 상기 투명한 물질이 사용되는 전극은 정공이 주입되는 애노드에 해당된다. 또한, 나머지 다른 쪽 전극은 캐소드에 해당되며, 상기 캐소드는 전자의 주입을 용이하게 하기 위해 일반적으로 일함수가 낮은 금속을 사용한다.
상기 전극들을 가진 유기전계발광소자의 발광의 원리는 다음과 같다. 일함수가 높은 애노드와 낮은 캐소드에서 각각 정공과 전자가 유기발광층에 주입되면, 상기 유기발광층 내에 엑시톤(exciton)이 생성된다. 이 엑시톤이 발광, 소멸(decay)함에 따라 유기발광층의 LUMO(Lowest Unoccupied Molecular Orbital)와 HOMO(Highest Occupied Molecular Orbital)의 에너지 차이에 해당하는 빛이 발생하게 된다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광소자(10)를 개략적으로 나타낸 평면도이다. 도 1에서는 차광층을 별도로 나타내지는 않았다.
또한, 도 2는 본 발명의 일 실시예에 따른 유기전계발광소자(10)의 단면을 개략적으로 나타낸 도면으로서, 상기 도 1에 도시된 기판의 II-II' 선에 따른 단면을 나타낸 것이다.
실제의 유기전계발광소자에는 복수의 게이트라인(32)과 복수의 데이터라인(34)이 교차하여 복수의 화소가 존재하지만 설명을 간단히 하기 위해 하나의 화소를 예를 들어 나타내고 있다.
도 1과 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기전계발광소자(10)는 복수의 화소를 포함하며, 각각의 화소들은 표시영역(P)과 비표시영역(N)으로 이루어진다. 상기 표시영역(P)은 유기발광층(18)이 형성되어 광이 출사되는 영역에 해당하며, 각각에 표시영역(P)이 포함된 복수의 셀이 최종적인 화상을 형성하게 된다.
상기 표시영역(P)에는 유기발광층(18)과, 상기 유기발광층(18)에 정공를 제 공하는 제1 전극(애노드, 16) 및 상기 유기발광층(18)에 전자를 제공하는 제2 전극(캐소드, 19)이 구비된다. 상기 제1 전극(16)과 제2 전극(19)은 그 전극을 이루는 물질의 일함수의 크기에 따라 달라질 수 있으며, 제2 전극(19)의 일함수가 제1 전극(16)의 일함수가 큰 경우에는 제2 전극(19)이 애노드, 제1 전극(16)이 캐소드가 된다.
상기 비표시영역(N)에는 상기 제1 전극(16)에 전압을 인가함으로써 상기 유기발광층(18)을 제어하기 위한 박막트랜지스터(T1, T2)가 구비된다. 상기 박막트랜지스터는 1개로 구성될 수 있으나 필요에 따라 상기 제1 전극(16)을 구동하는 제2 박막트랜지스터(T2)와 상기 제2 박막트랜지스터(T2)에 데이터 전압을 인가하는 제1 박막트랜지스터(T1)로 이루어질 수 있다. 본 실시예에서는 2개의 박막트랜지스터(T1, T2)가 형성된 경우를 예로 들어 설명하나 이에 한정되는 것은 아니며, 동작의 특성에 따라 상기 제1 박막트랜지스터(T1) 또는 제2 박막트랜지스터(T2)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
투명한 절연 물질로 이루어진 기판(12) 상에는 서로 교차하여 화소를 정의하는 복수의 게이트라인(32)과 복수의 데이터라인(34)이 구비된다. 일방향으로 배열된 게이트라인(32)은 상기 게이트라인(32)과 절연막(57')을 사이에 두고 배열된 데이터라인(34)과 교차한다. 상기 데이터라인(34) 근처에는 상기 데이터라인(34)과 평행하게 전원라인(35)이 배열되어 있으며 상기 전원라인(35) 또한 상기 게이트라인(32)과 교차하게 된다.
상기 제1 박막트랜지스터(T1)와 제2 박막트랜지스터(T2)는 게이트전극(36, 38)과, 반도체층(40, 42) 그리고, 소스전극(46, 52) 및 드레인전극(50, 56)을 포함한다. 이때, 상기 박막트랜지스터(T1, T2)의 반도체층은 각각 소스영역, 채널영역 및 드레인영역으로 이루어지며, 상기 제1 박막트랜지스터(T1)의 소스전극(46)과 드레인전극(50)은 반도체층(40)의 소스영역과 드레인영역에 콘택홀을 통해 각각 연결되며, 상기 제2 박막트랜지스터(T2)의 소스전극(52)과 드레인전극(56)은 반도체층(42)의 소스영역과 드레인영역에 콘택홀을 통해 각각 연결된다.
또한, 상기 제1 박막트랜지스터(T1)의 드레인전극(50)은 콘택홀(54)을 통해 상기 제2 박막트랜지스터(T2)의 게이트전극(38)과 연결되어 있으며, 상기 제2 박막트랜지스터(T2)의 소스전극(52)은 콘택홀(55)을 통해 상기 전원라인(35)과 연결된다. 그리고, 상기 제2 박막트랜지스터(T2)의 드레인전극(56)은 표시영역(P)에 형성된 제1 전극(16)과 연결된다.
한편, 제2 박막트랜지스터(T2)는 게이트전극(38)과 반도체층(42)과 소스전극(52) 및 드레인전극(56)으로 구성되며, 상기 제2 박막트랜지스터(T2)의 상부에는 절연막(57)을 사이에 두고 제2 박막트랜지스터(T2)의 드레인전극(56)과 접촉하는 제1 전극(16)이 형성되어 있다. 상기 제1 전극(16) 상에는 전술한 바와 같이, 광을 발생시키는 유기발광층(18) 및, 상기 유기발광층(18) 상부에 형성된 제2 전극(19)이 형성되어 있다.
상기 제1 박막트랜지스터(T1)의 드레인전극(50)과 연결된 상기 제2 박막트랜지스터(T2)의 게이트전극(38)은 상기 제2 박막트랜지스터(T2)의 소스 전극(52)와 중첩되어 커패시터를 이룬다.
여기서, 미설명 부호 13, 14, 57, 57', 59는 절연 물질로 만들어진 층으로, 각각 여기서, 제1 절연막, 제2 절연막, 게이트 절연막, 보호막, 격벽에 해당한다. 상기 제1 절연막(13)은 차광층(60)과 반도체층(42) 사이를 절연하며, 상기 제2 절연막(14)은 상기 반도체영역(42)와 게이트 전극(38) 사이를 절연한다. 그리고 상기 게이트 절연막(57)은 상기 게이트전극(38)과 소스전극(52) 및 드레인전극(56) 사이를 절연하며, 상기 보호막(57')은 상기 상기 소스전극(52) 및 드레인전극(56)과 제1 전극(16) 사이를 절연한다. 상기 격벽(59)은 표시영역(P)와 비표시영역(N)을 절연한다.
상기한 바와 같이 구성된 유기전계발광소자는 제1 전극(16) 및 제2 전극(19)의 투명성 및 유기발광층(18)에서 출사된 광의 방향에 따라 배면발광식(bottom emission)과 전면발광식(top emission)으로 구분된다. 본 발명에서는 투명한 물질로 하부기판을 형성함으로써 광이 제2 전극(19) 방향으로부터 제1 전극(16) 방향으로 출사되는 배면발광식에 해당한다.
여기서 상기 제1 전극(16)은 유기발광층에서 발생된 광이 투과하게 되므로 투명한 물질로 형성하는 것이 바람직하며, 제2 전극(19)은 투명한 도전물질로도, 투명하지 않은 도전물질로도 형성할 수 있다.
따라서, 본 발명에 따른 일 실시예에서는 상기 제2 전극(19)은 불투명한 도전물질, 예를 들어 금속으로 형성할 수 있으며, 상기 제1 전극(16)은 투명한 도전성 물질, 예를 들어 인듐주석산화물(Indium Tin Oxide; ITO), 인듐아연산화물(Indium Zinc Oxide; IZO), 투명한 금속박막과 같은 금속산화물로 형성할 수 있 다.
제2 전극(19)을 일함수가 작은 물질(예를 들어, 금속)으로 형성하고 제1 전극(16)을 일함수가 큰 물질(예를 들어, 금속산화물)로 형성하는 경우에는 상기 제1 전극(16)이 정공을 제공하는 애노드, 제2 전극(19)이 전자를 제공하는 캐소드가 된다. 반대로, 제1 전극(16)을 일함수가 작은 물질로 형성하고 제2 전극(19)을 일함수가 큰 물질로 형성하면 상기 제1 전극(16)이 전자를 제공하는 캐소드, 제2 전극(19)이 정공을 제공하는 애노드가 된다.
그런데 광이 하부 방향으로 출사되는 경우 비표시영역(N)의 상기 박막트랜지스터 내의 금속배선들 때문에 광이 반사되거나 산란됨으로써 콘트라스트비를 감소시키고 시인성 불량을 유발하게 되므로, 상기 반사되거나 산란된 광을 막기 위해 저반사 금속산화물과 금속을 이용하여 차광층(60)이 형성된다. 상기 차광층(60)은 비표시영역(N)에 형성되며, 복수의 개구부를 갖는다.
도 3은 도 1에 도시된 본 발명의 일 실시예에 따른 유기전계발광소자(10)에서의 차단층(60)이 형성된 영역을 개략적으로 나타낸 평면도이다. 도시된 도면에서는 차단층(60)을 전면에 표시하였지만, 실제로는 박막트랜지스터(T1, T2)의 하부에 위치함을 유의해야 한다.
도시한 바와 같이, 반도체층(42)이 존재하는 영역에 대응하여 차광층(60)이 제거된 개구부(A)가 위치한다. 다시 말하면, 상기 개구부(A)는 상기 제1 및 제2 박막트랜지스터(T1, T2)의 반도체층(40, 42)이 형성된 영역에 대응하는 비표시영역(N)에 형성된다. 이때, 상기 개구부(A)의 형상은 상기 반도체층(40, 42)의 형상 과 동일하며 그 크기 또한 동일하다.
다만, 필요에 따라 상기 반도체층(40, 42)의 크기보다 약간 작거나 크게 형성할 수는 있을 것이나 빛샘이 발생하지 않을 정도로 형성해야 하므로 설계 마진을 고려하여 최대한 동일하게 형성하는 것이 바람직하다. (도면에서는 개구부 영역을 명확히 표시하기 위해 실제 크기보다 약간 크게 도시하였다.)
상기한 바와 같이, 제1 박막트랜지스터(T1)와 제2 박막트랜지스터(T2)의 반도체층(A)의 형상과 크기에 따라 그 하부에 차광층(60)이 형성되지 않은 개구부(A)를 구비하는 이유는 다음과 같다.
현재 유기전계발광소자에 주로 사용되는 구동 방식인 능동 매트릭스 방식은 박막트랜지스터를 스위칭 소자로 사용하여 유기발광층을 제어하는 방식이다. 상기 박막트랜지스터에 사용되는 반도체층은 비정질실리콘이나 다결정실리콘으로 형성할 수 있지만, 전자의 전계이동도가 큰 다결정실리콘이 고속동작에 유리하다. 그러나 다결정실리콘 박막트랜지스터 제작시에는 고가의 석영(quartz) 기판을 이용한 고온공정이 요구되므로 상대적으로 저온공정인 비정질 실리콘 박막트랜지스터에 비해 대면적 액정표시장치의 적용에 한계로 작용하고 있다. 따라서 비정질 실리콘을 증착한 후 상기 비정질 실리콘을 결정화하는 방법이 개발되었는 바, 고상결정화(Solid Phase Crystallization; SPC), 엑시머 레이저 어닐링(Excimer Laser Anealing; ELA), 금속유도 결정화(Metal Induced Crystallization; MIC), 순차측면고상화(Sequential Lateral Solidification; SLS) 등이 있다.
특히, SLS 결정화법은 비정질실리콘층에 레이저빔을 2회 이상 중첩 조사하 여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. SLS 결정화법은 비정질 실리콘층에 소정의 빔 폭을 가지는 레이저빔을 1차 레이저 조사하여, 조사된 비정질실리콘을 완전 용융시킨다. 상기 레이저빔의 조사가 끝난 후 냉각이 시작되면 비정질 실리콘과 용융 실리콘의 경계면에서 우선적으로 결정화가 일어나게 되며, 상기 결정화된 부분이 씨드가 된다. 이때, 상기 씨드 형성시 발생한 응고 잠열에 의해 비정질 실리콘과 용융 실리콘의 경계면으로부터 용융된 실리콘 방향으로 온도가 점차 감소되는 온도 분포가 형성된다. 열 유속은 용융된 실리콘층의 중앙부 방향으로 흐르게 되므로, 용융된 실리콘이 완전히 응고될 때까지 다결정 실리콘 결정의 측면 성장이 일어나게 된다. 그 다음, 상기 결정립이 형성된 다결정 실리콘 영역과 비정질 실리콘의 경계면을 포함하는 영역에 2차로 레이저 조사하면 비정질 실리콘 및 다결정 실리콘이 용융되고 이후 냉각되면서 2차 레이저 조사에 의해 용해되지 않은 기 형성된 다결정 실리콘 결정에 원자가 부착되어 결정의 길이가 증가하게 된다. 이러한 방식으로 2회에 걸친 레이저 조사로써, 또는 필요에 따라 3회에 걸친 레이저 조사로써 다결정 실리콘층을 형성할 수 있다.
상기한 바와 같이, 레이저를 이용한 SLS의 경우 레이저가 조사된 부위 근처는 고온을 나타낸다. 또한, SLS 방법이 아니더라도 SPC, ELA, MIC 등의 방법 모두에서 열을 필요로 하거나, 공정중에 불가피하기 열이 발생한다. 문제는 차광층이 크롬이나 몰리브덴과 같은 열전도율이 높은 금속으로 형성되기 때문에, 결정화되어야할 비정질실리콘층의 하부에 차광층이 형성되어 있으면 상기 비정질실리콘의 결정화에 사용되어야 할 열이 상기 차광층을 통해 쉽게 흡수되고 결국은 누설된다는 것이다. 이러한 열의 방사는 차광층이 형성된 영역 상부의 비정질실리콘이 충분한 그레인(grain)으로 성장하지 못하게 하며 결국 결정화불량으로 이어진다.
상기한 결정화불량은 단순하게는 상기 차광층(60)과 반도체층(42) 사이의 절연막(13)을 형성하고 상기 절연막(13)의 두께를 높임으로써 해결할 수 있다. 그러나, 이 경우 결정성은 개선된다고 할지라도 절연막(13)을 두껍게 형성하기 위해 추가 시간과 비용이 소요됨은 물론이고, 두꺼워진 절연막(13)에서 나온 오염원이 증가되어 박막트랜지스터의 전자 이동도 등의 특성이 오히려 감소된다.
따라서, 본 발명의 실시예에서는 반도체층(42)에 대응하는 부분의 금속 차광층(60)을 아예 제거한 개구부(A)를 형성함으로써 상기한 결정화불량을 해결하는 것을 특징으로 한다. 이에 따라, 본 실시예에서는 반도체층(42)이 형성될 구간에서 비정질실리콘이 결정화되는 공정이 진행되더라도 별도의 열 손실이 없게 되며 이 영역에서는 고르게 결정화가 진쟁되어 결함이 감소된 다결정실리콘을 얻을 수 있다.
또한, 상기 개구부(A)는 상기 게이트라인(32)이나 데이터라인(34)의 하부에도 형성될 수 있다.
도 4는 도 3의 데이터라인(34)의 일부를 확대하여 도시한 것으로, 데이터라인(34)의 하부에도 차광층(60)이 형성된 모습이다. 상기 게이트라인(32)이나 데이터라인(34)의 하부, 또는 게이트라인(32) 및 데이터라인(34)의 하부의 개구부(A')는 상기 차광층(60)을 다수의 조각으로 분할하기 위함이다.
상기 차광층(60)은 비표시영역(N)과 반도체영역(42)의 하부를 제외하고 기 판의 전면에 연결되어 넓게 형성될 수 있기 때문에 전하가 축적되어 정전기방전이 일어날 수 있다. 상기 정전기 방전은 박막트랜지스터의 배선에 치명적으로 작용하여 쇼트 등의 결함의 원인이 된다. 본 발명의 실시예에 따르면, 차광층(60)이 여러 개의 조각으로 분할되면 분할되기 전보다 상대적으로 전하의 축적이 감소되므로 정전기 방전을 감소시킬 수 있다.
그 외에도, 게이트라인(32)이나 데이터라인(34)의 하부에 개구부(A')를 형성함으로써 차광층 금속과 게이트라인(32) 또는 데이터라인(34)과의 커플링(coupling)이 감소한다.
여기서, 이러한 개구부(A')가 예로서 도시한 데이터라인(34)보다 폭이 넓다면 빛샘의 우려가 있으므로, 상기 하부의 개구부(A')의 폭(W1)은 상기 데이터라인(34)의 폭(W2)보다 작은 것이 특징이다. 이때, 상기 개구부(A')로 광이 새는 부분이 없도록 상기 게이트라인의 양 가장자리와 상기 차광층(60)의 일부 영역이 오버랩된다.
여기서, 본 실시예에서는 데이터라인(34) 하부의 차광층(60)에 개구부(A')를 형성한 것을 예로 들었으나, 필요에 따라 제2 박막트랜지스터(T2)에 전원을 공급하는 전원라인(35)의 하부에도 개구부를 형성할 수 있음은 물론이다.
상기 차광층(60)은 크롬산화물(CrOx)의 단일층이나, 크롬산화물/크롬질화물(CrNx)의 이중층, 또는 크롬산화물/크롬/크롬질화물의 삼중층으로 된다.
상기한 바와 같은 물질로 차광층(60)을 형성하는 이유는 차광층(60)이 종래와 같이 크롬이나 몰리브덴과 같은 금속으로 형성되는 경우 결함이 발생하기 때문 이다. 크롬이나 몰리브덴과 같은 금속은 용융온도가 금속산화물보다 상대적으로 낮은 편이기 때문에 비정질실리콘 결정화 공정을 포함하여 열이 수반되는 다양한 박막트랜지스터 공정 중에 용융이 일어날 수 있다. 또한 상기 금속은 열전도율이 높아 공정 중에 열이 쉽게 전도되며, 바로 용융되지 않더라도 잠열에 의해 시간차를 두고 용융될 수 있다.
특히 박막트랜지스터 공정 중에서 패터닝이 수반되는 공정에 있어서는 패턴의 가장자리 계면 상에 열에너지가 응축됨으로써, 가장자리의 차광층이 부풀어 오르는 헌칭(hunching) 현상이 일어날 수 있다. 헌칭 현상이 일어나는 경우에는 차광층이 타 영역보다 돌출되어 이후 공정에서 단차에 따른 불량을 일으키는 것은 물론이고, 상기 돌출부가 분리되어 불순물 입자로서 작용하여 상기 기판 상에서 불량을 일으키기도 한다. 불순물 입자로 작용하는 경우에는 대부분 미세한 입자에 해당하나 경우에 따라서는 대형 입자로서 부유하기도 한다.
도 5와 도 6은 헌칭 현상에 따른 기판의 불량을 나타낸 사진이다. 도시한 바와 같이, 도 5에서는 기판 상에 부풀어 오른 돌출부에 의해 배선이 끊긴 것을 확인할 수 있으며, 도 6에서는 헌칭 현상에 의해 부풀어오른 금속이 원래의 위치에서 떨어져 나와 결국은 소자 위에 불순물 입자로서 부유하는 것을 확인할 수 있다.
따라서, 본 발명의 실시예에서는 상기한 헌칭 현상을 방지하기 위해 용융온도가 상기 금속보다 상대적으로 높은 금속산화물을 사용하거나, 상기 금속 위에 금속산화물층을 복층으로 형성함으로써 열전도를 막는 버퍼층으로 작용하게 한다. 용융온도가 높고 차광층으로 쓰일 수 있는 물질로는 대표적으로 크롬산화물(CrOx)을 들 수 있으며, 상기 크롬산화물을 포함한 단일층 또는 다중층으로 차광층이 형성된다.
본 발명에 따른 일 실시예에서는 기판 상에 크롬산화물의 단일층으로 차광층을 형성한다. 또한, 본 발명에 따른 다른 실시예에서는 차광층에 상기 크롬산화물 상에 크롬질화물(CrNx)이 더 형성될 수 있다. 크롬질화물 또한 용융이 잘 되지 않으면서 반사율이 낮은 물질에 해당하므로 크롬산화물과 크롬질화물의 이중층으로 형성한 것이다.
그 외에도, 본 발명에 따른 또 다른 실시예에서는 크롬산화물과 크롬 및 크롬산화물로 구성된 3중층을 형성할 수 있으며, 크롬산화물과 크롬 및 크롬질화물로 구성된 3중층을 형성할 수도 있다. 상기한 3중층의 경우에는 크롬의 상부에 크롬산화물이나 크롬질화물이 더 형성되어 있기 때문에 상부에서의 열을 한 번 더 차단하여 크롬층에 직접적으로 열이 전달되는 것을 막아 크롬의 용융을 방지한다. 따라서, 크롬층의 헌칭 현상에 의한 결함이 대폭감소하는 효과를 얻을 수 있다.
상기한 구조를 갖는 유기전계발광소자의 제조방법을 도 1 내지 도 2를 참조하여 설명하면 다음과 같다.
먼저 투명한 절연 물질로 이루어지 기판(12)을 준비한다.
상기 기판(12)은 화상이 표시되는 표시영역(P)과 화상이 표시되지 않는 비표시영역(N)로 이루어진 화소로 이루어져 있다.
다음으로, 상기 기판 상의 비표시영역(N)에, 이후 형성될 박막트랜지스터(T1, T2)의 반도체층(40, 42)이 형성될 영역과 대응되는 영역에 개구부(A)를 갖 는 차광층(60)을 형성한다. 상기 차광층(60)은 필요에 따라 이후 게이트라인(32)과 데이터라인(34)이 형성될 영역에도 형성한다.
상기 차광층(60)은 크롬산화물(CrOx)의 단일층이나, 크롬산화물/크롬질화물(CrNx)의 이중층, 또는 크롬산화물/크롬/크롬질화물의 삼중층으로 형성할 수 있으며 형성방법은 증착을 비롯한 다양한 방법을 사용할 수 있다.
이후, 상기 차광층(60)이 형성된 기판 상에 제1 절연막(14)를 형성한다.
상기 제1 절연막(14)이 형성된 기판 상에는 게이트라인(32)과 데이터라인(34) 및 상기 게이트라인(32)과 데이터라인(34)에 연결된 박막트랜지스터(T1, T2)를 형성한다. 이때, 상기 박막트랜지스터는 각 화소마다 1개로 구성될 수 있으나 필요에 따라 상기 제1 전극(16)을 구동하는 제2 박막트랜지스터(T2)와 상기 제2 박막트랜지스터(T2)에 데이터 전압을 인가하는 제1 박막트랜지스터(T1)로 이루어질 수 있다.
상기 박막트랜지스터(T1, T2)를 형성하는 단계는 제2 박막트랜지스터(T2)를 형성하는 단계에 대해 설명하며, 제1 박막트랜지스터(T1)은 제2 박막트랜지스터(T2)와 동일한 방식으로 형성하므로 생략한다.
상기 제1 절연막 상에 반도체층(42)을 형성한다. 상기 반도체층(42)은 상기 차광층(60)의 상기 개구부(A)와 동일한 형상으로, 상기 개구부(A)와 중첩하도록 형성한다.
상기 반도체층(42)이 형성된 기판 상에는 제2 절연막(14)을 형성한다. 상기 상기 제2 절연막(14)이 형성된 기판 상에는 게이트라인(32)과 상기 게이트라인(32) 에서 분지된 게이트전극(38)을 형성한다.
상기 게이트전극(38)이 형성된 기판 상에는 게이트절연막(57)을 형성한다.
그 다음, 상기 게이트절연막(57)과 상기 제2 절연막(14)의 일부 영역에는 상기 반도체층(42)의 일부가 노출되도록 콘택홀을 형성한다.
다음으로, 상기 게이트절연막(57)이 형성된 기판 상에 상기 게이트라인(32)과 실질적으로 교차하는 데이터라인(34)과 상기 데이터라인(34)에서 분지된 소스전극(52) 및 상기 소스전극(52)과 이격된 드레인전극(56)을 형성한다. 상기 소스 전극(52)과 드레인 전극(56)은 상기 게이트절연막(57)과 제2 절연막(14)에 형성된 콘택홀을 통해 각각 상기 반도체층(42)과 연결된다. 상기 소스 전극과 드레인 전극이 형성된 기판 상에는 보호막(57')을 형성한다.
상기한 바와 같이 제2 박막트랜지스터(T2)를 형성한 후에는 상기 제2 박막트랜지스터(T2)와 연결된 제1 전극(16)을 형성한다. 먼저 상기 보호막(57')에 상기 드레인전극의 일부 영역을 노출시키는 콘택홀을 형성한다.
그다음, 상기 보호막(57') 상에 전도성 물질로 제1 전극(16)을 형성한다. 이때, 상기 제1 전극(16)은 상기 드레인 전극(56)과 콘택홀을 통해 연결된다.
다음으로, 상기 제1 전극(16) 상에 유기발광층(18)을 형성하고, 상기 유기 발광층(18) 상에 제2 전극(19)을 형성함으로써 유기전계발광소자를 제조한다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범 위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명의 일 실시예에 따른 유기전계발광소자(100)의 일부를 개략적으로 나타낸 평면도.
또한, 도 2는 본 발명의 일 실시예에 따른 유기전계발광소자(100)의 단면을 개략적으로 나타낸 도면으로서, 상기 도 1에 도시된 기판의 II-II' 선에 따른 단면을 나타낸 것.
도 3은 도 1에 도시된 본 발명의 일 실시예에 따른 유기전계발광소자에서의 차단층이 형성된 영역을 개략적으로 나타낸 평면도.
도 4는 도 3의 원 안의 부분을 확대하여 도시한 것.
도 5와 도 6은 헌칭 현상에 따른 기판의 불량을 나타낸 사진.
<도면의 주요 부분에 대한 부호 설명>
16 : 제1 전극 18 : 유기발광층
19 : 제2 전극 T1, T2 : 박막트랜지스터
32 : 게이트라인 34 : 게이트라인
35 : 전원라인 36, 38 : 게이트전극
40, 42 : 반도체층 46, 52 : 소스전극
50, 56 : 드레인전극
Claims (26)
- 화상이 표시되는 표시영역과 상기 표시영역을 둘러싼 비표시영역으로 이루어진 복수의 화소를 포함하는 기판;상기 기판 상의 비표시영역에 형성되며, 반도체층을 포함하는 하나 이상의 박막트랜지스터;상기 박막트랜지스터에 연결되며, 상기 표시영역에 형성된 제1 전극;상기 제1 전극 상에 형성된 유기발광층;상기 유기발광층 상에 형성되며 상기 제1 전극과 함께 상기 유기발광층에 전압을 인가하는 제2 전극; 및상기 기판 상의 비표시영역에 형성되며, 상기 반도체층과 중첩하는 개구부를 갖는 차광층을 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 반도체층은 다결정실리콘층을 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 하나 이상의 박막트랜지스터는 상기 제1 전극에 전압을 인가하는 제1박막트랜지스터와 상기 제1 박막트랜지스터에 데이터 전압을 인가하는 제2 박막트 랜지스터로 이루어진 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 반도체층은 상기 기판 상에 형성되며 소스영역, 채널영역, 드레인영역으로 이루어지고,상기 박막트랜지스터는상기 반도체층 상부에 형성된 게이트절연막;상기 게이트절연막 상에 형성된 게이트전극;상기 소스영역과 드레인영역을 노출시키기 위한 콘택홀을 가지는 층간 절연막; 및상기 콘택홀을 통하여 상기 소스영역과 드레인영역에 각각 연결된 소스전극과 드레인전극을 더 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 개구부와 상기 반도체층은 동일 평면 형상을 갖는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 개구부는 상기 반도체층보다 작은 크기를 갖는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 기판의 비표시영역에 형성되며 서로 교차하여 상기 복수의 화소를 정의하는 게이트라인과 데이터라인을 더 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제7항에 있어서,상기 차광층은 상기 게이트라인의 하부에 형성된 개구부를 더 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제8항에 있어서,상기 게이트라인 하부의 개구부는 상기 게이트라인의 폭보다 작으며, 상기 차광층은 상기 게이트라인의 일부와 오버랩되는 것을 특징으로 하는 유기전계발광소자.
- 제7항에 있어서,상기 차광층은 상기 데이터라인 하부에 형성된 개구부를 더 포함하는 것을 특징으로 하는 유기전계발광소자.
- 제10항에 있어서,상기 데이터라인 하부의 개구부는 상기 데이터라인의 폭보다 작으며, 상기 차광층은 상기 데이터라인의 일부와 오버랩되는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 차광층은 크롬산화물층으로 이루어진 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 차광층은 크롬산화물층 및 상기 크롬산화물층 위에 형성된 크롬질화물층으로 이루어진 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 차광층은 크롬산화물, 상기 크롬산화물층 위에 형성된 크롬층 및 상기 크롬층 위에 형성된 크롬질화물 또는 크롬산화물층으로 이루어진 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 유기발광층은 상기 제1 전극과 제2 전극에 전압이 인가되면 빛을 방출하며 출사광은 제2 전극으로부터 제1 전극 쪽으로의 방향을 갖는 것을 특징으로 하 는 유기전계발광소자.
- 제15항에 있어서,상기 제1 전극은 상기 제2 전극보다 큰 일함수를 갖는 것을 특징으로 하는 유기전계발광소자.
- 제1항에 있어서,상기 제2 전극은 금속으로 형성된 것을 특징으로 하는 유기전계발광소자.
- 표시영역과 비표시영역으로 이루어진 복수의 화소를 포함하는 기판 상의 비표시영역에, 개구부를 갖는 차광층을 형성하는 단계;상기 차광층이 형성된 기판의 비표시영역 상에, 상기 개구부에 중첩하는 반도체층을 포함하는 하나 이상의 박막트랜지스터를 형성하는 단계;상기 박막트랜지스터에 연결되며, 상기 표시영역에 제1 전극을 형성하는 단계;상기 제1 전극 상에 유기발광층을 형성하는 단계; 및상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하는 유기전계발광소자 제조방법.
- 제 18항에 있어서,상기 반도체층은 다결정실리콘층으로 형성되는 것을 특징으로 하는 유기전계발광소자 제조방법.
- 제 19항에 있어서,상기 다결정실리콘층은 고상결정화(Solid Phase Crystallization), 엑시머 레이저 어닐링(Excimer Laser Anealing), 금속유도 결정화(Metal Induced Crystallization) 및 순차측면고상화(Sequential Lateral Solidification) 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 유기전계발광소자 제조방법.
- 제 18항에 있어서,상기 차광층은 크롬산화물(CrOx)의 단일층이나, 크롬산화물/크롬질화물(CrNx)의 이중층, 또는 크롬산화물/크롬/크롬질화물의 삼중층으로 형성되는 것을 특징으로 하는 유기전계발광소자 제조방법.
- 제 18항에 있어서,상기 개구부는 상기 반도체층과 동일한 형상으로 형성되는 것을 특징으로 하는 유기전계발광소자 제조방법.
- 제 18항에 있어서,상기 개구부는 상기 반도체층보다 작은 크기를 갖게 형성되는 것을 특징으 로 하는 유기전계발광소자 제조방법.
- 제 18항에 있어서,상기 기판의 비표시영역에 형성되며 서로 교차하여 상기 복수의 화소를 정의하는 게이트라인과 데이터라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기전계발광소자 제조방법.
- 제24항에 있어서,상기 차광층은 상기 게이트라인 및 상기 데이터라인 중 적어도 하나의 하부에 형성된 개구부를 더 포함하는 것을 특징으로 하는 유기전계발광소자 제조방법.
- 제25항에 있어서,상기 게이트라인과 상기 데이터라인 하부의 개구부는 각각 상기 게이트라인과 상기 데이터라인의 폭보다 작으며, 상기 차광층은 상기 상기 데이트라인과 상기 데이터라인의 일부와 각각 오버랩되는 것을 특징으로 하는 유기전계발광소자 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080091225A KR101545315B1 (ko) | 2008-09-17 | 2008-09-17 | 유기전계발광소자 |
US12/416,021 US7968891B2 (en) | 2008-09-17 | 2009-03-31 | Organic light emitting display and fabrication method of the same |
CN200910174755.2A CN101710587B (zh) | 2008-09-17 | 2009-09-17 | 有机发光显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080091225A KR101545315B1 (ko) | 2008-09-17 | 2008-09-17 | 유기전계발광소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100032187A KR20100032187A (ko) | 2010-03-25 |
KR101545315B1 true KR101545315B1 (ko) | 2015-08-20 |
Family
ID=42006413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080091225A KR101545315B1 (ko) | 2008-09-17 | 2008-09-17 | 유기전계발광소자 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7968891B2 (ko) |
KR (1) | KR101545315B1 (ko) |
CN (1) | CN101710587B (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101082254B1 (ko) * | 2009-11-04 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시 장치 및 그의 제조 방법 |
KR20120043404A (ko) * | 2010-10-26 | 2012-05-04 | 삼성모바일디스플레이주식회사 | 표시장치 및 이의 제조방법 |
KR20120056678A (ko) * | 2010-11-25 | 2012-06-04 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101521676B1 (ko) | 2011-09-20 | 2015-05-19 | 엘지디스플레이 주식회사 | 유기발광 다이오드 표시장치 및 그의 제조방법 |
KR102079252B1 (ko) * | 2013-05-21 | 2020-04-08 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 이의 제조 방법 |
KR102140444B1 (ko) * | 2013-11-06 | 2020-08-04 | 엘지디스플레이 주식회사 | 유기발광표시장치 |
KR102238994B1 (ko) * | 2014-07-17 | 2021-04-12 | 엘지디스플레이 주식회사 | 표시장치 |
KR20160094533A (ko) * | 2015-01-30 | 2016-08-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
TWI613487B (zh) * | 2016-03-28 | 2018-02-01 | 友達光電股份有限公司 | 曲面顯示面板 |
KR102603598B1 (ko) * | 2016-11-30 | 2023-11-21 | 엘지디스플레이 주식회사 | 표시장치 |
CN111799319B (zh) * | 2016-12-05 | 2022-12-13 | 群创光电股份有限公司 | 显示装置 |
KR102484363B1 (ko) * | 2017-07-05 | 2023-01-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
KR102312784B1 (ko) | 2018-02-08 | 2021-10-14 | 동우 화인켐 주식회사 | 전계발광 소자 및 이의 제조 방법 |
CN109920823B (zh) * | 2019-03-07 | 2020-12-11 | 合肥鑫晟光电科技有限公司 | 像素单元及其制造方法、显示基板 |
CN110190072B (zh) * | 2019-06-20 | 2021-09-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板 |
US11527596B2 (en) * | 2019-07-24 | 2022-12-13 | Tianma Japan, Ltd. | Display device |
CN116847682A (zh) * | 2021-12-14 | 2023-10-03 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN114927553B (zh) * | 2022-07-14 | 2022-11-01 | 北京京东方技术开发有限公司 | 显示基板及其制备方法和显示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028363A (ja) | 2006-06-21 | 2008-02-07 | Seiko Epson Corp | 電気光学装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195495A (ja) | 1994-05-31 | 1996-07-30 | Sanyo Electric Co Ltd | 半導体装置,半導体装置の製造方法,薄膜トランジスタ,薄膜トランジスタの製造方法,表示装置 |
KR100496287B1 (ko) | 2002-08-03 | 2005-06-20 | 삼성에스디아이 주식회사 | 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자 |
JP4085369B2 (ja) * | 2002-10-10 | 2008-05-14 | 日本ビクター株式会社 | 液晶表示装置 |
JP2004303481A (ja) * | 2003-03-28 | 2004-10-28 | Sanyo Electric Co Ltd | 発光素子及び発光表示装置 |
JP4631250B2 (ja) | 2003-04-22 | 2011-02-16 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
KR101041088B1 (ko) * | 2003-06-10 | 2011-06-13 | 삼성전자주식회사 | 반사-투과형 어레이 기판과, 이의 제조 방법 및 이를 갖는액정 표시 장치 |
KR20070052509A (ko) * | 2005-11-17 | 2007-05-22 | 삼성전자주식회사 | 유기 발광 표시 장치 |
-
2008
- 2008-09-17 KR KR1020080091225A patent/KR101545315B1/ko active IP Right Grant
-
2009
- 2009-03-31 US US12/416,021 patent/US7968891B2/en active Active
- 2009-09-17 CN CN200910174755.2A patent/CN101710587B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008028363A (ja) | 2006-06-21 | 2008-02-07 | Seiko Epson Corp | 電気光学装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101710587B (zh) | 2014-02-12 |
KR20100032187A (ko) | 2010-03-25 |
CN101710587A (zh) | 2010-05-19 |
US7968891B2 (en) | 2011-06-28 |
US20100065849A1 (en) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101545315B1 (ko) | 유기전계발광소자 | |
USRE47781E1 (en) | Organic electro luminescent display and method for fabricating the same | |
KR102207563B1 (ko) | 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법 | |
US7611745B2 (en) | Laser repairing method of electroluminescent display device | |
KR101230299B1 (ko) | 박막 트랜지스터 표시판 | |
KR101212225B1 (ko) | 유기 발광 표시 장치 | |
KR102482408B1 (ko) | 표시 장치 | |
KR101936625B1 (ko) | 플렉서블 유기발광다이오드 표시장치 및 그 제조방법 | |
JP2007333808A (ja) | アクティブマトリクス表示装置 | |
JP2010287559A (ja) | 有機電界発光素子及びその製造方法 | |
KR100997971B1 (ko) | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 | |
KR100878240B1 (ko) | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 | |
KR20100051485A (ko) | 상부발광 방식 유기전계 발광소자 | |
KR100703518B1 (ko) | 유기전계발광 표시 장치 및 그의 제작 방법 | |
KR102034071B1 (ko) | 폴리 실리콘 박막트랜지스터를 포함하는 유기발광 디스플레이 장치 및 이의 제조방법 | |
US20110241006A1 (en) | Semiconductor device, and method for manufacturing same | |
KR20060084489A (ko) | 박막 트랜지스터 표시판 | |
KR100461634B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
KR20220096665A (ko) | 표시 패널 및 그의 제조 방법 | |
KR101100875B1 (ko) | 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법 | |
TWI844995B (zh) | 具有修復結構的電致發光顯示器 | |
EP4203659A1 (en) | Electroluminescence display having repair structure and method for manufacturing the same | |
KR20060084588A (ko) | 박막 트랜지스터 표시판 | |
KR101032944B1 (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터 표시판의제조 방법 | |
WO2020202286A1 (ja) | 表示デバイス、表示デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 5 |