TWI495111B - 顯示面板及其製作方法 - Google Patents

Description

顯示面板及其製作方法

本發明係關於一種顯示面板及其製作方法，尤指一種具有自行對準之摻雜區、使用摻雜半導體層作為儲存電容下電極以及使用轉接電極連接畫素電極與薄膜電晶體之汲極的顯示面板及其製作方法。

一般而言，顯示面板包括複數個畫素結構，且各畫素結構包括薄膜電晶體、儲存電容以及畫素電極等元件。在習知顯示面板中，薄膜電晶體的半導體層內的源極摻雜區與汲極摻雜區以及閘極係使用不同的光罩加以定義，因此源極摻雜區與汲極摻雜區的位置容易與由閘極的位置有所偏差，而造成薄膜電晶體的元件特性不穩定的問題。此外，在習知顯示面板中，畫素電極容易在蝕刻介電層之開口時受損，而影響顯示面板之顯示品質。再者，習知製作顯示面板之方法必須使用八道微影與蝕刻製程，其製程複雜而造成製作成本大幅提升。

本發明之目的之一在於提供一種顯示面板及其製作方法，以提升顯示面板之薄膜電晶體的元件特性及顯示品質。

本發明之一實施例提供一種製作顯示面板之方法，包括下列步驟。提供一基板，基板具有一畫素區以及一第一薄膜電晶體區。於基板上形成一圖案化半導體層，圖案化半導體層包括一第一第一半導體圖案，設置於第一薄膜電晶體區內。於基板上形成一絕緣層，其中絕緣層覆蓋圖案化半導 體層。於絕緣層上形成一第一圖案化導電層，第一圖案化導電層包括一畫素電極，設置於畫素區內。於絕緣層上形成一第二圖案化導電層，第二圖案化導電層包括一第一閘極以及一轉接電極。第一閘極設置於第一薄膜電晶體區內，其中在一垂直投影方向上第一閘極係部分重疊第一半導體圖案。轉接電極設置於畫素區內，其中一部分之轉接電極與畫素電極接觸並在垂直投影方向上部分重疊該畫素電極，而另一部分之轉接電極位於絕緣層之表面且在垂直投影方向上未與畫素電極重疊。於在垂直投影方向上與第一閘極未重疊之第一半導體圖案中形成一第一摻雜區與一第二摻雜區，其中第一摻雜區與該第二摻雜區具有一第一摻雜類型。形成一介電層覆蓋絕緣層、畫素電極與第二圖案化導電層，並於介電層與絕緣層中形成一第一開口暴露出第一摻雜區以及一第二開口暴露出第二摻雜區，以及於介電層中形成一第三開口暴露出轉接電極。於介電層上形成一第三圖案化導電層，第三圖案化導電層包括一第一源極以及一第一汲極。第一源極填入第一開口並與第一摻雜區電性連接。第一汲極填入第二開口並與第二摻雜區電性連接以及填入第三開口與轉接電極電性連接。

本發明之另一實施例提供一種顯示面板，包括一基板、一第一半導體圖案、一絕緣層、一畫素電極、一第一閘極、一轉接電極、一介電層、一第一源極以及一第一汲極。基板具有一畫素區以及一第一薄膜電晶體區。第一半導體圖案設置於基板上並位於第一薄膜電晶體區內，其中第一半導體圖案具有一第一摻雜區與一第二摻雜區，且第一摻雜區與第二摻雜區具有一第一摻雜類型。絕緣層位於基板上並覆蓋第一半導體圖案。畫素電極設置於絕緣層上並位於畫素區內。第一閘極設置於絕緣層上並位於第一薄膜電晶體區，其中在一垂直投影方向上第一閘極未重疊第一摻雜區與第二摻雜區。轉接電極設置於畫素區內，其中一部分之轉接電極與畫素電極接觸並在垂直投影方向上部分重疊畫素電極，而另一部分之轉接電極位於絕緣層之表面且在 垂直投影方向上未與畫素電極重疊。介電層覆蓋絕緣層、畫素電極以及第一閘極，其中介電層與絕緣層具有一第一開口部分暴露出第一摻雜區以及一第二開口部分暴露出第二摻雜區，以及介電層具有一第三開口部分暴露出轉接電極。第一源極填入第一開口並與第一摻雜區電性連接。第一汲極填入第二開口並與第二摻雜區電性連接以及填入第三開口與轉接電極電性連接。

本發明之顯示面板及其製作方法具有下列優點。顯示面板之薄膜電晶體的源極摻雜區與汲極摻雜區、儲存電容下電極以及畫素電極可利用同一道灰階光罩加以形成。顯示面板之儲存電容之下電極與上電極可分別與薄膜電晶體之半導體層與閘極的製程整合，因此不需增加額外製程。此外，儲存電容之下電極係為摻雜半導體電極，因此可具有較佳的電容值。顯示面板具有與薄膜電晶體的閘極共同形成的連接電極，且薄膜電晶體的汲極係經由連接電極與畫素電極電性連接，因此連接電極不需利用額外製程加以製作，且此作法可避免畫素電極於蝕刻介電層時受到損傷。

10‧‧‧基板

10P‧‧‧畫素區

101‧‧‧第一薄膜電晶體區

102‧‧‧第二薄膜電晶體區

10C‧‧‧儲存電容區

12‧‧‧圖案化半導體層

121‧‧‧第一半導體圖案

122‧‧‧第二半導體圖案

12B‧‧‧儲存電容下電極

14‧‧‧絕緣層

16’‧‧‧第一導電層

18‧‧‧圖案化光阻層

181‧‧‧第一光阻層

182‧‧‧第二光阻層

183‧‧‧第三光阻層

16‧‧‧第一圖案化導電層

16P‧‧‧畫素電極

161‧‧‧第一阻擋圖案

162‧‧‧第二阻擋圖案

203‧‧‧第三摻雜區

204‧‧‧第四摻雜區

122C‧‧‧第二通道區

22‧‧‧第二圖案化導電層

221‧‧‧第一閘極

222‧‧‧第二閘極

22C‧‧‧轉接電極

22T‧‧‧儲存電容上電極

201‧‧‧第一摻雜區

202‧‧‧第二摻雜區

241‧‧‧第一輕摻雜區

242‧‧‧第二輕摻雜區

121C‧‧‧第一通道區

26‧‧‧介電層

141‧‧‧第一開口

142‧‧‧第二開口

145‧‧‧第五開口

146‧‧‧第六開口

143‧‧‧第三開口

28‧‧‧第三圖案化導電層

281S‧‧‧第一源極

281D‧‧‧第一汲極

282S‧‧‧第二源極

282D‧‧‧第二汲極

29‧‧‧保護層

144‧‧‧第四開口

30‧‧‧陣列基板

32‧‧‧發光層

34‧‧‧對向電極

38‧‧‧框膠

50‧‧‧上蓋基板

1‧‧‧顯示面板

LC‧‧‧液晶層

40‧‧‧對向基板

42‧‧‧基板

CF‧‧‧彩色濾光片

BM‧‧‧黑色矩陣

44‧‧‧共通電極

1’‧‧‧顯示面板

16G‧‧‧第二閘極

2‧‧‧顯示面板

2’‧‧‧顯示面板

22G‧‧‧第三閘極

3‧‧‧顯示面板

3’‧‧‧顯示面板

第1圖至第10圖繪示了本發明之第一實施例之製作顯示面板之方法示意圖。

第11圖繪示了本發明之第一實施例之變化實施例之製作顯示面板之方法示意圖。

第12圖至第20圖繪示了本發明之第二實施例之製作顯示面板之方法示意圖。

第21圖繪示了本發明之第二實施例之變化實施例之製作顯示面板之方法示意圖。

第22圖至第25圖繪示了本發明之第三實施例之製作顯示面板之方法示意圖。

第26圖繪示了本發明之第三實施例之變化實施例之製作顯示面板之方法示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第10圖。第1圖至第10圖繪示了本發明之第一實施例之製作顯示面板之方法示意圖。本實施例係揭示製作電激發光顯示面板例如有機發光二極體顯示面板的方法為範例。如第1圖所示，提供基板10。基板10具有畫素區10P、第一薄膜電晶體區101、第二薄膜電晶體區102以及儲存電容區10C，其中畫素區10P主要係用以設置後續形成的畫素電極、第一薄膜電晶體區101與第二薄膜電晶體區102係分別用來設置後續形成的第一薄膜電晶體與第二薄膜電晶體，而儲存電容區10C係用來設置後續形成的儲存電容。基板10可為各式硬式或軟式的透明基板例如玻璃基板、石英基板或塑膠基板等，但不以此為限。接著，於基板10上形成圖案化半導體層12。圖案化半導體層12可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。圖案化半導體層12包括第一半導體圖案121設置於第一薄膜電晶體區101內、第二半導體圖案122設置於第二薄膜電晶體區102內，以及儲存電容下電極12B設置於儲存電容區10C內。圖案化半導體層12可包括矽例如非晶矽層、多晶矽層、微晶矽層或奈米晶矽層，或是氧化物半導體層例如氧化銦鎵鋅(indium gallium zinc oxide,IGZO)、氧化銦鋅(indium zinc oxide,IZO)、氧化銦錫(indium tin oxide,ITO)、氧化鈦(titanium oxide,TiO)、氧化鋅(zinc oxide,ZnO)、氧化銦(indium oxide,InO)、氧化鎵(gallium oxide,GaO)，或其它各種適合之半導體層。接著於基板10上形成絕緣層14。絕緣層14覆蓋圖案化半導體層12。絕緣層14係作為閘極絕緣層之用，其材料可為各式絕緣材料例如氧化矽、氮化矽或氮氧化矽等，但不以此為限。

隨後，於絕緣層14上形成第一圖案化導電層，其中第一圖案化導電層包括畫素電極，設置於畫素區10P內。在本實施例中，第一圖案化導電層係利用第2圖至第6圖所示之方法加以形成。如第2圖所示，於絕緣層14上形成第一導電層16’，再於第一導電層16’上形成圖案化光阻層18。圖案化光阻層18具有第一光阻層181位於畫素區10P內、第二光阻層182位於第一薄膜電晶體區101內，以及第三光阻層183位於第二薄膜電晶體區102內。圖案化光阻層18可利用例如微影製程並搭配灰階光罩加以形成，但不以此為限。此外，第一光阻層181之厚度大於第二光阻層182之厚度與第三光阻層183之厚度，且第二光阻層182之厚度與第三光阻層183之厚度大體上可相等，但不以此為限。

如第3圖所示，接著去除未被第一光阻層181、第二光阻層182與第三光阻層183覆蓋之第一導電層16’，以形成第一圖案化導電層16。第一圖案化導電層16包括畫素電極16P位於畫素區10P內、第一阻擋圖案161位於第一薄膜電晶體區101內，以及第二阻擋圖案162位於第二薄膜電晶體區102內，其中第一阻擋圖案161於垂直投影方向上覆蓋第一半導體圖案121，且第二阻擋圖案162於垂直投影方向上覆蓋部分第二半導體圖案122。第一圖案化導電層16可包括透明圖案化導電層或不透明圖案化導電層。若第一圖案化導電層16選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。若第一圖案化導電層16選用不透明圖案化導電層，其之材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。接著，於在垂直投影方向上與第二阻擋圖案162未重疊之第二半導體圖案122(亦即第二阻擋圖案162未覆蓋的第二半導體圖案122)中形成第三摻雜區203與第四摻雜區204，以及對儲存電容下電極12B進行摻雜。此外，第三摻雜區203與第四摻雜區204之間的第二 半導體圖案122則會形成第二通道區122C。第三摻雜區203與第四摻雜區204具有第二摻雜類型，例如P型摻雜，但不以此為限。第三摻雜區203、第四摻雜區204以及儲存電容下電極12B可利用例如離子注入製程加以形成，但不以此為限。

如第4圖所示，隨後，進行灰化製程以移除第二光阻層182與第三光阻層183。如第5圖所示，移除第一阻擋圖案161以及第二阻擋圖案162。如第6圖所示，接著，移除第一光阻層181，以暴露出畫素電極16P。

如第6圖所示，隨後於絕緣層14上形成第二圖案化導電層22。第二圖案化導電層22可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。第二圖案化導電層22可包括不透明圖案化導電層或透明圖案化導電層。若第二圖案化導電層22選用不透明圖案化導電層，其之材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。若第二圖案化導電層22選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。第二圖案化導電層22包括第一閘極221、第二閘極222、轉接電極22C以及儲存電容上電極22T。第一閘極221設置於絕緣層14上並位於第一薄膜電晶體區101內，其中在垂直投影方向上第一閘極221係部分重疊第一半導體圖案121。第二閘極222設置於絕緣層14上並位於第二薄膜電晶體區102內。在本實施例中，第一閘極221與第二閘極222為不透明電極。轉接電極22C設置於畫素區10P內，其中一部分之轉接電極22C與畫素電極16P接觸並在垂直投影方向上部分重疊畫素電極16P，而另一部分之轉接電極22C位於絕緣層14之表面且在垂直投影方向上未與畫素電極16P重疊。精確地說，轉接電極22C覆蓋了畫素電極16P的部分上表面。儲存電容上電極22T設置於絕緣層14上並位於儲存電容區10C內，且儲存電容上電極22T、儲存電容下電極12B以及位於儲存電容上電極 22T與儲存電容下電極12B之間的絕緣層14構成儲存電容。

接著，於在垂直投影方向上與第一閘極221未重疊之第一半導體圖案121中形成第一摻雜區201與第二摻雜區202，其中第一摻雜區201與第二摻雜區202具有與第二摻雜類型不同的第一摻雜類型，例如N型摻雜，但不以此為限。第一摻雜區201與第二摻雜區202可利用例如離子注入製程加以形成，但不以此為限。如第7圖所示，為了避免短通道效應，本實施例之方法可選擇性地於第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242，作為輕摻雜汲極(lightly doped drain,LDD)，以降低漏電流。第一輕摻雜區241與第二輕摻雜區242具有第一摻雜類型，且第一輕摻雜區241與第二輕摻雜區242之摻雜濃度小於第一摻雜區201與第二摻雜區202之摻雜濃度。此外，第一輕摻雜區241以及第二輕摻雜區242之間的第一半導體圖案121則會形成第一通道區121C。在本發明中，形成第一摻雜區201、第二摻雜區202、第一摻雜區201與第二摻雜區202的製程可如下所述，但不以此為限。去除部分之第一閘極221，以縮減第一閘極221之尺寸而進一步使部分之第一半導體圖案121在垂直投影方向上與第一閘極221不重疊。隨後，於在垂直投影方向上與縮減之第一閘極221未重疊之第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242。精確地說，在本實施例中，形成第一閘極221之後，可保留用以定義第一閘極221之光阻圖案(圖未示)，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。接著，進行一等向性蝕刻製程例如溼蝕刻製程去除第一閘極221之部分側壁以縮減第一閘極221之尺寸。隨後移除光阻圖案，再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242。在一變化實施例中，形成第一閘極221之後，接著利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。隨後進行灰化(ashing)製程，縮減用以定義第一閘極221之光阻圖案(圖未示)的尺寸。接著，進行一非等向性蝕刻製 程例如乾蝕刻製程去除未被灰化後之光阻圖案所覆蓋的第一閘極221以縮減第一閘極221之尺寸。隨後再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242，並移除光阻圖案。在上述兩實施例中，第一輕摻雜區241以及第二輕摻雜區242不需使用額外光罩而可以自行對準方式形成，藉此第一輕摻雜區241以及第二輕摻雜區242的位置與第一閘極221的位置不會產生相對偏移。在另一變化實施例中，形成第一閘極221之後，移除用以定義第一閘極221之光阻圖案，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。接著，於第一閘極221上形成另一光阻圖案(圖未示)，其中光阻圖案的尺寸小於第一閘極221的尺寸。接著去除光阻圖案暴露出的第一閘極221以縮減第一閘極221之尺寸。隨後再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242，並移除光阻圖案。在又一變化實施例中，可利用光阻圖案(圖未示)形成第一閘極221。接著利用遮罩例如陰影遮罩(shadow mask)或光罩(photo mask)遮蔽欲形成第一輕摻雜區241以及第二輕摻雜區242的區域，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。隨後移除遮罩，再利用第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242。

如第8圖所示，隨後形成介電層26覆蓋絕緣層14、畫素電極16P與第二圖案化導電層22，並於介電層26與絕緣層14中形成第一開口141暴露出第一摻雜區201、第二開口142暴露出第二摻雜區202、第五開口145暴露出第三摻雜區203以及第六開口146暴露出第四摻雜區204，以及於介電層26中形成第三開口143暴露出轉接電極22C。第一開口141、第二開口142、第三開口143、第五開口145以及第六開口146可利用例如微影與蝕刻技術加以形成，但不以此為限。介電層26之材料可為無機介電材料例如氧化矽、氮化矽或氮氧化矽等，或有機介電材料例如壓克力，或有機/無機混合材料， 但不以此為限。另外，在本實施例中，介電層26亦可作為平坦層之用，其具有大體上具有平坦的表面，但不以此為限。

如第9圖所示，接著於介電層26上形成第三圖案化導電層28。第三圖案化導電層28可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。第三圖案化導電層28可包括不透明圖案化導電層或透明圖案化導電層。若第三圖案化導電層28選用不透明圖案化導電層，其之材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。若第三圖案化導電層28選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。第三圖案化導電層28包括第一源極281S、第一汲極281D、第二源極282S以及第二汲極282D。第一源極281S填入第一開口141並與第一摻雜區201電性連接；第一汲極281D填入第二開口142並與第二摻雜區202電性連接以及填入第三開口143與轉接電極22C電性連接；第二源極282S填入第五開口145並與第三摻雜區203電性連接；第二汲極282D填入第六開口146並與第四摻雜區204電性連接。在本實施例中，第一汲極281D係經由第三開口143與轉接電極22C接觸，藉此第一汲極281D透過轉接電極22C與畫素電極16P電性連接。由於第三開口143係暴露出轉接電極22C的位置，而不是暴露出畫素電極16P，因此於蝕刻介電層26形成第三開口143時，不會造成畫素電極16P的損傷。在本實施例中，於介電層26與絕緣層14中形成第一開口141、第二開口142、第五開口145與第六開口146，以及於介電層26中形成第三開口143可利用同一道微影暨蝕刻製程加以達成。舉例而言，可先進行乾蝕刻製程蝕刻介電層26直到暴露出轉接電極22C以形成第三開口143，以及蝕刻掉預定形成第一開口141、第二開口142、第五開口145與第六開口146之位置的介電層26；接著再進行溼蝕刻製程蝕刻介電層26所暴露出的絕緣層14以形成第一開口141、第二開口142、第五開口145與第六開口146，此時轉接電極22C可作 為蝕刻停止層之用，以避免畫素電極16P受損。在其它實施例中，亦可僅使用乾蝕刻製程或僅使用溼蝕刻製程於介電層26與絕緣層14中形成第一開口141、第二開口142、第五開口145與第六開口146，以及於介電層26中形成第三開口143。在本實施例中，第一閘極221、第一半導體圖案121、第一源極281S以及第一汲極281D構成了作為驅動薄膜電晶體的第一薄膜電晶體；第二閘極222、第一半導體圖案122、第二源極282S以及第二汲極282D構成了作為開關薄膜電晶體的第二薄膜電晶體。

如第10圖所示，隨後於介電層26上形成保護層29，其中保護層29覆蓋第一源極281S、第一汲極281D、第二源極282S以及第二汲極282D。接著於保護層29與介電層26中形成第四開口144，暴露出畫素電極16P，以形成陣列基板30。第四開口144可利用例如微影與蝕刻技術加以形成，但不以此為限。保護層29之材料可為無機介電材料例如氧化矽、氮化矽或氮氧化矽等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。在本實施例中，圖案化半導體層12之材料係選用非晶矽，但不以此為限。此外，本實施例之方法可另包括進行活化製程例如快速熱製程以及氫化製程例如電漿氫化製程。活化製程可活化摻雜離子，以降低電晶體汲極與源極金屬和半導體介面之接觸電阻，使薄膜電晶體具有較佳的元件特性；氫化製程可提升薄膜電晶體的電子遷移率。活化製程可於離子摻雜之後的任何時間進行，而氫化製程需於介電層26形成之後方能進行，相關熱製程將因各材料耐熱程度不同，而搭配選擇合適時間進行。

如第10圖所示，隨後於畫素電極16P上形成發光層32與對向電極34。發光層32可包括有機發光層，例如紅光有機發光層、綠光有機發光層、藍光有機發光層或白光有機發光層，但不以此為限。發光層32亦可為其它可發出所需顏色的光線的有機發光層或無機發光層。對向電極34之材料可 為透明導電材料例如氧化銦錫、氧化銦鋅或其它適合之透明導電材料，或是不透明導電材料例如金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。畫素電極16P與對向電極34係分別作為陽極與陰極，用以驅動發光層32發光。畫素電極16P、對向電極34與發光層32會形成有機發光二極體。此外，提供上蓋基板50，並利用框膠38接合陣列基板30與上蓋基板50以形成本實施例之顯示面板1。

請參考第11圖，並一併參考第1圖至第9圖。第11圖繪示了本發明之第一實施例之變化實施例之製作顯示面板之方法示意圖。本變化實施例係揭示製作液晶顯示面板的方法為範例，其中第1圖至第9圖所繪示之步驟為本變化實施例與第一實施例之共同步驟，因此本變化實施例之方法可接續第9圖之步驟後進行。如第11圖所示，於形成保護層29之後，接著於畫素電極16P上形成液晶層LC。此外，提供對向基板40，並利用框膠38接合陣列基板30與對向基板40以形成本實施例之顯示面板1’。對向基板40可包括另一基板42、彩色濾光片CF、黑色矩陣BM以及共通電極44等元件，其位置與作用為該領域具通常知識者所知悉，在此不再贅述。在本實施例中，第一薄膜電晶體可作為液晶顯示面板之顯示區的開關薄膜電晶體之用，而第二薄膜電晶體則可作為液晶顯示面板的周邊電路區的驅動薄膜電晶體之用，但不以此為限。

本發明之顯示面板及其製作方法並不以上述實施例為限。下文將依序介紹本發明之其它較佳實施例及變化實施例之顯示面板及其製作方法，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。

請參考第12圖至第20圖。第12圖至第20圖繪示了本發明之第二實施例之製作顯示面板之方法示意圖。本實施例係揭示製作電激發光顯示面板例如有機發光二極體顯示面板的方法為範例。如第12圖所示，提供基板10。基板10具有畫素區10P、第一薄膜電晶體區101、第二薄膜電晶體區102以及儲存電容區10C，其中畫素區10P主要係用以設置後續形成的畫素電極、第一薄膜電晶體區101與第二薄膜電晶體區102係分別用來設置後續形成的第一薄膜電晶體與第二薄膜電晶體，而儲存電容區10C係用來設置後續形成的儲存電容。基板10可為各式硬式或軟式的透明基板例如玻璃基板、石英基板或塑膠基板等，但不以此為限。接著，於基板10上依序形成一圖案化半導體層12以及絕緣層14。圖案化半導體層12包括第一半導體圖案121設置於第一薄膜電晶體區101內、第二半導體圖案122設置於第二薄膜電晶體區102內，以及儲存電容下電極12B設置於儲存電容區10C內。圖案化半導體層12可包括矽例如非晶矽層、多晶矽層、微晶矽層或奈米晶矽層，或是氧化物半導體層例如氧化銦鎵鋅(indium gallium zinc oxide,IGZO)、氧化銦鋅(indium zinc oxide,IZO)、氧化銦錫(indium tin oxide,ITO)、氧化鈦(titanium oxide,TiO)、氧化鋅(zinc oxide,ZnO)、氧化銦(indium oxide,InO)、氧化鎵(gallium oxide,GaO)，或其它各種適合之半導體層。絕緣層14係作為閘極絕緣層之用，其材料可為各式絕緣材料例如氧化矽、氮化矽或氮氧化矽等，但不以此為限。

隨後，於絕緣層14上形成第一圖案化導電層16，其中第一圖案化導電層16包括畫素電極設16P置於畫素區10P內，以及第二閘極16G設置於第二薄膜電晶體區102內。在本實施例中，第一圖案化導電層16係利用第13圖至17圖所示之方法加以形成。如第13圖所示，於絕緣層14上形成第一導電層16’，再於第一導電層16’上形成圖案化光阻層18。圖案化光阻層18具有第一光阻層181位於畫素區10P內、第二光阻層182位於第一薄膜電 晶體區121內，以及第三光阻層183位於第二薄膜電晶體區120內。圖案化光阻層18可利用例如微影製程並搭配灰階光罩加以形成，但不以此為限。此外，第二光阻層182之厚度小於第一光阻層181之厚度與第三光阻層183之厚度，且第一光阻層181之厚度與第三光阻層183之厚度大體上可相等，但不以此為限。

如第14圖所示，接著去除未被第一光阻層181、第二光阻層182與第三光阻層183覆蓋之第一導電層16’，以形成第一圖案化導電層16。第一圖案化導電層16包括畫素電極16P位於畫素區10P內、第一阻擋圖案161位於第一薄膜電晶體區101內，以及第二閘極16G位於第二薄膜電晶體區102內，其中第一阻擋圖案161於垂直投影方向上覆蓋第一半導體圖案121，且第二閘極16G於垂直投影方向上部分覆蓋第二半導體圖案122。第一圖案化導電層16可包括透明圖案化導電層或不透明圖案化導電層。若第一圖案化導電層16選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。若第一圖案化導電層16選用不透明圖案化導電層，其之材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。接著，於在垂直投影方向上與第二閘極16G未重疊之第二半導體圖案122中形成第三摻雜區203與第四摻雜區204，以及對儲存電容下電極12B進行摻雜。此外，第三摻雜區203與第四摻雜區204之間的第二半導體圖案122則會形成第二通道區122C。第三摻雜區203與第四摻雜區204具有第二摻雜類型，例如P型摻雜，但不以此為限。第三摻雜區203、第四摻雜區204以及儲存電容下電極12B可利用例如離子注入製程加以形成，但不以此為限。如第15圖所示，隨後，進行灰化製程以移除第二光阻層182。如第16圖所示，移除第一阻擋圖案161。如第17圖所示，接著，移除第一光阻層181以暴露出畫素電極16P，以及移除第三光阻圖案183以暴露出第二閘極16G。在本實施例中，第二閘極16G為透明電極。

如第17圖所示，隨後於絕緣層14上形成第二圖案化導電層22。第二圖案化導電層22可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。第二圖案化導電層22可包括不透明圖案化導電層或透明圖案化導電層。若第二圖案化導電層22選用不透明圖案化導電層，其之材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。若第二圖案化導電層22選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。第二圖案化導電層22包括第一閘極221、轉接電極22C以及儲存電容上電極22T。第一閘極221設置於絕緣層14上並位於第一薄膜電晶體區101內，其中在垂直投影方向上第一閘極221係部分重疊第一半導體圖案121。第一閘極221為不透明電極。轉接電極22C設置於畫素區10P內，其中一部分之轉接電極22C與畫素電極16P接觸並在垂直投影方向上部分重疊畫素電極16P，而另一部分之轉接電極22C位於絕緣層14之表面且在垂直投影方向上未與畫素電極16P重疊。精確地說，轉接電極22C覆蓋了畫素電極16P的部分上表面。儲存電容上電極22T設置於絕緣層14上並位於儲存電容區10C內，且儲存電容上電極22T、儲存電容下電極12B以及位於儲存電容上電極22T與儲存電容下電極12B之間的絕緣層14構成儲存電容。

接著，於在垂直投影方向上與第一閘極221未重疊之第一半導體圖案121中形成第一摻雜區201與第二摻雜區202，其中第一摻雜區201與第二摻雜區202具有與第二摻雜類型不同的第一摻雜類型，例如N型摻雜，但不以此為限。第一摻雜區201與第二摻雜區202可利用例如離子注入製程加以形成，但不以此為限。此外，如第18圖所示，為了避免短通道效應，本實施例之方法可選擇性地於第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242，作為輕摻雜汲極(lightly doped drain,LDD)，以降低漏電 流。第一輕摻雜區241與第二輕摻雜區242具有第一摻雜類型，且第一輕摻雜區241與第二輕摻雜區242之摻雜濃度小於第一摻雜區201與第二摻雜區202之摻雜濃度。此外，第一輕摻雜區241以及第二輕摻雜區242之間的第一半導體圖案121則會形成第一通道區121C。在本發明中，形成第一摻雜區201、第二摻雜區202、第一摻雜區201與第二摻雜區202的製程可如下所述，但不以此為限。去除部分之第一閘極221，以縮減第一閘極221之尺寸而進一步使部分之第一半導體圖案121在垂直投影方向上與第一閘極221不重疊。隨後，於在垂直投影方向上與縮減之第一閘極221未重疊之第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242。精確地說，在本實施例中，形成第一閘極221之後，可保留用以定義第一閘極221之光阻圖案(圖未示)，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。接著，進行一等向性蝕刻製程例如溼蝕刻製程去除第一閘極221之部分側壁以縮減第一閘極221之尺寸。隨後移除光阻圖案，再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242。在一變化實施例中，形成第一閘極221之後，接著利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。隨後進行灰化(ashing)製程，縮減用以定義第一閘極221之光阻圖案(圖未示)的尺寸。接著，進行一非等向性蝕刻製程例如乾蝕刻製程去除未被灰化後之光阻圖案所覆蓋的第一閘極221以縮減第一閘極221之尺寸。隨後再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242，並移除光阻圖案。在上述兩實施例中，第一輕摻雜區241以及第二輕摻雜區242不需使用額外光罩而可以自行對準方式形成，藉此第一輕摻雜區241以及第二輕摻雜區242的位置與第一閘極221的位置不會產生相對偏移。在另一變化實施例中，形成第一閘極221之後，移除用以定義第一閘極221之光阻圖案，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。接著，於第一閘極221上形成另一光阻圖案(圖未示)，其中光阻圖案的尺寸小於第一閘 極221的尺寸。接著去除光阻圖案暴露出的第一閘極221以縮減第一閘極221之尺寸。隨後再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242，並移除光阻圖案。在又一變化實施例中，可利用光阻圖案(圖未示)形成第一閘極221。接著利用遮罩例如陰影遮罩(shadow mask)或光罩(photo mask)遮蔽欲形成第一輕摻雜區241以及第二輕摻雜區242的區域，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。隨後移除遮罩，再利用第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242。

如第19圖所示，隨後形成介電層26覆蓋絕緣層14、畫素電極16P與第二圖案化導電層22，並於介電層26與絕緣層14中形成第一開口141暴露出第一摻雜區201、第二開口142暴露出第二摻雜區202、第五開口145暴露出第三摻雜區203以及第六開口146暴露出第四摻雜區204，以及於介電層26中形成第三開口143暴露出轉接電極22C。第一開口141、第二開口142、第三開口143、第五開口145以及第六開口146可利用例如微影與蝕刻技術加以形成，但不以此為限。介電層26之材料可為無機介電材料例如氧化矽、氮化矽或氮氧化矽等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。另外，在本實施例中，介電層26亦可作為平坦層之用，其具有大體上具有平坦的表面，但不以此為限。接著於介電層26上形成第三圖案化導電層28。第三圖案化導電層28可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。第三圖案化導電層28包括不透明導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。第三圖案化導電層28包括第一源極281S、第一汲極281D、第二源極282S以及第二汲極282D。第一源極281S填入第一開口141並與第一摻雜區201電性連接；第一汲極281D填入第二開口142並與第二摻雜區202電性連接以及填入第三開口143與轉接電極22C電性連接；第二源極282S填入第五 開口145並與第三摻雜區203電性連接；第二汲極282D填入第六開口146並與第四摻雜區204電性連接。在本實施例中，第一汲極281D係經由第三開口143與轉接電極22C接觸，藉此第一汲極281D透過轉接電極22C與畫素電極16P電性連接。由於第三開口143係暴露出轉接電極22C的位置，而不是暴露出畫素電極16P，因此於蝕刻介電層26形成第三開口143時，不會造成畫素電極16P的損傷。在本實施例中，於介電層26與絕緣層14中形成第一開口141、第二開口142、第五開口145與第六開口146，以及於介電層26中形成第三開口143可利用同一道微影暨蝕刻製程加以達成。舉例而言，可先進行乾蝕刻製程蝕刻介電層26直到暴露出轉接電極22C以形成第三開口143，以及蝕刻掉預定形成第一開口141、第二開口142、第五開口145與第六開口146之位置的介電層26；接著再進行溼蝕刻製程蝕刻介電層26所暴露出的絕緣層14以形成第一開口141、第二開口142、第五開口145與第六開口146，此時轉接電極22C可作為蝕刻停止層之用，以避免畫素電極16P受損。在其它實施例中，亦可僅使用乾蝕刻製程或僅使用溼蝕刻製程於介電層26與絕緣層14中形成第一開口141、第二開口142、第五開口145與第六開口146，以及於介電層26中形成第三開口143。在本實施例中，第一閘極221、第一半導體圖案121、第一源極281S以及第一汲極281D構成了作為驅動薄膜電晶體的第一薄膜電晶體；第二閘極16G、第一半導體圖案122、第二源極282S以及第二汲極282D構成了作為開關薄膜電晶體的第二薄膜電晶體。

隨後，於介電層26上形成保護層29，其中保護層29覆蓋第一源極281S、第一汲極281D、第二源極282S以及第二汲極282D。接著於保護層29與介電層26中形成第四開口144，暴露出畫素電極16P，以形成陣列基板30。第四開口144可利用例如微影與蝕刻技術加以形成，但不以此為限。保護層29之材料可為無機介電材料例如氧化矽、氮化矽或氮氧化矽等，或有 機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。在本實施例中，圖案化半導體層12之材料係選用非晶矽，但不以此為限。此外，本實施例之方法可另包括進行活化製程例如快速熱製程以及氫化製程例如電漿氫化製程。活化製程可活化摻雜離子，以降低電晶體汲極與源極金屬和半導體介面之接觸電阻，使薄膜電晶體具有較佳的元件特性；氫化製程可提升薄膜電晶體的電子遷移率。活化製程可於離子摻雜之後的任何時間進行，而氫化製程需於介電層26形成之後方能進行，相關熱製程將因各材料耐熱程度不同，而搭配選擇合適時間進行。

如第20圖所示，隨後於畫素電極16P上形成發光層32與對向電極34。發光層32可包括有機發光層，例如紅光有機發光層、綠光有機發光層、藍光有機發光層或白光有機發光層，但不以此為限。發光層32亦可為其它可發出所需顏色的光線的有機發光層或無機發光層。對向電極34之材料可為透明導電材料例如氧化銦錫、氧化銦鋅或其它適合之透明導電材料，或是不透明導電材料例如金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。畫素電極16P與對向電極34係分別作為陽極與陰極，用以驅動發光層32發光。畫素電極16P、對向電極34與發光層32會形成有機發光二極體。此外，提供上蓋基板50，並利用框膠38接合陣列基板30與上蓋基板50以形成本實施例之顯示面板2。

請參考第21圖，並一併參考第12圖至第19圖。第21圖繪示了本發明之第二實施例之變化實施例之製作顯示面板之方法示意圖。本變化實施例係揭示製作液晶顯示面板的方法為範例，其中第12圖至第19圖所繪示之步驟為本變化實施例與第二實施例之共同步驟，因此本變化實施例之方法可接續第19圖之步驟後進行。如第21圖所示，於形成保護層29之後，接著於畫素電極16P上形成液晶層LC。此外，提供對向基板40，並利用框膠38 接合陣列基板30與對向基板40以形成本實施例之顯示面板2’。對向基板40可包括另一基板42、彩色濾光片CF、黑色矩陣BM以及共通電極44等元件，其位置與作用為該領域具通常知識者所知悉，在此不再贅述。在本實施例中，第一薄膜電晶體可作為液晶顯示面板之顯示區的開關薄膜電晶體之用，而第二薄膜電晶體則可作為液晶顯示面板的周邊電路區的驅動薄膜電晶體之用，但不以此為限。

請參考第22圖至第25圖。第22圖至第25圖繪示了本發明之第三實施例之製作顯示面板之方法示意圖。本實施例係揭示製作電激發光顯示面板例如有機發光二極體顯示面板的方法為範例，其中第12圖至第16圖所繪示之步驟為第二實施例與第三實施例之共同步驟，因此第三實施例之方法可接續第16圖之步驟後進行。如第22圖所示，隨後於絕緣層14上形成第二圖案化導電層22。第二圖案化導電層22可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。第二圖案化導電層22包括不透明導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。第二圖案化導電層22包括第一閘極221、第三閘極22G、轉接電極22C以及儲存電容上電極22T。第一閘極221設置於絕緣層14上並位於第一薄膜電晶體區101內，其中在垂直投影方向上第一閘極221係部分重疊第一半導體圖案121。第三閘極22G設置於第二薄膜電晶體區102內，且第三閘極22G係形成於第二閘極16G上並與第二閘極16G接觸。第三閘極22G為不透明電極，而第二閘極16G為透明電極。在本實施例中，第三閘極22G之尺寸大體上小於第二閘極16G之尺寸大體上相同，但不以此為限。在其它實施例中，第三閘極22G的尺寸可大於或等於第二閘極16G之尺寸。轉接電極22C設置於畫素區10P內，其中一部分之轉接電極22C與畫素電極16P接觸並在垂直投影方向上部分重疊畫素電極16P，而另一部分之轉接電極22C位於絕緣層14之表面且在垂直投影方向上未與畫素電極16P重疊。精確地說，轉接電極 22C覆蓋了畫素電極16P的部分上表面。儲存電容上電極22T設置於絕緣層14上並位於儲存電容區10C內，且儲存電容上電極22T、儲存電容下電極12B以及位於儲存電容上電極22T與儲存電容下電極12B之間的絕緣層14構成儲存電容。

接著，於在垂直投影方向上與第一閘極221未重疊之第一半導體圖案121中形成第一摻雜區201與第二摻雜區202，其中第一摻雜區201與第二摻雜區202具有與第二摻雜類型不同的第一摻雜類型，例如N型摻雜，但不以此為限。第一摻雜區201與第二摻雜區202可利用例如離子注入製程加以形成，但不以此為限。如第23圖所示，為了避免短通道效應，本實施例之方法可選擇性地於第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242，作為輕摻雜汲極(lightly doped drain,LDD)，以降低漏電流。第一輕摻雜區241與第二輕摻雜區242具有第一摻雜類型，且第一輕摻雜區241與第二輕摻雜區242之摻雜濃度小於第一摻雜區201與第二摻雜區202之摻雜濃度。此外，第一輕摻雜區241以及第二輕摻雜區242之間的第一半導體圖案121則會形成第一通道區121C。在本發明中，形成第一摻雜區201、第二摻雜區202、第一摻雜區201與第二摻雜區202的製程可如下所述，但不以此為限。去除部分之第一閘極221，以縮減第一閘極221之尺寸而進一步使部分之第一半導體圖案121在垂直投影方向上與第一閘極221不重疊。隨後，於在垂直投影方向上與縮減之第一閘極221未重疊之第一半導體圖案121中形成第一輕摻雜區241與第二輕摻雜區242。精確地說，在本實施例中，形成第一閘極221之後，可保留用以定義第一閘極221之光阻圖案(圖未示)，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。接著，進行一等向性蝕刻製程例如溼蝕刻製程去除第一閘極221之部分側壁以縮減第一閘極221之尺寸。隨後移除光阻圖案，再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242。 在一變化實施例中，形成第一閘極221之後，接著利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。隨後進行灰化(ashing)製程，縮減用以定義第一閘極221之光阻圖案(圖未示)的尺寸。接著，進行一非等向性蝕刻製程例如乾蝕刻製程去除未被灰化後之光阻圖案所覆蓋的第一閘極221以縮減第一閘極221之尺寸。隨後再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242，並移除光阻圖案。在上述兩實施例中，第一輕摻雜區241以及第二輕摻雜區242不需使用額外光罩而可以自行對準方式形成，藉此第一輕摻雜區241以及第二輕摻雜區242的位置與第一閘極221的位置不會產生相對偏移。在另一變化實施例中，形成第一閘極221之後，移除用以定義第一閘極221之光阻圖案，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。接著，於第一閘極221上形成另一光阻圖案(圖未示)，其中光阻圖案的尺寸小於第一閘極221的尺寸。接著去除光阻圖案暴露出的第一閘極221以縮減第一閘極221之尺寸。隨後再利用縮減之第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242，並移除光阻圖案。在又一變化實施例中，可利用光阻圖案(圖未示)形成第一閘極221。接著利用遮罩例如陰影遮罩(shadow mask)或光罩(photo mask)遮蔽欲形成第一輕摻雜區241以及第二輕摻雜區242的區域，並利用例如離子注入製程形成第一摻雜區201與第二摻雜區202。隨後移除遮罩，再利用第一閘極221作為遮罩並利用例如離子注入製程形成第一輕摻雜區241以及第二輕摻雜區242。

如第24圖所示，隨後形成介電層26覆蓋絕緣層14、畫素電極16P與第二圖案化導電層22，並於介電層26與絕緣層14中形成第一開口141暴露出第一摻雜區201、第二開口142暴露出第二摻雜區202、第五開口145暴露出第三摻雜區203以及第六開口146暴露出第四摻雜區204，以及於介電層26中形成第三開口143暴露出轉接電極22C。第一開口141、第二開口142、 第三開口143、第五開口145以及第六開口146可利用例如微影與蝕刻技術加以形成，但不以此為限。介電層26之材料可為無機介電材料例如氧化矽、氮化矽或氮氧化矽等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。另外，在本實施例中，介電層26亦可作為平坦層之用，其具有大體上具有平坦的表面，但不以此為限。接著於介電層26上形成第三圖案化導電層28。第三圖案化導電層28可利用例如沉積、微影與蝕刻技術加以形成，但不以此為限。第三圖案化導電層28包括不透明導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。第三圖案化導電層28包括第一源極281S、第一汲極281D、第二源極282S以及第二汲極282D。第一源極281S填入第一開口141並與第一摻雜區201電性連接；第一汲極281D填入第二開口142並與第二摻雜區202電性連接以及填入第三開口143與轉接電極22C電性連接；第二源極282S填入第五開口145並與第三摻雜區203電性連接；第二汲極282D填入第六開口146並與第四摻雜區204電性連接。在本實施例中，第一汲極281D係經由第三開口143與轉接電極22C接觸，藉此第一汲極281D透過轉接電極22C與畫素電極16P電性連接。由於第三開口143係暴露出轉接電極22C的位置，而不是暴露出畫素電極16P，因此於蝕刻介電層26形成第三開口143時，不會造成畫素電極16P的損傷。在本實施例中，於介電層26與絕緣層14中形成第一開口141、第二開口142、第五開口145與第六開口146，以及於介電層26中形成第三開口143可利用同一道微影暨蝕刻製程加以達成。舉例而言，可先進行乾蝕刻製程蝕刻介電層26直到暴露出轉接電極22C以形成第三開口143，以及蝕刻掉預定形成第一開口141、第二開口142、第五開口145與第六開口146之位置的介電層26；接著再進行溼蝕刻製程蝕刻介電層26所暴露出的絕緣層14以形成第一開口141、第二開口142、第五開口145與第六開口146，此時轉接電極22C可作為蝕刻停止層之用，以避免畫素電極16P受損。在其它實施例中，亦可僅使用乾蝕刻製程或僅使用溼蝕刻製程於介電 層26與絕緣層14中形成第一開口141、第二開口142、第五開口145與第六開口146，以及於介電層26中形成第三開口143。在本實施例中，第一閘極221、第一半導體圖案121、第一源極281S以及第一汲極281D構成了作為驅動薄膜電晶體的第一薄膜電晶體；第二閘極16G、第一半導體圖案122、第二源極282S以及第二汲極282D構成了作為開關薄膜電晶體的第二薄膜電晶體。

隨後，於介電層26上形成保護層29，其中保護層29覆蓋第一源極281S、第一汲極281D、第二源極282S以及第二汲極282D。接著於保護層29與介電層26中形成第四開口144，暴露出畫素電極16P，以形成陣列基板30。第四開口144可利用例如微影與蝕刻技術加以形成，但不以此為限。保護層29之材料可為無機介電材料例如氧化矽、氮化矽或氮氧化矽等，或有機介電材料例如壓克力，或有機/無機混合材料，但不以此為限。在本實施例中，圖案化半導體層12之材料係選用非晶矽，但不以此為限。此外，本實施例之方法可另包括進行活化製程例如快速熱製程以及氫化製程例如電漿氫化製程。活化製程可活化摻雜離子，以降低電晶體汲極與源極金屬和半導體介面之接觸電阻，使薄膜電晶體具有較佳的元件特性；氫化製程可提升薄膜電晶體的電子遷移率。活化製程可於離子摻雜之後的任何時間進行，而氫化製程需於介電層26形成之後方能進行，相關熱製程將因各材料耐熱程度不同，而搭配選擇合適時間進行。

如第25圖所示，隨後於畫素電極16P上形成發光層32與對向電極34。發光層32可包括有機發光層，例如紅光有機發光層、綠光有機發光層、藍光有機發光層或白光有機發光層，但不以此為限。發光層32亦可為其它可發出所需顏色的光線的有機發光層或無機發光層。對向電極34之材料可為透明導電材料例如氧化銦錫、氧化銦鋅或其它適合之透明導電材料，或是 不透明導電材料例如金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，但不以此為限。畫素電極16P與對向電極34係分別作為陽極與陰極，用以驅動發光層32發光。畫素電極16P、對向電極34與發光層32會形成有機發光二極體。此外，提供上蓋基板50，並利用框膠38接合陣列基板30與上蓋基板50以形成本實施例之顯示面板3。

請參考第26圖，並一併參考第22圖至第24圖。第26圖繪示了本發明之第三實施例之變化實施例之製作顯示面板之方法示意圖。本變化實施例係揭示製作液晶顯示面板的方法為範例，其中第22圖至第24圖所繪示之步驟為本變化實施例與第三實施例之共同步驟，因此本變化實施例之方法可接續第24圖之步驟後進行。如第26圖所示，於形成保護層29之後，接著於畫素電極16P上形成液晶層LC。此外，提供對向基板40，並利用框膠38接合陣列基板30與對向基板40以形成本實施例之顯示面板3’。對向基板40可包括另一基板42、彩色濾光片CF、黑色矩陣BM以及共通電極44等元件，其位置與作用為該領域具通常知識者所知悉，在此不再贅述。在本實施例中，第一薄膜電晶體可作為液晶顯示面板之顯示區的開關薄膜電晶體之用，而第二薄膜電晶體則可作為液晶顯示面板的周邊電路區的驅動薄膜電晶體之用，但不以此為限。

綜上所述，本發明之顯示面板及其製作方法具有下列優點。顯示面板之薄膜電晶體的源極摻雜區與汲極摻雜區、儲存電容下電極以及畫素電極可利用同一道灰階光罩加以形成。顯示面板之儲存電容之下電極與上電極分別為摻雜半導體電極與不透明電極，其分別可與薄膜電晶體之半導體層與閘極的製程整合，因此不需增加額外製程且具有較佳的電容值。顯示面板具有與薄膜電晶體的閘極共同形成的連接電極，且薄膜電晶體的汲極係經由連接電極與畫素電極電性連接，因此連接電極不需利用額外製程加以製作，且 此作法可避免畫素電極於蝕刻介電層時受到損傷。再者，薄膜電晶體的源極摻雜區與汲極摻雜區係利用閘極作為遮罩進行離子注入，因此不需使用額外光罩而可以自行對準方式形成。此外，由圖案化透明導電層構成的畫素電極係於由第一圖案化不透明導電層構成的轉接電極之後形成，因此於沉積不透明導電層時不會造成圖案化透明導電層的結晶。另外，由於畫素電極與轉接電極僅有小面積的重疊，因此在高溫製程時不會產生剝離問題。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧基板

10P‧‧‧畫素區

101‧‧‧第一薄膜電晶體區

102‧‧‧第二薄膜電晶體區

10C‧‧‧儲存電容區

12‧‧‧圖案化半導體層

121‧‧‧第一半導體圖案

122‧‧‧第二半導體圖案

12B‧‧‧儲存電容下電極

14‧‧‧絕緣層

16‧‧‧第一圖案化導電層

16P‧‧‧畫素電極

203‧‧‧第三摻雜區

204‧‧‧第四摻雜區

122C‧‧‧第二通道區

22‧‧‧第二圖案化導電層

221‧‧‧第一閘極

222‧‧‧第二閘極

22C‧‧‧轉接電極

22T‧‧‧儲存電容上電極

201‧‧‧第一摻雜區

202‧‧‧第二摻雜區

241‧‧‧第一輕摻雜區

242‧‧‧第二輕摻雜區

121C‧‧‧第一通道區

26‧‧‧介電層

141‧‧‧第一開口

142‧‧‧第二開口

145‧‧‧第五開口

146‧‧‧第六開口

143‧‧‧第三開口

28‧‧‧第三圖案化導電層

281S‧‧‧第一源極

281D‧‧‧第一汲極

282S‧‧‧第二源極

282D‧‧‧第二汲極

29‧‧‧保護層

144‧‧‧第四開口

30‧‧‧陣列基板

32‧‧‧發光層

34‧‧‧對向電極

38‧‧‧框膠

50‧‧‧上蓋基板

1‧‧‧顯示面板

Claims (22)

1. 一種製作顯示面板之方法，包括：提供一基板，該基板具有一畫素區以及一第一薄膜電晶體區；於該基板上形成一圖案化半導體層，該圖案化半導體層包括一第一第一半導體圖案，設置於該第一薄膜電晶體區內；於該基板上形成一絕緣層，其中該絕緣層覆蓋該圖案化半導體層；於該絕緣層上形成一第一圖案化導電層，該第一圖案化導電層包括一畫素電極，設置於該畫素區內；於該絕緣層上形成一第二圖案化導電層，該第二圖案化導電層包括：一第一閘極，設置於該第一薄膜電晶體區內，其中在一垂直投影方向上該第一閘極係部分重疊該第一半導體圖案；以及一轉接電極，設置於該畫素區內，其中一部分之該轉接電極與該畫素電極接觸並在該垂直投影方向上部分重疊該畫素電極，而另一部分之該轉接電極位於該絕緣層之表面且在該垂直投影方向上未與該畫素電極重疊；於在該垂直投影方向上與該第一閘極未重疊之該第一半導體圖案中形成一第一摻雜區與一第二摻雜區，其中該第一摻雜區與該第二摻雜區具有一第一摻雜類型；形成一介電層覆蓋該絕緣層、該畫素電極與該第二圖案化導電層，並於該介電層與該絕緣層中形成一第一開口暴露出該第一摻雜區以及一第二開口暴露出該第二摻雜區，以及於該介電層中形成一第三開口暴露出該轉接電極；以及於該介電層上形成一第三圖案化導電層，該第三圖案化導電層包括：一第一源極，填入該第一開口並與該第一摻雜區電性連接；以及一第一汲極，填入該第二開口並與該第二摻雜區電性連接以及填入 該第三開口與該轉接電極電性連接。
2. 如請求項1所述之製作顯示面板之方法，其中該圖案化半導體層包括一多晶矽半導體層、該第一圖案化導電層包括一透明導電層、該第二圖案化導電層包括一不透明導電層，且該第三圖案化導電層包括一不透明導電層。
3. 如請求項1所述之製作顯示面板之方法，另包括於該介電層上形成一保護層，以覆蓋該第一源極與該第一汲極，並於該保護層與該介電層中形成一第四開口，暴露出該畫素電極。
4. 如請求項3所述之製作顯示面板之方法，其中該基板更具有一第二薄膜電晶體區以及一儲存電容區，該圖案化半導體層更包括：一第二半導體圖案，設置於該基板上並位於該第二薄膜電晶體區內，其中該第二半導體圖案具有一第三摻雜區與一第四摻雜區，且該第三摻雜區與該第四摻雜區具有一不同於該第一摻雜類型之第二摻雜類型；以及一儲存電容下電極，設置於該基板上並位於該儲存電容區內；該第二圖案化導電層更包括：一第二閘極，設置於該絕緣層上並位於該第二薄膜電晶體區內；以及一儲存電容上電極，設置於該絕緣層上並位於該儲存電容區內；該介電層與該絕緣層更具有：一第五開口，暴露出該第三摻雜區；以及一第六開口，暴露出該第四摻雜區；以及該第三圖案化導電層更包括： 一第二源極，位於該第二薄膜電晶體區內，該第二源極填入該第五開口並與該第三摻雜區電性連接；以及一第二汲極，位於該第二薄膜電晶體區內，該第二汲極填入該第六開口並與該第四摻雜區電性連接。
5. 如請求項4所述之製作顯示面板之方法，其中形成該第一圖案化導電層之步驟包括：於該絕緣層上形成一第一導電層；於該第一導電層上形成一圖案化光阻層，該圖案化光阻層具有：一第一光阻層，位於該畫素區內；一第二光阻層，位於該第一薄膜電晶體區內；以及一第三光阻層，位於該第二薄膜電晶體區內，其中該第一光阻層之厚度大於該第二光阻層之厚度與該第三光阻層之厚度；去除未被該第一光阻層、該第二光阻層與該第三光阻層覆蓋之該第一導電層，以於該畫素區內形成該畫素電極、於該第一薄膜電晶體區內形成一第一阻擋圖案，以及於該第二薄膜電晶體區內形成一第二阻擋圖案，其中該第一阻擋圖案於該垂直投影方向上覆蓋該第一半導體圖案，且該第二阻擋圖案於該垂直投影方向上部分覆蓋該第二半導體圖案；於在該垂直投影方向上與該第二阻擋圖案未重疊之該第二半導體圖案中形成該第三摻雜區與該第四摻雜區，以及對該儲存電容下電極進行摻雜；進行一灰化製程以移除該第二光阻層與該第三光阻層；移除該第一阻擋圖案以及該第二阻擋圖案；以及移除該第一光阻層。
6. 如請求項3所述之製作顯示面板之方法，其中該基板更具有一第二薄膜電晶體區以及一儲存電容區，該圖案化半導體層更包括：一第二半導體圖案，設置於該基板上並位於該第二薄膜電晶體區內，其中該第二半導體圖案具有一第三摻雜區與一第四摻雜區，且該第三摻雜區與該第四摻雜區具有一不同於該第一摻雜類型之第二摻雜類型；以及一儲存電容下電極，設置於該基板上並位於該儲存電容區內；該第二圖案化導電層更包括：一儲存電容上電極，設置於該絕緣層上並位於該儲存電容區內；該介電層與該絕緣層更具有：一第五開口，暴露出該第三摻雜區；以及一第六開口，暴露出該第四摻雜區；以及該第三圖案化導電層更包括：一第二源極，位於該第二薄膜電晶體區內，該第二源極填入該第五開口並與該第三摻雜區電性連接；以及一第二汲極，位於該第二薄膜電晶體區內，該第二汲極填入該第六開口並與該第四摻雜區電性連接。
7. 如請求項6所述之製作顯示面板之方法，其中形成該第一圖案化導電層之步驟包括：於該絕緣層上形成一第一導電層；於該第一導電層上形成一圖案化光阻層，該圖案化光阻層具有：一第一光阻層，位於該畫素區內；一第二光阻層，位於該第一薄膜電晶體區內；以及一第三光阻層，位於該第二薄膜電晶體區內，其中該第二光阻層之 厚度小於該第一光阻層之厚度與該第三光阻層之厚度；去除未被該第一光阻層、該第二光阻層與該第三光阻層覆蓋之該第一導電層，以於該畫素區內形成該畫素電極、於該第一薄膜電晶體區內形成一第一阻擋圖案，以及於該第二薄膜電晶體區內形成一第二閘極，其中該第一阻擋圖案於該垂直投影方向上覆蓋該第一半導體圖案，且該第二閘極於該垂直投影方向上部分覆蓋該第二半導體圖案；於在該垂直投影方向上與該第二閘極未重疊之該第二半導體圖案中形成該第三摻雜區與該第四摻雜區，以及對該儲存電容下電極進行摻雜；進行一灰化製程以移除該第二光阻層；移除該第一阻擋圖案；以及移除該第一光阻層以及該第三光阻層。
8. 如請求項7所述之製作顯示面板之方法，其中該第二圖案化導電層更包括一第三閘極，設置於該第二薄膜電晶體區內，且該第三閘極係形成於該第二閘極上並與該第二閘極接觸。
9. 如請求項1所述之製作顯示面板之方法，另包括：去除部分之該第一閘極以縮減該第一閘極之尺寸而進一步暴露出部分之該第一半導體圖案；以及於在該垂直投影方向上與縮減之該第一閘極未重疊之該第一半導體圖案中形成一第一輕摻雜區與一第二輕摻雜區，其中該第一輕摻雜區與該第二輕摻雜區具有該第一摻雜類型，且該第一輕摻雜區與該第二輕摻雜區之摻雜濃度小於該第一摻雜區與該第二摻雜區之摻雜濃度。
10. 如請求項1所述之製作顯示面板之方法，另包括： 於該畫素電極上形成一發光層；以及於該發光層上形成一對向電極。
11. 如請求項1所述之製作顯示面板之方法，另包括於該畫素電極上形成一液晶層。
12. 一種顯示面板，包括：一基板，該基板具有一畫素區以及一第一薄膜電晶體區；一第一半導體圖案，設置於該基板上並位於該第一薄膜電晶體區內，其中該第一半導體圖案具有一第一摻雜區與一第二摻雜區，且該第一摻雜區與該第二摻雜區具有一第一摻雜類型；一絕緣層，位於該基板上並覆蓋該第一半導體圖案；一畫素電極，設置於該絕緣層上並位於該畫素區內；一第一閘極，設置於該絕緣層上並位於該第一薄膜電晶體區，其中在一垂直投影方向上該第一閘極未重疊該第一摻雜區與該第二摻雜區；一轉接電極，設置於該畫素區內，其中一部分之該轉接電極與該畫素電極接觸並在該垂直投影方向上部分重疊該畫素電極，而另一部分之該轉接電極位於該絕緣層之表面且在該垂直投影方向上未與該畫素電極重疊；一介電層，覆蓋該絕緣層、該畫素電極以及該第一閘極，其中該介電層與該絕緣層具有一第一開口部分暴露出該第一摻雜區以及一第二開口部分暴露出該第二摻雜區，以及該介電層具有一第三開口部分暴露出該轉接電極；一第一源極，填入該第一開口並與該第一摻雜區電性連接；以及一第一汲極，填入該第二開口並與該第二摻雜區電性連接以及填入該第三開口與該轉接電極電性連接。
13. 如請求項12所述之顯示面板，其中該畫素電極包括一透明電極，且該轉接電極包括一不透明電極。
14. 如請求項12所述之顯示面板，另包括一保護層設置於該介電層上，並覆蓋該第一源極與該第一汲極，其中該保護層與該介電層具有一第四開口，暴露出該畫素電極。
15. 如請求項14所述之顯示面板，其中該基板更具有一第二薄膜電晶體區以及一儲存電容區，該顯示面板更包括：一第二半導體圖案，設置於該基板上並位於該第二薄膜電晶體區內，其中該第二半導體圖案具有一第三摻雜區與一第四摻雜區，且該第三摻雜區與該第四摻雜區具有一不同於該第一摻雜類型之第二摻雜類型；一儲存電容下電極，設置於該基板上並位於該儲存電容區內；一儲存電容上電極，設置於該絕緣層上並位於該儲存電容區內；一第二源極，設置於該介電層上並位於該第二薄膜電晶體區內，該第二源極與該第三摻雜區電性連接；以及一第二汲極，設置於該介電層上並位於該第二薄膜電晶體區，該第二汲極與該第四摻雜區電性連接。
16. 如請求項15所述之顯示面板，另包括一第二閘極，設置於該絕緣層上並位於該第二薄膜電晶體區內。
17. 如請求項16所述之顯示面板，其中該第二閘極包括一不透明電極。
18. 如請求項16所述之顯示面板，其中該第二閘極包括一透明電極。
19. 如請求項15所述之顯示面板，另包括一第二閘極與一第三閘極，設置於該絕緣層上並位於該第二薄膜電晶體區內，其中該第二閘極包括一透明電極，該第三閘極包括一不透明電極，且該第三閘極係設置於該第二閘極上並與該第二閘極接觸。
20. 如請求項12所述之顯示面板，其中該第一半導體圖案更具有一第一輕摻雜區與一第二輕摻雜區，該第一輕摻雜區與該第二輕摻雜區在該垂直投影方向上未與該第一閘極重疊，該第一輕摻雜區與該第二輕摻雜區具有該第一摻雜類型，且該第一輕摻雜區與該第二輕摻雜區之摻雜濃度小於該第一摻雜區與該第二摻雜區之摻雜濃度。
21. 如請求項12所述之顯示面板，另包括：一發光層，設置於該畫素電極上；以及一對向電極，設置於該發光層上。
22. 如請求項12所述之顯示面板，另包括一液晶層，設置於該畫素電極上。