KR102077143B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102077143B1
KR102077143B1 KR1020130062115A KR20130062115A KR102077143B1 KR 102077143 B1 KR102077143 B1 KR 102077143B1 KR 1020130062115 A KR1020130062115 A KR 1020130062115A KR 20130062115 A KR20130062115 A KR 20130062115A KR 102077143 B1 KR102077143 B1 KR 102077143B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating layer
contact
pad
Prior art date
Application number
KR1020130062115A
Other languages
English (en)
Other versions
KR20140140988A (ko
Inventor
박종현
박선
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130062115A priority Critical patent/KR102077143B1/ko
Priority to US14/090,536 priority patent/US9257494B2/en
Priority to TW103104812A priority patent/TWI647834B/zh
Priority to CN201410211040.0A priority patent/CN104218061B/zh
Publication of KR20140140988A publication Critical patent/KR20140140988A/ko
Priority to US14/968,380 priority patent/US9406736B2/en
Application granted granted Critical
Publication of KR102077143B1 publication Critical patent/KR102077143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 의하면, 활성층, 게이트 전극, 소스 전극과 드레인 전극, 상기 활성층과 게이트 전극 사이에 배치된 제1 절연층, 및 상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 배치된 제2 절연층을 포함하는 박막 트랜지스터; 상기 소스 전극 및 드레인 전극과 동일층에 배치된 제1 패드층과, 상기 제1 패드층 상에 배치된 제2 패드층을 구비한 패드 전극; 상기 소스 전극과 드레인 전극, 및 상기 패드 전극 단부를 덮는 제3절연층; 반투과 금속층을 포함하고 상기 제3절연층에 형성된 개구에 배치된 화소 전극; 상기 제3 절연층에 형성된 개구에 대응하는 위치에 개구가 형성되고, 상기 화소 전극의 단부를 덮는 제4절연층; 상기 화소 전극 상에 배치된 유기 발광층; 및 상기 유기 발광층 상에 배치된 대향 전극;을 포함하는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치 및 그 제조 방법{Organic light emitting display device and manufacturing method of the same}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 재결합하여 소멸하면서 빛을 내는 자발광형 표시 장치이다. 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 차세대 표시 장치로 주목 받고 있다.
본 발명은 표시 품질이 우수한 유기 발광 표시 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 활성층, 게이트 전극, 소스 전극과 드레인 전극, 상기 활성층과 게이트 전극 사이에 배치된 제1 절연층, 및 상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 배치된 제2 절연층을 포함하는 박막 트랜지스터; 상기 소스 전극 및 드레인 전극과 동일층에 배치된 제1 패드층과, 상기 제1 패드층 상에 배치된 제2 패드층을 구비한 패드 전극; 상기 소스 전극과 드레인 전극, 및 상기 패드 전극 단부를 덮는 제3절연층; 반투과 금속층을 포함하고 상기 제3절연층에 형성된 개구에 배치된 화소 전극; 상기 제3 절연층에 형성된 개구에 대응하는 위치에 개구가 형성되고, 상기 화소 전극의 단부를 덮는 제4절연층; 상기 화소 전극 상에 배치된 유기 발광층; 및 상기 유기 발광층 상에 배치된 대향 전극;을 포함하는 유기 발광 표시 장치를 제공한다.
상기 소스 전극 및 드레인 전극은 전자 이동도가 다른 이종 금속이 복수층 적층된 것일 수 있다.
상기 소스 전극 및 드레인 전극은 몰리브덴을 포함하는 층과 알루미늄을 포함하는 층을 가질 수 있다.
상기 활성층과 동일층에 배치된 제1 전극과, 상기 게이트 전극과 동일층에 배치된 제2 전극을 포함하는 커패시터를 더 구비할 수 있다.
상기 커패시터의 제1 전극은 이온 불순물이 도핑된 반도체 물질을 포함할 수 있다.
상기 커패시터의 제2 전극은 투명 도전성 산화물을 포함할 수 있다.
커패시터는 상기 소스 전극 및 드레인 전극과 동일층에 배치된 제3 전극을 더 포함할 수 있다.
상기 제1 패드층은 상기 소스 전극 및 드레인 전극과 동일 재료를 포함할 수 있다.
상기 소스 전극 및 드레인 전극은 몰리브덴을 포함하는 층과 알루미늄을 포함하는 층을 포함할 수 있다.
상기 제2 패드층은 투명 도전성 산화물을 포함할 수 있다.
상기 반투과 금속층은 은(Ag) 또는 은 합금으로 이루어질 수 있다.
상기 반투과 금속층 상에 보호층이 더 적층될 수 있다.
상기 보호층은 투명 도전성 산화물을 포함할 수 있다.
상기 제3 절연층은 유기 절연막일 수 있다.
상기 제4 절연층은 유기 절연막일 수 있다.
상기 제2 절연층에 형성된 개구, 상기 제3 절연층에 형성된 개구, 및 상기 제4 절연층에 형성된 개구는 중첩적으로 형성되고, 상기 제3 절연층에 형성된 개구는 상기 제4 절연층에 형성된 개구보다 크고, 상기 제2 절연층에 형성된 개구보다 작을 수 있다.
상기 화소 전극의 단부는 상기 제3 절연층에 형성된 개구의 상단에 위치할 수 있다.
상기 제2 절연층 상에 위치하고 상기 제1 패드층과 동일한 재료를 포함하는 제1 콘택층; 상기 제3 절연층에 형성된 콘택홀을 통해 상기 제1 콘택층에 접속하고, 상기 제4 절연층에 형성된 콘택홀을 통해 상기 대향 전극과 접속하고, 상기 화소 전극과 동일 재료를 포함하는 제2 콘택층;을 포함하는 캐소드 콘택부를 포함할 수 있다.
상기 제3 절연층에 형성된 콘택홀을 통해 상기 화소 전극을 상기 소스 전극 및 드레인 전극 중 하나와 전기적으로 접속시키는 화소 전극 콘택부를 포함하고, 상기 화소 전극 콘택부는 상기 소스 전극 및 드레인 전극과 동일한 재료를 포함하는 제1 콘택층과, 상기 제2 패드층과 동일한 재료를 포함하는 제2 콘택층을 가질 수 있다.
상기 화소 전극 콘택부는, 상기 제1 절연층과 상기 제2 절연층 사이에 위치하고 상기 커패시터의 제2 전극과 동일한 재료를 포함하는 제3 콘택층을 더 포함하고, 상기 제1 콘택층은 상기 제2 절연층에 형성된 콘택홀을 통하여 상기 제3 콘택층과 전기적으로 접촉할 수 있다.
상기 제3 콘택층의 단부는 상기 제2 절연층에 형성된 개구의 식각면에서 돌출되어 있고, 상기 화소 전극은 상기 제3 콘택층의 단부와 직접 접촉할 수 있다.
상기 제3 콘택층의 단부는 상기 제3 절연층에 형성된 개구의 식각면에서 돌출되어 있고, 상기 화소 전극은 상기 제3 콘택층의 단부와 직접 접촉할 수 있다.
상기 화소 전극 콘택부는, 상기 제3 콘택층과 제1 콘택층 사이에 형성되고 상기 게이트 전극과 동일한 재료를 포함하는 제4 콘택층을 더 포함할 수 있다.
상기 대향 전극은 반사 금속층을 포함할 수 있다.
본 발명의 다른 측면에 의하면, 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층 및 커패시터의 제1 전극을 형성함; 제1 절연층을 형성하고, 상기 제1 절연층 상에 투명 도전성 산화물층을 형성하고, 상기 투명 도전성 산화물층을 패터닝하여 커패시터의 제2 전극을 형성함; 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제2 전극과 동일층에 박막 트랜지스터의 게이트 전극을 형성함; 제2 절연층을 형성하고, 상기 제2 절연층에 상기 활성층의 일부를 노출시키는 콘택홀 및 상기 활성층의 측면에 이격된 영역에 제1 개구를 형성함; 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 소스 전극과 드레인 전극, 및 패드 전극의 제1 패드층을 형성함; 투명 도전성 산화물층을 형성하고, 상기 투명 도전성 산화물을 패터닝하여 상기 제1 패드층 상에 제2 패드층을 형성함; 유기 절연막으로 제3 절연층을 형성하고, 상기 제3 절연층에 상기 제1 개구와 중첩되는 영역에 상기 제1 개구보다 작은 제2 개구 및, 상기 제2 패드층의 상면을 노출시키는 개구를 형성함; 반투과 금속층을 형성하고, 상기 반투과 금속층을 패터닝하여 상기 제2 개구에 화소 전극을 형성함;
유기 절연막으로 제4 절연층을 형성하고, 상기 제4 절연층에 상기 상기 화소 전극의 상면을 노출시키는 제3 개구를 형성함; 상기 화소 전극 상에 유기 발광층을 형성함; 및 상기 유기 발광층 상에 대향 전극을 형성함;을 포함하는 유기 발광 표시 장치의 제조 방법을 제공할 수 있다.
상기 게이트 전극 형성 후, 1회의 도핑 공정으로 상기 활성층의 소스 영역과 드레인 영역, 및 상기 커패시터의 제1 전극에 이온 불순물을 동시에 도핑할 수 있다.
상기 제2 금속층은 전자 이동도가 다른 이종 금속을 복수의 금속층으로 적층될 수 있다.
상기 반투과 금속층 상면에 투명 도전성 산화물을 포함하는 보호층을 더 형성하고, 상기 반투과 금속층과 상기 보호층을 함께 패터닝할 수 있다.
상기 제1 금속층, 상기 제2 금속층, 상기 투명 도전성 산화물층 및 상기 반투과 금속층은 습식 에칭될 수 있다.
상기 제2 금속층의 패터닝 시 화소 콘택부의 제1 콘택층을 형성하고, 상기 제2 패드층을 형성하는 투명 도전성 산화물로 상기 제1 콘택층 상에 제2 콘택층을 형성하고, 상기 제3 절연층의 패터닝 시 콘택홀을 형성할 수 있다.
상기 커패시터의 제2 전극을 형성하는 투명 도전성 산화물로 제3 콘택층을 형성하고, 상기 제1 금속층으로 제4 콘택층을 형성하고, 제3 절연층에 콘택홀을 형성하여 상기 제1 콘택층과 접속시킬 수 있다.
상기 제3 콘택층의 단부가 제1 개구 및 제2 개구의 식각면보다 돌출되도록 형성할 수 있다.
상기 화소 전극은 상기 제2 콘택층 및 상기 제3 콘택층에 모두 접촉하도록 형성할 수 있다.
상기 제2 금속층의 패터닝 시 캐소드 콘택부의 제1 콘택층을 형성하고, 상기 제3 절연층에 콘택홀을 형성하고, 상기 화소 전극의 패터닝 시 상기 콘택홀에 제2 콘택층을 형성하고, 제4 절연층으로 상기 제2 콘택층의 단부를 덮는 개구를 형성할 수 있다.
상기와 같은 본 발명에 따른 유기 발광 표시 장치 및 그 제조 방법에 따르면 다음과 같은 효과를 제공한다.
첫째, 화소 전극을 반투과 금속층으로 형성하여 마이크로 캐비티에 의한 표시 장치의 광 효율을 향상시킬 수 있다.
둘째, 소스 전극과 드레인 전극(데이터 배선 포함)이 유기막인 제3 절연층으로 덮여 있기 때문에서, 화소 전극의 패터닝 시, 소스 전극과 드레인 전극에 의한 은(Ag)의 재석출을 방지할 수 있다.
셋째, 화소 전극 콘택부의 제1 콘택층 및 패드 전극의 제1 패드층 상부에 각각 보호층을 형성하기 때문에, 화소 전극의 패터닝 시, 제1 콘택층과 제1 패드층에 의한 은(Ag)의 재석출을 방지할 수 있다.
넷째, 화소 전극 콘택부의 구조를 이원화하여 화소 전극과 구동 소자 사이의 신호 단락을 방지할 수 있다.
다섯째, 캐소드 콘택부에 화소 전극과 동일한 저항이 작은 반투과 금속층을 사용함으로써 공통 전극인 대향 전극의 전압 강하를 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 평면도이다.
2는 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 화소(P)와 패드(PAD)의 일부를 개략적으로 도시한 단면도이다.
도 3a 내지 도 3i는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법을 개략적으로 도시한 단면도들이다.
도 4는 본 발명의 제1 비교예에 따른 유기 발광 표시 장치(2)를 개략적으로 도시한 단면도이다.
도 5는 본 발명의 제2 비교예에 따른 유기 발광 표시 장치(3)를 개략적으로 도시한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(4)를 개략적으로 도시한 단면도이다.
도 7a 내지 도 7i는 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(4)의 제조 방법을 개략적으로 도시한 단면도들이다.
도 8은 본 발명의 제3 실시예에 따른 유기 발광 표시 장치(5)를 개략적으로 도시한 단면도이다.
도 9는 본 발명의 제4 실시예에 따른 유기 발광 표시 장치(6)를 개략적으로 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성을 중심으로 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에”라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)를 개략적으로 도시한 평면도이고, 도 2는 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 화소(P)와 패드(PAD)의 일부를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)의 기판(10) 상에는 복수의 화소(P)가 포함되어 화상을 표시하는 표시 영역(DA)이 구비된다. 표시 영역(DA)은 밀봉 라인(SL) 내부에 형성되고, 밀봉 라인(SL)을 따라 표시 영역(DA)을 봉지하는 봉지 부재(미도시)가 구비된다. 표시 영역(DA)과 패드(PAD) 사이에는 표시 영역(DA)에 공통으로 형성된 캐소드에 전원을 공급하기 위한 캐소드 콘택부(CECNT)가 형성되어 있다.
도 2를 참조하면, 기판(10) 상에 적어도 하나의 유기 발광층(121)이 구비된 픽셀 영역(PXL1), 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TFT1), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP1) 및 패드 영역(PAD1)이 구비된다.
트랜지스터 영역(TFT1)에는 기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)이 구비된다.
기판(10)은 유리 기판뿐만 아니라, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판 등 투명 기판으로 구비될 수 있다.
기판(10)의 상부에 평활한 면을 형성하고 불순 원소가 침투하는 것을 차단하기 위한 버퍼층(11)이 더 구비될 수 있다. 버퍼층(11)은 실리콘질화물 및/또는 실리콘산화물 등으로 단층 또는 복수층으로 형성될 수 있다.
버퍼층(11) 상의 박막 트랜지스터 영역(TR1)에 활성층(212)이 구비된다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘을 포함하는 반도체로 형성될 수 있다. 활성층(212)은 채널영역(212c)과, 채널영역(212c) 외측에 이온 불순물이 도핑된 소스 영역(212a) 및 드레인 영역(212b)을 포함할 수 있다. 활성층(212)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체를 포함할 수 있다.
활성층(212) 상에는 게이트 절연막인 제1 절연층(13)을 사이에 두고 활성층(212)의 채널 영역(212c)에 대응되는 위치에 게이트 전극(215)이 구비된다. 게이트 전극(215)은, 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 복수층으로 형성될 수 있다.
게이트 전극(215) 상에는 층간 절연막인 제2 절연층(16)을 사이에 두고 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)에 각각 접속하는 소스 전극(217a) 및 드레인 전극(217b)이 구비된다. 소스 전극(217a) 및 드레인 전극(217b)은, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 절연층(16) 상에는 소스 전극(217a) 및 드레인 전극(217b)을 덮도록 제3 절연층(19)이 구비된다.
제1 절연층(13) 및 제2 절연층(16)은 단층 또는 복수층의 무기 절연막으로 구비되고, 1절연층(13) 및 제2절연층(16)을 형성하는 무기 절연막으로는 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 포함될 수 있다.
제3 절연층(19)유기 절연막으로 구비될 수 있다. 제3 절연층(19)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
제3 절연층(19) 상에 제4 절연층(20)이 구비된다. 제4 절연층(20)은 유기 절연막으로 구비될 수 있다. 제4 절연층(20)은 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
픽셀 영역(PXL1)에는 버퍼층(11), 제1 절연층(13) 상에 화소 전극(120)이 구비된다.
화소 전극(120)은 제3 절연층(19)에 형성된 개구(C5)에 배치된다.
제3 절연층(19)에 형성된 개구(C5)는 제4 절연층(20)에 형성된 개구(C8)보다 크고, 제2 절연층(16)에 형성된 개구(C1)보다 작게 형성되고, 제2 절연층(16)에 형성된 개구(C1), 제3 절연층(19)에 형성된 개구(C5) 및 제4 절연층(20)에 형성된 개구(C8)는 서로 중첩적으로 형성된다.
화소 전극(120)의 단부는 제3 절연층(19)에 형성된 개구(C5)의 상단에 위치하고, 제4 절연층(20)에 의해 커버된다. 한편, 제3 절연층(19)에 형성된 개구(C5)에 배치된 화소 전극(120)의 상면은 제4 절연층(20)에 형성된 개구(C8)에 의해 노출된다.
화소 전극(120)은 제3 절연층(19)에 형성된 콘택홀(C6)을 통해 화소 전극 콘택부(PECNT1)에 연결된다. 화소 전극 콘택부(PECNT1)는 구동 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 전기적으로 접속되어 화소 전극(120)을 구동한다.
화소 전극 콘택부(PECNT1)는 전술한 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료를 포함하는 제1 콘택층(117)과, 투명 도전성 산화물을 포함하는 제2 콘택층(118)으로 형성될 수 있다. 도 2에는 상세히 도시되어 있지 않으나, 제1 콘택층(117)은 데이터 라인(미도시)과 연결되고, 데이터 라인은 구동 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 전기적으로 접속할 수 있다. 만약 도 2에 도시된 트랜지스터가 구동 트랜지스터라면 제1 콘택층(117)은 도 2의 소스 전극(217a) 또는 드레인 전극(217b)와 직접 접속될 수 있다.
화소 전극(120)은 반투과 금속층(120b)을 포함한다. 또한, 화소 전극(120)은 반투과 금속층(120b)의 하부 및 상부에 각각 형성되어 반투과 금속층(120b)을 보호하는 투명 도전성 산화물을 포함하는 층(120a, 120c)를 더 포함할 수 있다.
반투과 금속층(120b)은 은(Ag) 또는 은 합금으로 형성될 수 있다. 반투과 금속층(120b)은 후술할 반사 전극인 대향 전극(122)과 함께 마이크로 캐비티(micro-cavity) 구조를 형성함으로써 유기 발광 표시 장치(1)의 광 효율을 향상시킬 수 있다.
투명 도전성 산화물을 포함하는 층(120a, 120c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 반투과 금속층(120b) 하부의 투명 도전성 산화물층(120a)은 무기 절연막인 제1 절연층과 화소 전극(120)의 접촉력을 강화하고, 반투과 금속층(120b) 상부의 투명 도전성 산화물층(120a)은 반투과 금속층(120b)을 보호하는 배리어층으로 기능할 수 있다.
한편, 반투과 금속층(120b)을 형성하는 은(Ag)과 같이 환원성이 강한 금속은, 화소 전극(120)의 패터닝을 위한 에칭 공정 중, 전자를 공급받게 되면 에천트에서 이온 상태로 존재하던 은(Ag) 이온이 다시 은(Ag)으로 석출되는 문제가 발생할 수 있다. 이렇게 석출된 은(Ag)은 화소 전극(120) 형성의 후속 공정에서 암점을 발생시키는 파티클성 불량 요인이 될 수 있다.
만약, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 공정에서, 소스 전극(217a)이나 드레인 전극(217b), 화소 전극 콘택부(PECNT1)의 제1 콘택층(117), 패드 전극의 제1 패드층(417), 또는 이들과 동일 재료로 형성되는 데이터 배선(미도시)이 에천트에 노출될 경우, 환원성이 강한 은(Ag) 이온은 이들 금속 재료로부터 전자를 전달받아 은(Ag)으로 재석출 될 수 있다. 예를 들어, 이들 금속이 몰리브덴이나 알루미늄을 포함하고 있을 경우, 몰리브덴은 알루미늄으로부터 전달받은 전자를 다시 은(Ag) 이온에 제공함으로써 은(Ag)이 재석출 될 수 있다. 재석출된 은(Ag) 입자는 파티클성 오염원이 되어 후속 공정에서 암점 불량 등의 불량요인이 될 수 있다.
그러나, 본 실시예에 따른 유기 발광 표시 장치(1)는 소스 전극(217a)이나 드레인 전극(217b)이 유기막인 제3 절연층(19)로 덮인 상태로 있기 때문에, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 동안 소스 전극(217a)이나 드레인 전극(217b)이 은(Ag) 이온이 포함된 에천트에 노출되지 않는다. 따라서, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
한편, 제1 콘택층(117) 및 제1 패드층(417)은 각각 제3 절연층(19)에 형성된 콘택홀(C6) 및 콘택홀(C7)에 노출된 영역에 위치하고 있지만, 제1 콘택층(117) 및 제1 패드층(417) 상부에 각각 보호층인 제2 콘택층(118) 및 제2 패드층(418)을 형성하였기 때문에, 화소 전극(120)을 에칭하는 동안 제1 콘택층(117)과 제1 패드층(417)이 에천트에 노출되지 않는다. 따라서, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
제4 절연층(20)이 형성된 개구(C8)에 의해 상면이 노출된 화소 전극(120) 상에는 유기 발광층(121)을 포함하는 중간층(미도시)이 구비된다. 유기 발광층(121)은 저분자 유기물 또는 고분자 유기물일 수 있다. 유기 발광층(121)이 저분자 유기물일 경우, 유기 발광층(121)을 중심으로 홀 수송층(hole transport layer: HTL), 홀 주입층(hole injection layer: HIL), 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층될 수 있다. 이외에도 필요에 따라 다양한 층들이 적층 될 수 있다. 이때, 사용 가능한 유기 재료로 구리 프탈로시아닌(CuPc: copper phthalocyanine), N'-디(나프탈렌-1-일)-N(N'-Di(naphthalene-1-yl)-N), N'-디페닐-벤지딘(N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다. 한편, 유기 발광층(121)이 고분자 유기물일 경우, 유기 발광층(121) 외에 홀 수송층(HTL)이 포함될 수 있다. 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있다. 또한, 유기 발광층(121)과 화소 전극(120) 및 대향 전극(122) 사이에는 무기 재료가 더 구비될 수도 있다.
도 2에는 유기 발광층(121)이 개구(C8)의 바닥에 위치하는 것으로 도시되어 있으나 이는 설명의 편의를 위한 것이며 본 발명은 이에 한정되지 않는다. 유기 발광층(121)은 개구(C8)의 바닥뿐 아니라 제3 절연층(19)에 형성된 개구(C5)의 식각면을 따라 제4 절연층(20)의 상면까지 연장되어 형성될 수 있다.
유기 발광층(121) 상에는 공통 전극으로 대향 전극(122)이 구비된다. 본 실시예에 따른 유기 발광 표시 장치(1)의 경우, 화소 전극(120)은 애노드로 사용되고, 대향 전극(122)은 캐소드로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
대향 전극(122)은 반사 물질을 포함하는 반사 전극으로 구성될 수 있다. 이때 상기 대향 전극(122)은 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 하나 이상의 재료를 포함할 수 있다. 대향 전극(122)이 반사 전극으로 구비됨으로써, 유기 발광층(121)에서 방출된 빛은 대향 전극(122)에 반사되어 반투과 금속인 화소 전극(120)을 투과하여 기판(10) 측으로 방출된다.
커패시터 영역(CAP1)에는 기판(10) 및 버퍼층(11) 상에, 활성층(212)과 동일층에 배치된 제1 전극(312)과, 게이트 전극(215)과 동일층에 배치된 제2 전극(314)과, 소스 전극(217a) 및 드레인 전극(217b)과 동일층에 배치된 제3 전극(317)을 구비한 커패시터가 배치된다.
커패시터의 제1 전극(312)은 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)과 같이 이온 불순물이 도핑된 반도체로 형성될 수 있다.
커패시터의 제2 전극(314)은 비록 게이트 전극(215)과 동일하게 제1 절연층(13) 상에 위치하지만 그 재료는 상이하다. 제2 전극(314)의 재료는 투명 도전성 산화물을 포함할 수 있다. 제2 전극(314)을 통하여 제1 전극(312)에 이온 불순물이 도핑된 반도체를 형성함으로써 커패시터를 MIM(Metal-insulator-Metal) 구조로 형성할 수 있다.
커패시터의 제3 전극(317)은 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료로 형성될 수 있다. 전술한 바와 마찬가지로 제3 전극(317)은 유기막인 제3 절연층(19)로 덮인 상태로 있기 때문에, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 동안 제3 전극(317)이 은(Ag) 이온이 포함된 에천트에 노출되지 않는다. 따라서, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다. 또한 제1 전극 및 제2 전극과 함께 커패시터를 병렬 연결함으로써 커패시터의 면적 증가 없이 유기 발광 표시 장치의 정전 용량을 증가시킬 수 있다. 따라서, 증가된 정전 용량만큼 커패시터의 면적을 줄일 수 있으므로 개구율을 증가시킬 수 있다.
표시 영역(DA)의 외곽에는 외장 드라이버의 접속 단자인 패드 전극(417, 718)이 배치되는 패드 영역(PAD1)이 위치한다.
제1 패드층(417)은 전술한 소스 전극(217a) 및 드레인 전극(217b)과 마찬가지로 전자 이동도가 다른 복수의 금속층을 포함할 수 있다. 예를 들어, 제1 패드층(417)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속이 다층으로 형성될 수 있다.
제2 패드층(418)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포하는 투명 도전성 산화물로 형성될 수 있다. 제1 패드층(417)이 수분과 산소에 노출되는 것을 방지하여 패드의 신뢰성 저하를 방지할 수 있다.
전술한 바와 같이, 제1 패드층(417)은 제3 절연층(19)에 형성된 콘택홀(C7)에 노출된 영역에 위치하지만, 제1 패드층(417) 상부에 보호층인 제2 패드층(418)이 형성되어 있기 때문에, 화소 전극(120)을 에칭하는 동안 제1 패드층(417)이 에천트에 노출되지 않는다.
더욱이 수분이나 산소 등 외부 환경에 민감한 제1 패드층(417)의 단부가 제3 절연층(19)에 의해 덮여있기 때문에, 화소 전극(120)을 에칭하는 동안 제1 패드층(417)의 단부도 에천트에 노출되지 않는다.
따라서, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있고 패드 전극의 신뢰성 저하를 방지할 수 있다.
한편, 도 2에는 도시되어 있지 않으나, 본 실시예에 따른 유기 발광 표시 장치(1)는 픽셀 영역(PXL1), 커패시터 영역(CAP1), 및 박막 트랜지스터 영역(TFT1)을 포함하는 표시 영역을 봉지하는 봉지 부재(미도시)를 더 포함할 수 있다. 봉지 부재는 글라스재를 포함하는 기판, 금속 필름, 또는 유기 절연막 및 무기 절연막이 교번하여 배치된 봉지 박막 등으로 형성될 수 있다.
이하, 도 3a 내지 3i을 참조하여 본 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법을 설명한다.
도 3a는 본 실시예에 따른 유기 발광 표시 장치(1)의 제1 마스크 공정을 개략적으로 도시한 단면도이다.
도 3a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 반도체층(미도시)을 형성한 후, 반도체층(미도시)을 패터닝하여 박막 트랜지스터의 활성층(212)과 커패시터의 제1 전극(312)을 형성한다.
상기 도면에는 도시되어 있지 않지만, 반도체층(미도시) 상에 포토레지스터(미도시)가 도포된 후, 제1 포토마스크(미도시)를 이용한 포토리소그라피 공정에 의해 반도체층(미도시)을 패터닝하여, 전술한 활성층(212)과 제1 전극(312)이 형성된다. 포토리소그라피에 의한 제1 마스크 공정은 제1 포토마스크(미도시)에 노광 장치(미도시)로 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거쳐 진행된다.
반도체층(미도시)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)으로 구비될 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 한편, 반도체층(미도시)은 비정질 실리콘 또는 결정질 실리콘에만 한정되지는 않으며, 산화물 반도체를 포함할 수 있다.
도 3b는 본 실시예에 따른 유기 발광 표시 장치(1)의 제2 마스크 공정을 개략적으로 도시한 단면도이다.
도 3a의 제1 마스크 공정의 결과물 상에 제1 절연층(13)을 형성하고, 제1 절연층(13) 상에 투명도전성 산화물층(미도시)을 형성한 후 이를 패터닝한다.
패터닝 결과, 제1 절연층(13) 상에 커패시터의 제2 전극(314)이 형성된다.
도 3c는 본 실시예에 따른 유기 발광 표시 장치(1)의 제3 마스크 공정을 개략적으로 도시한 단면도이다.
도 3b의 제2 마스크 공정의 결과물 상에 제1 금속층(미도시)을 적층한 후 이를 패터닝한다. 이때, 제1 금속층(미도시)은 전술한 바와 같이, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
패터닝 결과, 제1 절연층(13) 상에 게이트 전극(215)이 형성된다.
상기와 같은 구조물 위에 이온 불순물이 도핑 된다. 이온 불순물은 B 또는 P 이온을 도핑할 수 있는데, 1×1015 atoms/㎠ 이상의 농도로 박막 트랜지스터의 활성층(212) 및 커패시터의 제1 전극(312)을 타겟으로 하여 도핑한다.
게이트 전극(215)을 셀프-얼라인(self-align) 마스크로 사용하여 활성층(212)에 이온불순물을 도핑함으로써 활성층(212)은 이온불순물이 도핑된 소스 영역(212a) 및 드레인 영역(212b)과, 그 사이에 채널 영역(212c)을 구비하게 된다. 이때, 커패시터의 제1 전극(312)도 이온 불순물로 도핑되어 MIM CAP을 형성하는 전극이 된다.
따라서, 1회의 도핑 공정으로 활성층(212) 뿐만 아니라, 커패시터의 제1 전극(312)도 동시에 도핑함으로써 도핑 공정의 감소에 대한 제조 비용을 감소시킬 수 있다.
도 3d는 본 실시예에 따른 유기 발광 표시 장치(1)의 제4 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3d를 참조하면, 도 3c의 제3 마스크 공정의 결과물 상에 제2 절연층(16)을 형성하고, 제2 절연층(16)을 패터닝하여 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)을 노출시키는 개구(C3, C4)와, 후술할 화소 전극(120)이 배치될 영역으로 활성층(212)의 측면으로 이격된 영역에 개구(C1)를 형성한다.
도 3e는 본 실시예에 따른 유기 발광 표시 장치(1)의 제5 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3e를 참조하면, 도 3d의 제4 마스크 공정의 결과물 상에 제2 금속층(미도시)을 형성하고, 제2 금속층(미도시)을 패터닝하여 소스 전극(217a)과 드레인 전극(217b), 화소 전극 콘택부의 제1 콘택층(117) 및 패드 전극의 제1 패드층(417)을 동시에 형성한다.
제2 금속층(미도시)은 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 금속층(미도시)의 구성을 예시적으로 나타내기 위하여 제1 패드층(417)의 구성을 상세히 도시하였다. 예를 들어, 본 실시예의 제2 금속층(미도시)은 몰리브덴(Mo)을 포함하는 제1 층(417a), 알루미늄(Al)을 포함하는 제2 층(417b), 및 몰리브덴(Mo)을 포함하는 제3층(417c)으로 형성될 수 있다.
알루미늄(Al)을 포함하는 제2 층(417b)은 저항이 작고 전기적 특성이 우수한 금속층이고, 제2 층(417b)의 하부에 위치한 몰리브덴(Mo)을 포함하는 제1 층(417a)은 제2 절연층(16) 간의 접착력을 강화하고, 제2 층(417b)의 상부에 위치한 몰리브덴(Mo)을 포함하는 제3 층(417c)는 제2 층(417b)에 포함된 알루미늄의 힐락(heel lock) 방지, 산화 방지, 및 확산을 방지하는 배리어층으로서 기능할 수 있다.
한편, 상기 도면에는 상세히 도시하지 않았으나 제5 마스크 공정에서 제2 금속층(미도시)을 패터닝하여 데이터 배선을 함께 형성할 수 있다.
도 3f는 본 실시예에 따른 유기 발광 표시 장치(1)의 제6 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3f를 참조하면, 도 3e의 제5 마스크 공정의 결과물 상에 투명 도전성 산화물층(미도시)을 형성하고, 투명 도전성 산화물층(미도시)을 패터닝하여 화소 전극 콘택부의 제2 콘택층(118) 및 패드 전극의 제2 패드층(418)을 동시에 형성한다.
투명 도전성 산화물층(미도시)로 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 사용할 수 있다.
도 3g는 본 실시예에 따른 유기 발광 표시 장치(1)의 제7 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3g를 참조하면, 도 3f의 제6 마스크 공정의 결과물 상에 제3 절연층(19)을 형성하고, 제3 절연층(19)을 패터닝하여 제2 콘택층(118)의 상부를 노출시키는 콘택홀(C6), 제2 패드층(418)의 상부를 노출시키는 콘택홀(C7), 및 후술할 화소 전극(120)이 배치될 픽셀 영역(PXL1)에 개구(C5)를 형성한다.
제3 절연층(19)은 소스 전극(217a)과 드레인 전극(217b)을 완전히 감싸도록 형성되어, 후술할 은(Ag)을 포함하는 화소 전극(120)의 에칭 시 전위차가 다른 이종 배선이 은 이온이 용해된 에천트에 접촉되는 것을 차단한다.
이러한 제3 절연층(19)은 유기 절연막으로 형성하여 평탄화막으로도 기능할 수 있다. 유기 절연막으로는 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 사용될 수 있다.
제3 절연층(19)에 형성된 개구(C5)와 제2 절연층(16)에 형성된 개구(C1)는 중첩되도록 형성하되, 제3 절연층(19)에 형성된 개구(C5)는 제2 절연층(16)에 형성된 개구(C1)는 보다 작게 형성한다.
도 3h는 본 실시예에 따른 유기 발광 표시 장치(1)의 제8 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3h를 참조하면, 도 3g의 제7 마스크 공정의 결과물 상에 반투과 금속층(미도시)을 형성하고, 반투과 금속층(미도시)을 패터닝하여 화소 전극(120)을 형성한다.
화소 전극(120)은 화소 전극 콘택부(PEDOT1)를 통해 구동 트랜지스터와 접속하고, 제3 절연층(19)에 형성된 개구(C5)에 배치된다.
화소 전극(120)은 반투과 금속층(120b)으로 형성된다. 또한, 화소 전극(120)은 반투과 금속층(120b)의 상부 및 하부에 각각 형성되어 반투과 금속층(120b)을 보호하는 투명 도전성 산화물을 포함하는 층(120a, 120c)를 더 포함할 수 있다.
반투과 금속층(120b)은 은(Ag) 또는 은 합금으로 형성될 수 있다. 투명 도전성 산화물을 포함하는 층(120a, 120c)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium gallium oxide: IGO), 및 알루미늄징크옥사이드(aluminum zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다. 반투과 금속층(120b)은 후술할 반사 전극인 대향 전극(122)과 함께 마이크로 캐비티(micro-cavity) 구조를 형성함으로써 유기 발광 표시 장치(1)의 광 효율을 향상시킬 수 있다.
은(Ag)과 같이 환원성이 강한 금속은, 화소 전극(120)의 패터닝을 위한 에칭 공정 중, 전자를 공급받게 되면 에천트에서 이온 상태로 존재하던 은(Ag) 이온이 다시 은(Ag)으로 석출되는 문제가 발생할 수 있다. 만약, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 공정에서, 소스 전극(217a)이나 드레인 전극(217b), 제1 콘택층(117), 제1 패드층(417), 또는 이들과 동일 재료로 형성되는 데이터 배선(미도시)이 에천트에 노출되었다면, 환원성이 강한 은(Ag) 이온은 이들 금속 재료로부터 전자를 전달받아 은(Ag)으로 재석출 되었을 것이다.
그러나, 본 실시예에서 소스 전극(217a)이나 드레인 전극(217b)은 화소 전극(120)을 패터닝하는 제8 마스크 공정 전에 이미 패터닝 되어 유기막인 제3 절연층(19)로 덮인 상태로 있기 때문에, 은(Ag)을 포함하는 화소 전극(120)을 에칭하는 동안 소스 전극(217a)이나 드레인 전극(217b)이 은(Ag) 이온이 포함된 에천트에 노출되지 않는다. 따라서, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
또한, 본 실시예에서 제1 콘택층(117) 및 제1 패드층(417)은 각각 제3 절연층(19)에 형성된 콘택홀(C6) 및 콘택홀(C7)에 노출된 영역에 위치하지만, 제1 콘택층(117) 및 제1 패드층(417) 상부에 각각 보호층인 제2 콘택층(118) 및 제2 패드층(418)을 형성하였기 때문에 화소 전극(120)을 에칭하는 동안 제2 콘택층(117)과 제1 패드층(417)이 에천트에 노출되지 않는다. 따라서, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
도 3i는 본 실시예에 따른 유기 발광 표시 장치(1)의 제9 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 3i를 참조하면, 도 3h의 제8 마스크 공정의 결과물 상에 제4 절연층(20)을 형성한 후, 화소 전극(120) 상부를 노출시키는 개구(C8)을 형성하는 제9 마스크 공정을 실시한다.
제4 절연층(20)은 화소 정의막(pixel define layer) 역할을 하는 것으로, 예를 들어, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함하는 유기 절연막으로 형성될 수 있다.
도 3h의 제8 마스크 공정의 결과물 상에 유기 발광층(121, 도 2 참조)을 포함하는 중간층(미도시)을 형성하고, 대향 전극(122, 도 2참조)을 형성한다.
상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치와 그 제조 방법에 따르면, 화소 전극(120)을 반투과 금속층(120b)으로 형성함으로써 마이크로 캐비티(micro-cavity)에 의한 유기 발광 표시 장치(1)의 광 효율을 향상시킬 수 있다.
또한, 소스 전극(217a)이나 드레인 전극(217b)을 유기막인 제3 절연층(19)으로 덮는 구조로서, 소스 전극(217a)이나 드레인 전극(217b)이 은(Ag) 이온이 포함된 에천트에 노출되지 않도록 함으로써, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
또한, 제1 콘택층(117) 및 제1 패드층(417) 상부에 각각 보호층인 제2 콘택층(118) 및 제2 패드층(418)을 형성하여, 화소 전극(120)을 에칭하는 동안 제2 콘택층(117)과 제1 패드층(417)이 에천트에 노출되지 않도록 함으로써, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
이하, 도 4를 참조하여 본 발명의 제1 비교예에 따른 유기 발광 표시 장치(2)를 설명한다.
이하에서 동일한 참조 부호는 동일한 구성 요소를 가리킨다. 그리고, 전술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)와의 차이점을 중심으로 설명한다.
도 4를 참조하면, 기판(10) 상에 적어도 하나의 유기 발광층(121)이 구비된 픽셀 영역(PXL2), 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TFT2), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP2) 및 패드 영역(PAD2)이 구비된다.
기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)이 구비된다. 활성층(212) 상에는 게이트 절연막인 제1 절연층(13)을 사이에 두고 활성층(212)의 채널 영역(212c)에 대응되는 위치에 게이트 전극(215)이 구비된다. 게이트 전극(215) 상에는 층간 절연막인 제2 절연층(16)을 사이에 두고 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)에 각각 접속하는 소스 전극(217a) 및 드레인 전극(217b)이 구비된다.
소스 전극(217a) 및 드레인 전극(217b)은, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 절연층(16) 상에는 소스 전극(217a) 및 드레인 전극(217b)을 덮도록 제3 절연층(19)이 구비된다. 본 비교예는 전술한 본 발명의 실시예와 달리 제4 절연층(20, 도 2 참조)이 구비되어 있지 않다. 본 비교예에서는 제3 절연층(19)이 화소 정의막으로 기능한다.
화소 전극(120)은 제2 절연층(16)에 형성된 개구(C1)에 배치된다. 화소 전극(120)의 단부는 제2 절연층(16)에 형성된 개구(C1)의 상단에 위치하고, 제3 절연층(19)에 의해 커버된다.
화소 전극 콘택부(PECNT2)는 화소 전극(120)을 구동시키는 구동 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 전기적으로 접속시킨다. 화소 전극 콘택부(PECNT2)는 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료를 포함하는 제1 콘택층(117)으로 형성된다. 본 비교예의 유기 발광 표시 장치(2)의 제1 콘택층(117) 상에는 전술한 제1 실시예의 제2 콘택층(118, 도 2참조)과 같은 보호층은 형성되어 있지 않다.
화소 전극(120)이 전술한 실시예와 마찬가지로 환원성이 강한 은(Ag)과 같은 금속을 반투과 금속층(120b)으로 포함하는 경우, 본 비교예의 소스 전극(217a)이나 드레인 전극(217b)은 전술한 실시예의 유기막인 제3 절연층(19, 도 2 참조)으로 덮여 있지 않기 때문에, 화소 전극(120)의 에칭 공정 동안 에천트에 완전히 노출된다. 따라서, 환원성이 강한 은 이온이 재석출되므로 파티클성 불량을 방지할 수 없다.
패드 영역(PAD2)은 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료로 형성된 제1 패드층(417)로 형성된다. 제1 패드층(147)도 전술한 실시예의 유기막인 제3 절연층(19, 도 2 참조)으로 덮여 있지 않기 때문에, 화소 전극(120)의 에칭 공정 동안 에천트에 완전히 노출된다. 따라서, 환원성이 강한 은 이온이 재석출되므로 파티클성 불량을 방지할 수 없고 패드의 신뢰성을 보장할 수 없다.
이하, 도 5를 참조하여 본 발명의 제2 비교예에 따른 유기 발광 표시 장치(3)를 설명한다.
이하에서 동일한 참조 부호는 동일한 구성 요소를 가리킨다. 그리고, 전술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)와의 차이점을 중심으로 설명한다.
도 5를 참조하면, 기판(10) 상에 적어도 하나의 유기 발광층(121)이 구비된 픽셀 영역(PXL3), 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TFT3), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP3) 및 패드 영역(PAD3)이 구비된다.
기판(10) 및 버퍼층(11) 상에 박막 트랜지스터의 활성층(212)이 구비된다. 활성층(212) 상에는 게이트 절연막인 제1 절연층(13)을 사이에 두고 활성층(212)의 채널 영역(212c)에 대응되는 위치에 게이트 전극(215)이 구비된다. 게이트 전극(215) 상에는 층간 절연막인 제2 절연층(16)을 사이에 두고 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)에 각각 접속하는 소스 전극(217a) 및 드레인 전극(217b)이 구비된다.
소스 전극(217a) 및 드레인 전극(217b)은, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 절연층(16) 상에는 소스 전극(217a) 및 드레인 전극(217b)을 덮도록 제3 절연층(19)이 구비된다. 본 비교예는 화소 정의막으로 기능하는 제4 절연층(20)이 구비된다.
화소 전극(120)은 전술한 제1 실시예와 마찬가지로 제3 절연층(19)에 형성된 개구(C1)에 배치된다. 화소 전극(120)의 단부는 제2 절연층(16)에 형성된 개구(C1)의 상단에 위치하고, 제3 절연층(19)에 의해 커버된다.
화소 전극 콘택부(PECNT3)는 화소 전극(120)을 구동시키는 구동 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 전기적으로 접속시킨다. 화소 전극 콘택부(PECNT1)는 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료를 포함하는 제1 콘택층(117)으로 형성되며 보호층은 구비하고 있지 않다.
화소 전극(120)이 제1 실시예와 마찬가지로 환원성이 강한 은(Ag)과 같은 금속을 반투과 금속층(120b)으로 포함하는 경우, 본 비교예의 소스 전극(217a)이나 드레인 전극(217b)은 전술한 실시예와 마찬가지로 유기막인 제3 절연층(19, 도 2 참조)으로 덮여 있기 때문에 에천트에 노출되지 않는다. 따라서, 소스 전극(217a)이나 드레인 전극(217b)에 의한 전자의 공급으로 은 이온이 환원되는 것은 아니다.
그러나, 화소 전극 콘택부(PECNT3)의 제1 콘택층(117)은 제1 실시예와 달리 투명 도전성 산화물을 포함하는 보호층을 구비하고 있지 않기 때문에, 제3 절연층(19)에 형성된 개구(C6)를 통하여 에천트에 노출된다. 따라서, 파티클성 불량을 방지하기 어렵다.
한편, 패드 영역(PAD3)은 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료로 형성된 제1 패드층(417) 및 화소 전극(120)과 동일한 재료로 형성된 제2 패드층(420)으로 형성된다.
제2 패드층(420)은 제3 절연층(19)에 형성된 콘택홀(C7)에 형성된다. 제2 패드층(420)은 화소 전극(120)이 에칭되는 동안 제1 패드층(417)의 상부를 막고 있기 때문에 제1 패드층(417)을 보호할 수 있다. 그러나, 에칭 완료 후, 제2 반투과 금속층을 포함하는 패드층(420)의 단부는 노출되어 있고, 외부에 노출된 상태로 후속 공정이 진행되면서 반투과 금속층의 취약한 내화학성으로 인하여 부식되어 패드의 신뢰성을 떨어뜨릴 수 있다.
이하, 도 6 및, 도 7a 내지 도 7i를 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(4) 및 그 제조 방법을 설명한다.
이하에서 동일한 참조 부호는 동일한 구성 요소를 가리킨다. 그리고, 전술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)와의 차이점을 중심으로 설명한다.
도 6을 참조하면, 기판(10) 상에 적어도 하나의 유기 발광층(121)이 구비된 픽셀 영역(PXL4), 적어도 하나의 박막 트랜지스터가 구비된 트랜지스터 영역(TFT4), 적어도 하나의 커패시터가 구비된 커패시터 영역(CAP4) 및 패드 영역(PAD4)이 구비된다.
본 실시예에 따른 유기 발광 표시 장치(4)는 제1 실시예와 마찬가지로, 제3 절연층(19)이 소스 전극(217a)과 드레인 전극(217b)을 덮고 있고, 제2 패드층(418)의 단부도 덮고 있기 때문에, 은(Ag)을 포함하는 화소 전극(120)의 패터싱 시 에천트에 의한 은의 석출을 방지할 수 있다.
한편, 본 실시예에서 유기 발광 표시 장치(4)는 화소 전극 콘택부(PECNT4)가 제1 실시예와 차이가 있다.
본 실시예의 화소 전극 콘택부(PECNT4)는 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료를 포함하는 제1 콘택층(117)과, 투명 도전성 산화물을 포함하는 제2 콘택층(118) 뿐만 아니라, 투명 도전 산화물을 포함하는 제3 콘택층(114)과 게이트 전극(215)과 동일 재료를 포함하는 제4 콘택층(115a)을 포함한다.
제3 콘택층(114)은 제2 절연층(16)이 형성하는 개구(C1) 및 제3 절연층(19)이 형성하는 개구(C5)의 식각면에서 돌출되어 형성된다. 따라서, 화소 전극(120)은 돌출된 제3 콘택층(114)과 직접 접촉되고, 제3 콘택층(114)은 제4 콘택층(115a)과 접촉된다. 제4 콘책층(115a)과 제1 콘택층(117)은 제2 절연층(16)에 형성된 콘택홀(C2)을 통하여 접촉하게 된다.
즉, 본 실시예에 따르면, 화소 전극(120)과 구동 소자를 전기적으로 연결하는 방법에 있어서, 제3 절연층(19)에 형성된 콘택홀(C6), 즉 제1 콘택층(117) 및 제2 콘택층(118)을 통한 방법으로만 접속할 경우, 반투과 금속층으로 사용되는 화소 전극(120)의 두께가 얇아 스텝 커버리지가 불량하여, 제3 절연층(19)의 식각면이나 콘택홀(C6)에 안정적인 접속이 힘들 수 있다. 그러나 본 실시예 따르면 제3 절연층에 형성된 콘택홀(C6)을 통한 접속이 실패하더라도 개구(C5)의 바닥부에서 화소 전극(120)이 제3 콘택층(114)에 직접 접촉할 수 있기 때문에 구동 소자로부터의 신호를 정상적으로 받을 수 있는 장점이 있다.
이하, 도 7a 내지 7i을 참조하여 제2 실시예에 따른 유기 발광 표시 장치(4)의 제조 방법을 설명한다.
도 7a는 본 실시예에 따른 유기 발광 표시 장치(4)의 제1 마스크 공정을 개략적으로 도시한 단면도이다.
도 7a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 반도체층(미도시)을 형성한 후, 반도체층(미도시)을 패터닝하여 박막 트랜지스터의 활성층(212)과 커패시터의 제1 전극(312)을 형성한다.
도 7b는 본 실시예에 따른 유기 발광 표시 장치(4)의 제2 마스크 공정을 개략적으로 도시한 단면도이다.
도 7a의 제1 마스크 공정의 결과물 상에 제1 절연층(13)을 형성하고, 제1 절연층(13) 상에 투명도전성 산화물층(미도시)을 형성한 후 이를 패터닝한다.
패터닝 결과, 제1 절연층(13) 상에 커패시터의 제2 전극(314) 및 제3 콘택층(114)이 형성된다.
도 7c는 본 실시예에 따른 유기 발광 표시 장치(4)의 제3 마스크 공정을 개략적으로 도시한 단면도이다.
도 7b의 제2 마스크 공정의 결과물 상에 제1 금속층(미도시)을 적층한 후 이를 패터닝한다. 이때, 제1 금속층(미도시)은 전술한 바와 같이, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.
패터닝 결과, 제1 절연층(13) 상에 게이트 전극(215) 및 상기 제3 콘택층(114)을 덮는 게이트 금속층(115)이 형성된다.
상기와 같은 구조물 위에 이온 불순물이 도핑 된다. 이온 불순물은 B 또는 P 이온을 도핑할 수 있는데, 1×1015 atoms/㎠ 이상의 농도로 박막 트랜지스터의 활성층(212) 및 커패시터의 제1 전극(312)을 타겟으로 하여 도핑한다.
따라서, 1회의 도핑 공정으로 활성층(212) 뿐만 아니라, 커패시터의 제1 전극(312)도 동시에 도핑함으로써 도핑 공정의 감소에 대한 제조 비용을 감소시킬 수 있다.
도 7d는 본 실시예에 따른 유기 발광 표시 장치(4)의 제4 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7d를 참조하면, 도 7c의 제4 마스크 공정의 결과물 상에 제2 절연층(16)을 형성하고, 제2 절연층(16)을 패터닝하여 활성층(212)의 소스 영역(212a) 및 드레인 영역(212b)을 노출시키는 개구(C3, C4)와, 화소 전극 콘택부(PECNT4)의 콘택홀(C2), 및 후술할 화소 전극(120)이 배치될 영역으로 활성층(212)의 측면으로 이격되고 게이트 금속층(115)이 형성된 영역에 개구(C1)를 형성한다.
도 7e는 본 실시예에 따른 유기 발광 표시 장치(4)의 제5 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7e를 참조하면, 도 7d의 제4 마스크 공정의 결과물 상에 제2 금속층(미도시)을 형성하고, 제2 금속층(미도시)을 패터닝하여 소스 전극(217a)과 드레인 전극(217b), 화소 전극 콘택부(PECNT4)의 제1 콘택층(117) 및 패드 전극의 제1 패드층(417)을 동시에 형성한다. 이때, 제3 콘택층(114)의 단부(A)가 돌출되도록 개구(C1)에 있던 게이트 금속층(115)을 제거한다. 이때, 제3 콘택층(114)의 단부(A)는 제2 절연층(16)에 형성된 개구(C1)의 식각면보다 돌출되도록 형성된다.
도 7f는 본 실시예에 따른 유기 발광 표시 장치(4)의 제6 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7f를 참조하면, 도 7e의 제5 마스크 공정의 결과물 상에 투명 도전성 산화물층(미도시)을 형성하고, 투명 도전성 산화물층(미도시)을 패터닝하여 화소 전극 콘택부의 제2 콘택층(118) 및 패드 전극의 제2 패드층(418)을 동시에 형성한다.
도 7g는 본 실시예에 따른 유기 발광 표시 장치(4)의 제7 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7g를 참조하면, 도 7f의 제6 마스크 공정의 결과물 상에 제3 절연층(19)을 형성하고, 제3 절연층(19)을 패터닝하여 제2 콘택층(118)의 상부를 노출시키는 콘택홀(C6), 제2 패드층(418)의 상부를 노출시키는 콘택홀(C7), 및 후술할 화소 전극(120)이 배치될 픽셀 영역(PXL1)에 개구(C5)를 형성한다. 이때, 제3 콘택층(114)의 단부(A)는 제3 절연층(19)에 형성된 개구(C5)의 식각면보다 돌출된다.
제3 절연층(19)은 소스 전극(217a)과 드레인 전극(217b)을 완전히 감싸도록 형성되어, 후술할 은(Ag)을 포함하는 화소 전극(120)의 에칭 시 전위차가 다른 이종 배선이 은 이온이 용해된 에천트에 접촉되는 것을 차단한다.
도 7h는 본 실시예에 따른 유기 발광 표시 장치(4)의 제8 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7h를 참조하면, 도 7g의 제7 마스크 공정의 결과물 상에 반투과 금속층(미도시)을 형성하고, 반투과 금속층(미도시)을 패터닝하여 화소 전극(120)을 형성한다.
화소 전극(120)은 반투과 금속층(120b)으로 형성된다. 또한, 화소 전극(120)은 반투과 금속층(120b)의 상부 및 하부에 각각 형성되어 반투과 금속층(120b)을 보호하는 투명 도전성 산화물을 포함하는 층(120a, 120c)를 더 포함할 수 있다.
화소 전극(120)은 화소 전극 콘택부(PEDOT4)를 통해 구동 트랜지스터와 접속하고, 제3 절연층(19)에 형성된 개구(C5)에 배치된다.
본 실시예의 화소 전극 콘택부(PECNT4)는 소스 전극(217a) 및 드레인 전극(217b)과 동일한 재료를 포함하는 제1 콘택층(117)과, 투명 도전성 산화물을 포함하는 제2 콘택층(118) 뿐만 아니라, 투명 도전 산화물을 포함하는 제3 콘택층(114)과, 게이트 전극(215)과 동일 재료를 포함하는 제4 콘택층(115a)을 포함한다.
제3 콘택층(114)은 제2 절연층(16)이 형성하는 개구(C1) 및 제3 절연층(19)이 형성하는 개구(C5)의 식각면에서 돌출되어 형성된다. 따라서, 화소 전극은 돌출된 제3 콘택층(114)과 직접 접촉되고, 제3 콘택층(114)은 제4 콘택층(115a)과 접촉된다. 제4 콘책층(115a)과 제1 콘택층(117)은 제2 절연층(16)에 형성된 콘택홀(C2)을 통하여 접촉하게 된다.
즉, 본 실시예에 따르면, 화소 전극(120)과 구동 소자를 전기적으로 연결하는 방법에 있어서, 제3 절연층(19)에 형성된 콘택홀(C6), 즉 제1 콘택층(117) 및 제2 콘택층(118)을 통한 방법으로만 접속할 경우, 반투과 금속층으로 사용되는 화소 전극(120)의 두께가 얇아 스텝 커버리지가 불량하여, 제3 절연층(19)의 식각면이나 콘택홀(C6)에 안정적인 접속이 힘들 수 있다. 그러나 본 실시예 따르면 제3 절연층에 형성된 콘택홀(C6)을 통한 접속이 실패하더라도 개구(C5)의 바닥부에서 화소 전극(120)이 제3 콘택층(114)에 직접 접촉할 수 있기 때문에 구동 소자로부터의 신호를 정상적으로 받을 수 있는 장점이 있다.
도 7i는 본 실시예에 따른 유기 발광 표시 장치(4)의 제9 마스크 공정의 결과를 개략적으로 도시한 단면도이다.
도 7i를 참조하면, 도 7h의 제8 마스크 공정의 결과물 상에 제4 절연층(20)을 형성한 후, 화소 전극(120) 상부를 노출시키는 개구(C8)을 형성하는 제9 마스크 공정을 실시한다.
도 7h의 제8 마스크 공정의 결과물 상에 유기 발광층(121, 도 6 참조)을 포함하는 중간층(미도시)을 형성하고, 대향 전극(122, 도 6 참조)을 형성한다.
상술한 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(4)와 그 제조 방법에 따르면, 화소 전극(120)을 반투과 금속층(120b)으로 형성함으로써 마이크로 캐비티(micro-cavity)에 의한 유기 발광 표시 장치(1)의 광 효율을 향상시킬 수 있다.
또한, 소스 전극(217a)이나 드레인 전극(217b)을 유기막인 제3 절연층(19)으로 덮는 구조로서, 소스 전극(217a)이나 드레인 전극(217b)이 은(Ag) 이온이 포함된 에천트에 노출되지 않도록 함으로써, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
또한, 제1 콘택층(117) 및 제1 패드층(417) 상부에 각각 보호층인 제2 콘택층(118) 및 제2 패드층(418)을 형성하여, 화소 전극(120)을 에칭하는 동안 제2 콘택층(117)과 제1 패드층(417)이 에천트에 노출되지 않도록 함으로써, 은(Ag)의 재석출에 의한 파티클성 불량을 방지할 수 있다.
뿐만 아니라, 화소 콘택부(PECNT4)의 구조를 이원화하여 화소 전극(120)과 구동 소자 사이의 신호 단락이 발생하는 것을 방지할 수 있다.
이하, 도 8을 참조하여 본 발명의 제3 실시예에 따른 유기 발광 표시 장치(5) 및 그 제조 방법을 설명한다.
이하에서 동일한 참조 부호는 동일한 구성 요소를 가리킨다. 그리고, 전술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1)와의 차이점을 중심으로 설명한다.
본 실시예에 따른 유기 발광 표시 장치(5)는 제1 실시예의 유기 발광 표시 장치(1)에 신규한 캐소드 콘택부(CECNT)의 구성을 추가한 것이다.
본 발명이 적용되는 유기 발광 표시 장치는 유기 발광층(121)에서 방출된 광이 기판(10) 측으로 방출되어 기판(10)으로 화상이 구현되는 배면 발광형 표시 장치이다. 따라서, 대향 전극(122)은 반사 전극으로 구성된다.
대향 전극(122)은 각 화소마다 별개로 형성되는 것이 아니라, 표시 영역(DA, 도 1 참조) 전체를 하나로 덮는 공통 전극으로 구성되고, 표시 영역(DA)의 외곽에 캐소드 콘택부(CECNT)를 형성하여 공통 전극에 신호를 공급한다.
도 1에는 캐소드 콘택부(CECNT)가 표시 영역(DA)과 패드(PA) 사이에 위치하는 것으로 도시되어 있지만, 본 발명은 이에 한정되지 않는다. 캐소드 콘택부(CECNT)는 표시 영역(DA)과 밀봉 라인(SL) 사이라면 어디에도 위치할 수 있다.
캐소드 콘택부(CECNT)는 제1 콘택층(517)과 제2 콘택층(520)을 구비한다.
제1 콘택층(517)은 제2 절연층(16) 상에 위치하고, 소스 전극(217a), 드레인 전극(217b), 및 제1 패드층(417)과 동일한 재료로 형성될 수 있다. 즉, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 콘택층(520)은 제3 절연층(19)에 형성된 콘택홀(C9) 상에 형성되고, 화소 전극(120)과 동일한 재료로 형성될 수 있다. 즉, 제2 콘택층(520)은 은(Ag) 또는 은 합금으로 형성된 반투과 금속층을 포함할 수 있다.
대향 전극(122)은 제4 절연층(20)에 형성된 콘택홀(C10)을 통하여 캐소드 콘택부(CECNT)의 제2 콘택층(520)에 접속하게 된다. 대향 전극(122)은 표시 영역(DA) 전체에 공통으로 넓게 형성되기 때문에, 저항에 의한 전압 강하 문제가 중요하다. 그런데, 본 실시예에 따르면, 캐소드 콘택부(CECNT)에 저항이 작은 은(Ag)과 같은 반투과 금속층으로 형성된 제2 콘택층(520)을 사용함으로써, 공통 전극의 전압 강하 문제를 방지할 수 있다. 또한, 제2 콘택층(520)을 화소 전극(10)과 동시에 형성할 수 있기 때문에 추가적인 공정이 필요하지 않다.
이하, 도 9를 참조하여 본 발명의 제4 실시예에 따른 유기 발광 표시 장치(6) 및 그 제조 방법을 설명한다.
이하에서 동일한 참조 부호는 동일한 구성 요소를 가리킨다. 그리고, 전술한 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(4)와의 차이점을 중심으로 설명한다.
본 실시예에 따른 유기 발광 표시 장치(6)는 제2 실시예의 유기 발광 표시 장치(4)에 신규한 캐소드 콘택부(CECNT)의 구성을 추가한 것이다.
본 발명이 적용되는 유기 발광 표시 장치는 유기 발광층(121)에서 방출된 광이 기판(10) 측으로 방출되어 기판(10)으로 화상이 구현되는 배면 발광형 표시 장치이다. 따라서, 대향 전극(122)은 반사 전극으로 구성된다.
대향 전극(122)은 각 화소마다 별개로 형성되는 것이 아니라, 표시 영역(DA, 도 1 참조) 전체를 하나로 덮는 공통 전극으로 구성되고, 표시 영역(DA)의 외곽에 캐소드 콘택부(CECNT1)를 형성하여 공통 전극에 신호를 공급한다.
도 1에는 캐소드 콘택부(CECNT)가 표시 영역(DA)과 패드(PA) 사이에 위치하는 것으로 도시되어 있지만, 본 발명은 이에 한정되지 않는다. 캐소드 콘택부(CECNT)는 표시 영역(DA)과 밀봉 라인(SL) 사이라면 어디에도 위치할 수 있다.
캐소드 콘택부(CECNT1)는 제1 콘택층(517)과 제2 콘택층(520)을 구비한다.
제1 콘택층(517)은 제2 절연층(16) 상에 위치하고, 소스 전극(217a), 드레인 전극(217b), 및 제1 패드층(417)과 동일한 재료로 형성될 수 있다. 즉, 전자 이동도가 다른 이종의 금속층이 2층 이상 형성된 것일 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 가운데 선택된 금속층이 2층 이상 형성된 것일 수 있다.
제2 콘택층(520)은 제3 절연층(19)에 형성된 콘택홀(C9) 상에 형성되고, 화소 전극(120)과 동일한 재료로 형성될 수 있다. 즉, 제2 콘택층(520)은 은(Ag) 또는 은 합금으로 형성된 반투과 금속층을 포함할 수 있다.
대향 전극(122)은 제4 절연층(20)에 형성된 콘택홀(C10)을 통하여 캐소드 콘택부(CECNT1)의 제2 콘택층(520)에 접속하게 된다. 대향 전극(122)은 표시 영역(DA) 전체에 공통으로 넓게 형성되기 때문에, 저항에 의한 전압 강하 문제가 중요하다. 그런데, 본 실시예에 따르면, 캐소드 콘택부(CECNT1)에 저항이 작은 은(Ag)과 같은 반투과 금속층으로 형성된 제2 콘택층(520)을 사용함으로써, 공통 전극의 전압 강하 문제를 방지할 수 있다. 또한, 제2 콘택층(520)을 화소 전극(10)과 동시에 형성할 수 있기 때문에 추가적인 공정이 필요하지 않다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 유기 발광 표시 장치
10: 기판 11: 버퍼층
13: 제1 절연층 16: 제2 절연층
19: 제3 절연층 20: 제4 절연층
120: 화소 전극 121: 유기발광층
122: 대향 전극 212: 활성층
212a: 소스 영역 212b: 드레인 영역
212c: 채널 영역 215: 게이트 전극
217a: 소스 전극 217b: 드레인 전극
312: 제1 전극 314: 제2 전극
317: 제3 전극 417: 제1 패드층
418: 제2 패드층

Claims (34)

  1. 활성층, 게이트 전극, 소스 전극과 드레인 전극, 상기 활성층과 게이트 전극 사이에 배치된 제1 절연층, 및 상기 게이트 전극과 상기 소스 전극 및 드레인 전극 사이에 배치된 제2 절연층을 포함하는 박막 트랜지스터;
    상기 소스 전극 및 드레인 전극과 동일층에 배치된 제1 패드층과, 상기 제1 패드층 상에 배치된 제2 패드층을 구비한 패드 전극;
    상기 소스 전극과 드레인 전극, 및 상기 패드 전극 단부를 덮는 제3절연층;
    반투과 금속층을 포함하고 상기 제3절연층에 형성된 개구에 배치된 화소 전극;
    상기 제3 절연층에 형성된 개구에 대응하는 위치에 개구가 형성되고, 상기 화소 전극의 단부를 덮는 제4절연층;
    상기 화소 전극 상에 배치된 유기 발광층; 및
    상기 유기 발광층 상에 배치된 대향 전극;을 포함하고,
    상기 제3 절연층에 형성된 콘택홀을 통해 상기 화소 전극을 상기 소스 전극 및 드레인 전극 중 하나와 전기적으로 접속시키는 화소 전극 콘택부를 포함하고,
    상기 화소 전극 콘택부는 상기 소스 전극 및 드레인 전극과 동일한 재료를 포함하는 제1 콘택층과, 상기 제2 패드층과 동일한 재료를 포함하는 제2 콘택층을 갖는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 전자 이동도가 다른 이종 금속이 복수층 적층된 유기 발광 표시 장치.
  3. 제2 항에 있어서,
    상기 소스 전극 및 드레인 전극은 몰리브덴을 포함하는 층과 알루미늄을 포함하는 층을 갖는 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 활성층과 동일층에 배치된 제1 전극과, 상기 게이트 전극과 동일층에 배치된 제2 전극을 포함하는 커패시터를 더 구비하는 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 커패시터의 제1 전극은 이온 불순물이 도핑된 반도체 물질을 포함하는 유기 발광 표시 장치.
  6. 제4 항에 있어서,
    상기 커패시터의 제2 전극은 투명 도전성 산화물을 포함하는 유기 발광 표시 장치.
  7. 제4 항에 있어서,
    상기 커패시터는 상기 소스 전극 및 드레인 전극과 동일층에 배치된 제3 전극을 더 포함하는 유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 패드층은 상기 소스 전극 및 드레인 전극과 동일 재료를 포함하는 유기 발광 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 패드층은 몰리브덴을 포함하는 층과 알루미늄을 포함하는 층을 포함하는 유기 발광 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 패드층은 투명 도전성 산화물을 포함하는 유기 발광 표시 장치.
  11. 제1 항에 있어서,
    상기 반투과 금속층은 은(Ag) 또는 은 합금으로 이루어진 유기 발광 표시 장치.
  12. 제11 항에 있어서,
    상기 반투과 금속층 상에 보호층이 더 적층된 유기 발광 표시 장치.
  13. 제12 항에 있어서,
    상기 보호층은 투명 도전성 산화물을 포함하는 유기 발광 표시 장치.
  14. 제1 항에 있어서,
    상기 제3 절연층은 유기 절연막인 유기 발광 표시 장치.
  15. 제1 항에 있어서,
    상기 제4 절연층은 유기 절연막인 유기 발광 표시 장치.
  16. 제1 항에 있어서,
    상기 제2 절연층에 형성된 개구, 상기 제3 절연층에 형성된 개구, 및 상기 제4 절연층에 형성된 개구는 중첩적으로 형성되고,
    상기 제3 절연층에 형성된 개구는 상기 제4 절연층에 형성된 개구보다 크고, 상기 제2 절연층에 형성된 개구보다 작은 유기 발광 표시 장치.
  17. 제16 항에 있어서,
    상기 화소 전극의 단부는 상기 제3 절연층에 형성된 개구의 상단에 위치하는 유기 발광 표시 장치.
  18. 제1 항에 있어서,
    상기 제2 절연층 상에 위치하고 상기 제1 패드층과 동일한 재료를 포함하는 제1 콘택층;
    상기 제3 절연층에 형성된 콘택홀을 통해 상기 제1 콘택층에 접속하고, 상기 제4 절연층에 형성된 콘택홀을 통해 상기 대향 전극과 접속하고, 상기 화소 전극과 동일 재료를 포함하는 제2 콘택층;을 포함하는 캐소드 콘택부를 포함하는 유기 발광 표시 장치.
  19. 삭제
  20. 제4 항에 있어서,
    상기 화소 전극 콘택부는, 상기 제1 절연층과 상기 제2 절연층 사이에 위치하고 상기 커패시터의 제2 전극과 동일한 재료를 포함하는 제3 콘택층을 더 포함하고,
    상기 제1 콘택층은 상기 제2 절연층에 형성된 콘택홀을 통하여 상기 제3 콘택층과 전기적으로 접촉하는 유기 발광 표시 장치.
  21. 제20 항에 있어서,
    상기 제3 콘택층의 단부는 상기 제2 절연층에 형성된 개구의 식각면에서 돌출되어 있고, 상기 화소 전극은 상기 제3 콘택층의 단부와 직접 접촉하는 유기 발광 표시 장치.
  22. 제20 항에 있어서,
    상기 제3 콘택층의 단부는 상기 제3 절연층에 형성된 개구의 식각면에서 돌출되어 있고, 상기 화소 전극은 상기 제3 콘택층의 단부와 직접 접촉하는 유기 발광 표시 장치.
  23. 제20 항에 있어서,
    상기 화소 전극 콘택부는, 상기 제3 콘택층과 제1 콘택층 사이에 형성되고 상기 게이트 전극과 동일한 재료를 포함하는 제4 콘택층을 더 포함하는 유기 발광 표시 장치.
  24. 제1 항에 있어서,
    상기 대향 전극은 반사 금속층을 포함하는 유기 발광 표시 장치.
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020130062115A 2013-05-30 2013-05-30 유기 발광 표시 장치 및 그 제조 방법 KR102077143B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130062115A KR102077143B1 (ko) 2013-05-30 2013-05-30 유기 발광 표시 장치 및 그 제조 방법
US14/090,536 US9257494B2 (en) 2013-05-30 2013-11-26 Organic light-emitting display apparatus
TW103104812A TWI647834B (zh) 2013-05-30 2014-02-14 有機發光顯示設備及其製造方法
CN201410211040.0A CN104218061B (zh) 2013-05-30 2014-05-19 有机发光显示设备及其制造方法
US14/968,380 US9406736B2 (en) 2013-05-30 2015-12-14 Organic light-emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130062115A KR102077143B1 (ko) 2013-05-30 2013-05-30 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140140988A KR20140140988A (ko) 2014-12-10
KR102077143B1 true KR102077143B1 (ko) 2020-02-14

Family

ID=51984100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130062115A KR102077143B1 (ko) 2013-05-30 2013-05-30 유기 발광 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US9257494B2 (ko)
KR (1) KR102077143B1 (ko)
CN (1) CN104218061B (ko)
TW (1) TWI647834B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742262B (zh) * 2014-08-08 2022-11-22 株式会社半导体能源研究所 发光装置、电子设备以及照明装置
CN104317125A (zh) * 2014-11-13 2015-01-28 合肥鑫晟光电科技有限公司 一种显示装置
US10020354B2 (en) * 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
KR102393931B1 (ko) * 2015-05-01 2022-05-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102395900B1 (ko) * 2015-06-26 2022-05-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102410524B1 (ko) * 2015-07-03 2022-06-20 삼성디스플레이 주식회사 표시 장치
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105742293A (zh) * 2016-03-01 2016-07-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法
KR102542177B1 (ko) 2016-03-15 2023-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이를 구비한 전자 기기
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
US11133359B2 (en) * 2016-09-27 2021-09-28 Inuru Gmbh Integrated layered electronic display sheets for placement on product packaging and in printed media
CN108615799B (zh) * 2016-12-09 2020-07-28 清华大学 光调制的半导体场效应晶体管和集成电路
KR20180071538A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102457251B1 (ko) 2017-03-31 2022-10-21 삼성디스플레이 주식회사 유기 발광 표시 장치
DE102017116049A1 (de) * 2017-07-17 2019-01-17 Osram Oled Gmbh Verfahren zum herstellen eines substrats für ein optoelektronisches bauelement, verfahren zum herstellen eines optoelektronischen bauelements, substrat für ein optoelektronisches bauelement und optoelektronisches bauelement
KR102370356B1 (ko) * 2017-08-01 2022-03-07 삼성디스플레이 주식회사 디스플레이 장치
CN109872999B (zh) * 2017-12-04 2021-06-08 上海和辉光电股份有限公司 一种防止银迁移的方法、阵列电极和显示面板
KR102503168B1 (ko) * 2018-02-08 2023-02-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102623838B1 (ko) * 2018-08-20 2024-01-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102664769B1 (ko) 2018-08-20 2024-05-08 엘지디스플레이 주식회사 표시장치
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
KR20200057142A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
KR102661283B1 (ko) 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
CN110120410B (zh) * 2019-05-23 2021-08-10 京东方科技集团股份有限公司 一种显示单元、显示面板及其制作方法和显示设备
KR20200145966A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN111293153A (zh) * 2020-02-20 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板制程方法
KR20210157513A (ko) * 2020-06-19 2021-12-29 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함한 전자 장치
CN111682050B (zh) * 2020-06-22 2022-04-01 武汉华星光电半导体显示技术有限公司 触控显示装置及其制造方法
KR20220047458A (ko) * 2020-10-08 2022-04-18 삼성디스플레이 주식회사 헤테로고리 화합물, 이를 포함한 발광 소자 및 상기 발광 소자를 포함한 전자 장치
KR20220082153A (ko) * 2020-12-09 2022-06-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20230071861A (ko) * 2021-11-15 2023-05-24 삼성디스플레이 주식회사 표시 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI338528B (ko) 2002-07-19 2011-03-01 Au Optronics Corp
JP4290953B2 (ja) 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR100579175B1 (ko) 2004-05-24 2006-05-11 삼성에스디아이 주식회사 유기전계 발광소자의 제조방법
KR100692859B1 (ko) 2004-10-14 2007-03-09 엘지전자 주식회사 유기 전계발광 표시장치 및 그 제조방법
EP1648033A3 (en) * 2004-10-14 2008-04-23 LG Electronics Inc. Organic Electro-Luminescence display device and method of fabricating the same
KR101386310B1 (ko) * 2007-12-07 2014-04-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
KR101574210B1 (ko) * 2008-09-25 2015-12-07 삼성디스플레이 주식회사 유기전계발광소자 및 이의 제조방법
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
KR101117725B1 (ko) * 2009-11-11 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101677264B1 (ko) * 2010-04-30 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20110121890A (ko) * 2010-05-03 2011-11-09 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101372852B1 (ko) * 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20120043404A (ko) * 2010-10-26 2012-05-04 삼성모바일디스플레이주식회사 표시장치 및 이의 제조방법
KR101705822B1 (ko) * 2010-10-27 2017-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101889918B1 (ko) 2010-12-14 2018-09-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101855406B1 (ko) * 2011-08-18 2018-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101880720B1 (ko) * 2011-11-18 2018-07-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN104218061B (zh) 2019-06-14
US20160099298A1 (en) 2016-04-07
US9257494B2 (en) 2016-02-09
US20140353619A1 (en) 2014-12-04
CN104218061A (zh) 2014-12-17
US9406736B2 (en) 2016-08-02
TWI647834B (zh) 2019-01-11
KR20140140988A (ko) 2014-12-10
TW201445728A (zh) 2014-12-01

Similar Documents

Publication Publication Date Title
KR102077143B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102369300B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102188029B1 (ko) 유기 발광 표시 장치 및 유기 발광 장치의 제조 방법
KR102081289B1 (ko) 유기 발광 표시 장치
TWI692891B (zh) 有機發光顯示設備
KR102230192B1 (ko) 유기 발광 표시 장치
KR102393371B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102349285B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120066494A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102483959B1 (ko) 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
US9190627B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US9570528B2 (en) Organic light-emitting display apparatus
CN109994518B (zh) 有机发光显示设备
KR102098742B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102417123B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102393369B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102239839B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right