KR102661283B1 - 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102661283B1
KR102661283B1 KR1020180147314A KR20180147314A KR102661283B1 KR 102661283 B1 KR102661283 B1 KR 102661283B1 KR 1020180147314 A KR1020180147314 A KR 1020180147314A KR 20180147314 A KR20180147314 A KR 20180147314A KR 102661283 B1 KR102661283 B1 KR 102661283B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
pad
contact hole
display substrate
Prior art date
Application number
KR1020180147314A
Other languages
English (en)
Other versions
KR20200062434A (ko
Inventor
김상갑
조현민
김태성
배수빈
정유광
김진석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180147314A priority Critical patent/KR102661283B1/ko
Priority to US16/681,697 priority patent/US10872944B2/en
Priority to CN201911143713.2A priority patent/CN111223817A/zh
Publication of KR20200062434A publication Critical patent/KR20200062434A/ko
Priority to US16/953,188 priority patent/US11678528B2/en
Application granted granted Critical
Publication of KR102661283B1 publication Critical patent/KR102661283B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판의 제조 방법은 기판 상의 화소 영역에 액티브 패턴을 형성하는 단계, 액티브 패턴 상에 게이트 전극을 형성하는 단계, 게이트 전극 상에 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계, 기판 상의 패드 영역에 패드 전극을 형성하는 단계, 기판 상에 소스 전극, 드레인 전극, 및 패드 전극을 덮는 무기 절연층을 형성하는 단계, 무기 절연층 상에 화소 영역에서 제1 두께 및 패드 영역에서 제1 두께보다 작은 제2 두께를 갖고, 드레인 전극 상의 무기 절연층의 제1 부분 및 패드 전극 상의 무기 절연층의 제2 부분을 노출하는 유기 절연 패턴을 형성하는 단계, 식각 가스를 이용하여 무기 절연층의 제1 부분 및 제2 부분을 식각하는 단계, 그리고 유기 절연 패턴을 애싱(ashing)하는 단계를 포함할 수 있다.

Description

표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 표시 기판, 표시 기판의 제조 방법, 및 표시 기판을 포함하는 표시 장치에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치의 중요성이 증대되고 있다. 평판 표시 장치 중 액정 표시 장치 및 유기 발광 표시 장치는 해상도, 화질 등이 우수하여 널리 상용화되고 있다. 특히, 유기 발광 표시 장치는 응답 속도가 빠르고, 소비 전력이 낮으며, 자체 발광하므로 시야각이 우수하여 차세대 평판 표시 장치로 주목 받고 있다.
유기 발광 표시 장치는 화소 영역에 형성되는 화소들 및 상기 화소 영역에 이웃하는 주변 영역에 형성되는 패드들을 포함할 수 있다. 화소들은 각각 박막 트랜지스터 및 유기 발광 소자를 포함할 수 있다. 유기 발광 소자는 전극들 및 상기 전극들 사이에 개재되어 광을 방출하는 발광층을 포함할 수 있다.
박막 트랜지스터들 및 패드들이 형성된 기판 상의 화소 영역 및 주변 영역에 도전층을 형성하고, 이를 식각하여 유기 발광 소자의 전극을 형성하는 경우에, 패드들과 상기 도전층이 전해질인 식각액에 의해 반응하여 갈바닉 부식을 일으킬 수 있다. 갈바닉 부식은 부식 전위가 다른 두 금속들이 전해질로 연결되는 경우에, 산화-환원 반응에 의해 전자의 이동이 일어나 금속 이온이 환원되는 현상을 의미한다. 상기 도전층과 상기 패드들을 구성하는 물질의 부식 전위가 크게 차이나는 경우에 갈바닉 부식이 발생할 수 있다.
본 발명의 일 목적은 화소 전극층의 식각 과정에서 패드 전극의 부식을 방지하는 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 부식되지 않은 패드 전극을 포함하는 표시 기판 및 이를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 기판의 제조 방법은 기판 상의 화소 영역에 액티브 패턴을 형성하는 단계, 상기 액티브 패턴 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 상에 상기 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계, 상기 기판 상의 패드 영역에 패드 전극을 형성하는 단계, 상기 기판 상에 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 덮는 무기 절연층을 형성하는 단계, 상기 무기 절연층 상에 상기 화소 영역에서 제1 두께 및 상기 패드 영역에서 상기 제1 두께보다 작은 제2 두께를 갖고, 상기 드레인 전극 상의 상기 무기 절연층의 제1 부분 및 상기 패드 전극 상의 상기 무기 절연층의 제2 부분을 노출하는 유기 절연 패턴을 형성하는 단계, 식각 가스를 이용하여 상기 무기 절연층의 상기 제1 부분 및 상기 제2 부분을 식각하는 단계, 그리고 상기 유기 절연 패턴을 애싱(ashing)하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극은 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 패드 전극은 알루미늄(Al)을 포함하는 중간층 및 상기 중간층의 하면 및 상면에 각각 위치하는 하부층 및 상부층을 포함할 수 있다.
일 실시예에 있어서, 상기 무기 절연층은 실리콘 질화물로 형성될 수 있다.
일 실시예에 있어서, 상기 유기 절연 패턴은 하프톤 마스크를 이용하여 형성될 수 있다.
일 실시예에 있어서, 상기 유기 절연 패턴을 형성하는 단계는 상기 무기 절연층 상에 유기 절연층을 형성하는 단계, 상기 하프톤 마스크를 이용하여 상기 유기 절연층을 노광하는 단계, 그리고 상기 유기 절연층을 현상하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 하프톤 마스크의 투광부는 상기 무기 절연층의 상기 제1 부분 및 상기 제2 부분에 대응하고, 상기 하프톤 마스크의 차광부는 상기 무기 절연층의 상기 제1 부분을 제외한 상기 화소 영역에 대응하며, 상기 하프톤 마스크의 상기 반투광부는 상기 무기 절연층의 상기 제2 부분을 제외한 상기 패드 영역에 대응할 수 있다.
일 실시예에 있어서, 상기 무기 절연층의 상기 제2 부분은 상기 패드 전극의 상면의 일부 상에 위치할 수 있다.
일 실시예에 있어서, 상기 식각 가스는 불소(F)를 포함할 수 있다.
일 실시예에 있어서, 상기 유기 절연 패턴은 상기 제2 두께보다 크고 상기 제1 두께보다 작은 두께만큼 애싱될 수 있다.
일 실시예에 있어서, 상기 유기 절연 패턴은 상기 제2 두께보다 작은 두께만큼 애싱될 수 있다.
일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 애싱된 유기 절연 패턴 상에 상기 드레인 전극 및 상기 패드 전극과 접촉하는 화소 전극층을 형성하는 단계 및 상기 패드 영역의 상기 화소 전극층의 일부를 식각하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 화소 전극층은 은(Ag)을 포함하는 중간층 및 상기 중간층의 하면 및 상면에 각각 위치하는 하부층 및 상부층을 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 기판은 화소 영역 및 패드 영역을 포함하는 기판, 상기 기판 상의 상기 화소 영역에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되고, 상기 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극, 상기 기판 상의 상기 패드 영역에 배치되는 패드 전극, 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 덮으며, 상기 드레인 전극의 상면의 일부를 노출하는 제1 접촉 구멍 및 상기 패드 전극의 상면의 일부를 노출하는 제2 접촉 구멍을 포함하는 보호층, 상기 보호층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍에 대응하는 제3 접촉 구멍을 포함하는 제1 평탄화층, 그리고 상기 제1 평탄화층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍 및 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극은 상기 기판 상의 실질적으로 동일한 레벨에 위치할 수 있다.
일 실시예에 있어서, 상기 패드 전극은 알루미늄(Al)을 포함하는 중간층 및 상기 중간층의 하면 및 상면에 각각 위치하는 하부층 및 상부층을 포함할 수 있다.
일 실시예에 있어서, 상기 보호층은 상기 패드 전극의 상기 중간층의 측면을 덮을 수 있다.
일 실시예에 있어서, 상기 보호층은 실리콘 질화물을 포함할 수 있다.
일 실시예에 있어서, 상기 보호층은 상기 패드 전극의 측면을 덮을 수 있다.
일 실시예에 있어서, 상기 제3 접촉 구멍의 폭은 상기 제1 접촉 구멍의 폭보다 클 수 있다.
일 실시예에 있어서, 상기 표시 기판은 상기 보호층 상의 상기 패드 영역에 배치되고, 상기 제2 접촉 구멍에 대응하는 제4 접촉 구멍을 포함하는 제2 평탄화층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 제2 평탄화층의 두께는 상기 제1 평탄화층의 두께보다 작을 수 있다.
일 실시예에 있어서, 상기 제1 평탄화층 및 상기 제2 평탄화층은 실질적으로 동일한 물질을 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 화소 영역 및 패드 영역을 포함하는 기판, 상기 기판 상의 상기 화소 영역에 배치되는 액티브 패턴, 상기 액티브 패턴 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되고, 상기 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극, 상기 기판 상의 상기 패드 영역에 배치되는 패드 전극, 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 덮으며, 상기 드레인 전극의 상면의 일부를 노출하는 제1 접촉 구멍 및 상기 패드 전극의 상면의 일부를 노출하는 제2 접촉 구멍을 포함하는 보호층, 상기 보호층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍에 대응하는 제3 접촉 구멍을 포함하는 평탄화층, 상기 평탄화층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍 및 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극, 상기 화소 전극 상에 배치되는 발광층, 그리고 상기 발광층 상에 배치되는 대향 전극을 포함할 수 있다.
본 발명의 실시예들에 따른 표시 기판의 제조 방법에 있어서, 하프톤 마스크를 사용하여 1 회의 포토 공정으로 패드 전극을 보호하는 보호층 및 평탄화층을 형성함으로써, 표시 기판의 제조 비용 및 제조 시간을 절감할 수 있다.
본 발명의 실시예들에 따른 표시 기판 및 표시 장치에 있어서, 패드 전극 상에 패드 전극의 측면을 덮는 보호층이 배치됨에 따라, 패드 전극이 부식되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다.
도 2는 도 1의 A 영역을 나타내는 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 및 도 11은 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 13 및 도 14는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 기판, 표시 기판의 제조 방법, 및 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 표시 기판을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 평면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 화소 영역(PXA) 및 주변 영역(PPA)을 포함할 수 있다. 화소 영역(PXA)에는 복수의 화소들(PXL)이 배치될 수 있다. 화소 영역(PXA)은 복수의 화소들(PXL)이 방출하는 광들에 기초하여 영상을 표시할 수 있다.
주변 영역(PPA)은 화소 영역(PXA)에 이웃할 수 있다. 주변 영역(PPA)은 화소 영역(PXA)의 적어도 일 측에 위치할 수 있다. 예를 들면, 주변 영역(PPA)은 화소 영역(PXA)을 둘러쌀 수 있다. 주변 영역(PPA)은 복수의 패드들(PD)이 배치되는 패드 영역(PDA)을 포함할 수 있다. 패드 영역(PDA)에는 집적 회로 칩(IC chip)이 직접 연결되거나 연성 인쇄 회로 기판(FPCB) 등을 통해 연결되어, 상기 집적 회로 칩으로부터 표시 기판에 화소들(PXL)을 구동하기 위한 신호들이 제공될 수 있다.
도 2는 도 1의 A 영역을 나타내는 평면도이다. 도 3은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다. 예를 들면, 도 3은 도 2의 I-I' 선 및 II-II' 선에 따른 표시 기판의 일 예를 나타낼 수 있다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 기판(110), 기판(110) 상의 화소 영역(PXA)에 배치되는 복수의 화소들(PXL), 및 기판(110) 상의 패드 영역(PDA)에 배치되는 복수의 패드들(PD)을 포함할 수 있다. 화소들(PXL) 각각은 박막 트랜지스터(TFT) 및 이에 연결되는 화소 전극(180)을 포함할 수 있다. 패드들(PD) 각각은 패드 전극(160)을 포함할 수 있다. 화소들(PXL)과 패드들(PD)은 이들 사이에 배치되는 배선들(WR)에 의해 전기적으로 연결될 수 있다.
기판(110)은 투명하거나 불투명한 절연 기판일 수 있다. 예를 들면, 기판(110)은 유리 또는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리에틸렌 테레프탈레이트(PET), 폴리아크릴레이트 등과 같은 플라스틱을 포함할 수 있다.
기판(110) 상에는 버퍼층(115)이 배치될 수 있다. 버퍼층(115)은 화소 영역(PXA) 및 주변 영역(PPA)에 위치할 수 있다. 버퍼층(115)은 기판(110)을 통해 침투하는 산소, 수분 등과 같은 불순물을 차단할 수 있다. 또한, 버퍼층(115)은 기판(110)의 상부에 평탄면을 제공할 수 있다. 버퍼층(115)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다. 선택적으로, 버퍼층(115)은 생략될 수 있다.
버퍼층(115) 상에는 박막 트랜지스터(TFT)가 배치될 수 있다. 박막 트랜지스터(TFT)는 화소 영역(PXA)에 위치할 수 있다. 박막 트랜지스터(TFT)는 액티브 패턴(120), 게이트 전극(130), 소스 전극(140), 및 드레인 전극(150)을 포함할 수 있다. 일 실시예에 있어서, 박막 트랜지스터(TFT)는 게이트 전극(130)이 액티브 패턴(120)의 상부에 위치하는 탑-게이트(top-gate) 구조를 가질 수 있다. 그러나, 본 발명은 이에 한정되지 아니한다. 다른 실시예에 있어서, 박막 트랜지스터(TFT)는 게이트 전극이 액티브 패턴의 하부에 위치하는 바텀-게이트(bottom-gate) 구조를 가질 수도 있다.
액티브 패턴(120)은 버퍼층(115) 상에 배치될 수 있다. 액티브 패턴(120)은 비정질 실리콘, 다결정 실리콘, 산화물 반도체 등으로 형성될 수 있다. 액티브 패턴(120)은 소스 영역, 드레인 영역, 및 이들 사이에 형성되는 채널 영역을 포함할 수 있다.
버퍼층(115) 상에는 액티브 패턴(120)을 덮는 게이트 절연층(125)이 배치될 수 있다. 게이트 절연층(125)은 화소 영역(PXA) 및 주변 영역(PPA)에 위치할 수 있다. 게이트 절연층(125)은 게이트 전극(130)을 액티브 패턴(120)으로부터 절연시킬 수 있다. 게이트 절연층(125)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다.
게이트 전극(130)은 게이트 절연층(125) 상에 배치될 수 있다. 게이트 전극(130)은 액티브 패턴(120)의 상기 채널 영역과 중첩할 수 있다. 게이트 전극(130)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 등과 같은 금속 또는 상기 금속의 합금을 포함할 수 있다.
게이트 절연층(125) 상에는 게이트 전극(130)을 덮는 층간 절연층(135)이 배치될 수 있다. 층간 절연층(135)은 화소 영역(PXA) 및 주변 영역(PPA)에 위치할 수 있다. 층간 절연층(135)은 소스 전극(140) 및 드레인 전극(150)을 게이트 전극(130)으로부터 절연시킬 수 있다. 층간 절연층(135)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등을 포함할 수 있다.
소스 전극(140) 및 드레인 전극(150)은 층간 절연층(135) 상에 배치될 수 있다. 소스 전극(140) 및 드레인 전극(150)은 층간 절연층(135) 및 게이트 절연층(125)에 형성되는 접촉 구멍들을 통해 각각 액티브 패턴(120)의 상기 소스 영역 및 상기 드레인 영역에 연결될 수 있다.
패드 전극(160)은 기판(110) 상에 배치될 수 있다. 패드 전극(160)은 패드 영역(PDA)에 위치할 수 있다.
일 실시예에 있어서, 패드 전극(160)은 소스 전극(140) 및 드레인 전극(150)과 기판(110) 상의 실질적으로 동일한 레벨에 위치할 수 있다. 예를 들면, 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)은 층간 절연층(135)의 상면에 위치할 수 있다.
일 실시예에 있어서, 패드 전극(160)은 순차적으로 적층되는 하부층(161), 중간층(162), 및 상부층(163)을 포함할 수 있다. 하부층(161)은 중간층(162)의 하면에 위치하고, 상부층(163)은 중간층(162)의 상면에 위치할 수 있다. 예를 들면, 하부층(161)의 두께, 중간층(162)의 두께, 및 상부층(163)의 두께는 각각 약 500 Å, 약 4000 Å, 및 약 500 Å일 수 있다.
일 실시예에 있어서, 패드 전극(160)의 하부층(161), 중간층(162), 및 상부층(163)은 각각 티타늄(Ti), 알루미늄(Al), 및 티타늄(Ti)을 포함할 수 있다. 패드 전극(160)의 중간층(162)은 주 전극층의 역할을 하고, 패드 전극(160)의 하부층(161) 및 상부층(163)은 각각 중간층(162)의 하면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다.
일 실시예에 있어서, 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)은 실질적으로 동일한 물질을 포함할 수 있다. 예를 들면, 소스 전극(140) 및 드레인 전극(150)은 각각 패드 전극(160)과 같이 Ti/Al/Ti의 적층 구조를 가질 수 있다.
층간 절연층(135) 상에는 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)을 덮는 보호층(170)이 배치될 수 있다. 보호층(170)은 화소 영역(PXA) 및 주변 영역(PPA)에 위치할 수 있다. 보호층(170)은 기판(110) 상에 층간 절연층(135), 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)의 프로파일을 따라 형성될 수 있다. 일 실시예에 있어서, 보호층(170)의 두께는 약 4000 Å일 수 있다.
보호층(170)은 이를 관통하는 제1 접촉 구멍(CH1) 및 제2 접촉 구멍(CH2)을 포함할 수 있다. 제1 접촉 구멍(CH1)은 소스 전극(140) 또는 드레인 전극(150)의 상면의 일부를 노출할 수 있다. 예를 들면, 제1 접촉 구멍(CH1)은 드레인 전극(150)의 상면의 중심부를 노출할 수 있다. 제2 접촉 구멍(CH2)은 패드 전극(160)의 상면의 일부를 노출할 수 있다. 예를 들면, 제2 접촉 구멍(CH2)은 패드 전극(160)의 상면의 중심부를 노출할 수 있다.
보호층(170)은 패드 전극(160)의 측면을 덮을 수 있다. 이 경우, 패드 전극(160)의 상기 측면은 노출되지 않을 수 있다. 일 실시예에 있어서, 보호층(170)은 적어도 패드 전극(160)의 중간층(162)의 측면을 덮을 수 있다. 이 경우, 패드 전극(160)의 중간층(162)의 상기 측면은 노출되지 않을 수 있다.
보호층(170)은 무기 절연 물질을 포함할 수 있다. 일 실시예에 있어서, 보호층(170)은 실리콘 질화물을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 보호층(170)은 실리콘 산화물, 실리콘 산질화물 등을 포함할 수도 있다.
보호층(170) 상에는 평탄화층(175)이 배치될 수 있다. 평탄화층(175)은 화소 영역(PXA)에 선택적으로 위치할 수 있다. 다시 말해, 평탄화층(175)은 패드 영역(PDA)을 포함하는 주변 영역(PPA)에는 위치하지 않을 수 있다. 평탄화층(175)은 평탄한 상면을 가질 수 있다. 이에 따라, 평탄화층(175)은 이의 상부에 평탄면을 제공할 수 있다. 평탄화층(175)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 절연 물질을 포함할 수 있다. 일 실시예에 있어서, 평탄화층(175)의 두께는 약 2 ㎛일 수 있다.
평탄화층(175)은 이를 관통하는 제3 접촉 구멍(CH3)을 포함할 수 있다. 제3 접촉 구멍(CH3)은 제1 접촉 구멍(CH1)에 대응할 수 있다. 제3 접촉 구멍(CH3)은 제1 접촉 구멍(CH1)의 상부에 위치할 수 있다. 이 경우, 드레인 전극(150)의 상기 상면의 상기 중심부는 제1 접촉 구멍(CH1) 및 제3 접촉 구멍(CH3)에 의해 노출될 수 있다.
일 실시예에 있어서, 제3 접촉 구멍(CH3)의 폭은 제1 접촉 구멍(CH1)의 폭보다 클 수 있다. 이 경우, 제3 접촉 구멍(CH3)은 드레인 전극(150)의 상기 상면의 상기 중심부뿐만 아니라 드레인 전극(150)의 상기 상면의 가장자리를 덮는 보호층(170)의 일부를 노출시킬 수 있다.
평탄화층(175) 상에는 화소 전극(180)이 배치될 수 있다. 화소 전극(180)은 화소 영역(PXA)에 위치할 수 있다. 화소 전극(180)은 박막 트랜지스터(TFT)의 소스 전극(140) 또는 드레인 전극(150)에 연결될 수 있다. 예를 들면, 화소 전극(180)은 제1 접촉 구멍(CH1) 및 제3 접촉 구멍(CH3)을 통해 드레인 전극(150)에 접촉할 수 있다.
화소 전극(180)은 은(Ag)을 포함할 수 있다. 화소 전극(180)을 형성하기 위한 식각 과정에서 화소 전극(180)에 포함된 은(Ag)이 식각액과 반응하여 은 이온(Ag+)이 생성될 수 있다. 이러한 은 이온(Ag+)은 보호층(170) 및 평탄화층(175)에 의해 덮이지 않는 패드 전극(160)의 상기 상면의 상기 중심부와 접촉할 수 있다.
화소 전극(180)을 형성하기 위한 식각 과정에서 생성되는 은 이온(Ag+)이 패드 전극(160)에 포함된 알루미늄(Al)과 접촉하는 경우, 알루미늄 입자가 산화되어 알루미늄 이온(Al3+)이 생성되고, 은 이온(Ag+)이 환원되어 은 입자가 생성될 수 있다. 이 경우, 알루미늄 이온(Al3+)의 생성으로 인하여 알루미늄이 부식될 수 있다. 그러나, 본 발명의 일 실시예에 있어서, 보호층(170)이 패드 전극(160)의 측면(적어도 중간층(162)의 측면)을 덮기 때문에 패드 전극(160)에 포함된 알루미늄(Al)이 노출되지 않을 수 있고, 이에 따라, 은 이온(Ag+)과 접촉에 의한 패드 전극(160)의 부식을 방지할 수 있다.
일 실시예에 있어서, 화소 전극(180)은 순차적으로 적층되는 하부층(181), 중간층(182), 및 상부층(183)을 포함할 수 있다. 하부층(181)은 중간층(182)의 하면에 위치하고, 상부층(183)은 중간층(182)의 상면에 위치할 수 있다.
화소 전극(180)의 하부층(181), 중간층(182), 및 상부층(183)은 각각 인듐 주석 산화물(ITO), 은(Ag), 및 인듐 주석 산화물(ITO)을 포함할 수 있다. 화소 전극(180)의 중간층(182)은 주 전극층의 역할을 하고, 화소 전극(180)의 하부층(181) 및 상부층(183)은 각각 중간층(182)의 하면 및 상면을 보호하는 보조 전극층의 역할을 할 수 있다.
평탄화층(175) 상에는 화소 전극(180)을 덮는 화소 정의막(190)이 배치될 수 있다. 화소 정의막(190)은 화소 영역(PXA)에 선택적으로 위치할 수 있다. 다시 말해, 화소 정의막(190)은 패드 영역(PDA)을 포함하는 주변 영역(PPA)에는 위치하지 않을 수 있다. 화소 정의막(190)은 화소 전극(180)의 상면을 노출시키는 개구를 포함하여, 발광 영역을 정의할 수 있다. 화소 정의막(190)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 절연 물질을 포함할 수 있다.
이하, 도 3 내지 도 11을 참조하여 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 설명한다.
도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 및 도 11은 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 4, 도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 및 도 11은 도 3의 표시 기판의 제조 방법을 나타내는 단면도들일 수 있다.
도 4를 참조하면, 기판(110) 상에 박막 트랜지스터(TFT) 및 패드 전극(160)을 형성할 수 있다.
먼저, 기판(110) 상의 화소 영역(PXA) 및 패드 영역(PDA)에 버퍼층(115)을 형성할 수 있다. 예를 들면, 버퍼층(115)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 이용하여 화학 기상 증착(CVD), 스퍼터링(sputtering) 등의 다양한 방법에 의하여 형성될 수 있다.
그 다음, 버퍼층(115) 상의 화소 영역(PXA)에 액티브 패턴(120)을 형성할 수 있다. 예를 들면, 실리콘을 함유하는 물질, 산화물 반도체 등을 포함하는 막을 버퍼층(115)의 전면에 형성하고, 이를 패터닝하여 액티브 패턴(120)을 형성할 수 있다. 상기 실리콘을 함유하는 물질을 사용하여 액티브 패턴(120)을 형성하는 경우에, 비정질 실리콘막을 버퍼층(115)의 전면에 형성하고, 이를 결정화하여 다결정 실리콘층을 형성할 수 있다. 그 후, 상기 다결정 실리콘층을 패터닝하여 액티브 패턴(120)을 형성할 수 있다.
그 다음, 버퍼층(115) 상의 화소 영역(PXA) 및 패드 영역(PDA)에 액티브 패턴(120)을 덮는 게이트 절연층(125)을 형성할 수 있다. 예를 들면, 게이트 절연층(125)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 이용하여 형성될 수 있다.
그 다음, 게이트 절연층(125) 상의 화소 영역(PXA)에 게이트 전극(130)을 형성할 수 있다. 게이트 전극(130)은 액티브 패턴(120)과 중첩할 수 있다. 예를 들면, 게이트 전극(130)은 금속, 금속의 합금 등을 이용하여 형성될 수 있다. 그 후, 게이트 전극(130)을 마스크로 이용하여 액티브 패턴(120)의 양 측부들에 불순물을 도핑하여 소스 영역, 드레인 영역, 및 이들 사이에 채널 영역을 포함하는 액티브 패턴(120)을 형성할 수 있다.
그 다음, 게이트 절연층(125) 상의 화소 영역(PXA) 및 패드 영역(PDA)에 게이트 전극(130)을 덮는 층간 절연층(135)을 형성할 수 있다. 예를 들면, 층간 절연층(135)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 이용하여 형성될 수 있다.
그 다음, 층간 절연층(135) 및 게이트 절연층(125)에 액티브 패턴(120)의 일부들을 노출시키는 접촉 구멍들을 형성할 수 있다. 예를 들면, 상기 접촉 구멍들은 각각 액티브 패턴(120)의 상기 소스 영역 및 상기 드레인 영역을 노출시킬 수 있다.
그 다음, 층간 절연층(135) 상의 화소 영역(PXA)에 소스 전극(140) 및 드레인 전극(150)을 형성할 수 있다. 또한, 층간 절연층(135) 상의 패드 영역(PDA)에 패드 전극(160)을 형성할 수 있다. 예를 들면, 상기 접촉 구멍들을 채우는 도전막을 층간 절연층(135)의 전면에 형성하고, 이를 패터닝하여 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)을 실질적으로 동시에 형성할 수 있다.
일 실시예에 있어서, 패드 전극(160)은 순차적으로 적층되는 하부층(161), 중간층(162), 및 상부층(163)을 포함할 수 있다. 예를 들면, 층간 절연층(135) 상에 티타늄(Ti)을 포함하는 층, 알루미늄(Al)을 포함하는 층, 및 티타늄(Ti)을 포함하는 층을 순차적으로 증착하고, 이들을 패터닝하여 Ti/Al/Ti의 적층 구조를 가지는 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)을 형성할 수 있다.
도 5를 참조하면, 층간 절연층(135) 상의 화소 영역(PXA) 및 패드 영역(PDA)에 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)을 덮는 무기 절연층(171)을 형성할 수 있다. 무기 절연층(171)은 기판(110) 상에 층간 절연층(135), 소스 전극(140), 드레인 전극(150), 및 패드 전극(160)의 프로파일을 따라 형성될 수 있다. 예를 들면, 무기 절연층(171)은 실리콘 질화물 등을 이용하여 화학 기상 증착, 스퍼터링 등의 다양한 방법에 의하여 형성될 수 있다.
도 6을 참조하면, 무기 절연층(171) 상에 유기 절연층(176)을 형성하고, 유기 절연층(176)을 포토 마스크(300)를 이용하여 노광할 수 있다.
먼저, 무기 절연층(171) 상의 화소 영역(PXA) 및 패드 영역(PDA)에 무기 절연층(171)을 덮는 유기 절연층(176)이 형성될 수 있다. 유기 절연층(176)은 평탄한 상면을 가지도록 형성될 수 있다. 일 실시예에 있어서, 유기 절연층(176)은 광에 노출되는 부분이 제거되는 포지티브 감광성 유기물로 형성될 수 있다. 예를 들면, 유기 절연층(176)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 절연 물질로 형성될 수 있다.
그 다음, 유기 절연층(176)의 상부에 포토 마스크(300)를 배치하고, 포토 마스크(300)를 이용하여 유기 절연층(176)을 노광할 수 있다. 일 실시예에 있어서, 포토 마스크(300)는 하프톤 마스크일 수 있다. 하프톤 마스크(300)는 투광부(310), 차광부(320), 및 반투광부(330)를 포함할 수 있다. 투광부(310)는 광을 투과하고, 차광부(320)는 광을 차단하며, 반투광부(330)는 광의 일부를 투과할 수 있다. 이 경우, 반투광부(330)의 광 투과율은 투광부(310)의 광 투과율보다 낮고, 차광부(320)의 광 투과율보다 높을 수 있다.
도 7을 참조하면, 무기 절연층(171) 상에 유기 절연 패턴(177)을 형성할 수 있다.
하프톤 마스크(300)를 통해 광이 조사된 유기 절연층(176)을 현상하여 유기 절연 패턴(177)을 형성할 수 있다. 유기 절연층(176) 중에서 하프톤 마스크(300)의 투광부(310)에 대응하는 부분은 유기 절연층(176)이 실질적으로 완전히 제거되고, 유기 절연층(176) 중에서 하프톤 마스크(300)의 차광부(320)에 대응하는 부분은 유기 절연층(176)이 실질적으로 제거되지 않고 남아있을 수 있다. 유기 절연층(176) 중에서 하프톤 마스크(300)의 반투광부(330)에 대응하는 부분은 유기 절연층(176)이 부분적으로 제거될 수 있다.
한편, 하프톤 마스크(300)의 투광부(310)는 드레인 전극(150) 상의 무기 절연층(171)의 제1 부분(P1) 및 패드 전극(160) 상의 무기 절연층(171)의 제2 부분(P2)에 대응할 수 있다. 여기서, 무기 절연층(171)의 제1 부분(P1)은 드레인 전극(150)의 상면의 일부 상에 위치하고, 무기 절연층(171)의 제2 부분(P2)은 패드 전극(160)의 상면의 일부 상에 위치할 수 있다. 예를 들면, 무기 절연층(171)의 제1 부분(P1)은 드레인 전극(150)의 상기 상면의 중심부 상에 위치하고, 무기 절연층(171)의 제2 부분(P2)은 패드 전극(160)의 상기 상면의 중심부 상에 위치할 수 있다. 또한, 하프톤 마스크(300)의 차광부(320)는 무기 절연층(171)의 제1 부분(P1)을 제외한 화소 영역(PXA)에 대응하고, 하프톤 마스크(300)의 반투광부(330)는 무기 절연층(171)의 제2 부분(P2)을 제외한 패드 영역(PDA)에 대응할 수 있다. 이에 따라, 차광부(420)에 대응하는 부분은 제1 두께(TH1)를 가지고, 반투광부(430)에 대응하는 부분은 제1 두께(TH1)보다 작은 제2 두께(TH2)를 가지는 유기 절연 패턴(177)이 형성될 수 있다. 또한, 유기 절연 패턴(177)은 무기 절연층(171)의 제1 부분(P1)을 노출하는 제1 개구(OP1) 및 무기 절연층(171)의 제2 부분(P2)을 노출하는 제2 개구(OP2)를 가질 수 있다.
도 8을 참조하면, 무기 절연층(171)을 식각하여 보호층(170)을 형성할 수 있다.
무기 절연층(171)은 식각 가스를 이용하는 건식 식각법으로 식각될 수 있다. 일 실시예에 있어서, 상기 식각 가스는 불소(F)를 포함할 수 있다. 예를 들면, 상기 식각 가스는 SF6 가스, WF6 가스, NF3 가스, CF4 가스, C3F6 가스, C4F8 가스, CHF3 가스, C5F8 가스, CH2F2 가스, C2HF5 가스, CH3F 가스 등을 포함할 수 있다.
무기 절연층(171)은 유기 절연 패턴(177)을 식각 마스크로 이용하여 식각될 수 있다. 이에 따라, 유기 절연 패턴(177)의 제1 개구(OP1) 및 제2 개구(OP2)에 의해 각각 노출된 무기 절연층(171)의 제1 부분(P1) 및 제2 부분(P2)이 식각될 수 있다. 식각된 무기 절연층(171)의 제1 부분(P1) 및 제2 부분(P2)에는 각각 드레인 전극(150)의 상면의 일부를 노출하는 제1 접촉 구멍(CH1) 및 패드 전극(160)의 상면의 일부를 노출하는 제2 접촉 구멍(CH2)이 형성될 수 있다. 따라서, 층간 절연층(135) 상에 제1 접촉 구멍(CH1) 및 제2 접촉 구멍(CH2)을 포함하는 보호층(170)이 형성될 수 있다.
도 9를 참조하면, 유기 절연 패턴(177)을 애싱(ashing)할 수 있다.
유기 절연 패턴(177)은 O2 가스를 이용하는 산소 플라즈마를 사용하여 애싱될 수 있다. 일 실시예에 있어서, 유기 절연 패턴(177)은 제2 두께(TH2)보다 크고 제1 두께(TH1)보다 작은 두께만큼 애싱될 수 있다. 이 경우, 패드 영역(PDA) 내의 제2 두께(TH2)를 갖는 유기 절연 패턴(177)의 부분은 유기 절연 패턴(177)이 실질적으로 완전히 제거되고, 화소 영역(PXA) 내의 제1 두께(TH1)를 갖는 유기 절연 패턴(177)의 부분은 유기 절연 패턴(177)이 부분적으로 제거될 수 있다. 이에 따라, 보호층(170) 상의 화소 영역(PXA)에 선택적으로 위치하고, 패드 영역(PDA)에 위치하지 않는 평탄화층(175)이 형성될 수 있다.
한편, 유기 절연 패턴(177)의 상부뿐만 아니라 제1 개구(OP1)에 의해 노출된 유기 절연 패턴(177)의 측부도 애싱될 수 있다. 이에 따라, 평탄화층(175)에는 제1 개구(OP1)의 폭보다 큰 폭을 가지는 제3 접촉 구멍(CH3)이 형성될 수 있다. 이 경우, 평탄화층(175)의 제3 접촉 구멍(CH3)의 폭은 보호층(170)의 제1 접촉 구멍(CH1)의 폭보다 클 수 있다.
도 10을 참조하면, 평탄화층(175) 상에 화소 전극층(180a)을 형성할 수 있다. 화소 전극층(180a)은 화소 영역(PXA)에서 평탄화층(175) 상에 형성되고, 패드 영역(PDA)에서 보호층(170) 상에 형성될 수 있다. 화소 전극층(180a)은 제1 접촉 구멍(CH1) 및 제3 접촉 구멍(CH3)을 통해 드레인 전극(150)과 접촉하고, 제2 접촉 구멍(CH2)을 통해 패드 전극(160)과 접촉할 수 있다.
일 실시예에 있어서, 화소 전극층(180a)은 순차적으로 적층되는 하부층(181a), 중간층(182a), 및 상부층(183a)을 포함할 수 있다. 예를 들면, 평탄화층(175) 상에 인듐 주석 산화물(ITO)을 포함하는 층, 은(Ag)을 포함하는 층, 및 인듐 주석 산화물(ITO)을 포함하는 층을 순차적으로 증착하여 ITO/Ag/ITO의 적층 구조를 가지는 화소 전극층(180a)을 형성할 수 있다.
도 11을 참조하면, 화소 전극층(180a)의 일부를 식각하여 화소 전극(180)을 형성할 수 있다. 패드 영역(PDA) 내의 화소 전극층(180a)의 전부를 식각하고, 화소 영역(PXA) 내의 화소 전극층(180a)을 패터닝하여, 드레인 전극(150)과 접촉하는 화소 전극(180)을 형성할 수 있다.
도 3을 참조하면, 평탄화층(175) 상의 화소 영역(PXA)에 화소 정의막(190)을 형성할 수 있다. 예를 들면, 화소 정의막(190)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 절연 물질을 이용하여 형성될 수 있다.
본 발명의 일 실시예에 있어서, 하프톤 마스크(300)를 이용하여 화소 영역(PXA) 및 패드 영역(PDA)에서 두께가 상이한 유기 절연 패턴(177)을 형성함에 따라, 1 회의 포토 공정을 이용하여 패드 전극(160)의 측면을 덮는 보호층(170) 및 화소 영역(PXA)에 위치하는 평탄화층(175)을 형성할 수 있다. 이에 따라, 보호층(170) 및 평탄화층(175)을 형성하기 위한 제조 비용 및 제조 시간이 절감될 수 있다.
이하, 도 12를 참조하여 본 발명의 다른 실시예에 따른 표시 기판을 설명한다.
도 12는 본 발명의 다른 실시예에 따른 표시 기판을 나타내는 단면도이다. 예를 들면, 도 12는 도 2의 I-I' 선 및 II-II' 선에 따른 표시 기판의 다른 예를 나타낼 수 있다.
도 12를 참조하여 설명하는 다른 실시예에 따른 표시 기판은 도 3을 참조하여 설명한 일 실시예에 따른 표시 기판과 제2 평탄화층의 추가를 제외하고는 실질적으로 동일하므로 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 12를 참조하면, 본 발명의 다른 실시예에 따른 표시 기판은 제1 평탄화층(175) 및 제2 평탄화층(178)을 포함할 수 있다. 도 12의 제1 평탄화층(175)은 도 3의 평탄화층(175)과 실질적으로 동일할 수 있다.
제1 평탄화층(175) 및 제2 평탄화층(178)은 보호층(175) 상에 배치될 수 있다. 제1 평탄화층(175)은 화소 영역(PXA)에 위치하고, 제2 평탄화층(178)은 패드 영역(PDA)을 포함하는 주변 영역에 위치할 수 있다. 제2 평탄화층(178)은 평탄한 상면을 가질 수 있다. 예를 들면, 제2 평탄화층(178)은 아크릴계 수지, 에폭시계 수지, 폴리이미드계 수지, 폴리에스테르계 수지 등의 유기 절연 물질을 포함할 수 있다. 일 실시예에 있어서, 제1 평탄화층(175) 및 제2 평탄화층(178)은 실질적으로 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 제2 평탄화층(178)의 두께는 제1 평탄화층(175)의 두께보다 작을 수 있다. 예를 들면, 제1 평탄화층(175)의 두께는 약 2 ㎛이고, 제2 평탄화층(178)의 두께는 약 1 ㎛보다 작을 수 있다.
제2 평탄화층(178)은 이를 관통하는 제4 접촉 구멍(CH4)을 포함할 수 있다. 제4 접촉 구멍(CH4)은 제2 접촉 구멍(CH2)에 대응할 수 있다. 제4 접촉 구멍(CH4)은 제2 접촉 구멍(CH2)의 상부에 위치할 수 있다. 이 경우, 패드 전극(160)의 상면의 중심부는 제2 접촉 구멍(CH2) 및 제4 접촉 구멍(CH4)에 의해 노출될 수 있다.
일 실시예에 있어서, 제4 접촉 구멍(CH4)의 폭은 제2 접촉 구멍(CH2)의 폭보다 클 수 있다. 이 경우, 제4 접촉 구멍(CH4)은 패드 전극(160)의 상기 상면의 상기 중심부뿐만 아니라 패드 전극(160)의 상기 상면의 가장자리를 덮는 보호층(170)의 일부를 노출시킬 수 있다.
이하, 도 13 및 도 14를 참조하여 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명한다.
도 13 및 도 14는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 13 및 도 14는 도 12의 표시 기판의 제조 방법을 나타내는 단면도들일 수 있다.
도 13 및 도 14를 참조하여 설명하는 다른 실시예에 따른 표시 기판의 제조 방법은 도 3 내지 도 11을 참조하여 설명한 일 실시예에 따른 표시 기판의 제조 방법과 제2 평탄화층의 추가 형성을 제외하고는 실질적으로 동일하므로 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 13을 참조하면, 화소 영역(PXA)에서 제1 두께(TH1)를 갖고, 패드 영역(PDA)에서 제2 두께(TH2)를 갖는 유기 절연 패턴(도 8의 177)을 애싱(ashing)할 수 있다.
일 실시예에 있어서, 유기 절연 패턴(177)은 제2 두께(TH2)보다 작은 두께만큼 애싱될 수 있다. 이 경우, 화소 영역(PXA) 내의 제1 두께(TH1)를 갖는 유기 절연 패턴(177)의 부분 및 패드 영역(PDA) 내의 제2 두께(TH2)를 갖는 유기 절연 패턴(177)의 부분이 각각 실질적으로 동일한 두께만큼 부분적으로 제거될 수 있다. 이에 따라, 보호층(170) 상의 화소 영역(PXA)에 위치하는 제1 평탄화층(175) 및 보호층(170) 상의 패드 영역(PDA)에 위치하는 제2 평탄화층(178)이 형성될 수 있다.
한편, 유기 절연 패턴(177)의 상부뿐만 아니라 제2 개구(OP2)에 의해 노출된 유기 절연 패턴(177)의 측부도 애싱될 수 있다. 이에 따라, 제2 평탄화층(178)에는 제2 개구(OP2)의 폭보다 큰 폭을 갖는 제4 접촉 구멍(CH4)이 형성될 수 있다. 이 경우, 제2 평탄화층(178)의 제4 접촉 구멍(CH4)의 폭은 보호층(170)의 제2 접촉 구멍(CH2)의 폭보다 클 수 있다.
도 14를 참조하면, 제1 평탄화층(175) 및 제2 평탄화층(178) 상에 화소 전극층(180a)을 형성할 수 있다. 화소 전극층(180a)은 화소 영역(PXA)에서 제1 평탄화층(175) 상에 형성되고, 패드 영역(PDA)에서 제2 평탄화층(178) 상에 형성될 수 있다. 화소 전극층(180a)은 제1 접촉 구멍(CH1) 및 제3 접촉 구멍(CH3)을 통해 드레인 전극(150)과 접촉하고, 제2 접촉 구멍(CH2) 및 제4 접촉 구멍(CH4)을 통해 패드 전극(160)과 접촉할 수 있다.
이하, 도 15를 참조하여 본 발명의 일 실시예에 따른 표시 장치를 설명한다.
본 실시예에 따른 표시 장치는 전술한 실시예들에 따른 표시 기판을 포함할 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(110), 기판(110) 상의 화소 영역(PXA)에 배치되는 복수의 화소들(PXL), 및 기판(110) 상의 패드 영역(PDA)에 배치되는 복수의 패드들(PD)을 포함할 수 있다. 화소들(PXL) 각각은 박막 트랜지스터(TFT), 이에 연결되는 화소 전극(180), 발광층(210), 및 대향 전극(220)을 포함할 수 있다. 패드들(PD) 각각은 패드 전극(160)을 포함할 수 있다.
본 실시예에 따른 표시 장치는 도 3에 도시된 표시 기판을 포함할 수 있다. 그러나, 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 표시 장치는 도 12에 도시된 표시 기판을 포함할 수도 있다.
화소 전극(180) 상의 화소 정의막(190)의 개구 내에는 발광층(210)이 배치될 수 있다. 발광층(210)은 적어도 광 생성층(light generation layer, LGL)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 발광층(210)은 정공을 주입하는 정공 주입층(hole injection layer, HIL), 정공의 수송성이 우수하고 상기 광 생성층에서 결합하지 못한 전자의 이동을 억제하여 정공과 전자의 재결합 기회를 증가시키기 위한 정공 수송층(hole transport layer, HTL), 주입된 전자와 정공의 재결합에 의하여 발광하는 상기 광 생성층, 상기 광 생성층에서 결합하지 못한 정공의 이동을 억제하기 위한 정공 억제층(hole blocking layer, HBL), 전자를 상기 광 생성층으로 원활히 수송하기 위한 전자 수송층(electron transport layer, ETL), 및 전자를 주입하는 전자 주입층(electron injection layer, EIL)을 포함할 수 있다.
상기 광 생성층에서 생성되는 광의 색상은 적색, 녹색, 청색, 및 백색 중 하나일 수 있으나, 본 실시예는 이에 한정되지 아니한다. 예를 들면, 발광층(210)의 상기 광 생성층에서 생성되는 광의 색상은 마젠타(magenta), 시안(cyan), 및 옐로우(yellow) 중 하나일 수도 있다.
화소 정의막(190) 및 발광층(210) 상에는 대향 전극(220)이 배치될 수 있다. 대향 전극(220)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), In2O3(indium oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au) 등의 반사성 금속을 포함할 수 있다.
화소 전극(180), 발광층(210), 및 대향 전극(220)은 유기 발광 소자를 형성할 수 있다. 이 경우, 화소 전극(180) 및 대향 전극(220) 중에서 하나는 상기 유기 발광 소자의 애노드(anode) 전극일 수 있고, 다른 하나는 상기 유기 발광 소자의 캐소드(cathode) 전극일 수 있다. 예를 들면, 화소 전극(180)은 상기 애노드 전극일 수 있고, 대향 전극(220)은 상기 캐소드 전극일 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 기판, 표시 기판의 제조 방법, 및 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 기판 120: 액티브 패턴
130: 게이트 전극 140: 소스 전극
150: 드레인 전극 160: 패드 전극
170: 보호층 175: 제1 평탄화층
178: 제2 평탄화층 180: 화소 전극
210: 발광층 220: 대향 전극
PXA: 화소 영역 PDA: 패드 영역

Claims (24)

  1. 기판 상의 화소 영역에 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 상기 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 기판 상의 패드 영역에 패드 전극을 형성하는 단계;
    상기 기판 상에 상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 덮는 무기 절연층을 형성하는 단계;
    상기 무기 절연층 상에 상기 화소 영역에서 제1 두께 및 상기 패드 영역에서 상기 제1 두께보다 작은 제2 두께를 갖고, 상기 드레인 전극 상의 상기 무기 절연층의 제1 부분 및 상기 패드 전극 상의 상기 무기 절연층의 제2 부분을 노출하는 유기 절연 패턴을 형성하는 단계;
    식각 가스를 이용하여 상기 무기 절연층의 상기 제1 부분 및 상기 제2 부분을 식각하는 단계; 및
    상기 유기 절연 패턴을 애싱(ashing)하는 단계를 포함하고,
    상기 애싱하는 단계는 상기 유기 절연 패턴의 상면뿐만 아니라 개구에 의해 노출된 상기 유기 절연 패턴의 측면도 애싱하는 것을 특징으로 하는, 표시 기판의 제조 방법.
  2. 제1 항에 있어서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극은 동시에 형성되는, 표시 기판의 제조 방법.
  3. 제1 항에 있어서,
    상기 패드 전극은 알루미늄(Al)을 포함하는 중간층 및 상기 중간층의 하면 및 상면에 각각 위치하는 하부층 및 상부층을 포함하는, 표시 기판의 제조 방법.
  4. 제1 항에 있어서,
    상기 무기 절연층은 실리콘 질화물로 형성되는, 표시 기판의 제조 방법.
  5. 제1 항에 있어서,
    상기 유기 절연 패턴은 하프톤 마스크를 이용하여 형성되는, 표시 기판의 제조 방법.
  6. 제5 항에 있어서,
    상기 유기 절연 패턴을 형성하는 단계는:
    상기 무기 절연층 상에 유기 절연층을 형성하는 단계;
    상기 하프톤 마스크를 이용하여 상기 유기 절연층을 노광하는 단계; 및
    상기 유기 절연층을 현상하는 단계를 포함하는, 표시 기판의 제조 방법.
  7. 제6 항에 있어서,
    상기 하프톤 마스크의 투광부는 상기 무기 절연층의 상기 제1 부분 및 상기 제2 부분에 대응하고,
    상기 하프톤 마스크의 차광부는 상기 무기 절연층의 상기 제1 부분을 제외한 상기 화소 영역에 대응하며,
    상기 하프톤 마스크의 반투광부는 상기 무기 절연층의 상기 제2 부분을 제외한 상기 패드 영역에 대응하는, 표시 기판의 제조 방법.
  8. 제1 항에 있어서,
    상기 무기 절연층의 상기 제2 부분은 상기 패드 전극의 상면의 일부 상에 위치하는, 표시 기판의 제조 방법.
  9. 제1 항에 있어서,
    상기 식각 가스는 불소(F)를 포함하는, 표시 기판의 제조 방법.
  10. 제1 항에 있어서,
    상기 유기 절연 패턴은 상기 제2 두께보다 크고 상기 제1 두께보다 작은 두께만큼 애싱되는, 표시 기판의 제조 방법.
  11. 제1 항에 있어서,
    상기 유기 절연 패턴은 상기 제2 두께보다 작은 두께만큼 애싱되는, 표시 기판의 제조 방법.
  12. 제1 항에 있어서,
    상기 애싱된 유기 절연 패턴 상에 상기 드레인 전극 및 상기 패드 전극과 접촉하는 화소 전극층을 형성하는 단계; 및
    상기 패드 영역의 상기 화소 전극층의 일부를 식각하는 단계를 더 포함하는, 표시 기판의 제조 방법.
  13. 제12 항에 있어서,
    상기 화소 전극층은 은(Ag)을 포함하는 중간층 및 상기 중간층의 하면 및 상면에 각각 위치하는 하부층 및 상부층을 포함하는, 표시 기판의 제조 방법.
  14. 화소 영역 및 패드 영역을 포함하는 기판;
    상기 기판 상의 상기 화소 영역에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되고, 상기 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극;
    상기 기판 상의 상기 패드 영역에 배치되는 패드 전극;
    상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 덮으며, 상기 드레인 전극의 상면의 일부를 노출하는 제1 접촉 구멍 및 상기 패드 전극의 상면의 일부를 노출하는 제2 접촉 구멍을 포함하는 보호층;
    상기 보호층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍에 대응하는 제3 접촉 구멍을 포함하는 제1 평탄화층; 및
    상기 제1 평탄화층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍 및 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 포함하고,
    상기 제3 접촉 구멍은 상기 제1 평탄화층의 상면뿐만 아니라 개구에 의해 노출된 상기 제1 평탄화층의 측면도 애싱되어 형성되는 것을 특징으로 하는, 표시 기판.
  15. 제14 항에 있어서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극은 상기 기판 상의 동일한 레벨에 위치하는, 표시 기판.
  16. 제14 항에 있어서,
    상기 패드 전극은 알루미늄(Al)을 포함하는 중간층 및 상기 중간층의 하면 및 상면에 각각 위치하는 하부층 및 상부층을 포함하는, 표시 기판.
  17. 제16 항에 있어서,
    상기 보호층은 상기 패드 전극의 상기 중간층의 측면을 덮는, 표시 기판.
  18. 제14 항에 있어서,
    상기 보호층은 실리콘 질화물을 포함하는, 표시 기판.
  19. 제14 항에 있어서,
    상기 보호층은 상기 패드 전극의 측면을 덮는, 표시 기판.
  20. 제14 항에 있어서,
    상기 제3 접촉 구멍의 폭은 상기 제1 접촉 구멍의 폭보다 큰, 표시 기판.
  21. 제14 항에 있어서,
    상기 보호층 상의 상기 패드 영역에 배치되고, 상기 제2 접촉 구멍에 대응하는 제4 접촉 구멍을 포함하는 제2 평탄화층을 더 포함하는, 표시 기판.
  22. 제21 항에 있어서,
    상기 제2 평탄화층의 두께는 상기 제1 평탄화층의 두께보다 작은, 표시 기판.
  23. 제21 항에 있어서,
    상기 제1 평탄화층 및 상기 제2 평탄화층은 동일한 물질을 포함하는, 표시 기판.
  24. 화소 영역 및 패드 영역을 포함하는 기판;
    상기 기판 상의 상기 화소 영역에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되고, 상기 액티브 패턴과 접촉하는 소스 전극 및 드레인 전극;
    상기 기판 상의 상기 패드 영역에 배치되는 패드 전극;
    상기 소스 전극, 상기 드레인 전극, 및 상기 패드 전극을 덮으며, 상기 드레인 전극의 상면의 일부를 노출하는 제1 접촉 구멍 및 상기 패드 전극의 상면의 일부를 노출하는 제2 접촉 구멍을 포함하는 보호층;
    상기 보호층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍에 대응하는 제3 접촉 구멍을 포함하는 평탄화층;
    상기 평탄화층 상의 상기 화소 영역에 배치되고, 상기 제1 접촉 구멍 및 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극;
    상기 화소 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 대향 전극을 포함하고,
    상기 제3 접촉 구멍은 상기 평탄화층의 상면뿐만 아니라 개구에 의해 노출된 상기 평탄화층의 측면도 애싱되어 형성되는 것을 특징으로 하는, 표시 장치.
KR1020180147314A 2018-11-26 2018-11-26 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 KR102661283B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180147314A KR102661283B1 (ko) 2018-11-26 2018-11-26 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
US16/681,697 US10872944B2 (en) 2018-11-26 2019-11-12 Display substrate, method of manufacturing display substrate, and display device including display substrate
CN201911143713.2A CN111223817A (zh) 2018-11-26 2019-11-20 显示基底、制造显示基底的方法和显示装置
US16/953,188 US11678528B2 (en) 2018-11-26 2020-11-19 Display substrate, method of manufacturing display substrate, and display device including display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180147314A KR102661283B1 (ko) 2018-11-26 2018-11-26 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200062434A KR20200062434A (ko) 2020-06-04
KR102661283B1 true KR102661283B1 (ko) 2024-05-02

Family

ID=70770905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180147314A KR102661283B1 (ko) 2018-11-26 2018-11-26 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (2) US10872944B2 (ko)
KR (1) KR102661283B1 (ko)
CN (1) CN111223817A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
WO2020191661A1 (zh) * 2019-03-27 2020-10-01 京东方科技集团股份有限公司 显示基板、显示装置、掩模板和制造方法
US11417861B2 (en) * 2020-02-18 2022-08-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and preparation method thereof
CN111883574A (zh) * 2020-09-02 2020-11-03 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
KR20230069274A (ko) * 2021-11-11 2023-05-19 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
WO2024060024A1 (zh) * 2022-09-20 2024-03-28 京东方科技集团股份有限公司 驱动背板、发光基板、背光模组和显示装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
KR100789090B1 (ko) * 2002-12-30 2007-12-26 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
US7446037B2 (en) 2004-08-18 2008-11-04 Alford Terry L Cladded silver and silver alloy metallization for improved adhesion and electromigration resistance
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
KR100709255B1 (ko) * 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
KR100776480B1 (ko) * 2005-08-30 2007-11-16 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제조 방법
KR100836472B1 (ko) * 2007-03-22 2008-06-09 삼성에스디아이 주식회사 반도체장치 및 그 제조방법
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101108160B1 (ko) * 2009-12-10 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101725993B1 (ko) 2009-12-22 2017-04-11 엘지디스플레이 주식회사 액정표시장치 제조방법
KR101925998B1 (ko) * 2011-12-22 2018-12-07 엘지디스플레이 주식회사 유기전계 발광표시장치 및 그 제조 방법
KR102077143B1 (ko) 2013-05-30 2020-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102081289B1 (ko) 2013-05-31 2020-02-26 삼성디스플레이 주식회사 유기 발광 표시 장치
US9666814B2 (en) * 2014-03-07 2017-05-30 Samsung Display Co., Ltd. Display device and method of manufacturing the same
KR102227875B1 (ko) * 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
EP2966705B1 (en) * 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
KR102367954B1 (ko) * 2014-12-19 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102339284B1 (ko) * 2014-12-30 2021-12-15 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102272214B1 (ko) * 2015-01-14 2021-07-02 삼성디스플레이 주식회사 표시 장치
KR102369300B1 (ko) * 2015-02-24 2022-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102545253B1 (ko) * 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102550322B1 (ko) 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102587229B1 (ko) * 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
KR102637068B1 (ko) * 2016-06-01 2024-02-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102610024B1 (ko) * 2016-06-16 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US10069098B2 (en) * 2016-06-29 2018-09-04 Lg Display Co., Ltd. Organic light emitting display device, method of manufacturing the same, and head mounted display including the same
KR102007435B1 (ko) 2016-08-02 2019-08-06 삼성디스플레이 주식회사 유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치
KR102553981B1 (ko) * 2016-08-16 2023-07-12 삼성디스플레이 주식회사 표시 장치용 백플레인 및 이의 제조 방법
US10381418B2 (en) 2016-08-30 2019-08-13 Samsung Display Co., Ltd. Organic light emitting diode display device
KR102582466B1 (ko) 2016-09-21 2023-09-25 삼성디스플레이 주식회사 표시 장치
KR20180032731A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180036434A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180046229A (ko) * 2016-10-27 2018-05-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20180074944A (ko) * 2016-12-26 2018-07-04 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR102662681B1 (ko) * 2016-12-26 2024-04-30 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치와 그의 제조방법
KR20180076689A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치
KR102520696B1 (ko) * 2017-06-02 2023-04-12 엘지디스플레이 주식회사 전계발광표시장치와 이의 제조방법
KR102281226B1 (ko) * 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102461391B1 (ko) * 2017-10-16 2022-10-31 엘지디스플레이 주식회사 대면적 유기발광 다이오드 표시장치
KR102408164B1 (ko) * 2017-10-31 2022-06-10 엘지디스플레이 주식회사 표시 장치 및 그의 제조방법
KR102485295B1 (ko) * 2017-11-30 2023-01-04 엘지디스플레이 주식회사 표시장치
KR102092034B1 (ko) * 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20200053991A (ko) * 2018-11-09 2020-05-19 엘지디스플레이 주식회사 표시 장치
KR20200057981A (ko) * 2018-11-19 2020-05-27 엘지디스플레이 주식회사 표시 장치
KR20200060629A (ko) * 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20210019256A (ko) * 2019-08-12 2021-02-22 엘지디스플레이 주식회사 전계 발광 표시 장치

Also Published As

Publication number Publication date
CN111223817A (zh) 2020-06-02
US20210074784A1 (en) 2021-03-11
US20200168684A1 (en) 2020-05-28
US10872944B2 (en) 2020-12-22
US11678528B2 (en) 2023-06-13
KR20200062434A (ko) 2020-06-04

Similar Documents

Publication Publication Date Title
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
TWI591816B (zh) 有機發光二極體顯示器及其製造方法
JP4145857B2 (ja) アクティブマトリックス有機電界発光表示装置及びその製造方法
US9941338B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
KR20100090998A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102070148B1 (ko) 표시 장치 및 이의 제조 방법
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
KR101227142B1 (ko) 전계발광소자 및 그 제조방법
TWI760011B (zh) 顯示裝置及其製造方法
US20240164179A1 (en) Light-emitting substrate and manufacturing method thereof, and light-emitting apparatus
KR20170021429A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20200093718A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20140084603A (ko) 양 방향 표시형 유기전계 발광소자 및 이의 제조 방법
KR20200024382A (ko) 표시 장치 및 이의 제조 방법
US20230329056A1 (en) Organic light emitting display device
US20240016017A1 (en) Display panel and method for manufacturing same
KR20210004795A (ko) 디스플레이 장치
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20230189578A1 (en) Electroluminescent display device
JP7378454B2 (ja) 有機発光表示装置
KR102313004B1 (ko) 표시 장치 및 이의 제조 방법
KR20230080147A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant