KR101925998B1 - 유기전계 발광표시장치 및 그 제조 방법 - Google Patents
유기전계 발광표시장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101925998B1 KR101925998B1 KR1020110140607A KR20110140607A KR101925998B1 KR 101925998 B1 KR101925998 B1 KR 101925998B1 KR 1020110140607 A KR1020110140607 A KR 1020110140607A KR 20110140607 A KR20110140607 A KR 20110140607A KR 101925998 B1 KR101925998 B1 KR 101925998B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- pad electrode
- forming
- upper pad
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 8
- 238000005401 electroluminescence Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 146
- 239000011229 interlayer Substances 0.000 claims description 19
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 추가 공정없이 패드의 단선 불량을 방지할 수 있는 유기전계 발광표시장치가 개시된다.
유기전계 발광표시장치는 하부 기판의 표시 영역에 형성된 구동 박막 트랜지스터와, 구동 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 소스 전극 및 드레인 전극 상에 형성된 제1 평탄층과, 제1 평탄층 상에 형성되고 제1 평탄층에 형성되는 컨택홀에 의해 드레인 전극과 접속되는 제1 전극과, 하부 기판의 비표시 영역에 게이트 전극 형성 시에 동시에 형성되는 하부 패드 전극과, 소스 전극 및 드레인 전극 형성시에 동시에 형성되어 하부 패드 전극의 일부가 노출되는 컨택홀에 의해 하부 패드 전극과 접속되는 상부 패드 전극 및 상부 패드 전극 상에 형성되어 상부 패드 전극을 보호하는 제2 평탄층을 포함한다.
유기전계 발광표시장치는 하부 기판의 표시 영역에 형성된 구동 박막 트랜지스터와, 구동 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 소스 전극 및 드레인 전극 상에 형성된 제1 평탄층과, 제1 평탄층 상에 형성되고 제1 평탄층에 형성되는 컨택홀에 의해 드레인 전극과 접속되는 제1 전극과, 하부 기판의 비표시 영역에 게이트 전극 형성 시에 동시에 형성되는 하부 패드 전극과, 소스 전극 및 드레인 전극 형성시에 동시에 형성되어 하부 패드 전극의 일부가 노출되는 컨택홀에 의해 하부 패드 전극과 접속되는 상부 패드 전극 및 상부 패드 전극 상에 형성되어 상부 패드 전극을 보호하는 제2 평탄층을 포함한다.
Description
본 발명은 유기전계 발광표시장치에 관한 것으로, 추가 공정없이 패드의 단선 불량을 방지할 수 있는 유기전계 발광표시장치 및 그 제조 방법에 관한 것이다.
최근 표시장치는 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기전계 발광표시장치(OLED)가 각광받고 있다.
상기 유기전계 발광표시장치는 전극 사이의 발광층을 이용한 자발광 소자로써, 액정표시장치와 같이 광을 제공하는 백라이트 유닛이 필요로 하지 않아 박형화가 가능한 장점을 가진다.
유기전계 발광표시장치는 3색(R,G,B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시한다.
상기 각각의 서브 화소는 유기전계 발광 셀과, 상기 유기전계 발광 셀을 독립적으로 구동하는 셀 구동부를 구비한다.
상기 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 영상 데이터 신호를 공급하는 데이터 라인과, 공통전원 신호를 공급하는 공통전원 라인 사이에 적어도 2개 이상의 박막 트랜지스터와, 스토리지 캐패시터로 구성되어 유지전계 발광 셀의 화소 전극을 구동한다.
유기전계 발광 셀은 셀 구동부와 접속된 화소 전극과, 화소 전극 위에 유기층과, 유기층 위에 음극으로 구성된다. 여기서, 유기전계 발광표시패널은 박막 트랜지스터와 유기전계 발광 셀이 형성된 하부 기판과 상부 기판이 합착되어 형성된다.
일반적인 유기전계 발광표시장치의 하부 기판에는 표시 영역과 비표시 영역으로 구분되고, 상기 표시 영역에는 박막 트랜지스터와 유기전계 발광 셀이 형성되고, 비표시 영역에는 상기 표시 영역으로 구동신호를 공급하기 위한 패드부가 형성된다.
최근 들어 유기전계 발광표시장치는 공정 수를 최소화하기 위한 연구가 진행되고 있으며, 소스/드레인 전극을 덮는 보호층과 같은 구성을 삭제하고 있다.
그러나, 일반적인 유기전계 발광표시장치는 금속 특성의 물질 상에 보호층없이 다른 금속 물질을 증착 및 식각하는 경우, 하부 금속 패턴이 유실되어 단선이 발생하는 문제가 있었다.
본 발명은 추가 공정없이 패드의 단선 불량을 방지할 수 있는 유기전계 발광표시장치 및 그 제조 방법을 제공함에 그 목적이 있다.
본 발명의 일 실시예에 따른 유기전계 발광표시장치는,
하부 기판의 표시 영역에 형성된 구동 박막 트랜지스터; 상기 구동 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극 상에 형성된 제1 평탄층; 상기 제1 평탄층 상에 형성되고 상기 제1 평탄층에 형성되는 컨택홀에 의해 상기 드레인 전극과 접속되는 제1 전극; 하부 기판의 비표시 영역에 상기 게이트 전극 형성 시에 동시에 형성되는 하부 패드 전극; 상기 소스 전극 및 상기 드레인 전극 형성시에 동시에 형성되어 상기 하부 패드 전극의 일부가 노출되는 컨택홀에 의해 하부 패드 전극과 접속되는 상부 패드 전극; 및 상기 상부 패드 전극 상에 형성되어 상기 상부 패드 전극을 보호하는 제2 평탄층을 포함한다.
본 발명의 다른 실시예에 따른 유기전계 발광표시장치는,
투명한 기판에 버퍼층 및 액티브 패턴이 순차적으로 형성되는 단계; 상기 버퍼층 및 상기 액티브 패턴 상에 게이트 절연층이 형성되는 단계; 상기 투명한 기판의 표시 영역에 상기 게이트 절연층 상에 게이트 전극이 형성되는 단계; 상기 투명한 기판의 비표시 영역에 상기 게이트 전극 형성시에 동시에 하부 패드 전극이 형성되는 단계; 상기 게이트 전극 및 상기 하부 패드 전극을 포함한 상기 게이트 절연층 상에 층간 절연층이 형성되는 단계; 상기 투명한 기판의 상기 표시 영역의 상기 층간 절연층 상에 소스 전극 및 드레인 전극이 형성되는 단계; 상기 투명한 기판의 상기 비표시 영역의 상기 층간 절연층 상에 상기 소스 전극 및 상기 드레인 전극 형성시에 동시에 상부 패드 전극이 형성되는 단계; 상기 소스 전극 및 상기 드레인 전극 상에 제1 평탄층이 형성되는 단계; 상기 상부 패드 전극 상에 상기 제1 평탄층 보다 얇은 제2 평탄층이 형성되는 단계; 상기 제1 평탄층 상에 상기 드레인 전극과 접속되는 제1 전극이 형성되는 단계; 상기 평탄층 상에 뱅크 절연층이 형성되는 단계; 상기 제1 전극 상에 유기 발광층이 형성되는 단계; 및 상기 유기 발광층 상에 제2 전극이 형성되는 단계를 포함한다.
본 발명의 일 실시예에 따른 유기전계 발광표시장치는 비표시 영역의 패드부의 상부 패드 전극을 보호하기 위한 제2 평탄층이 표시영역의 제1 평탄층 형성시에 동시에 형성되어 별도의 추가 공정 없이 상부 패드 전극의 유실에 의한 상부 패드 전극 및 하부 패드 전극의 접속 불량을 방지할 수 있는 장점을 가진다.
또한, 상기 제2 평탄층은 회절 마스크 또는 하프 톤 마스크를 이용하여 상기 제1 평탄층 보다 얇은 두께로 형성될 수 있다. 따라서, 본 발명은 패드부 영역의 단차에 의한 문제를 해소할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 회로 블럭도이다.
도 2는 도 1의 단위 발광 영역을 도시한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 단면도이다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 제조방법을 단계별로 도시한 단면도이다.
도 2는 도 1의 단위 발광 영역을 도시한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 단면도이다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 제조방법을 단계별로 도시한 단면도이다.
본 발명은 하부 기판의 표시 영역에 형성된 구동 박막 트랜지스터와, 구동 박막 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 소스 전극 및 드레인 전극 상에 형성된 제1 평탄층과, 제1 평탄층 상에 형성되고 제1 평탄층에 형성되는 컨택홀에 의해 드레인 전극과 접속되는 제1 전극과, 하부 기판의 비표시 영역에 게이트 전극 형성 시에 동시에 형성되는 하부 패드 전극과, 소스 전극 및 드레인 전극 형성시에 동시에 형성되어 하부 패드 전극의 일부가 노출되는 컨택홀에 의해 하부 패드 전극과 접속되는 상부 패드 전극 및 상부 패드 전극 상에 형성되어 상부 패드 전극을 보호하는 제2 평탄층을 포함한다.
첨부한 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.
본 발명의 일 실시예는 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 하기 위함이다. 따라서, 이하에서 설명하는 실시예에 한정되지 않고, 본 발명의 기술 사상을 기초로 다른 실시예들은 얼마든지 추가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 회로 블럭도이고, 도 2는 도 1의 단위 발광 영역을 도시한 회로도이다.
도 1에 도시된 바와 같이, 유기전계 발광표시장치는 화상을 표시하는 화상 표시부(100)와, 상기 화상 표시부(100)의 가장자리에 위치하는 비표시 영역을 포함하는 발광표시패널(200)을 포함한다.
여기서, 유기전계 발광표시장치는 복수의 게이트 라인(GL1 내지 GLn)과, 복수의 데이터 라인(DL1 내지 DLm)이 교차되어 화소를 정의한다.
도면에는 도시되지 않았지만, 상기 복수의 게이트 라인(GL1 내지 GLn)의 끝단에는 외부로부터 게이트 신호가 공급되는 게이트 패드부(미도시)가 구비되고, 상기 복수의 데이터 라인(DL1 내지 DLm)의 끝단에는 외부로부터 데이터 신호가 공급되는 데이터 패드부(미도시)가 구비된다.
상기 발광표시패널(200)은 서로 대면되어 합착된 상부 기판 및 하부 기판을 구비하고, 상기 발광표시패널(200)의 화소 표시부(100)에는 상기 게이트 라인(GL1 내지 GLn)과 데이터 라인(DL1 내지 DLm)이 교차하여 정의되는 다수의 화소영역 각각에 발광영역(EL)이 형성된다. 상기 발광영역(EL)은 전원부(미도시)로부터 구동전압(VDD)과 기저전압(GND)을 공급받는다.
상기 구동전압(VDD)는 구동전압 공급라인(220)을 통해 각각의 발광영역(EL)으로 구동전압(VDD)를 공급한다.
상기 기저전압(GND)은 기저전압 공급라인(210)을 통해 각각의 발광역역(EL)으로 기저전압(GND)를 공급한다.
상기 발광영역(EL)은 도 2를 참조하면, 게이트 라인(GL), 데이터 라인(DL) 및 전원라인(PL)과 접속된 셀 구동부(240)와, 상기 셀 구동부(240)와 기저 전원라인(GND)과 접속된 OEL 셀을 포함한다.
셀 구동부(240)는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)과, 상기 스위치 박막 트랜지스터(T1) 및 전원라인(PL)과 OEL 셀의 양극 사이에 접속된 구동 박막 트랜지스터(T2)와, 전원라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
상기 스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고, 소스 전극은 데이터 라인(DL)과 접속되며, 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다.
상기 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고, 드레인 전극은 OEL 셀의 양극 역할을 하는 화소 전극과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
상기 스위치 박막 트랜지스터(T1)는 상기 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 상기 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류를 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 상기 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터D(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 OEL 셀이 발광을 유지하게 한다.
이상에서와 같은 구조의 유기전계 발광표시장치는 상부 기판이 불투명 물질 또는 투명 물질로 이루어져 앤캡(encap) 형태로 구비된다.
상기 상부 기판이 불투명 물질로 이루어지는 경우, 유기전계 발광표시장치는 하부기판의 하부방향으로 영상이 디스플레이되는 후면 발광형 유기전계 발광표시장치의 구조를 가진다.
또한, 상기 상부 기판이 투명 물질로 이루어지는 경우, 유기전계 발광표시장치는 상부 기판의 상부방향으로 영상이 디스플레이되는 상면 발광형 유기전계 발광표시장치의 구조를 가진다.
도 3은 본 발명의 일 실시예에 따른 유기전계 발광표시장치를 도시한 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기전계 발광표시장치는 표시 영역(AA)과 비표시 영역(NA)로 구분된다.
하부 기판의 표시 영역(AA)에는 구동 박막 트랜지스터가 형성된다.
상기 구동 박막 트랜지스터는 하나의 화소마다 형성될 수 있다.
상기 구동 박막 트랜지스터는 투명한 제1 기판(101) 상에 버퍼층(116) 및 게이트 절연층(112)이 형성되고, 게이트 절연층(112) 상에 게이트 라인으로부터 분기된 게이트 전극(106)과, 상기 게이트 절연층(112) 상에 층간 절연층(126)이 형성되고, 상기 게이트 전극(106) 주변의 상기 층간 절연층(126) 상에 형성된 소스 전극(108) 및 드레인 전극(110)과, 상기 게이트 절연층(112) 및 상기 층간 절연층(126)에 형성되는 컨택홀을 통해 상기 소스 전극(108) 및 드레인 전극(110) 사이의 채널을 형성하는 액티브 패턴(114)을 포함한다.
상기 액티브 패턴(114)은 버퍼층(116)을 사이에 두고 상기 절연 기판(101) 상에 형성된다.
상기 게이트 전극(106)은 상기 액티브 패턴(114)의 채널 영역(114C)과 게이트 절연층(112)을 사이에 두고 중첩된다.
상기 소스 전극(108) 및 드레인 전극(110) 각각은 컨택홀에 의해 상기 액티브 패턴(114)의 불순물이 주입된 소스 영역(114S) 및 드레인 영역(114D)과 각각 접촉된다.
상기 층간 절연층(126) 상에는 제1 평탄층(118a)이 형성된다.
상기 제1 평탄층(118a) 상에는 투명한 도전 물질의 제1 전극(122)이 형성된다.
상기 제1 전극(122)은 상기 제1 평탄층(118a)을 관통하는 컨택홀을 통해 드레인 전극(110)과 전기적으로 접속된다.
상기 유기전계 발광표시장치는 상기 제1 전극(122) 및 제1 평탄층(118a) 상에는 화소영역의 상기 제1 전극(122)을 노출시키는 뱅크 절연층(130)과, 노출된 제1 전극(122) 상에 발광층을 포함하는 유기 발광층(134)과, 상기 유기 발광층(134) 및 상기 뱅크 절연층(130) 상에 형성되는 제2 전극(136)을 포함한다.
상기 유기 발광층(134)은 상기 제1 전극(122)으로부터 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층으로 구성될 수 있다.
상기 유기 발광층(134)에 포함된 발광층은 상기 제1 전극(122)에 공급된 전류랑에 따라 발광하게 된다.
상기 제2 전극(136) 상에는 보호층(128)이 형성된다.
본 발명에서는 구체적으로 설명하지 않았지만, 상기 보호층(128)상부 기판과의 일정한 셀 갭을 위해 스페이서(미도시)가 더 형성될 수 있다.
하부 기판의 비표시 영역(NA)에는 패드부가 형성될 수 있다.
상기 패드부는 투명한 제1 기판(101) 상에 버퍼층(116) 및 게이트 절연층(112)이 형성되고, 게이트 절연층(112) 상에 게이트 라인으로부터 분기된 하부 패드 전극(107)과, 상기 게이트 절연층(112) 상에 층간 절연층(126)이 형성되고, 상기 하부 패드 전극(107) 주변의 상기 층간 절연층(126) 상에 형성된 상부 패드 전극(111)을 포함한다.
상기 상부 패드 전극(111)은 상기 소스/드레인 전극(108, 110) 형성시에 동시에 형성된다.
상기 하부 패드 전극(107)과 상기 상부 패드 전극(111)은 상기 액티브 패턴(114)을 노출시키는 컨택홀 형성시에 동시에 하부 패드 전극(107)의 일부가 노출되는 컨택홀이 형성되고, 노출된 상기 하부 패드 전극(107) 상에 상부 패드 전극(111)이 형성되어 서로 전기적으로 연결된다.
상기 상부 패드 전극(111) 상에는 제2 평탄층(118b)이 형성된다.
상기 제2 평탄층(118b)은 상기 제1 평탄층(118a) 형성시에 동시에 형성되고, 회절 마스크 또는 하프 톤 마스크를 이용한 식각공정으로 상기 제1 평탄층(118a)보다 얇은 두께를 가진다.
상기 제2 평탄층(118b)은 상기 상부 패드 전극(111)을 보호하는 기능을 가진다.
따라서, 상기 제2 평탄층(118b)은 상기 하부 패드 전극(107)과 상기 상부 패드 전극(111)이 접촉되는 영역과 중첩된다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 유기전계 발광표시장치는 비표시 영역(NA)의 패드부의 상부 패드 전극(111)을 보호하기 위한 제2 평탄층(118b)이 표시영역(AA)의 제1 평탄층(118a) 형성시에 동시에 형성되어 상부 패드 전극(111)의 유실에 의한 상부 패드 전극(111) 및 하부 패드 전극(107)의 접속 불량을 방지할 수 있는 장점을 가진다.
또한, 상기 제2 평탄층(118b)은 회절 마스크 또는 하프 톤 마스크를 이용하여 상기 제1 평탄층(118a)보다 얇은 두께로 형성될 수 있다. 따라서, 본 발명은 패드부 영역의 단차에 의한 문제를 해소할 수 있다.
도 4a 내지 도 4i는 본 발명의 일 실시예에 따른 유기전계 발광표시장치의 제조방법을 단계별로 도시한 단면도이다.
본 발명의 유기전계 발광표시장치의 제조방법은 상부 기판과 하부 기판을 각각 형성하여 합착한다.
본 발명에서는 하부 기판에 제조방법을 설명하도록 한다.
도 4a를 참조하면, 먼저, 하부 기판의 제조방법은 제1 기판(101) 상에 버퍼층(116)이 형성되고, 상기 버퍼층(116) 상에 액티브 패턴(114)이 형성된다.
상기 액티브 패턴(114)은 버퍼층(116) 상에 아몰퍼스-실리콘을 증착한 후, 상기 아몰퍼스-실리콘을 레이저로 결정화하여 폴리-실리콘이 되게 한 다음, 상기 폴리-실리콘을 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 표시영역(AA)에 형성된다.
도 4b를 참조하면, 상기 액티브 패턴(114)을 포함한 버퍼층(116) 상에 게이트 절연층(112)이 형성되고, 액티브 패턴(114)과 대응되는 영역에 게이트 전극(106)이 형성된다.
상기 게이트 전극(106)은 불투명한 금속층을 증착한 후, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 표시 영역(AA)에 형성된다.
비표시 영역(NA)에는 상기 게이트 전극(106) 형성 시에 하부 패드 전극(107)이 동시에 형성된다.
도 4c를 참조하면, 표시영역(AA)에는 상기 게이트 절연층(112) 및 게이트 전극(106) 상에 층간 절연층(126)이 형성되고, 상기 층간 절연층(126) 및 게이트 절연층(112)을 관통하는 제1 및 제2 컨택홀(190a, 190b)이 형성된다.
비표시 영역(NA)에는 상기 게이트 절연층(112) 및 하부 패드 전극(107) 상에 층간 절연층(126)이 형성되고, 상기 하부 패드 전극(107)의 일부를 노출시키는 제3 컨택홀(190c)가 형성된다.
또한, 표시 영역(AA)에는 상기 게이트 전극(106)을 마스크로 이용하여 액티브 패턴(114)에 n+ 불순물을 주입하여 게이트 전극(106)과 비중첩된 액티브 패턴(114)의 소스 영역(114S) 및 드레인 영역(114D)이 형성된다. 이러한 액티브 패턴(114)의 소스 및 드레인 영역(114S, 114D)은 게이트 전극(106)과 중첩되는 채널 영역(114C)을 사이에 두고 마주하게 된다.
상기 제1 및 제2 컨택홀(190a, 190b)에 의해 상기 소스 및 드레인 영역(114S, 114D)이 외부로 노출된다.
도 4d를 참조하면, 표시 영역(AA)에는 상기 층간 절연층(126) 상에 소스 전극(108)과, 드레인 전극(110)이 형성된다.
소스/드레인 전극(108, 110)은 층간 절연층(126) 상에 불투명한 금속층을 형성하고, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 형성될 수 있다.
비표시 영역(NA)에는 상기 층간 절연층(126) 상에 상부 패드 전극(111)이 형성된다.
상기 상부 패드 전극(111)은 상기 소스/드레인 전극(108, 110) 형성시에 동시에 형성될 수 있다.
상기 상부 패드 전극(111)은 제3 컨택홀(190c)에 의해 노출된 상기 하부 패드 전극(107)과 전기적으로 연결된다.
도 4e 및 도 4f를 참조하면, 표시 영역(AA) 및 비표시 영역(NA)에는 상기 소스/드레인 전극(108, 110)을 포함한 상기 층간 절연층(126) 상에 유기절연층(118)이 형성된다.
상기 유기절연층(118)은 스핀(spin)법, 롤 코팅(roll coating)법 등으로 형성할 수 있다.
상기 유기절연층(118)은 회절 마스크 또는 하프 톤 마스크(300)를 이용하여 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 상기 드레인 전극(110)이 외부로 노출되는 제4 컨택홀(190d)이 형성되고, 표시 영역(AA)과 비표시 영역(NA)이 서로 상이한 두께의 제1 및 제2 평탄층(118a, 118b)이 형성될 수 있다.
상기 하프 톤 마스크(300)는 투과 영역(305), 반투과 영역(303) 및 비투과 영역(301)으로 구분된다.
상기 비표시 영역(NA)의 제2 평탄층(118b)은 하프 톤 마스크(300)의 반투과 영역(303)과 대응되어 투과 영역(305)대응되는 상기 표시 영역(AA)의 제1 평탄층(118a) 보다 얇은 두께를 가진다.
여기서, 상기 유기절연층(118)은 감광성 물질로 이루어져 별도의 포토레지스트를 사용하지 않고 패터닝할 수 있다.
도 4g를 참조하면, 표시 영역(AA)에는 상기 제1 평탄층(118a) 상에 투명한 금속층을 증착하고, 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 드레인 전극(110)과 전기적으로 접속되는 제1 전극(122)이 형성된다.
여기서, 비표시 영역(NA)에는 제2 평탄층(118b)에 의해 상기 제1 전극(122)의 패터닝 시에 발생하는 상기 상부 패드 전극(111)의 유실에 의한 상부 패드 전극(111) 및 하부 패드 전극(107)의 단선을 방지할 수 있다.
도 4h를 참조하면, 표시 영역(AA)에는 상기 제1 전극(122)을 포함한 상기 제1 평탄층(118a) 상에 뱅크 절연층(130)이 형성된다.
상기 뱅크 절연층(130)은 포토리소그라피 공정 및 식각 공정으로 패터닝함으로써, 상기 제1 전극(122)이 외부로 노출된다.
도 4i를 참조하면, 상기 제1 전극(122) 상에 유기 발광층(134)이 형성되고, 상기 유기 발광층(134)을 포함한 뱅크 절연층(130) 상에 제2 전극(136)이 형성된다.
도면에는 도시되지 않았지만, 상기 제2 전극(136) 상에는 보호층(미도시) 및 스페이서(미도시)가 더 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 유기전계 발광표시장치는 비표시 영역(NA)의 패드부의 상부 패드 전극(111)을 보호하기 위한 제2 평탄층(118b)이 표시영역(AA)의 제1 평탄층(118a) 형성시에 동시에 형성되어 별도의 추가 공정 없이 상부 패드 전극(111)의 유실에 의한 상부 패드 전극(111) 및 하부 패드 전극(107)의 접속 불량을 방지할 수 있는 장점을 가진다.
또한, 상기 제2 평탄층(118b)은 회절 마스크 또는 하프 톤 마스크를 이용하여 상기 제1 평탄층(118a)보다 얇은 두께로 형성될 수 있다. 따라서, 본 발명은 패드부 영역의 단차에 의한 문제를 해소할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
118a: 제1 평탄층 118b: 제2 평탄층
107: 하부 패드 전극 111: 상부 패드 전극
107: 하부 패드 전극 111: 상부 패드 전극
Claims (8)
- 하부 기판의 표시 영역에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 구동 박막 트랜지스터;
상기 소스 전극 및 상기 드레인 전극과 접촉하도록 상기 소스 전극 및 상기 드레인 전극 상에 형성되는 제1 평탄층;
상기 제1 평탄층 상에 형성되고 상기 제1 평탄층에 형성되는 컨택홀에 의해 상기 드레인 전극과 접속되는 제1 전극;
하부 기판의 비표시 영역에 상기 게이트 전극과 동일 층상에 형성되는 하부 패드 전극;
상기 소스 전극 및 상기 드레인 전극과 동일 층상에 형성되어 상기 하부 패드 전극의 일부를 노출시키는 컨택홀에 의해 상기 하부 패드 전극과 접속되는 상부 패드 전극; 및
상기 상부 패드 전극 상에 형성되어 상기 상부 패드 전극을 보호하는 제2 평탄층을 포함하고,
상기 제2 평탄층은 상기 제1 평탄층과 동일 층상에 형성되고, 상기 상부 패드 전극과 상기 하부 패드 전극이 접촉하는 영역과 중첩하고, 상기 상부 패드 전극의 끝단의 일부를 노출시키는 유기전계 발광표시장치. - 제1 항에 있어서,
상기 제2 평탄층은 상기 상부 패드 전극 및 상기 하부 패드 전극과 중첩된 유기전계 발광표시장치. - 삭제
- 제1 항에 있어서,
상기 제1 및 제2 평탄층은 회절 마스크 또는 하프 톤 마스크를 통해 서로 상이한 두께를 가지는 유기전계 발광표시장치. - 투명한 기판에 버퍼층 및 액티브 패턴을 순차적으로 형성하는 단계;
상기 버퍼층 및 상기 액티브 패턴 상에 게이트 절연층을 형성하는 단계;
상기 투명한 기판의 표시 영역에서 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계;
상기 투명한 기판의 비표시 영역에서 상기 게이트 전극 형성시에 동시에 하부 패드 전극을 형성하는 단계;
상기 게이트 전극 및 상기 하부 패드 전극을 포함한 상기 게이트 절연층 상에 층간 절연층을 형성하는 단계;
상기 투명한 기판의 상기 표시 영역의 상기 층간 절연층 상에 소스 전극 및 드레인 전극을 형성하는 단계;
상기 투명한 기판의 상기 비표시 영역의 상기 층간 절연층 상에 상기 소스 전극 및 상기 드레인 전극 형성시에 동시에 상부 패드 전극을 형성하는 단계;
상기 소스 전극 및 상기 드레인 전극과 접촉하도록 상기 소스 전극 및 상기 드레인 전극 상에 제1 평탄층을 형성하는 단계;
상기 상부 패드 전극 상에 상기 제1 평탄층 보다 얇은 제2 평탄층을 형성하는 단계;
상기 제1 평탄층 상에 상기 드레인 전극과 접속되는 제1 전극을 형성하는 단계;
상기 평탄층 상에 뱅크 절연층을 형성하는 단계;
상기 제1 전극 상에 유기 발광층을 형성하는 단계; 및
상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하고,
상기 제2 평탄층은 상기 제1 평탄층과 동일 층상에 형성되고, 상기 상부 패드 전극과 상기 하부 패드 전극이 접촉하는 영역과 중첩하고, 상기 상부 패드 전극의 끝단의 일부를 노출시키는 유기전계 발광표시장치의 제조방법. - 제5 항에 있어서,
상기 제2 평탄층은 상기 상부 패드 전극 및 상기 하부 패드 전극과 중첩된 유기전계 발광표시장치의 제조방법. - 삭제
- 제5 항에 있어서,
상기 제1 및 제2 평탄층은 회절 마스크 또는 하프 톤 마스크를 통해 서로 상이한 두께를 가지는 유기전계 발광표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110140607A KR101925998B1 (ko) | 2011-12-22 | 2011-12-22 | 유기전계 발광표시장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110140607A KR101925998B1 (ko) | 2011-12-22 | 2011-12-22 | 유기전계 발광표시장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130072969A KR20130072969A (ko) | 2013-07-02 |
| KR101925998B1 true KR101925998B1 (ko) | 2018-12-07 |
Family
ID=48987519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110140607A KR101925998B1 (ko) | 2011-12-22 | 2011-12-22 | 유기전계 발광표시장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101925998B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102043412B1 (ko) * | 2013-05-31 | 2019-11-27 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR102037487B1 (ko) * | 2013-08-20 | 2019-10-28 | 엘지디스플레이 주식회사 | 유기전계 발광소자의 제조 방법 및 그 방법에 의해 제조된 유기전계 발광소자 |
| KR102359085B1 (ko) * | 2015-01-30 | 2022-02-07 | 엘지디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
| KR101951939B1 (ko) * | 2016-08-26 | 2019-02-25 | 엘지디스플레이 주식회사 | 표시장치 |
| KR102556961B1 (ko) * | 2016-12-21 | 2023-07-20 | 엘지디스플레이 주식회사 | 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법 |
| KR102661283B1 (ko) * | 2018-11-26 | 2024-05-02 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치 |
| KR20210055829A (ko) * | 2019-11-07 | 2021-05-18 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699996B1 (ko) * | 2004-09-02 | 2007-03-26 | 삼성에스디아이 주식회사 | 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법 |
| KR100579186B1 (ko) * | 2004-10-15 | 2006-05-11 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 |
| JP4585299B2 (ja) * | 2004-12-09 | 2010-11-24 | 東京応化工業株式会社 | リソグラフィー用リンス液及びそれを用いたレジストパターン形成方法 |
| KR100730151B1 (ko) * | 2005-09-30 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
-
2011
- 2011-12-22 KR KR1020110140607A patent/KR101925998B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130072969A (ko) | 2013-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101925998B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR101679956B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR101705433B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| US9035546B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| US6476419B1 (en) | Electroluminescence display device | |
| US7435630B2 (en) | Active matrix type organic light emitting diode device and fabrication method thereof | |
| KR100495702B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| KR20170061776A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR101959018B1 (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 | |
| KR20150101412A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| US6940476B2 (en) | Active matrix organic electroluminescent display device and method of fabricating the same | |
| KR101888445B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조 방법 | |
| KR20160124963A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20170004935A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| GB2396245A (en) | Dual panel-type organic electroluminescent display device and method of fabricating the same | |
| KR20150101413A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR101561802B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR101595448B1 (ko) | 발광 표시장치 및 이의 제조방법 | |
| KR101782165B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR101561801B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| JP2001134214A (ja) | 表示装置 | |
| KR101928407B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR100590255B1 (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| KR101561803B1 (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 | |
| KR20160027904A (ko) | 박막 트랜지스터 기판 및 이를 이용한 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |