KR101959018B1 - 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101959018B1
KR101959018B1 KR1020120064404A KR20120064404A KR101959018B1 KR 101959018 B1 KR101959018 B1 KR 101959018B1 KR 1020120064404 A KR1020120064404 A KR 1020120064404A KR 20120064404 A KR20120064404 A KR 20120064404A KR 101959018 B1 KR101959018 B1 KR 101959018B1
Authority
KR
South Korea
Prior art keywords
active layer
gate electrode
thin film
insulating layer
film transistor
Prior art date
Application number
KR1020120064404A
Other languages
English (en)
Other versions
KR20130141189A (ko
Inventor
문성훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120064404A priority Critical patent/KR101959018B1/ko
Priority to US13/908,216 priority patent/US9000424B2/en
Publication of KR20130141189A publication Critical patent/KR20130141189A/ko
Application granted granted Critical
Publication of KR101959018B1 publication Critical patent/KR101959018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치는 기판 상에 위치하며 제1 방향으로 연장된 게이트 배선들, 상기 게이트 배선들 상에 위치하며 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들, 상기 게이트 배선들 및 상기 데이터 배선들 각각에 연결되어 있는 제1 박막 트랜지스터를 포함하는 화소 회로, 및 상기 화소 회로에 연결된 유기 발광 소자를 포함하며, 상기 제1 박막 트랜지스터는, 상기 기판 상에 위치하여 상기 데이터 배선들과 상기 유기 발광 소자 사이를 연결하며 채널 영역과 불순물이 도핑(doping)된 소스 영역 및 드레인 영역을 포함하는 제1 액티브층, 및 순차적으로 적층된 제1 절연층 및 제2 절연층을 사이에 두고 상기 제1 액티브층 상에 위치하여 상기 게이트 배선들과 연결되며 상기 불순물이 도핑되지 않은 제1 게이트 전극을 포함한다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND METHOD FOR MANUFACTURING ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 복수의 박막 트랜지스터 및 하나 이상의 캐패시터를 가지는 화소 회로를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 유기 발광 표시 장치는 기판 상에 위치하며 일 방향으로 연장된 게이트 배선들, 게이트 배선들과 교차하는 방향으로 연장된 데이터 배선들, 게이트 배선들 및 데이터 배선들 각각에 연결되어 스위칭 박막 트랜지스터, 구동 박막 트랜지스터 및 하나 이상의 캐패시터를 포함하는 화소 회로 및 화소 회로와 연결된 유기 발광 소자를 포함한다.
최근, 구동 박막 트랜지스터의 게이트 전극에 인가되는 게이트 전압의 구동 범위를 넓히기 위해, 스위칭 박막 트랜지스터 대비 구동 박막 트랜지스터의 액티브층과 게이트 전극 사이에 두꺼운 절연층을 형성하였다.
그런데, 구동 박막 트랜지스터와 스위칭 박막 트랜지스터 각각의 액티브층에 각 게이트 전극을 마스크로 이용하여 액티브층의 소스 영역 및 드레인 영역 각각에 불순물을 도핑(doping)할 때, 구동 박막 트랜지스터의 액티브층과 게이트 전극 사이에 스위칭 박막 트랜지스터 대비 두꺼운 절연층이 형성되어 있음으로써, 구동 박막 트랜지스터의 액티브층에 대한 불순물 도핑이 용이하지 않은 문제점이 있었다.
이로 인해, 구동 박막 트랜지스터의 액티브층에 대한 불순물 도핑을 위해 구동 박막 트랜지스터의 액티브층과 게이트 전극 사이에 형성하는 절연층의 두께를 일정 두께 이상 증가시키기 어려운 문제점이 있었다.
본 발명의 일 실시예는 상술한 문제점을 해결하기 위한 것으로서, 복수의 박막 트랜지스터 중 하나 이상의 박막 트랜지스터의 게이트 전극과 액티브층 사이에 두꺼운 절연층이 위치하더라도, 복수의 박막 트랜지스터 각각의 액티브층의 소스 영역 및 드레인 영역 각각에 불순물이 용이하게 도핑된 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법을 제공하고자 한다.
또한, 복수의 박막 트랜지스터 중 하나 이상의 박막 트랜지스터의 액티브층과 게이트 전극 사이에 형성하는 절연층의 두께를 불순물 도핑 공정과 상관없이 일정 두께 이상 증가시킨 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 제1 측면은 기판 상에 위치하며, 제1 방향으로 연장된 게이트 배선들, 상기 게이트 배선들 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들, 상기 게이트 배선들 및 상기 데이터 배선들 각각에 연결되어 있는 제1 박막 트랜지스터를 포함하는 화소 회로, 및 상기 화소 회로에 연결된 유기 발광 소자를 포함하며, 상기 제1 박막 트랜지스터는 상기 기판 상에 위치하여 상기 데이터 배선들과 상기 유기 발광 소자 사이를 연결하며, 채널 영역과 불순물이 도핑(doping)된 소스 영역 및 드레인 영역을 포함하는 제1 액티브층, 및 순차적으로 적층된 제1 절연층 및 제2 절연층을 사이에 두고 상기 제1 액티브층 상에 위치하며, 상기 불순물이 도핑되지 않은 제1 게이트 전극을 포함하는 유기 발광 표시 장치를 제공한다.
상기 화소 회로는 상기 데이터 배선들과 연결되어 있는 제1 캐패시터를 더 포함하며, 상기 제1 캐패시터는, 상기 제1 게이트 전극과 동일한 층에 형성되어 상기 제1 게이트 전극과 연결된 제1 캐패시터 전극, 및 제3 절연층을 사이에 두고 상기 제1 캐패시터 전극 상에 위치하여 상기 데이터 배선들과 연결된 제2 캐패시터 전극을 포함할 수 있다.
상기 화소 회로는 상기 게이트 배선들과 연결되어 있는 제2 캐패시터를 더 포함하며, 상기 제2 캐패시터는, 상기 제1 게이트 전극과 동일한 층에 형성되어 상기 제1 캐패시터 전극과 연결된 제3 캐패시터 전극, 및 상기 제3 절연층을 사이에 두고 상기 제3 캐패시터 전극 상에 위치하여 상기 게이트 배선들과 연결된 제4 캐패시터 전극을 포함할 수 있다.
상기 화소 회로는 상기 제1 박막 트랜지스터와 연결된 제2 박막 트랜지스터를 더 포함하며, 상기 제2 박막 트랜지스터는, 상기 기판 상에 위치하여 상기 데이터 배선들과 상기 제1 박막 트랜지스터 사이를 연결하며, 채널 영역과 상기 불순물이 도핑된 소스 영역 및 드레인 영역을 포함하는 제2 액티브층, 및 상기 제1 절연층을 사이에 두고 상기 제2 액티브층 상에 위치하여 상기 게이트 배선들과 연결되며, 상기 불순물이 도핑된 제2 게이트 전극을 포함할 수 있다.
상기 제1 액티브층은 상기 제2 게이트 전극과 동일한 층에 형성한 게이트 패턴을 마스크로 이용하여 상기 소스 영역 및 상기 드레인 영역에 상기 불순물을 도핑하여 형성되며, 상기 제1 게이트 전극은 상기 게이트 패턴을 제거한 후 형성할 수 있다.
상기 제1 액티브층은 상기 제2 게이트 전극과 동일한 층에 형성한 포토레지스트 패턴을 마스크로 이용하여 상기 소스 영역 및 상기 드레인 영역에 상기 불순물을 도핑하여 형성되며, 상기 제1 게이트 전극은 상기 포토레지스트 패턴을 제거한 후 형성할 수 있다.
상기 화소 회로는 상기 제1 박막 트랜지스터와 연결된 제2 박막 트랜지스터를 더 포함하며, 상기 제2 박막 트랜지스터는, 상기 기판 상에 위치하여 상기 데이터 배선들과 상기 제1 박막 트랜지스터 사이를 연결하며, 채널 영역과 상기 불순물이 도핑된 소스 영역 및 드레인 영역을 포함하는 제2 액티브층, 및 상기 제1 절연층 및 상기 제2 절연층을 사이에 두고 상기 제2 액티브층 상에 위치하여 상기 게이트 배선들과 연결되며, 상기 불순물이 도핑되지 않은 제2 게이트 전극을 포함할 수 있다.
또한, 본 발명의 제2 측면은, 기판 상에 위치하며, 제1 방향으로 연장된 게이트 배선들, 상기 게이트 배선들 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 배선들, 상기 게이트 배선들 및 상기 데이터 배선들 각각에 연결되어 있는 복수의 박막 트랜지스터를 포함하는 화소 회로, 및 상기 화소 회로에 연결된 유기 발광 소자를 포함하며, 상기 복수의 박막 트랜지스터 중 하나 이상의 박막 트랜지스터는 불순물이 도핑(doping)되지 않은 게이트 전극을 포함하며, 나머지 박막 트랜지스터는 상기 불순물이 도핑된 게이트 전극을 포함하는 유기 발광 표시 장치를 제공한다.
또한, 본 발명의 제3 측면은, 유기 발광 표시 장치의 제조 방법에 있어서, 기판 상에 채널 영역과 상기 채널 영역을 사이에 두고 상호 이웃하는 소스 영역 및 드레인 영역을 포함하는 제1 액티브층을 형성하는 단계, 상기 제1 액티브층 상에 제1 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제1 절연층 상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계, 상기 게이트 패턴을 제거하는 단계, 및 상기 제1 절연층 상에 제2 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제2 절연층 상에 제1 게이트 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
상기 제1 액티브층과 동시에 제2 액티브층을 형성하는 단계를 더 포함할 수 있다.
상기 게이트 패턴과 동시에 상기 제2 액티브층 상에 제2 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제2 게이트 전극을 마스크로서 이용하여 상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계를 더 포함할 수 있다.
상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계는 상기 게이트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계와 동시에 수행할 수 있다.
또한, 본 발명의 제4 측면은, 유기 발광 표시 장치의 제조 방법에 있어서, 기판 상에 채널 영역과 상기 채널 영역을 사이에 두고 상호 이웃하는 소스 영역 및 드레인 영역을 포함하는 제1 액티브층을 형성하는 단계, 상기 제1 액티브층 상에 제1 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제1 절연층 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계, 상기 포토레지스트 패턴을 제거하는 단계, 및 상기 제1 절연층 상에 제2 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제2 절연층 상에 제1 게이트 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
상기 제1 액티브층과 동시에 제2 액티브층을 형성하는 단계를 더 포함할 수 있다.
상기 제2 액티브층 상에 제2 게이트 전극을 형성하는 단계를 더 포함할 수 있다.
상기 포토레지스트 패턴을 형성하는 단계는 상기 제2 게이트 전극을 형성하는 단계와 다른 순서로 수행할 수 있다.
상기 제2 게이트 전극을 마스크로서 이용하여 상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계를 더 포함할 수 있다.
상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계는 상기 포토레지스트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계와 동시에 수행할 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 복수의 박막 트랜지스터 중 하나 이상의 박막 트랜지스터의 게이트 전극과 액티브층 사이에 두꺼운 절연층이 위치하더라도, 복수의 박막 트랜지스터 각각의 액티브층의 소스 영역 및 드레인 영역 각각에 불순물이 용이하게 도핑된 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법이 제공된다.
또한, 복수의 박막 트랜지스터 중 하나 이상의 박막 트랜지스터의 액티브층과 게이트 전극 사이에 형성하는 절연층의 두께를 불순물 도핑 공정과 상관없이 일정 두께 이상 증가시킨 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
도 2는 도 1에 도시된 화소를 나타낸 회로도이다.
도 3은 도 2에 도시된 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.
도 4 내지 도 6은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 일 제조 방법을 설명하기 위한 단면도이다.
도 7 및 도 8은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 타 제조 방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 첨부 도면에서는, 하나의 화소에 6개의 박막 트랜지스터(thin film transistor, TFT)와 2개의 캐패시터(capacitor)를 구비하는 6Tr-2Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 복수개의 박막 트랜지스터와 하나 이상의 캐패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
이하, 도 1 내지 도 8을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 설명한다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 의한 유기 발광 표시 장치(1000)는 게이트 구동부(110), 게이트 배선들(GW), 발광 제어 구동부(120), 데이터 구동부(130), 데이터 배선들(DW), 표시부(140) 및 화소(150)를 포함한다.
게이트 구동부(110)는 도시되지 않은 외부의 제어회로, 예컨대 타이밍 제어부 등으로부터 공급되는 제어신호에 대응하여 게이트 배선들(GW)에 포함된 제1 스캔 라인(SC2~SCn) 또는 제2 스캔 라인(SC1~SCn-1)으로 스캔 신호를 순차적으로 공급한다. 그러면, 화소(150)는 스캔 신호에 의해 선택되어 순차적으로 데이터 신호를 공급받는다.
게이트 배선들(GW)은 기판(SUB) 상에 위치하며, 제1 방향으로 연장되어 있다. 게이트 배선들(GW)은 제1 스캔 라인(SCn), 제2 스캔 라인(SCn-1), 초기화 전원 라인(Vinit), 및 발광 제어 라인(E1~En)을 포함한다. 제1 스캔 라인(SCn)은 게이트 구동부(110)와 연결되어 있으며, 게이트 구동부(110)로부터 스캔 신호를 공급받는다. 제2 스캔 라인(SCn-1)은 게이트 구동부(110)와 연결되어 있으며, 게이트 구동부(110)로부터 스캔 신호를 공급받는다. 초기화 전원 라인(Vinit)은 게이트 구동부(110)와 연결되어 있으며, 게이트 구동부(110)로부터 초기화 전원을 공급받는다. 발광 제어 라인(En)은 발광 제어 구동부(120)와 연결되어 있으며, 발광 제어 구동부(120)로부터 발광 제어 신호를 공급받는다.
본 발명의 제1 실시예에서는 초기화 전원 라인(Vinit)이 게이트 구동부(110)로부터 초기화 전원을 공급받으나, 본 발명의 다른 실시예에서는 초기화 전원 라인(Vinit)이 추가적인 다른 구성과 연결되어 상기 추가적인 다른 구성으로부터 초기화 전원을 공급받을 수 있다.
게이트 배선들(GW) 각각은 서로 동일한 층에 위치하거나, 또는 서로 다른 층에 위치할 수 있다. 또한, 게이트 배선들(GW) 각각은 서로 중첩되거나, 또는 서로 비중첩될 수 있다.
발광 제어 구동부(120)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 발광 제어 라인(En)로 발광 제어 신호를 순차적으로 공급한다. 그러면, 화소(150)는 발광 제어 신호에 의해 발광이 제어된다.
즉, 발광 제어 신호는 화소(150)의 발광 시간을 제어한다. 단, 발광 제어 구동부(120)는 화소(150)의 내부 구조에 따라 생략될 수도 있다.
데이터 구동부(130)는 타이밍 제어부 등의 외부로부터 공급되는 제어신호에 대응하여 데이터 배선들(DW) 중 데이터 라인(DAm)으로 데이터 신호를 공급한다. 데이터 라인(DAm)으로 공급된 데이터 신호는 제1 스캔 라인(SCn)으로 스캔 신호가 공급될 때마다 스캔 신호에 의해 선택된 화소(150)로 공급된다. 그러면, 화소(150)는 데이터 신호에 대응하는 전압을 충전하고 이에 대응하는 휘도로 발광한다.
데이터 배선들(DW)은 게이트 배선들(GW) 상에 위치하며, 제1 방향과 교차하는 제2 방향으로 연장되어 있다. 데이터 배선들(DW)은 데이터 라인(DA1~DAm) 및 구동 전원 라인(ELVDDL)을 포함한다. 데이터 라인(DAm)은 데이터 구동부(130)와 연결되어 있으며, 데이터 구동부(130)로부터 데이터 신호를 공급받는다. 구동 전원 라인(ELVDDL)은 후술할 외부의 제1 전원(ELVDD)과 연결되어 있으며, 제1 전원(ELVDD)으로부터 구동 전원을 공급받는다.
표시부(140)는 게이트 배선들(GW) 및 데이터 배선들(DW)의 교차 영역에 위치하는 복수의 화소(150)를 포함한다. 여기서, 각각의 화소(150)는 데이터 신호에 대응되는 구동 전류에 상응하는 휘도로 발광하는 유기발광소자와, 상기 유기발광소자에 흐르는 구동전류를 제어하기 위한 화소 회로를 포함한다. 화소 회로는 게이트 배선들(GW) 및 데이터 배선들(DW) 각각과 연결되어 있으며, 유기 발광 소자는 상기 화소 회로에 연결되어 있다.
이와 같은 표시부(140)의 유기 발광 소자는 화소 회로를 사이에 두고 외부의 제1 전원(ELVDD)과 연결되고, 제2 전원(ELVSS)과 연결된다. 제1 전원(ELVDD) 및 제2 전원(ELVSS) 각각은 구동 전원 및 공통 전원 각각을 표시부(140)의 화소(150)로 공급하며, 화소(150)는 화소(150)로 공급된 구동 전원 및 공통 전원에 따라 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 소자를 통하는 구동 전류에 대응하는 휘도로 발광한다.
이하, 도 2 및 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 화소(150)를 보다 상세히 설명한다.
도 2는 도 1에 도시된 화소를 나타낸 회로도이다. 도 3은 도 2에 도시된 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.
도 2 및 도 3에 도시된 바와 같이, 화소(150)는 제1 전원(ELVDD)과 제2 전원(ELVSS) 사이에 접속되는 유기 발광 소자(OLED)와, 상기 제1 전원(ELVDD)과 유기 발광 소자(OLED) 사이에 접속되어 상기 유기 발광 소자(OLED)로 공급되는 구동 전원을 제어하는 화소 회로(152)를 포함한다.
유기 발광 소자(OLED)의 애노드 전극은 화소 회로(152)를 경유하여 제1 전원(ELVDD)에 연결된 구동 전원 라인(ELVDDL)에 접속되고, 유기 발광 소자(OLED)의 캐소드 전극은 제2 전원(ELVSS)에 접속된다. 이러한 유기 발광 소자(OLED)는 제1 전원(ELVDD)으로부터 화소 회로(152)를 거쳐 구동 전원이 공급되고 제2 전원(ELVSS)으로부터 공통 전원이 공급될 때 유기 발광 소자(OLED)에 흐르는 구동 전류에 대응하는 휘도로 발광한다.
화소 회로(152)는, 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함한다.
제1 박막 트랜지스터(T1)는 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 사이에 연결되며, 화소(150)의 발광기간 동안 데이터 신호에 대응하는 구동 전원을 제1 전원(ELVDD)으로부터 유기 발광 소자(OLED)로 공급한다. 즉, 제1 박막 트랜지스터(T1)는 화소(150)의 구동 트랜지스터로서 기능한다. 제1 박막 트랜지스터(T1)는 제1 액티브층(A1), 제1 게이트 전극(G1), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함한다.
제1 액티브층(A1)은 폴리 실리콘을 포함하며, 불순물이 도핑(doping)된 소스 영역 및 드레인 영역과 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제1 액티브층(A1)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다. 제1 액티브층(A1)은 제1 게이트 전극(G1)에 의해 턴온되면 데이터 배선들(DW) 중 구동 전원 라인(ELVDDL)과 유기 발광 소자(OLED) 사이를 연결한다.
제1 게이트 전극(G1)은 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 연결되어 있으며, 제1 캐패시터 전극(CE1)과 동일한 층에 위치하고 있다. 제1 게이트 전극(G1)은 제1 액티브층(A1) 상에 순차적으로 적층된 제1 절연층(GI1) 및 제2 절연층(GI2)을 사이에 두고 제1 액티브층(A1)의 채널 영역 상에 위치하고 있다. 즉, 제1 게이트 전극(G1)과 제1 액티브층(A1) 사이에는 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하고 있다. 제1 게이트 전극(G1)에는 불순물이 도핑되지 않았다. 제1 게이트 전극(G1)에 불순물이 도핑되지 않는 이유는 후술할 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 제조 방법에서 설명한다.
제1 소스 전극(S1)은 제5 박막 트랜지스터(T5)를 경유하여 구동 전원 라인(ELVDDL)과 연결되어 있다.
제1 드레인 전극(D1)은 제6 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)와 연결되어 있다.
제2 박막 트랜지스터(T2)는 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이에 연결되며, 제1 스캔 라인(SCn)으로부터 스캔 신호가 공급될 때 데이터 라인(DAm)으로부터 공급되는 데이터 신호를 화소(150) 내부로 전달한다. 즉, 제2 박막 트랜지스터(T2)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제2 박막 트랜지스터(T2)는 제2 액티브층(A2), 제2 게이트 전극(G2), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함한다.
제2 액티브층(A2)은 폴리 실리콘을 포함하며, 불순물이 도핑된 소스 영역 및 드레인 영역과 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제2 액티브층(A2)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다. 제2 액티브층(A2)은 제2 게이트 전극(G2)에 의해 턴온되면 데이터 배선들(DW) 중 데이터 라인(DAm)과 제1 박막 트랜지스터(T1) 사이를 연결한다.
제2 게이트 전극(G2)은 제1 스캔 라인(SCn)과 연결되어 있으며, 제1 절연층(GI1)을 사이에 두고 제2 액티브층(A2)의 채널 영역 상에 위치하고 있다. 즉, 제2 게이트 전극(G2)과 제2 액티브층(A2) 사이에는 제1 절연층(GI1)이 위치하고 있다. 제2 게이트 전극(G2)에는 불순물이 도핑되어 있다. 제2 게이트 전극(G2)에 불순물이 도핑된 이유는 후술할 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 제조 방법에서 설명한다.
제2 소스 전극(S2)은 데이터 라인(DAm)과 연결되어 있다.
제2 드레인 전극(D2)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다.
제3 박막 트랜지스터(T3)는 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 제1 게이트 전극(G1) 사이에 연결되며, 화소(150) 내부로 데이터 신호가 공급될 때 제1 박막 트랜지스터(T1)를 다이오드 형태로 연결하여 제1 박막 트랜지스터(T1)의 문턱전압을 보상한다. 즉, 제3 박막 트랜지스터(T3)는 화소(150)의 보상 트랜지스터로서 기능한다. 제3 박막 트랜지스터(T3)는 제3 액티브층(A3), 제3 게이트 전극(G3), 제3 소스 전극(S3) 및 제3 드레인 전극(D3)을 포함한다.
제3 액티브층(A3)은 폴리 실리콘을 포함하며, 불순물이 도핑된 소스 영역 및 드레인 영역과 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제3 액티브층(A3)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.
제3 게이트 전극(G3)은 제1 스캔 라인(SCn)과 연결되어 있으며, 제2 게이트 전극(G2)과 동일한 층에 위치하고 있다. 즉, 제3 게이트 전극(G3)과 제3 액티브층(A3) 사이에는 제1 절연층(GI1)이 위치하고 있다. 제3 게이트 전극(G3)에는 불순물이 도핑되어 있다. 제3 게이트 전극(G3)에 불순물이 도핑된 이유는 후술할 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 제조 방법에서 설명한다.
제3 소스 전극(S3)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다.
제3 드레인 전극(D3)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있다.
제4 박막 트랜지스터(T4)는 초기화 전원 라인(Vinit)과 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 연결되며, 화소(150)에 데이터 신호가 입력되는 데이터 프로그래밍 기간 동안 상기 데이터 신호가 화소(150) 내부로 원활히 공급될 수 있도록, 상기 데이터 프로그래밍 기간에 앞선 초기화 기간 동안 제2 스캔 라인(SCn-1)으로부터 스캔 신호가 공급될 때 초기화 전원 라인(Vinit)으로부터 공급되는 초기화 전원을 화소(150) 내부로 전달하여 제1 박막 트랜지스터(T1)를 초기화한다. 즉, 제4 박막 트랜지스터(T4)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제4 박막 트랜지스터(T4)는 제4 액티브층(A4), 제4 게이트 전극(G4), 제4 소스 전극(S4) 및 제4 드레인 전극(D4)을 포함한다.
제4 액티브층(A4)은 폴리 실리콘을 포함하며, 불순물이 도핑된 소스 영역 및 드레인 영역과 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제4 액티브층(A4)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.
제4 게이트 전극(G4)은 제2 스캔 라인(SCn-1)과 연결되어 있으며, 제2 게이트 전극(G2)과 동일한 층에 위치하고 있다. 즉, 제4 게이트 전극(G4)과 제4 액티브층(A4) 사이에는 제1 절연층(GI1)이 위치하고 있다. 제4 게이트 전극(G4)에는 불순물이 도핑되어 있다. 제4 게이트 전극(G4)에 불순물이 도핑된 이유는 후술할 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 제조 방법에서 설명한다.
제4 소스 전극(S4)은 초기화 전원 라인(Vinit)과 연결되어 있다.
제4 드레인 전극(D4)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다.
제5 박막 트랜지스터(T5)는 구동 전원 라인(ELVDDL)과 제1 박막 트랜지스터(T1) 사이에 연결되며, 화소(150)의 비발광기간 동안 제1 전원(ELVDD)과 제1 박막 트랜지스터(T1) 사이의 연결을 차단하고, 화소(150)의 발광기간 동안 상기 제1 전원(ELVDD)과 제1 박막 트랜지스터(T1) 사이를 연결한다. 즉, 제5 박막 트랜지스터(T5)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제5 박막 트랜지스터(T5)는 제5 액티브층(A5), 제5 게이트 전극(G5), 제5 소스 전극(S5) 및 제5 드레인 전극(D5)을 포함한다.
제5 액티브층(A5)은 폴리 실리콘을 포함하며, 불순물이 도핑된 소스 영역 및 드레인 영역과 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제5 액티브층(A5)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.
제5 게이트 전극(G5)은 발광 제어 라인(En)과 연결되어 있으며, 제2 게이트 전극(G2)과 동일한 층에 위치하고 있다. 즉, 제5 게이트 전극(G5)과 제5 액티브층(A5) 사이에는 제1 절연층(GI1)이 위치하고 있다. 제5 게이트 전극(G5)에는 불순물이 도핑되어 있다. 제5 게이트 전극(G5)에 불순물이 도핑된 이유는 후술할 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 제조 방법에서 설명한다.
제5 소스 전극(S5)은 구동 전원 라인(ELVDDL)과 연결되어 있다.
제5 드레인 전극(D5)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다.
제6 박막 트랜지스터(T6)는 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이에 연결되며, 화소(150)의 비발광기간 동안 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이의 연결을 차단하고, 화소(150)의 발광기간 동안 상기 제1 박막 트랜지스터(T1)와 유기 발광 소자(OLED) 사이를 연결한다. 즉, 제6 박막 트랜지스터(T6)는 화소(150)의 스위칭 트랜지스터로서 기능한다. 제6 박막 트랜지스터(T6)는 제6 액티브층(A6), 제6 게이트 전극(G6), 제6 소스 전극(S6) 및 제6 드레인 전극(D6)을 포함한다.
제6 액티브층(A6)은 폴리 실리콘을 포함하며, 불순물이 도핑된 소스 영역 및 드레인 영역과 소스 영역 및 드레인 영역 사이에 위치하는 채널 영역을 포함한다. 제6 액티브층(A6)은 기판(SUB)에 형성된 버퍼층(BU)과 제1 절연층(GI1) 사이에 위치하고 있다.
제6 게이트 전극(G6)은 발광 제어 라인(En)과 연결되어 있으며, 제2 게이트 전극(G2)과 동일한 층에 위치하고 있다. 즉, 제6 게이트 전극(G6)과 제6 액티브층(A6) 사이에는 제1 절연층(GI1)이 위치하고 있다. 제6 게이트 전극(G6)에는 불순물이 도핑되어 있다. 제6 게이트 전극(G6)에 불순물이 도핑된 이유는 후술할 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 제조 방법에서 설명한다.
제6 소스 전극(S6)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있다.
제6 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드 전극과 연결되어 있다.
한편, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각의 제1 소스 전극(S1) 내지 제6 소스 전극(S6) 각각과 제1 드레인 전극(D1) 내지 제6 드레인 전극(D6) 각각은 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각과 다른 층으로 형성되어 제1 절연층(GI1), 제2 절연층(GI2), 제3 절연층(GI3), 제4 절연층(ILD)을 관통하여 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각과 연결되어 있으나, 이에 한정되지 않고 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제1 박막 트랜지스터 내지 제6 박막 트랜지스터 각각의 제1 소스 전극 내지 제6 소스 전극 각각과 제1 드레인 전극 내지 제6 드레인 전극 각각은 제1 액티브층 내지 제6 액티브층 각각과 선택적으로 동일한 층으로 형성될 수 있다. 즉, 각 박막 트랜지스터의 소스 전극 및 드레인 전극은 선택적으로 불순물이 도핑된 폴리 실리콘으로 형성될 수 있다.
제1 캐패시터(C1)는 데이터 프로그래밍 기간 동안 화소(150) 내부로 공급되는 데이터 신호를 저장하고 이를 한 프레임 동안 유지하기 위한 것으로, 제1 전원(ELVDD)과 연결된 구동 전원 라인(ELVDDL)과 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 사이에 연결된다. 즉, 제1 캐패시터(C1)는 스토리지 캐패시터로 기능한다. 제1 캐패시터(C1)는 제1 캐패시터 전극(CE1) 및 제2 캐패시터 전극(CE2)을 포함한다.
제1 캐패시터 전극(CE1)은 초기화 전원 라인(Vinit)과 연결된 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있으며, 제1 게이트 전극(G1)과 동일한 층에 위치하고 있다.
제2 캐패시터 전극(CE2)은 데이터 배선들(DW) 중 구동 전원 라인(ELVDDL)과 연결되어 있으며, 제1 게이트 전극(G1) 상에 적층된 제3 절연층(GI3)을 사이에 두고 제1 캐패시터 전극(CE1) 상에 위치하고 있다. 즉, 제2 캐패시터 전극(CE2)과 제1 캐패시터 전극(CE1) 사이에는 제3 절연층(GI3)이 위치하고 있다. 제2 캐패시터 전극(CE2)은 도 1에서 도시한 바와 같이, 이웃하는 화소(150)를 가로질러 제1 방향으로 연장되어 있을 수 있다.
제2 캐패시터(C2)는 유기 발광 표시 장치(1000)에서 로드로 인한 전압강하를 보상하기 위한 것으로, 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 게이트 배선들(GW) 중 제1 스캔 라인(SCn) 사이에 연결된다. 즉, 제2 캐패시터(C2)는 현재 스캔 신호의 전압 레벨이 변경될 때, 특히 현재 스캔 신호의 공급이 중단되는 시점에서 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)의 전압을 상승시킴으로써, 유기 발광 표시 장치(1000) 내의 로드로 인한 전압강하를 보상하는 부스팅 캐패시터로 기능한다. 제2 캐패시터(C2)는 제3 캐패시터 전극(CE3) 및 제4 캐패시터 전극(CE4)을 포함한다.
제3 캐패시터 전극(CE3)은 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1)과 연결되어 있으며, 제1 게이트 전극(G1)과 동일한 층에 위치하고 있다.
제4 캐패시터 전극(CE4)은 게이트 배선들(GW) 중 제1 스캔 라인(SCn)과 연결되어 있으며, 제1 게이트 전극(G1) 상에 적층된 제3 절연층(GI3)을 사이에 두고 제3 캐패시터 전극(CE3) 상에 위치하고 있다. 즉, 제4 캐패시터 전극(CE4)과 제3 캐패시터 전극(CE3) 사이에는 제3 절연층(GI3)이 위치하고 있다.
이상과 같은 화소 회로(152)의 제6 박막 트랜지스터(T6)의 제6 드레인 전극(D6)에는 유기 발광 소자(OLED)가 연결되어 있다.
유기 발광 소자(OLED)는 제5 절연층(PL)을 사이에 두고 제6 드레인 전극(D6) 상에 위치하여 제6 드레인 전극(D6)과 접속된 애노드 전극(EL1), 유기 발광층(OL) 및 제2 전원(ELVSS)과 연결된 캐소드 전극(EL2)을 포함한다. 유기 발광층(OL)은 화소 정의층(PDL)에 의해 그 위치가 결정될 수 있으며, 캐소드 전극(EL2)은 화소 정의층(PDL) 상 전체에 걸쳐서 위치할 수 있다.
이하, 상술한 화소(150)의 동작을 설명한다.
우선, 초기화 기간으로 설정되는 제1 기간 동안 제2 스캔 라인(SCn-1)을 통해 로우 레벨의 이전 스캔 신호가 공급된다. 그러면, 로우 레벨의 이전 스캔 신호에 대응하여 제4 박막 트랜지스터(T4)가 턴온되며, 초기화 전원 라인(Vinit)으로부터 제4 박막 트랜지스터(T4)를 통해 초기화 전원이 제1 박막 트랜지스터(T1)로 공급되어 제1 박막 트랜지스터(T1)가 초기화된다.
이후, 데이터 프로그래밍 기간으로 설정되는 제2 기간 동안 제1 스캔 라인(SCn)을 통해 로우 레벨의 현재 스캔 신호가 공급된다. 그러면, 로우 레벨의 현재 스캔 신호에 대응하여 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3)가 턴온된다.
그리고, 제1 박막 트랜지스터(T1)도 제3 박막 트랜지스터(T3)에 의해 다이오드 연결되는 형태로 턴온되며, 특히 앞선 제1 기간 동안 제1 박막 트랜지스터(T1)가 초기화되었으므로 제1 박막 트랜지스터(T1)는 순방향으로 다이오드 연결된다.
이에 의해, 데이터 라인(DAm)으로부터 공급된 데이터 신호가 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1) 및 제3 박막 트랜지스터(T3)를 경유하며, 이로 인해 제1 캐패시터(C1)에는 데이터 신호와 제1 박막 트랜지스터(T1)의 문턱전압의 차에 대응하는 전압이 저장된다.
이후, 현재 스캔 신호의 공급이 중단되면서 현재 스캔 신호의 전압레벨이 하이 레벨로 변경되면, 제2 캐패시터(C2)의 커플링 작용에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 현재 스캔 신호의 전압 변동폭에 대응하여 변경된다. 이때, 제1 캐패시터(C1)와 제2 캐패시터(C2) 간의 차지 쉐어링에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 전압이 변경되므로, 제1 게이트 전극(G1)에 인가되는 전압 변화량은 현재 스캔 신호의 전압 변동폭과 더불어, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 간의 차지 쉐어링 값에 비례하여 변동된다.
이후, 발광 기간으로 설정되는 제3 기간 동안 발광 제어 라인(En)으로부터 공급되는 발광 제어 신호가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 제3 기간 동안 로우 레벨의 발광 제어 신호에 의해 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6)가 턴온된다. 이에 의해, 제1 전원(ELVDD)으로부터 구동 전원 라인(ELVDDL)을 통해 제5 박막 트랜지스터(T5), 제1 박막 트랜지스터(T1), 제6 박막 트랜지스터(T6) 및 유기 발광 소자(OLED)를 경유하여 제2 전원(ELVSS)으로의 경로로 구동 전류가 흐르게 된다.
이러한 구동 전류는 제1 박막 트랜지스터(T1)에 의해 제어되는 것으로서, 제1 박막 트랜지스터(T1)는 자신의 제1 게이트 전극(G1)에 공급되는 전압에 대응하는 크기의 구동 전류를 발생시킨다. 이때, 상술한 제2 기간 동안 제1 캐패시터(C1)에는 제1 박막 트랜지스터(T1)의 문턱전압이 반영된 전압이 저장되었으므로, 제3 기간 동안 제1 트랜지스터(T1)의 문턱전압이 보상된다.
이하, 도 4 내지 도 6을 참조하여 상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 일 제조 방법에 대하여 설명한다.
도 4 내지 도 6은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 일 제조 방법을 설명하기 위한 단면도이다.
우선, 도 4에 도시된 바와 같이, 기판(SUB) 상에 제1 액티브층(A1) 내지 제6 액티브층(A6)을 형성한다. 구체적으로, 기판(SUB) 상에 버퍼층(BU)을 형성하고, 버퍼층(BU) 상에 폴리 실리콘층을 포토리소그래피(photolithography) 등의 맴스(MEMS) 공정을 이용해 패터닝하여 제1 액티브층(A1) 내지 제6 액티브층(A6)을 형성한다. 여기서 폴리 실리콘층은 비정질 실리콘층을 레이저, 열 또는 금속 촉매를 이용해 결정화하여 형성할 수 있다. 한편, 비정질 실리콘층을 패터닝한 후 레이저, 열 또는 금속 촉매를 이용해 패터닝된 비정질 실리콘 패턴을 결정화하여 제1 액티브층(A1) 내지 제6 액티브층(A6)을 형성할 수 있다. 이때, 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각은 채널 영역과, 채널 영역을 사이에 두고 상호 이웃하는 소스 영역 및 드레인 영역을 포함할 수 있다.
다음, 제1 액티브층(A1) 내지 제6 액티브층(A6) 상에 제1 절연층(GI1)을 형성하고, 제1 절연층(GI1) 상에 게이트 패턴(GP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 형성한다. 구체적으로, 제1 액티브층(A1) 내지 제6 액티브층(A6) 상에 제1 절연층(GI1)을 형성하고, 제1 절연층(GI1) 상에 게이트 금속층을 형성한 후 게이트 금속층을 포토리소그래피 등의 맴스 공정을 이용해 패터닝하여 게이트 패턴(GP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 형성한다. 이로 인해, 게이트 패턴(GP)은 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)과 동일한 층에 형성된다. 즉, 게이트 패턴(GP)과 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각은 동시에 형성된다.
다음, 게이트 패턴(GP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각을 마스크로 이용하여 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각의 소스 영역 및 드레인 영역에 불순물을 도핑(D)한다. 이때, 게이트 패턴(GP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각이 마스크로서 이용됨으로써, 게이트 패턴(GP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)에 불순물이 도핑된다. 한편, 도핑에 사용되는 불순물은 공지된 다양한 물질들 중 선택될 수 있다. 즉, 게이트 패턴(GP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각을 마스크로서 이용한 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각의 소스 영역 및 드레인 영역에 대한 불순물의 도핑(D)은 동시에 수행된다.
다음, 도 5에 도시된 바와 같이, 마스크를 이용한 건식 식각 등을 이용해 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 제외한 게이트 패턴(GP)을 제거한다.
다음, 도 6에 도시된 바와 같이, 게이트 패턴(GP)을 제거한 후, 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 상에 제2 절연층(GI2)을 형성하고, 제1 액티브층(A1)의 채널 영역에 대응하는 제2 절연층(GI2) 상에 제1 게이트 전극(G1)을 형성한다. 이때, 제1 캐패시터 전극(CE1) 및 제3 캐패시터 전극(CE3)도 제1 게이트 전극(G1)과 함께 형성된다.
다음, 제1 게이트 전극(G1), 제1 캐패시터 전극(CE1) 및 제3 캐패시터 전극(CE3) 상에 제3 절연층(GI3)을 형성하고, 제3 절연층(GI3) 상에 제2 캐패시터 전극(CE2) 및 제4 캐패시터 전극(CE4)을 형성한다.
이후, 도 3에 도시된 제4 절연층(ILD)을 형성하고, 제1 소스 전극(S1) 내지 제6 소스 전극(S6) 및 제1 드레인 전극(D1) 내지 제6 드레인 전극(D6)을 형성하여 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6)를 형성한 후, 제5 절연층(PL) 및 화소 정의층(PDL)과 함께 유기 발광 소자(OLED)를 형성하여 상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)를 제조할 수 있다.
한편, 상술한 게이트 배선들(GW) 및 데이터 배선들(DW)은 상술한 제1 액티브층(A1) 내지 제6 액티브층(A6), 제1 게이트 전극(G1) 내지 제6 게이트 전극(G6), 제1 소스 전극(S1) 내지 제6 소스 전극(S6), 및 제1 드레인 전극(D1) 내지 제6 드레인 전극(D6) 중 필요에 따라 선택된 구성과 함께 동시에 형성될 수 있다.
이하, 도 7 및 도 8을 참조하여 상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)의 타 제조 방법에 대하여 설명한다.
도 7 및 도 8은 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 타 제조 방법을 설명하기 위한 단면도이다.
우선, 도 7에 도시된 바와 같이, 기판(SUB) 상에 제1 액티브층(A1) 내지 제6 액티브층(A6)을 형성한다. 구체적으로, 기판(SUB) 상에 버퍼층(BU)을 형성하고, 버퍼층(BU) 상에 폴리 실리콘층을 포토리소그래피(photolithography) 등의 맴스(MEMS) 공정을 이용해 패터닝하여 제1 액티브층(A1) 내지 제6 액티브층(A6)을 형성한다. 여기서 폴리 실리콘층은 비정질 실리콘층을 레이저, 열 또는 금속 촉매를 이용해 결정화하여 형성할 수 있다. 한편, 비정질 실리콘층을 패터닝한 후 레이저, 열 또는 금속 촉매를 이용해 패터닝된 비정질 실리콘 패턴을 결정화하여 제1 액티브층(A1) 내지 제6 액티브층(A6)을 형성할 수 있다. 이때, 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각은 채널 영역과, 채널 영역을 사이에 두고 상호 이웃하는 소스 영역 및 드레인 영역을 포함할 수 있다.
다음, 제1 액티브층(A1) 내지 제6 액티브층(A6) 상에 제1 절연층(GI1)을 형성하고, 제1 절연층(GI1) 상에 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 형성한다. 구체적으로, 제1 액티브층(A1) 내지 제6 액티브층(A6) 상에 제1 절연층(GI1)을 형성하고, 제1 절연층(GI1) 상에 게이트 금속층을 형성한 후 게이트 금속층을 포토리소그래피 등의 맴스 공정을 이용해 패터닝하여 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 형성한다.
다음, 제1 액티브층(A1)과 대응하는 제1 절연층(GI1) 상에 포토레지스트 패턴(PP)을 형성한다. 구체적으로, 제1 절연층(GI1) 상에 포토레지스트층을 형성하고 마스크를 이용해 포토레지스트층을 노광 및 현상하여 제1 액티브층(A1)과 대응하는 제1 절연층(GI1) 상에 포토레지스트 패턴(PP)을 형성한다. 이로 인해, 포토레지스트 패턴(PP)은 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)과 동일한 층에 형성된다. 즉, 포토레지스트 패턴(PP)을 형성하는 단계와 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 형성하는 단계는 서로 다른 순서로 수행됨으로써, 포토레지스트 패턴(PP)과 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)은 서로 다른 순서로 형성된다.
다음, 포토레지스트 패턴(PP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각을 마스크로 이용하여 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각의 소스 영역 및 드레인 영역에 불순물을 도핑(D)한다. 이때, 포토레지스트 패턴(PP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각이 마스크로서 이용됨으로써, 포토레지스트 패턴(PP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)에 불순물이 도핑된다. 한편, 도핑에 사용되는 불순물은 공지된 다양한 물질들 중 선택될 수 있다. 즉, 포토레지스트 패턴(PP) 및 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각을 마스크로서 이용한 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각의 소스 영역 및 드레인 영역에 대한 불순물의 도핑(D)은 동시에 수행된다.
다음, 도 8에 도시된 바와 같이, 리프트 오프(lift off) 또는 에슁(ashing) 공정 등을 이용해 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 제외한 포토레지스트 패턴(PP)을 제거한다.
다음, 포토레지스트 패턴(PP)을 제거한 후, 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 상에 제2 절연층(GI2)을 형성하고, 제1 액티브층(A1)의 채널 영역에 대응하는 제2 절연층(GI2) 상에 제1 게이트 전극(G1)을 형성한다. 이때, 제1 캐패시터 전극(CE1) 및 제3 캐패시터 전극(CE3)도 제1 게이트 전극(G1)과 함께 형성된다.
다음, 제1 게이트 전극(G1), 제1 캐패시터 전극(CE1) 및 제3 캐패시터 전극(CE3) 상에 제3 절연층(GI3)을 형성하고, 제3 절연층(GI3) 상에 제2 캐패시터 전극(CE2) 및 제4 캐패시터 전극(CE4)을 형성한다.
이후, 제4 절연층(ILD)을 형성하고, 제1 소스 전극(S1) 내지 제6 소스 전극(S6) 및 제1 드레인 전극(D1) 내지 제6 드레인 전극(D6)을 형성하여 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6)를 형성한 후, 제5 절연층(PL) 및 화소 정의층(PDL)과 함께 유기 발광 소자(OLED)를 형성하여 상술한 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)를 제조할 수 있다.
이상과 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6)를 포함하는 복수의 박막 트랜지스터 중 하나의 박막 트랜지스터인 제1 박막 트랜지스터(T1)가 불순물이 도핑되지 않은 제1 게이트 전극(G1)을 포함하고, 나머지 박막 트랜지스터인 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각이 불순물이 도핑된 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 포함하며, 제1 박막 트랜지스터(T1)의 제1 액티브층(A1)과 제1 게이트 전극(G1) 사이에 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하고 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각의 각 액티브층과 각 게이트 전극 사이에 제1 절연층(GI1)이 위치함으로써, 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 제1 액티브층(A1) 사이에 두꺼운 절연층이 위치하더라도, 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6) 각각의 제1 액티브층(A1) 내지 제6 액티브층(A6) 각각의 소스 영역 및 드레인 영역 각각에 불순물이 용이하게 도핑된다.
또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6)를 포함하는 복수의 박막 트랜지스터 중 하나의 박막 트랜지스터인 제1 박막 트랜지스터(T1)가 불순물이 도핑되지 않은 제1 게이트 전극(G1)을 포함하고, 나머지 박막 트랜지스터인 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각이 불순물이 도핑된 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6)을 포함하며, 제1 박막 트랜지스터(T1)의 제1 액티브층(A1)과 제1 게이트 전극(G1) 사이에 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하고 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각의 각 액티브층과 각 게이트 전극 사이에 제1 절연층(GI1)이 위치함으로써, 제2 절연층(GI2)의 두께를 불순물 도핑 공정과 상관없이 일정 두께 이상 증가시킬 수 있기 때문에, 제1 박막 트랜지스터(T1)의 제1 액티브층(A1)과 제1 게이트 전극(G1) 사이에 형성되는 절연층의 전체 두께를 불순물 도핑 공정과 상관없이 일정 두께 이상 증가시킬 수 있다.
한편, 구동 박막 트랜지스터인 제1 박막 트랜지스터(T1)의 제1 액티브층(A1)과 제2 게이트 전극(G2) 사이에 형성되는 절연층의 전체 두께를 스위칭 박막 트랜지스터인 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각의 액티브층과 게이트 전극 사이에 형성되는 절연층의 두께 대비 두껍게 형성하면, 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(Driving range, DR range)가 넓어짐으로써, 구동 박막 트랜지스터인 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)에 인가되는 게이트 전압의 크기를 달리하여 유기 발광 소자(OLED)로부터 발광되는 빛이 보다 풍부한 계조를 가지도록 제어할 수 있다.
즉, 액티브층에 대한 도핑 공정과 상관없이 구동 박막 트랜지스터의 게이트 전극과 액티브층 사이의 절연층의 두께를 일정 이상 증가시켜 풍부한 계조를 가져 표시 품질이 향상된 고해상도의 유기 발광 표시 장치(1000)가 제공된다.
또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 복수의 박막 트랜지스터인 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 중 구동 박막 트랜지스터를 제외한 나머지 스위칭 박막 트랜지스터들인 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각의 제2 게이트 전극(G2) 내지 제6 게이트 전극(G6) 각각과 제2 액티브층(A2) 내지 제6 액티브층(A6) 각각의 사이에 제1 절연층(GI1)만이 위치하여 각 박막 트랜지스터의 액티브층과 게이트 전극 사이에 얇은 절연층이 형성됨으로써, 스위칭 박막 트랜지스터들인 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각의 전하 이동도가 커지는 동시에 문턱전압이 작아져 제2 박막 트랜지스터(T2) 내지 제6 박막 트랜지스터(T6) 각각은 빠른 속도로 턴온 및 턴오프를 수행할 수 있다. 이로 인해, 전체적인 유기 발광 표시 장치(1000) 내부를 흐르는 전류의 로드가 최소화됨으로써, 전체적인 유기 발광 표시 장치(1000)가 표시하는 이미지의 표시 품질이 향상된다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1000)가 제공된다.
또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 캐패시터(C1)의 일 전극인 제1 캐패시터 전극(CE1) 및 제2 캐패시터(C2)의 일 전극인 제3 캐패시터 전극(CE3)이 제1 게이트 전극(G1)과 동일한 층에 형성되어 있고, 제1 캐패시터(C1)의 타 전극인 제2 캐패시터 전극(CE2)과 제2 캐패시터(C2)의 타 전극인 제4 캐패시터 전극(CE4)이 추가적인 금속층으로 형성됨으로써, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각을 금속층으로 형성할 수 있다. 이로 인해, 제1 캐패시터(C1) 및 제2 캐패시터(C2)는 표면 조도가 일정치 않은 폴리 실리콘을 포함할 필요가 없기 때문에, 전극의 원치 않는 표면적 변형에 따라 저장 용량이 원치 않게 변형되지 않는다. 즉, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각은 최초 설계된 정확한 저장 용량만을 저장할 수 있으며, 이로 인해 제1 박막 트랜지스터(T1)에 의해 제어되는 구동 전류를 정확히 제어하여 표시 품질의 저하가 억제된다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1000)가 제공된다.
또한, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 캐패시터(C1)의 제1 캐패시터 전극(CE1) 및 제2 캐패시터(C2)의 제3 캐패시터 전극(CE3)이 제1 게이트 전극(G1)과 동일한 층에 형성되고, 제1 캐패시터(C1)의 제2 캐패시터 전극(CE2)과 제2 캐패시터(C2)의 제4 캐패시터 전극(CE4)이 추가적인 금속층으로 형성됨으로써, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각이 단일의 제3 절연층(GI3)만을 절연층으로서 포함하기 때문에, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각의 저장 용량이 향상된다. 이로 인해, 제1 캐패시터(C1) 및 제2 캐패시터(C2) 각각의 면적을 줄일 수 있기 때문에, 동일한 면적에 고해상도의 유기 발광 표시 장치(1000)를 형성할 수 있다.
한편, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치(1000)는 제1 캐패시터(C1) 및 제2 캐패시터(C2)가 단층 캐패시터로 구성되었으나, 이에 한정되지 않고 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에서는 제1 캐패시터 및 제2 캐패시터 중 하나 이상이 액티브 전극 또는 추가적인 전극을 포함하는 다층 캐패시터로 구성될 수 있다.
이하, 도 9을 참조하여 본 발명의 제2 실시예에 따른 유기 발광 표시 장치를 설명한다.
도 9는 본 발명의 제2 실시예에 따른 유기 발광 표시 장치의 화소 회로 및 유기 발광 소자를 나타낸 단면도이다.
이하, 제1 실시예와 구별되는 특징적인 부분만 발췌하여 설명하며, 설명이 생략된 부분은 제1 실시예에 따른다. 그리고, 본 발명의 제2 실시예에서는 설명의 편의를 위하여 동일한 구성요소에 대하여는 본 발명의 제1 실시예와 동일한 참조번호를 사용하여 설명한다.
도 9에 도시된 바와 같이, 제2 박막 트랜지스터(T2)의 제2 게이트 전극(G2) 및 제3 박막 트랜지스터(T3)의 제3 게이트 전극(G3) 각각은 제1 절연층(GI1) 및 제2 절연층(GI2)을 사이에 두고 제2 액티브층(A2) 및 제3 액티브층(A3) 각각의 상에 위치하고 잇다. 제2 게이트 전극(G2) 및 제3 게이트 전극(G3) 각각에는 불순물이 도핑되어 있지 않다.
이상과 같이, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(1002)는 스위칭 박막 트랜지스터인 제2 박막 트랜지스터(T2)의 제2 게이트 전극(G2) 및 보상 박막 트랜지스터인 제3 박막 트랜지스터(T3)의 제3 게이트 전극(G3)이 제1 게이트 전극(G1)과 동일한 층에 위치함으로써, 제2 게이트 전극(G2)과 제2 액티브층(A2) 사이 및 제3 게이트 전극(G3)과 제3 액티브층(A3) 사이 각각에 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하여 두꺼운 절연층을 형성하기 때문에, 제2 게이트 전극(G2)과 제2 액티브층(A2) 사이 및 제3 게이트 전극(G3)과 제3 액티브층(A3) 사이 각각에 위치하는 절연층에 원치 않게 형성되는 저장 용량(capacitance, cap)이 작아져 유기 발광 소자(OLED)에 의해 표시되는 이미지(image)에 발생하는 얼룩 수준이 최소화된다. 즉, 고해상도를 가지는 동시에 표시 품질이 향상된 유기 발광 표시 장치(1002)가 제공된다.
또한, 본 발명의 제2 실시예에 따른 유기 발광 표시 장치(1002)는 제1 박막 트랜지스터(T1) 내지 제6 박막 트랜지스터(T6)를 포함하는 복수의 박막 트랜지스터 중 하나 이상의 박막 트랜지스터인 제1 박막 트랜지스터(T1) 내지 제3 박막 트랜지스터(T3)가 불순물이 도핑되지 않은 제1 게이트 전극(G1) 내지 제3 게이트 전극(G3) 각각을 포함하고, 나머지 박막 트랜지스터인 제4 박막 트랜지스터(T4) 내지 제6 박막 트랜지스터(T6) 각각이 불순물이 도핑된 제4 게이트 전극(G4) 내지 제6 게이트 전극(G6) 각각을 포함하며, 제1 박막 트랜지스터(T1) 내지 제3 박막 트랜지스터(T3) 각각의 액티브층과 게이트 전극 사이에 제1 절연층(GI1) 및 제2 절연층(GI2)이 위치하고 제4 박막 트랜지스터(T4) 내지 제6 박막 트랜지스터(T6) 각각의 액티브층과 게이트 전극 사이에 제1 절연층(GI1)이 위치함으로써, 제2 절연층(GI2)의 두께를 불순물 도핑 공정과 상관없이 일정 두께 이상 증가시킬 수 있기 때문에, 제1 박막 트랜지스터(T1) 내지 제3 박막 트랜지스터(T3) 각각의 액티브층과 게이트 전극 사이에 형성되는 절연층의 전체 두께를 불순물 도핑 공정과 상관없이 일정 두께 이상 증가시킬 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
게이트 배선들(GW), 데이터 배선들(DW), 화소 회로(152), 유기 발광 소자(OLED), 제1 박막 트랜지스터(T1), 제1 액티브층(A1), 제1 게이트 전극(G1)

Claims (19)

  1. 기판 상에 위치하며, 제1 방향으로 연장된 스캔 라인;
    상기 스캔 라인 상에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장된 데이터 라인 및 구동 전원 라인;
    상기 기판 상에 위치하는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터와 연결되어 있는 제2 박막 트랜지스터 및 상기 구동 전원 라인과 연결되어 있는 제1 캐패시터를 포함하는 화소 회로; 및
    상기 화소 회로에 연결된 유기 발광 소자를 포함하며,
    상기 제1 박막 트랜지스터는,
    상기 구동 전원 라인과 상기 유기 발광 소자 사이를 연결하며, 채널 영역과 불순물이 도핑(doping)된 소스 영역 및 드레인 영역을 포함하는 제1 액티브층;
    상기 제1 액티브층 위에 위치하는 제1 절연층;
    상기 제1 절연층 위에 위치하는 제2 절연층; 및
    상기 제2 절연층 위에 위치하며, 상기 제1 액티브층과 중첩하는 제1 게이트 전극을 포함하고,
    상기 제2 박막 트랜지스터는,
    채널 영역과 상기 불순물이 도핑된 소스 영역 및 드레인 영역을 포함하며, 상기 제1 액티브층과 동일층에 형성되는 제2 액티브층; 및
    상기 제1 절연층 및 상기 제2 절연층 사이에 위치하며, 상기 제2 액티브층과 중첩하는 제2 게이트 전극을 포함하며,
    상기 제1 캐패시터는,
    상기 제1 게이트 전극과 동일한 층에 형성되어 상기 제1 게이트 전극과 연결된 제1 캐패시터 전극; 및
    상기 제1 게이트 전극을 덮는 제3 절연층을 사이에 두고 상기 제1 캐패시터 전극 상에 위치하여 상기 구동 전원 라인과 연결된 제2 캐패시터 전극을 포함하며,
    상기 제1 게이트 전극과 상기 제2 게이트 전극은 다른 층에 형성되어 있는 유기 발광 표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 화소 회로는 상기 스캔 라인과 연결되어 있는 제2 캐패시터를 더 포함하며,
    상기 제2 캐패시터는,
    상기 제1 게이트 전극과 동일한 층에 형성되어 상기 제1 캐패시터 전극과 연결된 제3 캐패시터 전극; 및
    상기 제3 절연층을 사이에 두고 상기 제3 캐패시터 전극 상에 위치하여 상기 스캔 라인과 연결된 제4 캐패시터 전극
    을 포함하는 유기 발광 표시 장치.
  4. 삭제
  5. 제1항에서,
    상기 제1 액티브층은 상기 제2 게이트 전극과 동일한 층에 형성한 게이트 패턴을 마스크로 이용하여 상기 소스 영역 및 상기 드레인 영역에 상기 불순물을 도핑하여 형성되며,
    상기 제1 게이트 전극은 상기 게이트 패턴을 제거한 후 형성하는 유기 발광 표시 장치.
  6. 제1항에서,
    상기 제1 액티브층은 상기 제2 게이트 전극과 동일한 층에 형성한 포토레지스트 패턴을 마스크로 이용하여 상기 소스 영역 및 상기 드레인 영역에 상기 불순물을 도핑하여 형성되며,
    상기 제1 게이트 전극은 상기 포토레지스트 패턴을 제거한 후 형성하는 유기 발광 표시 장치.
  7. 제1항에서,
    상기 화소 회로는 상기 제1 박막 트랜지스터와 연결된 제3 박막 트랜지스터를 더 포함하며,
    상기 제3 박막 트랜지스터는,
    채널 영역과 상기 불순물이 도핑된 소스 영역 및 드레인 영역을 포함하는 제3 액티브층; 및
    상기 제2 절연층 위에 위치하고, 상기 제3 액티브층과 중첩하며, 상기 스캔 라인과 연결되는 제3 게이트 전극
    을 포함하는 유기 발광 표시 장치.
  8. 삭제
  9. 유기 발광 표시 장치의 제조 방법에 있어서,
    기판 상에 채널 영역과 상기 채널 영역을 사이에 두고 상호 이웃하는 소스 영역 및 드레인 영역을 포함하는 제1 액티브층 및 제2 액티브층을 형성하는 단계;
    상기 제1 액티브층 및 제2 액티브층 상에 제1 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제1 절연층 상에 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴과 동시에 상기 제2 액티브층 상에 제2 게이트 전극을 형성하는 단계;
    상기 게이트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계;
    상기 게이트 패턴을 제거하는 단계; 및
    상기 제1 절연층 상에 제2 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제2 절연층 상에 위치하는 제1 게이트 전극을 형성하는 단계를 포함하고,
    상기 제1 게이트 전극은 상기 불순물이 상기 제1 액티브층의 소스 영역 및 드레인 영역에 도핑된 후 형성되는 유기 발광 표시 장치의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제9항에서,
    상기 제2 게이트 전극을 마스크로서 이용하여 상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계는 상기 게이트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계와 동시에 수행하는 유기 발광 표시 장치의 제조 방법.
  14. 유기 발광 표시 장치의 제조 방법에 있어서,
    기판 상에 채널 영역과 상기 채널 영역을 사이에 두고 상호 이웃하는 소스 영역 및 드레인 영역을 포함하는 제1 액티브층 및 제2 액티브층을 형성하는 단계;
    상기 제1 액티브층 및 제2 액티브층 상에 제1 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제1 절연층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 제2 액티브층 상에 제2 게이트 전극을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 제1 절연층 상에 제2 절연층을 형성하고, 상기 채널 영역과 대응하는 상기 제2 절연층 상에 위치하는 제1 게이트 전극을 형성하는 단계를 포함하고,
    상기 제1 게이트 전극은 상기 불순물이 상기 제1 액티브층의 소스 영역 및 드레인 영역에 도핑된 후 형성되는 유기 발광 표시 장치의 제조 방법.
  15. 삭제
  16. 삭제
  17. 제14항에서,
    상기 포토레지스트 패턴을 형성하는 단계는 상기 제2 게이트 전극을 형성하는 단계와 다른 순서로 수행하는 유기 발광 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 제2 게이트 전극을 마스크로서 이용하여 상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계를 더 포함하는 유기 발광 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 제2 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계는 상기 포토레지스트 패턴을 마스크로서 이용하여 상기 제1 액티브층의 소스 영역 및 드레인 영역에 불순물을 도핑(doping)하는 단계와 동시에 수행하는 유기 발광 표시 장치의 제조 방법.
KR1020120064404A 2012-06-15 2012-06-15 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 KR101959018B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120064404A KR101959018B1 (ko) 2012-06-15 2012-06-15 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US13/908,216 US9000424B2 (en) 2012-06-15 2013-06-03 Organic light emitting diode display and method for manufacturing an organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120064404A KR101959018B1 (ko) 2012-06-15 2012-06-15 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130141189A KR20130141189A (ko) 2013-12-26
KR101959018B1 true KR101959018B1 (ko) 2019-07-03

Family

ID=49755059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120064404A KR101959018B1 (ko) 2012-06-15 2012-06-15 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US9000424B2 (ko)
KR (1) KR101959018B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102103960B1 (ko) 2013-08-16 2020-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR102257941B1 (ko) * 2014-06-17 2021-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102259231B1 (ko) * 2014-10-08 2021-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102354377B1 (ko) * 2014-11-24 2022-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102300402B1 (ko) * 2015-01-09 2021-09-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102373328B1 (ko) * 2015-04-14 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
US11075231B2 (en) 2015-04-30 2021-07-27 Samsung Display Co., Ltd. Display apparatus having a stepped part
KR102381902B1 (ko) * 2015-04-30 2022-04-01 삼성디스플레이 주식회사 표시 장치
CN108333844A (zh) * 2018-02-06 2018-07-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板及其制造方法
KR20230110424A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 디스플레이 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202205A1 (en) * 2003-12-30 2006-09-14 Lg. Philips Lcd Co., Ltd. Organic electroluminescent device and method of fabricating the same
US20090146927A1 (en) * 2007-12-06 2009-06-11 Tpo Displays Corp. Method for manufacturing thin film transistor (tft) and oled display having tfts manufactured by the same
US20120001191A1 (en) * 2010-07-01 2012-01-05 Samsung Mobile Display Co., Ltd. Array substrate, method of manufacturing the array substrate, and display apparatus including the array substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913794B1 (ko) 2007-12-07 2009-08-26 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그 제조방법
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110036456A (ko) 2009-10-01 2011-04-07 엘지디스플레이 주식회사 액정표시소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202205A1 (en) * 2003-12-30 2006-09-14 Lg. Philips Lcd Co., Ltd. Organic electroluminescent device and method of fabricating the same
US20090146927A1 (en) * 2007-12-06 2009-06-11 Tpo Displays Corp. Method for manufacturing thin film transistor (tft) and oled display having tfts manufactured by the same
US20120001191A1 (en) * 2010-07-01 2012-01-05 Samsung Mobile Display Co., Ltd. Array substrate, method of manufacturing the array substrate, and display apparatus including the array substrate

Also Published As

Publication number Publication date
US20130334508A1 (en) 2013-12-19
KR20130141189A (ko) 2013-12-26
US9000424B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
KR101959018B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101947163B1 (ko) 유기 발광 표시 장치
JP6608475B2 (ja) Ｔｆｔアレイ基板
KR102034254B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20170005338A (ko) 유기 발광 표시 장치
US20090051285A1 (en) Organic electroluminescence display device
KR101960458B1 (ko) 유기 발광 표시 장치
KR20140042553A (ko) 유기 발광 표시 장치
KR20170125160A (ko) 유기 발광 표시 장치
US11581390B2 (en) Display device and manufacturing method thereof
KR101935465B1 (ko) 유기 발광 표시 장치
EP4113612A1 (en) Display substrate and manufacturing method therefor, and display apparatus
KR101925998B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
US20140097419A1 (en) Organic light emitting diode display and method for manufacturing the same
US11882741B2 (en) Display device and manufacturing method thereof
WO2022174692A1 (zh) 显示面板及显示装置
US20220208906A1 (en) Display device and method of manufacturing same
KR101959506B1 (ko) 유기 발광 표시 장치
JP2010049056A (ja) 有機ｅｌディスプレイ
KR20190015740A (ko) 유기 발광 표시 장치
KR20140062862A (ko) 유기발광 디스플레이 장치와 이의 제조방법
KR100639010B1 (ko) 발광표시장치 및 그 제조방법
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
KR20100000403A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR102388241B1 (ko) 표시 패널과 이를 포함하는 표시 장치 및 표시 장치의 구동 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant