KR102354377B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102354377B1
KR102354377B1 KR1020140164742A KR20140164742A KR102354377B1 KR 102354377 B1 KR102354377 B1 KR 102354377B1 KR 1020140164742 A KR1020140164742 A KR 1020140164742A KR 20140164742 A KR20140164742 A KR 20140164742A KR 102354377 B1 KR102354377 B1 KR 102354377B1
Authority
KR
South Korea
Prior art keywords
active pattern
gate electrode
interlayer insulating
insulating layer
electrode
Prior art date
Application number
KR1020140164742A
Other languages
English (en)
Other versions
KR20160062330A (ko
Inventor
박영우
이왕우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140164742A priority Critical patent/KR102354377B1/ko
Priority to US14/794,167 priority patent/US10453908B2/en
Publication of KR20160062330A publication Critical patent/KR20160062330A/ko
Priority to US16/567,366 priority patent/US11251246B2/en
Priority to KR1020220007260A priority patent/KR20220012978A/ko
Application granted granted Critical
Publication of KR102354377B1 publication Critical patent/KR102354377B1/ko
Priority to US17/590,038 priority patent/US12052890B2/en
Priority to KR1020230043080A priority patent/KR102559525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Ceramic Engineering (AREA)

Abstract

유기 발광 표시 장치는 기판, 상기 기판 상에 위치하는 제1 액티브 패턴 및 상기 제1 액티브 패턴 상에 위치하는 제1 게이트 전극을 포함하는 제1 박막 트랜지스터, 상기 제1 게이트 전극 상에 위치하는 데이터 배선, 상기 제1 게이트 전극과 상기 데이터 배선 사이에 위치하는 제1 층간 절연층, 상기 제1 층간 절연층과 상기 데이터 배선 사이에 위치하는 제2 층간 절연층, 및 상기 데이터 배선 상에 위치하며, 상기 제1 액티브 패턴과 연결된 유기 발광 소자를 포함한다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 복수의 박막 트랜지스터를 포함하는 유기 발광 표시 장치에 관한 것이다.
일반적으로, 평판 표시 장치의 대표적인 예로서, 유기 발광 표시 장치(organic light emitting diode display), 액정 표시 장치(liquid crystal display) 및 플라즈마 디스플레이 패널(plasma display panel) 등이 있다.
이 중, 유기 발광 표시 장치는 복수의 박막 트랜지스터, 커패시터 및 복수의 배선들을 포함한다.
최근, 고해상도 및 대면적으로 유기 발광 표시 장치가 제조됨으로써, 이미지를 표시하는 최소 단위인 하나의 화소를 구성하는 박막 트랜지스터가 증가되어 하나의 화소를 지나는 배선들의 개수가 증가하였다.
본 발명의 일 실시예는, 하나의 화소를 지나는 배선들 간의 크로스토크(crosstalk)가 최소화된 유기 발광 표시 장치를 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면은 기판, 상기 기판 상에 위치하는 제1 액티브 패턴 및 상기 제1 액티브 패턴 상에 위치하는 제1 게이트 전극을 포함하는 제1 박막 트랜지스터, 상기 제1 게이트 전극 상에 위치하는 데이터 배선, 상기 제1 게이트 전극과 상기 데이터 배선 사이에 위치하는 제1 층간 절연층, 상기 제1 층간 절연층과 상기 데이터 배선 사이에 위치하는 제2 층간 절연층, 및 상기 데이터 배선 상에 위치하며, 상기 제1 액티브 패턴과 연결된 유기 발광 소자를 포함하는 유기 발광 표시 장치를 제공한다.
상기 제1 층간 절연층 및 상기 제2 층간 절연층 중 어느 하나 이상은 유기층 또는 무기층일 수 있다.
상기 제1 층간 절연층 및 상기 제2 층간 절연층 중 어느 하나는 유기층이며, 다른 하나는 무기층일 수 있다.
상기 데이터 배선은 상기 제1 층간 절연층 및 상기 제2 층간 절연층을 통해 상기 제1 게이트 전극과 접촉하는 게이트 브릿지를 포함할 수 있다.
상기 제1 층간 절연층은 상기 게이트 브릿지가 통하는 제1 컨택홀을 포함하며, 상기 제2 층간 절연층은 상기 게이트 브릿지가 통하는 제2 컨택홀을 포함할 수 있다.
상기 제1 층간 절연층은 무기층이며, 상기 제2 층간 절연층은 유기층일 수 있다.
상기 제1 층간 절연층의 상기 제1 컨택홀은 식각(etching)에 의해 형성되며, 상기 제2 층간 절연층의 상기 제2 컨택홀은 노광 및 현상에 의해 형성될 수 있다.
상기 제1 층간 절연층은 유기층이며, 상기 제2 층간 절연층은 무기층일 수 있다.
상기 제2 층간 절연층의 상기 제2 컨택홀은 식각(etching)에 의해 형성되며, 상기 제1 층간 절연층의 상기 제1 컨택홀은 상기 제2 층간 절연층을 마스크로 이용한 식각에 의해 형성될 수 있다.
상기 제1 액티브 패턴과 연결된 제2 액티브 패턴 및 상기 제2 액티브 패턴 상에 위치하는 제2 게이트 전극을 포함하는 제2 박막 트랜지스터, 상기 게이트 브릿지과 접촉하여 상기 제1 액티브 패턴과 상기 제1 게이트 전극 사이를 연결하는 제3 액티브 패턴 및 상기 제3 액티브 패턴 상에 위치하는 제3 게이트 전극을 포함하는 제3 박막 트랜지스터, 상기 제2 액티브 패턴 상에 위치하여 상기 제2 액티브 패턴 및 상기 제3 액티브 패턴 각각을 가로지르며, 상기 제2 게이트 전극 및 상기 제3 게이트 전극과 연결된 제1 스캔 라인을 더 포함하며, 상기 데이터 배선은, 상기 제1 스캔 라인 상에서 상기 게이트 브릿지와 이웃하여 상기 제1 스캔 라인을 가로지르며, 상기 제2 액티브 패턴과 연결된 데이터 라인, 및 상기 제1 스캔 라인 상에서 상기 데이터 라인과 이웃하여 상기 제1 스캔 라인을 가로지르며, 상기 제1 액티브 패턴과 연결된 구동 전원 라인을 더 포함할 수 있다.
상기 제1 게이트 전극과 상기 제1 층간 절연층 사이에 위치하여 상기 제1 층간 절연층 및 상기 제2 층간 절연층을 통해 상기 구동 전원 라인과 연결되며, 상기 제1 게이트 전극과 중첩되어 상기 제1 게이트 전극과 함께 커패시터를 형성하는 커패시터 전극을 더 포함할 수 있다.
상기 제1 게이트 전극과 상기 커패시터 전극 각각은 메탈(metal)로 형성될 수 있다.
상기 커패시터 전극은 상기 제1 게이트 전극의 일 부분을 노출하는 개구부를 포함하며, 상기 게이트 브릿지는 상기 개구부를 통해 상기 제1 게이트 전극과 연결될 수 있다.
상기 제1 액티브 패턴, 상기 제2 액티브 패턴, 상기 제3 액티브 패턴 각각은 서로 동일한 층에 위치하며, 상기 데이터 라인, 상기 구동 전원 라인, 상기 게이트 브릿지 각각은 서로 동일한 층에 위치할 수 있다.
상기 제1 게이트 전극 및 제3 액티브 패턴과 연결된 제4 액티브 패턴 및 상기 제4 액티브 패턴 상에 위치하는 제4 게이트 전극을 포함하는 제4 박막 트랜지스터, 상기 제4 액티브 패턴 상에 위치하여 상기 제4 액티브 패턴을 가로지르며, 상기 제4 게이트 전극과 연결된 제2 스캔 라인, 및 상기 제2 스캔 라인 상에 위치하며, 상기 제4 액티브 패턴과 연결된 초기화 전원 라인을 더 포함할 수 있다.
상기 제1 게이트 전극, 상기 제2 게이트 전극, 상기 제3 게이트 전극, 상기 제4 게이트 전극, 상기 제1 스캔 라인 및 상기 제2 스캔 라인 각각은 서로 동일한 층에 위치할 수 있다.
상기 제4 액티브 패턴과 연결된 제7 액티브 패턴 및 상기 제7 액티브 패턴 상에 위치하는 제7 게이트 전극을 포함하는 제7 박막 트랜지스터, 및 상기 제7 액티브 패턴 상에 위치하여 상기 제7 액티브 패턴을 가로지르며, 상기 제7 게이트 전극과 연결된 제3 스캔 라인을 더 포함할 수 있다.
상기 제1 액티브 패턴과 상기 구동 전원 라인 사이를 연결하는 제5 액티브 패턴 및 상기 제5 액티브 패턴 상에 위치하는 제5 게이트 전극을 포함하는 제5 박막 트랜지스터, 상기 제1 액티브 패턴과 상기 유기 발광 소자 사이를 연결하는 제6 액티브 패턴 및 상기 제6 액티브 패턴 상에 위치하는 제6 게이트 전극을 포함하는 제6 박막 트랜지스터, 및 상기 제5 액티브 패턴 및 상기 제6 액티브 패턴 각각의 상에 위치하여 상기 제5 액티브 패턴 및 상기 제6 액티브 패턴 각각을 가로지르며, 상기 제5 게이트 전극 및 상기 제6 게이트 전극 각각과 연결된 발광 제어 라인을 더 포함할 수 있다.
상기 제1 게이트 전극, 상기 제2 게이트 전극, 상기 제3 게이트 전극, 상기 제5 게이트 전극, 상기 제6 게이트 전극, 상기 발광 제어 라인 각각은 서로 동일한 층에 위치할 수 있다.
상기 제1 게이트 전극과 중첩하는 상기 제1 액티브 패턴의 채널 영역은 한 번 이상 절곡 연장된 형태를 가질 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 하나의 화소를 지나는 배선들 간의 크로스토크(crosstalk)가 최소화된 유기 발광 표시 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타낸 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타낸 배치도이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 일 실시예에서 설명하고, 그 외의 실시예에서는 일 실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명한다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 회로를 설명한다. 여기서, 화소는 이미지를 표시하는 최소 단위를 의미할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타낸 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소(Px)는 복수의 박막 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 복수의 박막 트랜지스터(T1, T2, T3, T4, T5, T6, T7)에 선택적으로 연결되는 복수의 배선(Sn, Sn-1, Sn-2, EM, Vin, DA, ELVDD), 커패시터(Cst), 유기 발광 소자(OLED)를 포함한다.
복수의 박막 트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제7 박막 트랜지스터(T7)를 포함한다.
제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)은 제3 박막 트랜지스터(T3)의 제3 드레인 전극(D3) 및 제4 박막 트랜지스터(T4)의 제4 드레인 전극(D4) 각각에 연결되어 있고, 제1 소스 전극(S1)은 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2) 및 제5 박막 트랜지스터(T5)의 제5 드레인 전극(D5)에 연결되어 있고, 제1 드레인 전극(D1)은 제3 박막 트랜지스터(T3)의 제3 소스 전극(S3) 및 제6 박막 트랜지스터(T6)의 제6 소스 전극(S6)각각에 연결되어 있다.
제2 박막 트랜지스터(T2)의 제2 게이트 전극(G2)은 제1 스캔 라인(Sn)과 연결되어 있고, 제2 소스 전극(S2)은 데이터 라인(DA)과 연결되어 있으며, 제2 드레인 전극(D2)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다.
제3 박막 트랜지스터(T3)의 제3 게이트 전극(G3)은 제1 스캔 라인(Sn)과 연결되어 있고, 제3 소스 전극(S3)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있으며, 제3 드레인 전극(D3)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다.
제4 박막 트랜지스터(T4)의 제4 게이트 전극(G4)은 제2 스캔 라인(Sn-1)과 연결되어 있고, 제4 소스 전극(S4)은 초기화 전원 라인(Vin)과 연결되어 있으며, 제4 드레인 전극(D4)은 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다.
제5 박막 트랜지스터(T5)의 제5 게이트 전극(G5)은 발광 제어 라인(EM)과 연결되어 있고, 제5 소스 전극(S5)은 구동 전원 라인(ELVDD)과 연결되어 있으며, 제5 드레인 전극(D5)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다.
제6 박막 트랜지스터(T6)의 제6 게이트 전극(G6)은 발광 제어 라인(EM)과 연결되어 있으며, 제6 소스 전극(S6)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있다.
제7 박막 트랜지스터(T7)의 제7 게이트 전극(G7)은 제3 스캔 라인(Sn-2)과 연결되어 있고, 제7 소스 전극(S7)은 유기 발광 소자(OLED)와 연결되어 있으며, 제7 드레인 전극(D7)은 제4 박막 트랜지스터(T4)의 제4 소스 전극(S4)과 연결되어 있다.
복수의 배선들은 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3) 각각의 제2 게이트 전극(G2) 및 제3 게이트 전극(G3) 각각에 제1 스캔 신호를 전달하는 제1 스캔 라인(Sn), 제4 박막 트랜지스터(T4)의 제4 게이트 전극(G4)에 제2 스캔 신호를 전달하는 제2 스캔 라인(Sn-1), 제7 박막 트랜지스터(T7)의 제7 게이트 전극(G7)에 제3 스캔 신호를 전달하는 제3 스캔 라인(Sn-2), 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 각각의 제5 게이트 전극(G5) 및 제6 게이트 전극(G6) 각각에 발광 제어 신호를 전달하는 발광 제어 라인(EM), 제2 박막 트랜지스터(T2)의 제2 소스 전극(S2)에 데이터 신호를 전달하는 데이터 라인(DA), 커패시터(Cst)의 일 전극 및 제5 박막 트랜지스터(T5)의 제5 소스 전극(S5) 각각에 구동 신호를 공급하는 구동 전원 라인(ELVDD), 제4 박막 트랜지스터(T4)의 제4 소스 전극(S4)에 초기화 신호를 공급하는 초기화 전원 라인(Vin)을 포함한다. 여기서, 데이터 라인(DA), 구동 전원 라인(ELVDD)은 데이터 배선으로 형성될 수 있다.
커패시터(Cst)는 구동 전원 라인(ELVDD)과 연결된 일 전극과 제1 게이트 전극(G1) 및 제3 박막 트랜지스터(T3)의 제3 드레인 전극(D3) 각각과 연결된 타 전극을 포함한다.
유기 발광 소자(OLED)는 제1 전극, 제1 전극 상에 위치하는 제2 전극, 제1 전극과 제2 전극 사이에 위치하는 유기 발광층을 포함한다. 유기 발광 소자(OLED)의 제1 전극은 제7 박막 트랜지스터(T7)의 제7 소스 전극(S7) 및 제6 박막 트랜지스터(T6)의 제6 드레인 전극(D6) 각각과 연결되어 있으며, 제2 전극은 공통 신호가 전달되는 공통 전원(ELVSS)과 연결된다.
이러한 화소 회로는 구동의 일례로서, 우선, 제3 스캔 라인(Sn-2)에 제3 스캔 신호가 전달되어 제7 박막 트랜지스터(T7)가 턴 온(turn on)되면, 유기 발광 소자(OLED)의 제1 전극에 흐르는 잔류 전류가 제7 박막 트랜지스터(T7)를 통해 제4 박막 트랜지스터(T4)로 빠져나감으로써, 유기 발광 소자(OLED)의 제1 전극에 흐르는 잔류 전류에 의한 유기 발광 소자(OLED)의 의도치 않은 발광이 억제된다.
다음, 제2 스캔 라인(Sn-1)에 제2 스캔 신호가 전달되고, 초기화 전원 라인(Vin)에 초기화 신호가 전달되면, 제4 박막 트랜지스터(T4)가 턴 온되어 초기화 신호에 의한 초기화 전압이 제4 박막 트랜지스터(T4)를 통해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1) 및 커패시터(Cst)의 타 전극에 공급되며, 이로 인해 제1 게이트 전극(G1) 및 커패시터(Cst)가 초기화된다. 이때, 제1 게이트 전극(G1)이 초기화되면서 제1 박막 트랜지스터(T1)가 턴 온된다.
다음, 제1 스캔 라인(Sn)에 제1 스캔 신호가 전달되고, 데이터 라인(DA)에 데이터 신호가 전달되면, 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3) 각각이 턴 온되어 데이터 신호에 의한 데이터 전압(Vd)이 제2 박막 트랜지스터(T2), 제1 박막 트랜지스터(T1), 제3 박막 트랜지스터(T3)를 통해 제1 게이트 전극(G1)에 공급된다. 이때, 제1 게이트 전극(G1)에 공급되는 전압은 최초 데이터 라인(DA)으로부터 공급된 데이터 전압(Vd)으로부터 제1 박막 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압{Vd+Vth, Vth는 (-)의 값}이 공급된다. 제1 게이트 전극(G1)에 공급되는 보상 전압(Vd+Vth)은 제1 게이트 전극(G1)에 연결된 커패시터(Cst)의 타 전극에도 공급된다.
다음, 커패시터(Cst)의 일 전극에는 구동 전원 라인(ELVDD)으로부터 구동 신호에 의한 구동 전압(Vel)이 공급되고, 타 전극에는 상술한 보상 전압(Vd+Vth)이 공급됨으로써, 커패시터(Cst)에는 양 전극에 각각에 인가되는 전압 차에 대응하는 전하가 저장되어 일정 시간 동안 제1 박막 트랜지스터(T1)가 턴 온된다.
다음, 발광 제어 라인(EM)에 발광 제어 신호가 인가되면, 제5 박막 트랜지스터(T5) 및 제6 박막 트랜지스터(T6) 각각이 턴 온되어 구동 전원 라인(ELVDD)으로부터 구동 신호에 의한 구동 전압(Vel)이 제5 박막 트랜지스터(T5)를 통해 제1 박막 트랜지스터(T1)로 공급된다.
그러면, 구동 전압(Vel)이 커패시터(Cst)에 의해 턴 온되어 있는 제1 박막 트랜지스터(T1)를 통과하면서, 커패시터(Cst)에 의해 제1 게이트 전극(G1)에 공급되는 전압과 구동 전압(Vel) 간의 전압차에 대응하는 구동 전류(Id)가 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)을 흐르게 되고, 이 구동 전류(Id)가 제6 박막 트랜지스터(T6)를 통해 유기 발광 소자(OLED)로 공급되어 유기 발광 소자(OLED) 일정 시간 동안 발광된다.
한편, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소 회로는 제1 박막 트랜지스터(T1) 내지 제7 박막 트랜지스터(T7), 커패시터(Cst), 제1 스캔 라인(Sn) 내지 제3 스캔 라인(Sn-2), 데이터 라인(DA), 구동 전원 라인(ELVDD), 초기화 전원 라인(Vin)으로 구성되었으나, 이에 한정되지 않고 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 화소 회로는 2개 이상인 복수의 박막 트랜지스터, 하나 이상의 커패시터, 하나 이상의 스캔 라인 및 하나 이상의 구동 전원 라인을 포함하는 배선들로 구성될 수 있다.
이하, 도 2 및 도 3을 참조하여 상술한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소의 배치를 설명한다. 이하에서 설명하는 서로 다른 층에 위치하는 구성들 사이에는 절연층들이 위치하며, 이 절연층은 실리콘 질화물 또는 실리콘 산화물 등의 무기 절연층 또는 유기 절연층일 수 있다. 또한, 이 절연층들은 단층 또는 복층으로 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 화소를 나타낸 배치도이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 2 및 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판(SUB), 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6), 제7 박막 트랜지스터(T7), 제1 스캔 라인(Sn), 제2 스캔 라인(Sn-1), 제3 스캔 라인(Sn-2), 발광 제어 라인(EM), 커패시터(Cst), 데이터 배선(DW)인 데이터 라인(DA)과 구동 전원 라인(ELVDD)과 게이트 브릿지(GB), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 초기화 전원 라인(Vin), 유기 발광 소자(OLED)를 포함한다.
도 2에서, 제2 스캔 라인(Sn-1) 및 제3 스캔 라인(Sn-2)은 하나의 스캔 라인으로 도시하였으나, 이에 한정되지 않고, 제2 스캔 라인(Sn-1) 및 제3 스캔 라인(Sn-2)은 서로 이격된 각각의 스캔 라인으로 위치할 수 있다.
기판(SUB)은 유리, 석영, 세라믹, 사파이어, 플라스틱, 금속 등으로 형성될 수 있으며, 플렉서블(flexible)하거나, 스트렛쳐블(stretchable)하거나, 롤러블(rollable)하거나, 폴더블(foldable)할 수 있다. 기판(SUB)이 플렉서블하거나, 스트렛쳐블하거나, 롤러블하거나, 폴더블함으로써, 전체적인 유기 발광 표시 장치가 플렉서블하거나, 스트렛쳐블하거나, 롤러블하거나, 폴더블할 수 있다.
제1 박막 트랜지스터(T1)는 기판(SUB) 상에 위치하며, 제1 액티브 패턴(A1) 및 제1 게이트 전극(G1)을 포함한다.
제1 액티브 패턴(A1)은 제1 소스 전극(S1), 제1 채널(C1), 제1 드레인 전극(D1)을 포함한다. 제1 소스 전극(S1)은 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2) 및 제5 박막 트랜지스터(T5)의 제5 드레인 전극(D5) 각각과 연결되어 있으며, 제1 드레인 전극(D1)은 제3 박막 트랜지스터(T3)의 제3 소스 전극(S3) 및 제6 박막 트랜지스터(T6)의 제6 소스 전극(S6) 각각과 연결되어 있다. 제1 게이트 전극(G1)과 중첩하는 제1 액티브 패턴(A1)의 채널 영역인 제1 채널(C1)은 한 번 이상 절곡 연장된 형태를 가지고 있으며, 제1 채널(C1)이 한정된 공간인 제1 게이트 전극(G1)과 중첩하는 공간 내에서 한 번 이상 절곡 연장되어 있음으로써, 제1 채널(C1)의 길이를 길게 형성할 수 있기 때문에, 제1 게이트 전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)를 넓게 형성할 수 있다. 이로 인해, 제1 게이트 전극(G1)에 인가되는 게이트 전압의 크기를 넓은 구동 범위 내에서 변화시켜 유기 발광 소자(OLED)로부터 발광되는 빛의 계조를 보다 세밀하게 제어함으로써, 유기 발광 표시 장치로부터 표시되는 이미지의 품질이 향상될 수 있다. 이러한 제1 액티브 패턴(A1)은 그 형태가 다양하게 변형될 수 있으며, 일례로 '역S', 'S', 'M', 'W' 등의 다양한 형태로 변형될 수 있다.
제1 액티브 패턴(A1)은 폴리 실리콘 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다. 제1 액티브 패턴(A1)이 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
제1 액티브 패턴(A1)의 제1 채널(C1)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각은 제1 채널(C1)을 사이에 두고 이격되어 제1 채널(C1)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다.
제1 게이트 전극(G1)은 제1 액티브 패턴(A1)의 제1 채널(C1) 상에 위치하고 있으며, 섬(island) 형태를 가지고 있다. 제1 게이트 전극(G1)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1)과 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀(contact hole)을 통하는 게이트 브릿지(GB)에 의해 제4 박막 트랜지스터(T4)의 제4 드레인 전극(D4) 및 제3 박막 트랜지스터(T3)의 제3 드레인 전극(D3)과 연결되어 있다. 제1 게이트 전극(G1)은 커패시터 전극(CE)과 중첩하고 있으며, 제1 박막 트랜지스터(T1)의 게이트 전극으로서 기능하는 동시에 커패시터(Cst)의 타 전극으로서도 기능할 수 있다. 즉, 제1 게이트 전극(G1)은 커패시터 전극(CE)과 함께 커패시터(Cst)를 형성한다. 제1 게이트 전극(G1)은 메탈(metal)로 형성될 수 있다.
제2 박막 트랜지스터(T2)는 기판(SUB) 상에 위치하며, 제2 액티브 패턴(A2) 및 제2 게이트 전극(G2)을 포함한다.
제2 액티브 패턴(A2)은 제2 소스 전극(S2), 제2 채널(C2), 제2 드레인 전극(D2)을 포함한다. 제2 소스 전극(S2)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 데이터 라인(DA)과 연결되어 있으며, 제2 드레인 전극(D2)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다. 제2 게이트 전극(G2)과 중첩하는 제2 액티브 패턴(A2)의 채널 영역인 제2 채널(C2)은 제2 소스 전극(S2)과 제2 드레인 전극(D2) 사이에 위치하고 있다. 즉, 제2 액티브 패턴(A2)은 제1 액티브 패턴(A1)과 연결되어 있다.
제2 액티브 패턴(A2)의 제2 채널(C2)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각은 제1 채널(C1)을 사이에 두고 이격되어 제1 채널(C1)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다. 제2 액티브 패턴(A2)은 제1 액티브 패턴(A1)과 동일한 층에 위치하며, 제1 액티브 패턴(A1)과 동일한 재료로 형성되며, 제1 액티브 패턴(A1)과 일체로 형성되어 있다.
제2 게이트 전극(G2)은 제2 액티브 패턴(A2)의 제2 채널(C2) 상에 위치하고 있으며, 제1 스캔 라인(Sn)과 일체로 형성되어 있다.
제3 박막 트랜지스터(T3)는 기판(SUB) 상에 위치하며, 제3 액티브 패턴(A3) 및 제3 게이트 전극(G3)을 포함한다.
제3 액티브 패턴(A3)은 제3 소스 전극(S3), 제3 채널(C3), 제3 드레인 전극(D3)을 포함한다. 제3 소스 전극(S3)은 제1 드레인 전극(D1)과 연결되어 있으며, 제3 드레인 전극(D3)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통하는 게이트 브릿지(GB)에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다. 제3 게이트 전극(G3)과 중첩하는 제3 액티브 패턴(A3)의 채널 영역인 제3 채널(C3)은 제3 소스 전극(S3)과 제3 드레인 전극(D3) 사이에 위치하고 있다. 즉, 제3 액티브 패턴(A3)은 제1 액티브 패턴(A1)과 제1 게이트 전극(G1) 사이를 연결하고 있다.
제3 액티브 패턴(A3)의 제3 채널(C3)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제3 소스 전극(S3) 및 제3 드레인 전극(D3) 각각은 제3 채널(C3)을 사이에 두고 이격되어 제3 채널(C3)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다. 제3 액티브 패턴(A3)은 제1 액티브 패턴(A1) 및 제2 액티브 패턴(A2)과 동일한 층에 위치하며, 제1 액티브 패턴(A1) 및 제2 액티브 패턴(A2)과 동일한 재료로 형성되며, 제1 액티브 패턴(A1) 및 제2 액티브 패턴(A2)과 일체로 형성되어 있다.
제3 게이트 전극(G3)은 제3 액티브 패턴(A3)의 제3 채널(C3) 상에 위치하고 있으며, 제1 스캔 라인(Sn)과 일체로 형성되어 있다. 제3 게이트 전극(G3)은 듀얼 게이트(dual gate) 전극으로서 형성되어 있다.
제4 박막 트랜지스터(T4)는 기판(SUB) 상에 위치하며, 제4 액티브 패턴(A4) 및 제4 게이트 전극(G4)을 포함한다.
제4 액티브 패턴(A4)은 제4 소스 전극(S4), 제4 채널(C4), 제4 드레인 전극(D4)을 포함한다. 제4 소스 전극(S4)은 컨택홀을 통해 초기화 전원 라인(Vin)과 연결되어 있으며, 제4 드레인 전극(D4)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통하는 게이트 브릿지(GB)에 의해 제1 박막 트랜지스터(T1)의 제1 게이트 전극(G1)과 연결되어 있다. 제4 게이트 전극(G4)과 중첩하는 제4 액티브 패턴(A4)의 채널 영역인 제4 채널(C4)은 제4 소스 전극(S4)과 제4 드레인 전극(D4) 사이에 위치하고 있다. 즉, 제4 액티브 패턴(A4)은 초기화 전원 라인(Vin)과 제1 게이트 전극(G1) 사이를 연결하는 동시에, 제3 액티브 패턴(A3)과 제1 게이트 전극(G1) 각각과 연결되어 있다.
제4 액티브 패턴(A4)의 제4 채널(C4)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제4 소스 전극(S4) 및 제4 드레인 전극(D4) 각각은 제4 채널(C4)을 사이에 두고 이격되어 제4 채널(C4)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다. 제4 액티브 패턴(A4)은 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3)과 동일한 층에 위치하며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3)과 동일한 재료로 형성되며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3)과 일체로 형성되어 있다.
제4 게이트 전극(G4)은 제4 액티브 패턴(A4)의 제4 채널(C4) 상에 위치하고 있으며, 제2 스캔 라인(Sn-1)과 일체로 형성되어 있다. 제4 게이트 전극(G4)은 듀얼 게이트(dual gate) 전극으로서 형성되어 있다.
제5 박막 트랜지스터(T5)는 기판(SUB) 상에 위치하며, 제5 액티브 패턴(A5) 및 제5 게이트 전극(G5)을 포함한다.
제5 액티브 패턴(A5)은 제5 소스 전극(S5), 제5 채널(C5), 제5 드레인 전극(D5)을 포함한다. 제5 소스 전극(S5)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 구동 전원 라인(ELVDD)과 연결되어 있으며, 제5 드레인 전극(D5)은 제1 박막 트랜지스터(T1)의 제1 소스 전극(S1)과 연결되어 있다. 제5 게이트 전극(G5)과 중첩하는 제5 액티브 패턴(A5)의 채널 영역인 제5 채널(C5)은 제5 소스 전극(S5)과 제5 드레인 전극(D5) 사이에 위치하고 있다. 즉, 제5 액티브 패턴(A5)은 구동 전원 라인(ELVDD)과 제1 액티브 패턴(A1) 사이를 연결하고 있다.
제5 액티브 패턴(A5)의 제5 채널(C5)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제5 소스 전극(S5) 및 제5 드레인 전극(D5) 각각은 제5 채널(C5)을 사이에 두고 이격되어 제5 채널(C5)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다. 제5 액티브 패턴(A5)은 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4)과 동일한 층에 위치하며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4)과 동일한 재료로 형성되며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4)과 일체로 형성되어 있다.
제5 게이트 전극(G5)은 제5 액티브 패턴(A5)의 제5 채널(C5) 상에 위치하고 있으며, 발광 제어 라인(EM)과 일체로 형성되어 있다.
제6 박막 트랜지스터(T6)는 기판(SUB) 상에 위치하며, 제6 액티브 패턴(A6) 및 제6 게이트 전극(G6)을 포함한다.
제6 액티브 패턴(A6)은 제6 소스 전극(S6), 제6 채널(C6), 제6 드레인 전극(D6)을 포함한다. 제6 소스 전극(S6)은 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되어 있으며, 제6 드레인 전극(D6)은 컨택홀을 통해 유기 발광 소자(OLED)의 제1 전극(E1)과 연결되어 있다. 제6 게이트 전극(G6)과 중첩하는 제6 액티브 패턴(A6)의 채널 영역인 제6 채널(C6)은 제6 소스 전극(S6)과 제6 드레인 전극(D6) 사이에 위치하고 있다. 즉, 제6 액티브 패턴(A6)은 제1 액티브 패턴(A1)과 유기 발광 소자(OLED)의 제1 전극(E1) 사이를 연결하고 있다.
제6 액티브 패턴(A6)의 제6 채널(C6)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제6 소스 전극(S6) 및 제6 드레인 전극(D6) 각각은 제6 채널(C6)을 사이에 두고 이격되어 제6 채널(C6)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다. 제6 액티브 패턴(A6)은 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4), 제5 액티브 패턴(A5)과 동일한 층에 위치하며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4), 제5 액티브 패턴(A5)과 동일한 재료로 형성되며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4), 제5 액티브 패턴(A5)과 일체로 형성되어 있다.
제6 게이트 전극(G6)은 제6 액티브 패턴(A6)의 제6 채널(C6) 상에 위치하고 있으며, 발광 제어 라인(EM)과 일체로 형성되어 있다.
제7 박막 트랜지스터(T7)는 기판(SUB) 상에 위치하며, 제7 액티브 패턴(A7) 및 제7 게이트 전극(G7)을 포함한다.
제7 액티브 패턴(A7)은 제7 소스 전극(S7), 제7 채널(C7), 제7 드레인 전극(D7)을 포함한다. 제7 소스 전극(S7)은 도 2에 도시되지 않은 다른 화소(도 2에 도시된 화소의 상측에 위치하는 화소일 수 있다.)의 유기 발광 소자의 제1 전극과 연결되어 있으며, 제7 드레인 전극(D7)은 제4 박막 트랜지스터(T4)의 제4 소스 전극(S4)과 연결되어 있다. 제7 게이트 전극(G7)과 중첩하는 제7 액티브 패턴(A7)의 채널 영역인 제7 채널(C7)은 제7 소스 전극(S7)과 제7 드레인 전극(D7) 사이에 위치하고 있다. 즉, 제7 액티브 패턴(A7)은 유기 발광 소자의 제1 전극과 제4 액티브 패턴(A4) 사이를 연결하고 있다.
제7 액티브 패턴(A7)의 제7 채널(C7)은 N형 불순물 또는 P형 불순물로 채널 도핑될 수 있으며, 제7 소스 전극(S7) 및 제7 드레인 전극(D7) 각각은 제7 채널(C7)을 사이에 두고 이격되어 제7 채널(C7)에 도핑된 도핑 불순물과 반대 타입의 도핑 불순물이 도핑될 수 있다. 제7 액티브 패턴(A7)은 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4), 제5 액티브 패턴(A5), 제6 액티브 패턴(A6)과 동일한 층에 위치하며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4), 제5 액티브 패턴(A5), 제6 액티브 패턴(A6)과 동일한 재료로 형성되며, 제1 액티브 패턴(A1), 제2 액티브 패턴(A2), 제3 액티브 패턴(A3), 제4 액티브 패턴(A4), 제5 액티브 패턴(A5), 제6 액티브 패턴(A6)과 일체로 형성되어 있다.
제7 게이트 전극(G7)은 제7 액티브 패턴(A7)의 제7 채널(C7) 상에 위치하고 있으며, 제3 스캔 라인(Sn-2)과 일체로 형성되어 있다.
제1 스캔 라인(Sn)은 제2 액티브 패턴(A2) 및 제3 액티브 패턴(A3) 상에 위치하여 제2 액티브 패턴(A2) 및 제3 액티브 패턴(A3)을 가로지르는 일 방향으로 연장되어 있으며, 제2 게이트 전극(G2) 및 제3 게이트 전극(G3)과 일체로 형성되어 제2 게이트 전극(G2) 및 제3 게이트 전극(G3)과 연결되어 있다.
제2 스캔 라인(Sn-1)은 제1 스캔 라인(Sn)과 이격되어 제4 액티브 패턴(A4) 상에 위치하며, 제4 액티브 패턴(A4)을 가로지르는 일 방향으로 연장되어 있으며, 제4 게이트 전극(G4)과 일체로 형성되어 제4 게이트 전극(G4)과 연결되어 있다. 제2 스캔 라인(Sn-1)은 제3 스캔 라인(Sn-2)과 일체로 형성되나, 이에 한정되지 않고 제3 스캔 라인(Sn-2)과 다른 라인으로서 형성될 수 있다.
제3 스캔 라인(Sn-2)은 제2 스캔 라인(Sn-1)과 이격되어 제7 액티브 패턴(A7) 상에 위치하며, 제7 액티브 패턴(A7)을 가로지르는 일 방향으로 연장되어 있으며, 제7 게이트 전극(G7)과 일체로 형성되어 제7 게이트 전극(G7)과 연결되어 있다. 제3 스캔 라인(Sn-2)은 제2 스캔 라인(Sn-1)과 일체로 형성되나, 이에 한정되지 않고 제2 스캔 라인(Sn-1)과 다른 라인으로서 형성될 수 있다.
발광 제어 라인(EM)은 제1 스캔 라인(Sn)과 이격되어 제5 액티브 패턴(A5) 및 제6 액티브 패턴(A6) 상에 위치하며, 제5 액티브 패턴(A5) 및 제6 액티브 패턴(A6)을 가로지르는 일 방향으로 연장되어 있으며, 제5 게이트 전극(G5) 및 제6 게이트 전극(G6)과 일체로 형성되어 제5 게이트 전극(G5) 및 제6 게이트 전극(G6)과 연결되어 있다.
상술한, 발광 제어 라인(EM), 제3 스캔 라인(Sn-2), 제2 스캔 라인(Sn-1), 제1 스캔 라인(Sn), 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5), 제6 게이트 전극(G6), 제7 게이트 전극(G7)은 동일한 층에 위치하며, 동일한 재료로 형성되어 있다. 일례로, 발광 제어 라인(EM), 제3 스캔 라인(Sn-2), 제2 스캔 라인(Sn-1), 제1 스캔 라인(Sn), 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5), 제6 게이트 전극(G6), 제7 게이트 전극(G7)은 제1 게이트 배선을 형성할 수 있다.
한편, 본 발명의 다른 실시예에서, 발광 제어 라인(EM), 제3 스캔 라인(Sn-2), 제2 스캔 라인(Sn-1), 제1 스캔 라인(Sn), 제1 게이트 전극(G1), 제2 게이트 전극(G2), 제3 게이트 전극(G3), 제4 게이트 전극(G4), 제5 게이트 전극(G5), 제6 게이트 전극(G6), 제7 게이트 전극(G7) 각각은 선택적으로 서로 다른 층에 위치하여 서로 다른 재료로 형성될 수 있다.
커패시터(Cst)는 절연층을 사이에 두고 서로 대향하는 일 전극 및 타 전극을 포함한다. 상술한 일 전극은 커패시터 전극(CE)이며, 타 전극은 제1 게이트 전극(G1)일 수 있다. 커패시터 전극(CE)은 제1 게이트 전극(G1) 상에 위치하며, 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 구동 전원 라인(ELVDD)과 연결되어 있다. 커패시터 전극(CE)은 제1 게이트 전극(G1) 상에서 제1 게이트 전극(G1)과 중첩하고 있다.
커패시터 전극(CE)은 제1 게이트 전극(G1)과 함께 커패시터(Cst)를 형성하며, 제1 게이트 전극(G1)과 커패시터 전극(CE) 각각은 서로 다른 층에서 서로 다르거나 서로 동일한 메탈로 형성되어 있다. 커패시터 전극(CE)은 일 방향으로 연장되어 있으며, 서로 이웃하는 복수의 화소(Px)를 가로지르고 있다. 커패시터 전극(CE)은 상술한 제1 게이트 배선 상에 위치하는 제2 게이트 배선으로 형성될 수 있다.
커패시터 전극(CE)은 제1 게이트 전극(G1)의 일 부분을 노출하는 개구부(OA)를 포함하며, 이 개구부(OA)와 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 게이트 브릿지(GB)가 제1 게이트 전극(G1)과 연결되어 있다.
데이터 배선(DW)은 제1 게이트 전극(G1)을 포함하는 제1 게이트 배선과 커패시터 전극(CE)을 포함하는 제2 게이트 배선 상에 위치하며, 데이터 라인(DA), 구동 전원 라인(ELVDD), 게이트 브릿지(GB)를 포함한다.
데이터 라인(DA)은 게이트 브릿지(GB)와 이웃하여 제1 스캔 라인(Sn) 상에 위치하고 있으며, 제1 스캔 라인(Sn)을 가로지르는 타 방향으로 연장되어 있다. 데이터 라인(DA)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 제2 액티브 패턴(A2)의 제2 소스 전극(S2)과 연결되어 있다. 데이터 라인(DA)은 제1 스캔 라인(Sn), 제2 스캔 라인(Sn-1), 제3 스캔 라인(Sn-2), 발광 제어 라인(EM)을 가로질러 연장되어 있다.
구동 전원 라인(ELVDD)은 데이터 라인(DA)과 이웃하여 제1 스캔 라인(Sn) 상에 위치하며, 제1 스캔 라인(Sn)을 가로지르는 타 방향으로 연장되어 있다. 구동 전원 라인(ELVDD)은 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 커패시터 전극(CE) 및 제1 액티브 패턴(A1)과 연결된 제5 액티브 패턴(A5)의 제5 소스 전극(S5)과 연결되어 있다. 구동 전원 라인(ELVDD)은 제1 스캔 라인(Sn), 제2 스캔 라인(Sn-1), 제3 스캔 라인(Sn-2), 발광 제어 라인(EM)을 가로질러 연장되어 있다.
게이트 브릿지(GB)는 데이터 라인(DA)과 이웃하여 제1 스캔 라인(Sn) 상에 위치하며, 데이터 라인(DA)을 사이에 두고 구동 전원 라인(ELVDD)과 이격되어 있다. 게이트 브릿지(GB)는 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 제3 액티브 패턴(A3)의 제3 드레인 전극(D3) 및 제4 액티브 패턴(A4)의 제4 드레인 전극(D4) 각각과 연결되어 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해 커패시터 전극(CE)의 개구부(OA)에 의해 노출된 제1 게이트 전극(G1)과 연결되어 있다.
상술한, 데이터 라인(DA), 구동 전원 라인(ELVDD), 게이트 브릿지(GB)는 동일한 층에 위치하며, 동일한 재료로 형성되어 데이터 배선(DW)을 형성한다.
한편, 본 발명의 다른 실시예에서, 데이터 라인(DA), 구동 전원 라인(ELVDD), 게이트 브릿지(GB) 각각은 선택적으로 서로 다른 층에 위치하여 서로 다른 재료로 형성될 수 있다.
제1 층간 절연층(ILD1)은 제1 게이트 전극(G1)과 데이터 배선(DW) 사이에 위치하며, 무기층으로 형성되어 있다. 제1 층간 절연층(ILD1)은 데이터 배선(DW)이 통하는 제1 컨택홀(CH1)을 포함한다. 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1)은 식각(etching)을 포함하는 포토리소그래피(photolithography) 공정에 의해 형성될 수 있다.
제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 데이터 배선(DW) 사이에 위치하며, 유기층으로 형성되어 있다. 제2 층간 절연층(ILD2)은 데이터 배선(DW)이 통하는 제2 컨택홀(CH2)을 포함한다. 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)은 노광 및 현상을 포함하는 포토리소그래피 공정에 의해 형성될 수 있다.
제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해, 데이터 배선(DW)이 선택적으로 다른 배선과 접촉한다. 구체적으로, 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1) 및 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)이 형성하는 컨택홀을 통해, 게이트 브릿지(GB)가 제1 게이트 전극(G1) 및 제3 액티브 패턴(A3)의 제3 드레인 전극(D3)과 접촉하고, 데이터 라인(DA)이 제2 액티브 패턴(A2)의 제2 소스 전극(S2)과 접촉하며, 구동 전원 라인(ELVDD)이 제5 액티브 패턴(A5)의 제5 소스 전극(S5) 및 커패시터 전극(CE) 각각과 접촉한다.
한편, 본 발명의 다른 실시예에서, 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2) 중 어느 하나 이상은 유기층 또는 무기층일 수 있다.
또한, 본 발명의 또 다른 실시예에서, 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2) 중 어느 하나는 유기층이며, 다른 하나는 무기층일 수 있다.
이와 같이, 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 데이터 배선(DW)과 제1 게이트 전극(G1) 사이에 위치하고, 제2 층간 절연층(ILD2)이 무기층 대비 낮은 유전상수를 가지는 유기층으로 형성됨으로써, 서로 이웃하는 게이트 브릿지(GB)와 데이터 라인(DA) 사이인 제1 영역(AA1) 및 제4 액티브 패턴(A4)의 제4 드레인 전극(D4)과 데이터 라인(DA) 사이인 제2 영역(AA2) 각각에 기생 용량이 형성되는 것이 억제되기 때문에, 게이트 브릿지(GB), 데이터 라인(DA), 제4 액티브 패턴(A4) 각각에 크로스토크(crosstalk)가 발생되는 것이 억제된다.
또한, 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 데이터 배선(DW)과 커패시터 전극(CE) 사이에 위치하고, 제2 층간 절연층(ILD2)이 무기층 대비 두꺼운 두께로 형성할 수 있는 유기층으로 형성됨으로써, 커패시터 전극(CE)과 데이터 배선(DW) 사이의 거리(L)가 멀어지기 때문에, 커패시터 전극(CE)과 데이터 라인(DA) 사이, 커패시터 전극(CE)과 구동 전원 라인(ELVDD) 사이, 커패시터 전극(CE)과 게이트 브릿지(GB) 사이 각각이 단락되는 것이 억제된다.
초기화 전원 라인(Vin)은 제2 스캔 라인(Sn-1) 상에 위치하며, 컨택홀을 통해 제4 액티브 패턴(A4)의 제4 소스 전극(S4)과 연결되어 있다. 초기화 전원 라인(Vin)은 유기 발광 소자(OLED)의 제1 전극(E1)과 동일한 층에 위치하여 동일한 재료로 형성되어 있다. 한편, 본 발명의 다른 실시예에서 초기화 전원 라인(Vin)은 제1 전극(E1)과 다른 층에 위치하여 다른 재료로 형성될 수 있다.
유기 발광 소자(OLED)는 제1 전극(E1), 유기 발광층(OL), 제2 전극(E2)을 포함한다. 제1 전극(E1)은 컨택홀을 통해 제6 박막 트랜지스터(T6)의 제6 드레인 전극(D6)과 연결되어 있다. 유기 발광층(OL)은 제1 전극(E1)과 제2 전극(E2) 사이에 위치하고 있다. 제2 전극(E2)은 유기 발광층(OL) 상에 위치하고 있다. 제1 전극(E1) 및 제2 전극(E2) 중 하나 이상의 전극은 광 투과성 전극, 광 반사성 전극, 광 반투과성 전극 중 어느 하나 이상일 수 있으며, 유기 발광층(OL)으로부터 발광된 빛은 제1 전극(E1) 및 제2 전극(E2) 어느 하나 이상의 전극 방향으로 방출될 수 있다.
유기 발광 소자(OLED) 상에는 유기 발광 소자(OLED)를 덮는 캡핑층(capping layer)가 위치할 수 있으며, 이 캡핑층을 사이에 두고 유기 발광 소자(OLED) 상에는 박막 봉지층(thin film encapsulation)이 위치하거나, 또는 봉지 기판이 위치할 수 있다.
이상과 같은 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 하나의 화소(Px)가 7개의 박막 트랜지스터 및 1개의 커패시터로 형성되어 하나의 화소를 지나는 배선이 증가하여 배선 사이의 간격이 좁아지더라도, 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 데이터 배선(DW)과 제1 게이트 전극(G1) 사이에 위치하고, 제2 층간 절연층(ILD2)이 무기층 대비 낮은 유전상수를 가지는 유기층으로 형성됨으로써, 서로 이웃하는 게이트 브릿지(GB)와 데이터 라인(DA) 사이인 제1 영역(AA1) 및 제4 액티브 패턴(A4)의 제4 드레인 전극(D4)과 데이터 라인(DA) 사이인 제2 영역(AA2) 각각에 기생 용량이 형성되는 것이 억제되기 때문에, 게이트 브릿지(GB), 데이터 라인(DA), 제4 액티브 패턴(A4) 각각에 크로스토크(crosstalk)가 발생되는 것이 억제된다.
이로 인해, 데이터 라인(DA), 게이트 브릿지(GB), 제4 액티브 패턴(A4) 각각을 통하는 신호가 지연되는 것이 억제되기 때문에, 전체적으로 이미지 품질이 향상된 유기 발광 표시 장치가 제공된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 데이터 배선(DW)과 커패시터 전극(CE) 사이에 위치하고, 제2 층간 절연층(ILD2)이 무기층 대비 두꺼운 두께로 형성할 수 있는 유기층으로 형성됨으로써, 제1 게이트 전극(G1) 상에 위치하는 커패시터 전극(CE)과 데이터 배선(DW) 사이의 거리(L)가 멀어지기 때문에, 커패시터 전극(CE)과 데이터 라인(DA) 사이, 커패시터 전극(CE)과 구동 전원 라인(ELVDD) 사이, 커패시터 전극(CE)과 게이트 브릿지(GB) 사이 각각이 단락되는 것이 억제된다.
이하, 도 4를 참조하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 설명한다.
이하에서는 상술한 본 발명의 일 실시예에 따른 유기 발광 표시 장치와 다른 부분에 대해서만 설명한다.
도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치를 나타낸 단면도이다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 제1 층간 절연층(ILD1)은 제1 게이트 전극(G1)과 데이터 배선(DW) 사이에 위치하며, 유기층으로 형성되어 있다. 제1 층간 절연층(ILD1)은 데이터 배선(DW)이 통하는 제1 컨택홀(CH1)을 포함한다. 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1)은 제2 컨택홀(CH2)이 형성된 제2 층간 절연층(ILD2)을 마스크로 이용한 식각(etching)에 의해 형성될 수 있다
제2 층간 절연층(ILD2)은 제1 층간 절연층(ILD1)과 데이터 배선(DW) 사이에 위치하며, 무기층으로 형성되어 있다. 제2 층간 절연층(ILD2)은 데이터 배선(DW)이 통하는 제2 컨택홀(CH2)을 포함한다. 제2 층간 절연층(ILD2)의 제2 컨택홀(CH2)은 식각을 포함하는 포토리소그래피 공정에 의해 형성될 수 있다.
이와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 데이터 배선(DW)과 제1 게이트 전극(G1) 사이에 위치하고, 제1 층간 절연층(ILD1)이 무기층 대비 낮은 유전상수를 가지는 유기층으로 형성됨으로써, 서로 이웃하는 게이트 브릿지(GB)와 데이터 라인(DA) 사이인 제1 영역(AA1) 및 제4 액티브 패턴(A4)의 제4 드레인 전극(D4)과 데이터 라인(DA) 사이인 제2 영역(AA2) 각각에 기생 용량이 형성되는 것이 억제되기 때문에, 게이트 브릿지(GB), 데이터 라인(DA), 제4 액티브 패턴(A4) 각각에 크로스토크(crosstalk)가 발생되는 것이 억제된다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 제1 층간 절연층(ILD1) 및 제2 층간 절연층(ILD2)이 데이터 배선(DW)과 커패시터 전극(CE) 사이에 위치하고, 제1 층간 절연층(ILD1)이 무기층 대비 두꺼운 두께로 형성할 수 있는 유기층으로 형성됨으로써, 커패시터 전극(CE)과 데이터 배선(DW) 사이의 거리(L)가 멀어지기 때문에, 커패시터 전극(CE)과 데이터 라인(DA) 사이, 커패시터 전극(CE)과 구동 전원 라인(ELVDD) 사이, 커패시터 전극(CE)과 게이트 브릿지(GB) 사이 각각이 단락되는 것이 억제된다.
또한, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 유기층으로 형성된 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1)이 제2 컨택홀(CH2)이 형성된 제2 층간 절연층(ILD2)을 마스크로 이용한 식각에 의해 형성됨으로써, 노광 및 현상을 이용해 제1 컨택홀(CH1)을 형성하는 공정 대비 공정 오차 없이 설계된 사이즈(size)로 제1 층간 절연층(ILD1)에 제1 컨택홀(CH1)을 형성할 수 있다.
즉, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는, 하나의 화소(Px)가 7개의 박막 트랜지스터 및 1개의 커패시터로 형성되어 하나의 화소를 지나는 배선이 증가하여 배선 사이의 간격이 좁아지는 동시에 배선 자체의 너비가 좁아지는 것을 고려하여, 제1 층간 절연층(ILD1)이 무기층 대비 공정 오차가 발생되는 유기층으로 형성되더라도, 유기층으로 형성된 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1)이 제2 컨택홀(CH2)이 형성된 제2 층간 절연층(ILD2)을 마스크로 이용한 식각 공정에 의해 형성됨으로써, 제1 층간 절연층(ILD1)의 제1 컨택홀(CH1)이 공정 오차 없이 설계된 사이즈로 형성된다.
본 발명을 앞서 기재한 바에 따라 일 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
기판(SUB), 제1 박막 트랜지스터(T1), 데이터 배선(DW), 제1 층간 절연층(ILD1), 제2 층간 절연층(ILD2), 유기 발광 소자(OLED)

Claims (20)

  1. 기판;
    상기 기판 상에 위치하는 제1 액티브 패턴 및 상기 제1 액티브 패턴 상에 위치하는 제1 게이트 전극을 포함하는 제1 박막 트랜지스터;
    상기 제1 게이트 전극 상에 위치하며 상기 제1 게이트 전극과 중첩하여 커패시터를 형성하는 커패시터 전극;
    상기 커패시터 전극 상에 위치하는 제1 층간 절연층;
    상기 제1 층간 절연층 상에 위치하는 제2 층간 절연층;
    상기 제2 층간 절연층 상에 위치하는 데이터 배선; 및
    상기 데이터 배선 상에 위치하는 유기 발광 소자
    를 포함하고,
    상기 데이터 배선은 데이터 라인 및 구동 전원 라인을 포함하고,
    상기 제1 층간 절연층 및 상기 제2 층간 절연층 중 어느 하나는 유기층이며, 다른 하나는 무기층이고,
    상기 구동 전원 라인은 상기 커패시터 전극의 일부와 중첩하며 상기 제1 및 제2 층간 절연층에 형성된 컨택홀을 통해 전기적으로 연결되고,
    상기 컨택홀은 상기 제1 게이트 전극과 중첩하지 않는
    유기 발광 표시 장치.
  2. 삭제
  3. 삭제
  4. 제1항에서,
    상기 데이터 배선은 상기 제1 층간 절연층 및 상기 제2 층간 절연층을 통해 상기 제1 게이트 전극과 접촉하는 게이트 브릿지를 포함하는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 제1 층간 절연층은 상기 게이트 브릿지가 통하는 제1 컨택홀을 포함하며,
    상기 제2 층간 절연층은 상기 게이트 브릿지가 통하는 제2 컨택홀을 포함하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 제1 층간 절연층은 무기층이며,
    상기 제2 층간 절연층은 유기층인 유기 발광 표시 장치.
  7. 제6항에서,
    상기 제1 층간 절연층의 상기 제1 컨택홀은 식각(etching)에 의해 형성되며,
    상기 제2 층간 절연층의 상기 제2 컨택홀은 노광 및 현상에 의해 형성되는 유기 발광 표시 장치.
  8. 제5항에서,
    상기 제1 층간 절연층은 유기층이며,
    상기 제2 층간 절연층은 무기층인 유기 발광 표시 장치.
  9. 제8항에서,
    상기 제2 층간 절연층의 상기 제2 컨택홀은 식각(etching)에 의해 형성되며,
    상기 제1 층간 절연층의 상기 제1 컨택홀은 상기 제2 층간 절연층을 마스크로 이용한 식각에 의해 형성되는 유기 발광 표시 장치.
  10. 제4항에서,
    상기 제1 액티브 패턴과 연결된 제2 액티브 패턴 및 상기 제2 액티브 패턴 상에 위치하는 제2 게이트 전극을 포함하는 제2 박막 트랜지스터;
    상기 게이트 브릿지과 접촉하여 상기 제1 액티브 패턴과 상기 제1 게이트 전극 사이를 연결하는 제3 액티브 패턴 및 상기 제3 액티브 패턴 상에 위치하는 제3 게이트 전극을 포함하는 제3 박막 트랜지스터; 및
    상기 제2 액티브 패턴 상에 위치하여 상기 제2 액티브 패턴 및 상기 제3 액티브 패턴 각각을 가로지르며, 상기 제2 게이트 전극 및 상기 제3 게이트 전극과 연결된 제1 스캔 라인
    을 더 포함하며,
    상기 데이터 라인은 제1 스캔 라인 상에서 상기 게이트 브릿지와 이웃하여 상기 제1 스캔 라인을 가로지르며, 상기 제2 액티브 패턴과 연결되고,
    상기 구동 전원 라인은 상기 제1 스캔 라인 상에서 상기 데이터 라인과 이웃하여 상기 제1 스캔 라인을 가로지르며, 상기 제1 액티브 패턴과 연결된
    유기 발광 표시 장치.
  11. 삭제
  12. 제10항에서,
    상기 제1 게이트 전극과 상기 커패시터 전극 각각은 메탈(metal)로 형성되는 유기 발광 표시 장치.
  13. 제10항에서,
    상기 커패시터 전극은 상기 제1 게이트 전극의 일 부분을 노출하는 개구부를 포함하며, 상기 게이트 브릿지는 상기 개구부를 통해 상기 제1 게이트 전극과 연결된 유기 발광 표시 장치.
  14. 제10항에서,
    상기 제1 액티브 패턴, 상기 제2 액티브 패턴, 상기 제3 액티브 패턴 각각은 서로 동일한 층에 위치하며,
    상기 데이터 라인, 상기 구동 전원 라인, 상기 게이트 브릿지 각각은 서로 동일한 층에 위치하는 유기 발광 표시 장치.
  15. 제10항에서,
    상기 제1 게이트 전극 및 제3 액티브 패턴과 연결된 제4 액티브 패턴 및 상기 제4 액티브 패턴 상에 위치하는 제4 게이트 전극을 포함하는 제4 박막 트랜지스터;
    상기 제4 액티브 패턴 상에 위치하여 상기 제4 액티브 패턴을 가로지르며, 상기 제4 게이트 전극과 연결된 제2 스캔 라인; 및
    상기 제2 스캔 라인 상에 위치하며, 상기 제4 액티브 패턴과 연결된 초기화 전원 라인
    을 더 포함하는 유기 발광 표시 장치.
  16. 제15항에서,
    상기 제1 게이트 전극, 상기 제2 게이트 전극, 상기 제3 게이트 전극, 상기 제4 게이트 전극, 상기 제1 스캔 라인 및 상기 제2 스캔 라인 각각은 서로 동일한 층에 위치하는 유기 발광 표시 장치.
  17. 제15항에서,
    상기 제4 액티브 패턴과 연결된 제7 액티브 패턴 및 상기 제7 액티브 패턴 상에 위치하는 제7 게이트 전극을 포함하는 제7 박막 트랜지스터; 및
    상기 제7 액티브 패턴 상에 위치하여 상기 제7 액티브 패턴을 가로지르며, 상기 제7 게이트 전극과 연결된 제3 스캔 라인
    을 더 포함하는 유기 발광 표시 장치.
  18. 제10항에서,
    상기 제1 액티브 패턴과 상기 구동 전원 라인 사이를 연결하는 제5 액티브 패턴 및 상기 제5 액티브 패턴 상에 위치하는 제5 게이트 전극을 포함하는 제5 박막 트랜지스터;
    상기 제1 액티브 패턴과 상기 유기 발광 소자 사이를 연결하는 제6 액티브 패턴 및 상기 제6 액티브 패턴 상에 위치하는 제6 게이트 전극을 포함하는 제6 박막 트랜지스터; 및
    상기 제5 액티브 패턴 및 상기 제6 액티브 패턴 각각의 상에 위치하여 상기 제5 액티브 패턴 및 상기 제6 액티브 패턴 각각을 가로지르며, 상기 제5 게이트 전극 및 상기 제6 게이트 전극 각각과 연결된 발광 제어 라인
    을 더 포함하는 유기 발광 표시 장치.
  19. 제18항에서,
    상기 제1 게이트 전극, 상기 제2 게이트 전극, 상기 제3 게이트 전극, 상기 제5 게이트 전극, 상기 제6 게이트 전극, 상기 발광 제어 라인 각각은 서로 동일한 층에 위치하는 유기 발광 표시 장치.
  20. 제1항에서,
    상기 제1 게이트 전극과 중첩하는 상기 제1 액티브 패턴의 채널 영역은 한 번 이상 절곡 연장된 형태를 가지는 유기 발광 표시 장치.
KR1020140164742A 2014-11-24 2014-11-24 유기 발광 표시 장치 KR102354377B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140164742A KR102354377B1 (ko) 2014-11-24 2014-11-24 유기 발광 표시 장치
US14/794,167 US10453908B2 (en) 2014-11-24 2015-07-08 Organic light emitting diode display comprising interlayer insulating layers
US16/567,366 US11251246B2 (en) 2014-11-24 2019-09-11 Organic light emitting diode display comprising interlayer insulating layers
KR1020220007260A KR20220012978A (ko) 2014-11-24 2022-01-18 유기 발광 표시 장치
US17/590,038 US12052890B2 (en) 2014-11-24 2022-02-01 Organic light emitting diode display comprising interlayer insulating layers
KR1020230043080A KR102559525B1 (ko) 2014-11-24 2023-03-31 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140164742A KR102354377B1 (ko) 2014-11-24 2014-11-24 유기 발광 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220007260A Division KR20220012978A (ko) 2014-11-24 2022-01-18 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160062330A KR20160062330A (ko) 2016-06-02
KR102354377B1 true KR102354377B1 (ko) 2022-01-21

Family

ID=56011004

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020140164742A KR102354377B1 (ko) 2014-11-24 2014-11-24 유기 발광 표시 장치
KR1020220007260A KR20220012978A (ko) 2014-11-24 2022-01-18 유기 발광 표시 장치
KR1020230043080A KR102559525B1 (ko) 2014-11-24 2023-03-31 유기 발광 표시 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020220007260A KR20220012978A (ko) 2014-11-24 2022-01-18 유기 발광 표시 장치
KR1020230043080A KR102559525B1 (ko) 2014-11-24 2023-03-31 유기 발광 표시 장치

Country Status (2)

Country Link
US (3) US10453908B2 (ko)
KR (3) KR102354377B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102300402B1 (ko) * 2015-01-09 2021-09-09 삼성디스플레이 주식회사 유기 발광 표시 장치
US9984624B2 (en) * 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치
KR102575554B1 (ko) * 2018-04-10 2023-09-08 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
CN108777260B (zh) * 2018-06-11 2020-10-30 深圳市华星光电半导体显示技术有限公司 显示面板
CN109192140B (zh) * 2018-09-27 2020-11-24 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示装置
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板
CN109389907B (zh) * 2018-12-11 2022-06-07 厦门天马微电子有限公司 显示面板及显示装置
CN109585516B (zh) * 2018-12-13 2021-02-23 武汉华星光电半导体显示技术有限公司 一种tft驱动背板
CN110212008B (zh) * 2019-06-24 2021-07-23 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708863B1 (ko) * 2005-12-09 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100957585B1 (ko) * 2003-10-15 2010-05-13 삼성전자주식회사 광 감지부를 갖는 전자 디스플레이 장치
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US20070017617A1 (en) * 2005-07-22 2007-01-25 Lafrique Michel M Tire with tread of cap/semibase construction
KR20070076860A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
KR100728129B1 (ko) 2006-06-14 2007-06-13 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI363242B (en) * 2008-05-12 2012-05-01 Au Optronics Corp Transflective liquid crystal display panel and method of making the same
KR101073353B1 (ko) * 2009-10-19 2011-10-14 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101042956B1 (ko) * 2009-11-18 2011-06-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR101256026B1 (ko) * 2009-11-24 2013-04-18 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2011142371A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120042037A (ko) 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 장치 및 그 제조 방법
KR101739526B1 (ko) * 2010-10-28 2017-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130007065A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 화소 및 유기 발광 표시 장치
KR20130089044A (ko) * 2012-02-01 2013-08-09 삼성디스플레이 주식회사 반도체 장치 및 그를 구비하는 평판표시장치
KR101947163B1 (ko) * 2012-02-10 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101924996B1 (ko) * 2012-03-29 2018-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130128148A (ko) * 2012-05-16 2013-11-26 삼성디스플레이 주식회사 박막 트랜지스터 및 그를 구비하는 화소회로
KR101959018B1 (ko) 2012-06-15 2019-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101434366B1 (ko) 2012-08-24 2014-08-26 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 표시 장치
KR101975000B1 (ko) * 2012-09-13 2019-05-07 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101947019B1 (ko) 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101992339B1 (ko) * 2012-11-02 2019-10-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102038076B1 (ko) * 2013-04-04 2019-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102044314B1 (ko) * 2013-05-09 2019-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102083432B1 (ko) * 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9647048B2 (en) * 2013-11-26 2017-05-09 Apple Inc. Capacitor structures for display pixel threshold voltage compensation circuits
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
KR102261006B1 (ko) * 2014-10-08 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102300402B1 (ko) * 2015-01-09 2021-09-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102362883B1 (ko) * 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708863B1 (ko) * 2005-12-09 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR20220012978A (ko) 2022-02-04
KR20160062330A (ko) 2016-06-02
US11251246B2 (en) 2022-02-15
US12052890B2 (en) 2024-07-30
KR20230049075A (ko) 2023-04-12
US20200006455A1 (en) 2020-01-02
US20160148985A1 (en) 2016-05-26
KR102559525B1 (ko) 2023-07-25
US20220157908A1 (en) 2022-05-19
US10453908B2 (en) 2019-10-22

Similar Documents

Publication Publication Date Title
KR102559525B1 (ko) 유기 발광 표시 장치
KR102375192B1 (ko) 유기 발광 표시 장치
KR102362883B1 (ko) 유기 발광 표시 장치
KR102631445B1 (ko) 유기 발광 표시 장치
KR102261006B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102362186B1 (ko) 유기 발광 표시 장치
CN106469745B (zh) 有机发光二极管显示器及其制造方法
KR102425426B1 (ko) 유기 발광 표시 장치
KR102300402B1 (ko) 유기 발광 표시 장치
KR20190107255A (ko) 표시장치
KR20140133339A (ko) 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
US20160233288A1 (en) Organic light emitting diode display
KR102373328B1 (ko) 유기 발광 표시 장치
KR20190061823A (ko) 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102091663B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR102473069B1 (ko) 표시 장치 및 그 제조 방법
KR102430876B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR102372773B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR102716398B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
A107 Divisional application of patent
GRNT Written decision to grant