KR102091663B1 - 박막 트랜지스터 및 유기 발광 표시 장치 - Google Patents

박막 트랜지스터 및 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102091663B1
KR102091663B1 KR1020130075572A KR20130075572A KR102091663B1 KR 102091663 B1 KR102091663 B1 KR 102091663B1 KR 1020130075572 A KR1020130075572 A KR 1020130075572A KR 20130075572 A KR20130075572 A KR 20130075572A KR 102091663 B1 KR102091663 B1 KR 102091663B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
contact hole
thin film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130075572A
Other languages
English (en)
Other versions
KR20150002136A (ko
Inventor
최천기
김선광
양희원
박상일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130075572A priority Critical patent/KR102091663B1/ko
Priority to US14/096,939 priority patent/US9214564B2/en
Publication of KR20150002136A publication Critical patent/KR20150002136A/ko
Application granted granted Critical
Publication of KR102091663B1 publication Critical patent/KR102091663B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터는 기판 상에 위치하는 제1 게이트 전극, 상기 제1 게이트 전극 상에 위치하는 제1 산화물 반도체층, 상기 제1 산화물 반도체층 상에 위치하며, 상기 제1 게이트 전극의 일 단부에 대응하는 상기 제1 산화물 반도체층의 제1 부분을 노출하는 제1 컨택홀 및 상기 제1 게이트 전극의 타 단부에 대응하는 상기 제1 산화물 반도체층의 제2 부분을 노출하는 제2 컨택홀을 포함하는 절연층, 상기 절연층 상에 위치하며, 상기 제1 컨택홀을 통해 상기 제1 산화물 반도체층의 상기 제1 부분의 일 부분과 접촉하는 제1 소스 전극, 및 상기 절연층 상에 위치하며, 상기 제2 컨택홀을 통해 상기 제1 산화물 반도체층의 상기 제2 부분의 일 부분과 접촉하는 제1 드레인 전극을 포함한다.

Description

박막 트랜지스터 및 유기 발광 표시 장치{THIN FILM TRANSISTOR AND ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 박막 트랜지스터 및 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 산화물 반도체층을 포함하는 박막 트랜지스터 및 유기 발광 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 유기 발광 표시 장치는 복수의 박막 트랜지스터 및 유기 발광 소자를 포함한다. 박막 트랜지스터는 게이트 전극, 게이트 전극 상에 위치하는 게이트 절연층, 게이트 절연층 상에 위치하는 산화물 반도체층, 산화물 반도체층 상에 위치하는 컨택홀을 포함하는 컨택 절연층, 및 컨택 절연층 상에 위치하여 컨택홀을 통해 산화물 반도체층과 접촉하는 소스 전극 및 드레인 전극을 포함한다.
종래의 유기 발광 표시 장치의 박막 트랜지스터는 소스 전극 및 드레인 전극이 컨택홀을 덮으면서 산화물 반도체층과 접촉함으로써, 소스 전극 및 드레인 전극 각각의 많은 부분이 게이트 전극과 중첩되기 때문에, 중첩된 부분에 대응하는 게이트 절연층에 발생되는 기생용량에 의해 게이트 전극을 지나는 신호가 지연되는 문제점이 있었다.
본 발명의 일 실시예는 상술한 문제점을 해결하기 위한 것으로서, 기생용량에 의한 신호 지연이 최소화된 박막 트랜지스터 및 유기 발광 표시 장치를 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 제1 측면은 기판 상에 위치하는 제1 게이트 전극, 상기 제1 게이트 전극 상에 위치하는 제1 산화물 반도체층, 상기 제1 산화물 반도체층 상에 위치하며, 상기 제1 게이트 전극의 일 단부에 대응하는 상기 제1 산화물 반도체층의 제1 부분을 노출하는 제1 컨택홀 및 상기 제1 게이트 전극의 타 단부에 대응하는 상기 제1 산화물 반도체층의 제2 부분을 노출하는 제2 컨택홀을 포함하는 절연층, 상기 절연층 상에 위치하며, 상기 제1 컨택홀을 통해 상기 제1 산화물 반도체층의 상기 제1 부분의 일 부분과 접촉하는 제1 소스 전극, 및 상기 절연층 상에 위치하며, 상기 제2 컨택홀을 통해 상기 제1 산화물 반도체층의 상기 제2 부분의 일 부분과 접촉하는 제1 드레인 전극을 포함하는 박막 트랜지스터를 제공한다.
상기 제1 산화물 반도체층의 상기 제1 부분의 나머지 부분은 상기 제1 컨택홀에 의해 노출될 수 있다.
상기 제1 산화물 반도체층의 상기 제2 부분의 나머지 부분은 상기 제2 컨택홀에 의해 노출될 수 있다.
또한, 본 발명의 제2 측면은 상기 박막 트랜지스터, 상기 박막 트랜지스터의 상기 제1 드레인 전극과 연결되는 제2 게이트 전극을 포함하는 구동 박막 트랜지스터, 및 상기 구동 박막 트랜지스터와 연결된 유기 발광 소자를 포함하는 유기 발광 표시 장치를 제공한다.
상기 구동 박막 트랜지스터는 상기 기판 상에 위치하는 상기 제2 게이트 전극 및 상기 제2 게이트 전극 상에 위치하는 제2 산화물 반도체층을 더 포함하며, 상기 절연층은 상기 제2 게이트 전극의 일 단부에 대응하는 상기 제2 산화물 반도체층의 제3 부분을 노출하는 제3 컨택홀 및 상기 제2 게이트 전극의 타 단부에 대응하는 상기 제2 산화물 반도체층의 제4 부분을 노출하는 제4 컨택홀을 더 포함하며, 상기 구동 박막 트랜지스터는 상기 절연층 상에 위치하며 상기 제3 컨택홀을 통해 상기 제2 산화물 반도체층의 상기 제3 부분과 접촉하는 제2 소스 전극 및 상기 절연층 상에 위치하며 상기 제4 컨택홀을 통해 상기 제2 산화물 반도체층의 상기 제4 부분과 접촉하는 제2 드레인 전극을 더 포함할 수 있다.
상기 제2 소스 전극은 상기 제3 컨택홀을 덮을 수 있다.
상기 제2 드레인 전극은 상기 제4 컨택홀을 덮을 수 있다.
상기 제1 컨택홀과 상기 제2 컨택홀 사이의 제1 길이는 상기 제3 컨택홀과 상기 제4 컨택홀 사이의 제2 길이 대비 짧을 수 있다.
상기 제2 드레인 전극은 상기 유기 발광 소자와 연결될 수 있다.
또한, 본 발명의 제3 측면은 기판 상에 위치하는 게이트 전극, 상기 게이트 전극 상에 위치하는 산화물 반도체층, 상기 산화물 반도체층 상에 위치하며, 상기 산화물 반도체층의 일부 표면을 노출하는 컨택홀을 포함하는 절연층, 및 상기 절연층 상에 위치하며, 상기 컨택홀을 통해 상기 산화물 반도체층의 상기 일부 표면의 일부와 접촉하는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 제공한다.
상기 산화물 반도체층의 상기 일부 표면의 나머지 부분은 상기 컨택홀에 의해 노출될 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 기생용량에 의한 신호 지연이 최소화된 박막 트랜지스터 및 유기 발광 표시 장치가 제공된다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 회로도이다.
도 2는 도 1에 도시된 스위칭 박막 트랜지스터를 나타낸 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 도 1에 도시된 구동 박막 트랜지스터를 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ를 따른 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 첨부 도면에서는, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 설명한다.
이하에서, 스위칭 박막 트랜지스터는 박막 트랜지스터를 의미한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 나타낸 회로도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 유비 발광 소자(OLED)를 발광하여 이미지를 표시하며, 스캔 라인(Scan), 데이터 라인(Data), 구동 전원 라인(ELVDD), 공통 전원(ELVSS), 스위칭 박막 트랜지스터(T1), 구동 박막 트랜지스터(T2), 커패시터(Cst) 및 유기 발광 소자(OLED)를 포함한다.
스캔 라인(Scan), 데이터 라인(Data), 구동 전원 라인(ELVDD), 공통 전원(ELVSS) 각각은 스캔 신호, 데이터 신호, 구동 신호, 공통 신호 각각이 통하는 라인이며, 공지된 다양한 구조를 가질 수 있다.
도 2는 도 1에 도시된 스위칭 박막 트랜지스터를 나타낸 평면도이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 1 내지 도 3에 도시된 바와 같이, 스위칭 박막 트랜지스터(T1)는 스캔 라인(Scan)을 통하는 스캔 신호에 의해 턴온 및 턴오프가 제어되며, 데이터 라인(Data)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이를 연결하고 있다. 스위칭 박막 트랜지스터(T1)는 제1 게이트 전극(G1), 제1 산화물 반도체층(A1), 절연층(ESL), 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 포함한다.
제1 게이트 전극(G1)은 기판(SUB) 상에 위치하며, 스캔 라인(Scan)과 연결되어 있다.
제1 산화물 반도체층(A1)은 게이트 절연층을 사이에 두고 제1 게이트 전극(G1) 상에 위치하고 있다. 제1 산화물 반도체층(A1)은 제1 게이트 전극(G1)의 일 단부에 대응하여 절연층(ESL)의 제1 컨택홀(CNT1)에 의해 제1 부분(F1)이 노출되며, 제1 게이트 전극(G1)의 타 단부에 대응하여 절연층(ESL)의 제2 컨택홀(CNT2)에 의해 제2 부분(F2)이 노출된다. 제1 산화물 반도체층(A1)의 제1 부분(F1) 및 제2 부분(F2) 각각에는 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 접촉하고 있다.
제1 산화물 반도체층(A1)은 산화물 반도체를 포함하며, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나 이상을 포함할 수 있다.
제1 산화물 반도체층(A1) 상에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다
절연층(ESL)은 제1 산화물 반도체층(A1) 상에 위치하며, 제1 산화물 반도체층(A1)의 제1 부분(F1)을 노출하는 제1 컨택홀(CNT1) 및 제1 산화물 반도체층(A1)의 제2 부분(F2)을 노출하는 제2 컨택홀(CNT2)을 포함한다. 즉, 절연층(ESL)은 제1 산화물 반도체층(A1)의 일부 표면을 노출하는 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2) 각각을 포함한다. 절연층(ESL)은 실리콘 질화물 또는 실리콘 산화물 등의 무기 재료를 포함할 수 있다.
제1 소스 전극(S1)은 절연층(ESL) 상에 위치하여 데이터 라인(Data)과 연결되어 있다. 제1 소스 전극(S1)은 제1 컨택홀(CNT1)을 통해 제1 산화물 반도체층(A1)의 제1 부분(F1)의 일 부분과 접촉하고 있다. 제1 소스 전극(S1)이 제1 산화물 반도체층(A1)의 제1 부분(F1)의 일 부분과 접촉하여 제1 산화물 반도체층(A1)의 제1 부분(F1)의 일 부분만을 덮음으로써, 제1 산화물 반도체층(A1)의 제1 부분(F1)의 나머지 부분은 제1 컨택홀(CNT1)에 의해 노출된다.
제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 사이에 두고 제1 소스 전극(S1)과 이격되어 커패시터(Cst) 및 구동 박막 트랜지스터(T2)의 게이트 전극과 연결되어 있다. 제1 드레인 전극(D1)은 제2 컨택홀(CNT2)을 통해 제1 산화물 반도체층(A1)의 제2 부분(F2)의 일 부분과 접촉하고 있다. 제1 드레인 전극(D1)이 제1 산화물 반도체층(A1)의 제2 부분(F2)의 일 부분과 접촉하여 제1 산화물 반도체층(A1)의 제2 부분(F2)의 일 부분만을 덮음으로써, 제1 산화물 반도체층(A1)의 제2 부분(F2)의 나머지 부분은 제2 컨택홀(CNT2)에 의해 노출된다.
즉, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)은 절연층(ESL) 상에 위치하여 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2) 각각을 통해 제1 산화물 반도체층(A1)의 일부 표면의 일부와 접촉하며, 이로 인해 제1 산화물 반도체층(A1)의 일부 표면의 나머지 부분은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)에 의해 노출된다.
이상과 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 스위칭 박막 트랜지스터(T1)는 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 제1 산화물 반도체층(A1)의 제1 부분(F1) 및 제2 부분(F2) 각각의 일 부분과 접촉하여 일 부분만을 덮고 있음으로써, 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 최소한의 면적만큼만 제1 게이트 전극(G1)과 중첩되기 때문에, 중첩된 부분에 대응하는 게이트 절연층에 발생되는 기생용량에 의해 제1 게이트 전극(G1)을 통하는 스캔 신호가 지연되는 것이 최소화된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 스위칭 박막 트랜지스터(T1)는 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 제1 산화물 반도체층(A1)의 제1 부분(F1) 및 제2 부분(F2) 각각의 일 부분과 접촉하여 일 부분만을 덮고 있음으로써, 소스 전극 및 드레인 전극 각각이 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2) 각각을 덮어 소스 전극과 드레인 전극 사이의 단락을 방지하기 위해 소스 전극과 드레인 전극 사이에 설정된 거리를 형성하는 구조 대비 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2) 사이의 제1 길이(L1)를 최소화할 수 있다. 이로 인해, 제1 길이(L1)에 대응하는 제1 산화물 반도체층(A1)의 채널 거리가 최소화됨으로써, 제1 소스 전극(S1)으로부터 제1 산화물 반도체층(A1)의 채널을 통해 제1 드레인 전극(D1)으로 통하는 데이터 신호를 고속으로 이동시키는 스위칭 박막 트랜지스터(T1)가 제공된다.
도 4는 도 1에 도시된 구동 박막 트랜지스터를 나타낸 평면도이다. 도 5는 도 4의 Ⅴ-Ⅴ를 따른 단면도이다.
도 1, 도 4 및 도 5에 도시된 바와 같이, 구동 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터(T1)를 통하는 데이터 신호에 의해 턴온 및 턴오프가 제어되며, 구동 전원 라인(ELVDD)과 유기 발광 소자(OLED) 사이를 연결하고 있다. 구동 박막 트랜지스터(T2)는 제2 게이트 전극(G2), 제2 산화물 반도체층(A2), 절연층(ESL), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 포함한다.
제2 게이트 전극(G2)은 기판(SUB) 상에 위치하며, 스위칭 박막 트랜지스터(T1)의 제1 드레인 전극(D1) 및 커패시터(Cst)와 연결되어 있다.
제2 산화물 반도체층(A2)은 게이트 절연층을 사이에 두고 제2 게이트 전극(G2) 상에 위치하고 있다. 제2 산화물 반도체층(A2)은 제2 게이트 전극(G2)의 일 단부에 대응하여 절연층(ESL)의 제3 컨택홀(CNT3)에 의해 제3 부분(F3)이 노출되며, 제2 게이트 전극(G2)의 타 단부에 대응하여 절연층(ESL)의 제4 컨택홀(CNT4)에 의해 제4 부분(F4)이 노출된다. 제2 산화물 반도체층(A2)의 제3 부분(F3) 및 제4 부분(F4) 각각에는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 접촉하고 있다.
제2 산화물 반도체층(A2)은 산화물 반도체를 포함하며, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나 이상을 포함할 수 있다.
제2 산화물 반도체층(A2) 상에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다
절연층(ESL)은 제2 산화물 반도체층(A2) 상에 위치하며, 제2 산화물 반도체층(A2)의 제3 부분(F3)을 노출하는 제3 컨택홀(CNT3) 및 제2 산화물 반도체층(A2)의 제4 부분(F4)을 노출하는 제4 컨택홀(CNT4)을 더 포함한다. 절연층(ESL)은 상술한 스위칭 박막 트랜지스터(T1)에 포함된 절연층이다.
제2 소스 전극(S2)은 절연층(ESL) 상에 위치하여 구동 전원 라인(ELVDD)과 연결되어 있다. 제2 소스 전극(S2)은 제3 컨택홀(CNT3)을 통해 제2 산화물 반도체층(A2)의 제3 부분(F3)과 접촉하고 있다. 제2 소스 전극(S2)은 제3 컨택홀(CNT3)을 덮어 제3 컨택홀(CNT3)을 통해 제2 산화물 반도체층(A2)의 제3 부분(F3)과 접촉한다.
제2 드레인 전극(D2)은 제2 게이트 전극(G2)을 사이에 두고 제2 소스 전극(S2)과 이격되어 유기 발광 소자(OLED)와 연결되어 있다. 제2 드레인 전극(D2)은 제4 컨택홀(CNT4)을 통해 제2 산화물 반도체층(A2)의 제4 부분(F4)과 접촉하고 있다. 제2 드레인 전극(D2)은 제4 컨택홀(CNT4)을 덮어 제4 컨택홀(CNT4)을 통해 제2 산화물 반도체층(A2)의 제4 부분(F4)과 접촉한다.
이상과 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 박막 트랜지스터(T2)는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 제3 컨택홀(CNT3) 및 제4 컨택홀(CNT4) 각각을 덮어 제2 산화물 반도체층(A2)의 제3 부분(F3) 및 제4 부분(F4) 각각과 접촉함으로써, 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 제2 산화물 반도체층(A2)의 노출된 제3 부분(F3) 및 제4 부분(F4) 각각을 덮기 때문에, 제조 공정 시 발생되는 고온 및 제2 게이트 전극(G2)을 통하는 전압에 의해 발생되는 불량이 최소화된다. 즉, 고신뢰성의 구동 박막 트랜지스터(T2)가 제공된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 박막 트랜지스터(T2)는 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 제2 산화물 반도체층(A2)의 제3 부분(F3) 및 제4 부분(F4) 각각을 덮고 있음으로써, 상술한 스위칭 박막 트랜지스터(T1)의 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2) 사이의 제1 길이(L1) 대비 제3 컨택홀(CNT3)과 제4 컨택홀(CNT4) 사이의 제2 길이(L2)가 길게 형성된다. 즉, 상술한 스위칭 박막 트랜지스터(T1)의 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2) 사이의 제1 길이(L1)는 구동 박막 트랜지스터(T2)의 제3 컨택홀(CNT3)과 제4 컨택홀(CNT4) 사이의 제2 길이(L2) 대비 짧게 형성된다.
다시, 도 1을 참조하면, 커패시터(Cst)는 스위칭 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 구동 박막 트랜지스터(T2)의 제2 드레인 전극(D2) 사이에 형성된다.
유기 발광 소자(OLED)는 구동 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결되며, 정공 주입 전극으로서 기능하여 구동 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결되는 애노드(anode) 전극인 제1 전극과, 전자 주입 전극으로서 기능하여 공통 전원(ELVSS)과 연결되는 캐소드(cathode) 전극인 제2 전극, 그리고 제1 전극과 제2 전극 사이에 배치되는 유기 발광층을 포함한다.
스위칭 박막 트랜지스터(T1)가 스캔 라인(Scan)으로부터 제1 게이트 전극(G1)으로 통하는 스캔 신호에 의해 순간적으로 턴온되면, 데이터 라인(Data)을 통하는 데이터 신호는 스위칭 박막 트랜지스터(T1)를 통해 커패시터(Cst)의 일 전극 및 구동 박막 트랜지스터(T2)의 제2 게이트 전극(G2)으로 이동하여 구동 박막 트랜지스터(T2)를 턴온한다. 이 때, 구동 전원 라인(ELVDD)을 통하는 구동 신호는 구동 박막 트랜지스터(T2)를 통해 커패시터(Cst)의 타 전극으로 이동하여 커패시터(Cst)를 충전시키는 동시에 유기 발광 소자(OLED)로 이동하여 공통 전원(ELVSS)으로부터 공통 신호를 공급받은 유기 발광 소자(OLED)를 발광시킨다. 이로 인해, 유기 발광 소자(OLED)는 커패시터(Cst)에 충전된 전하만큼의 소정의 시간 동안 발광된다.
상술한 회로의 배치는 전술한 바에 한정되지 않고 해당 기술 분야의 종사자가 용이하게 변형 실시할 수 있는 범위 내에서 다양하게 변형 가능하다.
이상과 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수의 박막 트랜지스터 중 하나인 스위칭 박막 트랜지스터(T1)의 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 제1 산화물 반도체층(A1)의 제1 부분(F1) 및 제2 부분(F2) 각각의 일 부분과 접촉하여 일 부분만을 덮고 있음으로써, 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 최소한의 면적만큼만 제1 게이트 전극(G1)과 중첩되기 때문에, 중첩된 부분에 대응하는 게이트 절연층에 발생되는 기생용량에 의해 제1 게이트 전극(G1)을 통하는 스캔 신호가 지연되는 것을 최소화한다. 이로 인해 유기 발광 표시 장치가 표시하는 이미지의 표시 품질이 향상된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수의 박막 트랜지스터 중 하나인 스위칭 박막 트랜지스터(T1)의 제1 소스 전극(S1) 및 제1 드레인 전극(D1) 각각이 제1 산화물 반도체층(A1)의 제1 부분(F1) 및 제2 부분(F2) 각각의 일 부분과 접촉하여 일 부분만을 덮고 있음으로써, 소스 전극 및 드레인 전극 각각이 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2) 각각을 덮어 소스 전극과 드레인 전극 사이의 단락을 방지하기 위해 소스 전극과 드레인 전극 사이에 설정된 거리를 형성하는 구조 대비 제1 컨택홀(CNT1)과 제2 컨택홀(CNT2) 사이의 제1 길이(L1)를 최소화할 수 있다. 이로 인해, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 스위칭 박막 트랜지스터(T1)의 제1 길이(L1)에 대응하는 제1 산화물 반도체층(A1)의 채널 거리를 최소화함으로써, 제1 소스 전극(S1)으로부터 제1 산화물 반도체층(A1)의 채널을 통해 제1 드레인 전극(D1)으로 통하는 데이터 신호를 고속으로 이동시킬 수 있기 때문에, 데이터 신호가 지연되는 것을 최소화한다. 즉, 이미지의 표시 품질이 향상된 유기 발광 표시 장치가 제공된다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 구동 박막 트랜지스터(T2)의 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 제3 컨택홀(CNT3) 및 제4 컨택홀(CNT4) 각각을 덮어 제2 산화물 반도체층(A2)의 제3 부분(F3) 및 제4 부분(F4) 각각과 접촉함으로써, 제2 소스 전극(S2) 및 제2 드레인 전극(D2) 각각이 제2 산화물 반도체층(A2)의 노출된 제3 부분(F3) 및 제4 부분(F4) 각각을 덮기 때문에, 제조 공정 시 발생되는 고온 및 제2 게이트 전극(G2)을 통하는 전압에 의해 발생되는 불량을 최소화한다. 즉, 고신뢰성의 구동 박막 트랜지스터(T2)를 포함하는 유기 발광 표시 장치가 제공된다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
기판(SUB), 제1 게이트 전극(G1), 제1 산화물 반도체층(A1), 제1 부분(F1), 제1 컨택홀(CNT1), 제2 부분(F2), 제2 컨택홀(CNT2), 절연층(ESL), 제1 소스 전극(S1), 제1 드레인 전극(D1)

Claims (11)

  1. 기판 상에 위치하는 제1 게이트 전극;
    상기 제1 게이트 전극 상에 위치하는 제1 산화물 반도체층;
    상기 제1 산화물 반도체층 상에 위치하며, 상기 제1 게이트 전극의 일 단부에 대응하는 상기 제1 산화물 반도체층의 제1 부분을 노출하는 제1 컨택홀 및 상기 제1 게이트 전극의 타 단부에 대응하는 상기 제1 산화물 반도체층의 제2 부분을 노출하는 제2 컨택홀을 포함하는 절연층;
    상기 절연층 상에 위치하며, 상기 제1 컨택홀을 통해 상기 제1 산화물 반도체층의 상기 제1 부분의 일 부분과 접촉하는 제1 소스 전극; 및
    상기 절연층 상에 위치하며, 상기 제2 컨택홀을 통해 상기 제1 산화물 반도체층의 상기 제2 부분의 일 부분과 접촉하는 제1 드레인 전극
    을 포함하고,
    상기 제1 소스 전극의 일단 및 상기 제1 드레인 전극의 일단은 상기 제1 게이트 전극의 양단과 중첩하고,
    채널 길이 방향에서 상기 제1 게이트 전극의 폭은 상기 제1 산화물 반도체층의 폭보다 좁으며,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 게이트 전극의 양단과 중첩하며,
    평면상 상기 채널 길이 방향과 수직한 상기 제1 소스 전극 및 상기 제1 드레인 전극의 폭은 상기 제1 산화물 반도체층의 폭보다 좁은 박막 트랜지스터.
  2. 제1항에서,
    상기 제1 산화물 반도체층의 상기 제1 부분의 나머지 부분은 상기 제1 컨택홀에 의해 노출되는 박막 트랜지스터.
  3. 제2항에서,
    상기 제1 산화물 반도체층의 상기 제2 부분의 나머지 부분은 상기 제2 컨택홀에 의해 노출되는 박막 트랜지스터.
  4. 제1항 내지 제3항 중 어느 한 항에 따른 박막 트랜지스터;
    상기 박막 트랜지스터의 상기 제1 드레인 전극과 연결되는 제2 게이트 전극을 포함하는 구동 박막 트랜지스터; 및
    상기 구동 박막 트랜지스터와 연결된 유기 발광 소자
    를 포함하는 유기 발광 표시 장치.
  5. 제4항에서,
    상기 구동 박막 트랜지스터는 상기 기판 상에 위치하는 상기 제2 게이트 전극 및 상기 제2 게이트 전극 상에 위치하는 제2 산화물 반도체층을 더 포함하며,
    상기 절연층은 상기 제2 게이트 전극의 일 단부에 대응하는 상기 제2 산화물 반도체층의 제3 부분을 노출하는 제3 컨택홀 및 상기 제2 게이트 전극의 타 단부에 대응하는 상기 제2 산화물 반도체층의 제4 부분을 노출하는 제4 컨택홀을 더 포함하며,
    상기 구동 박막 트랜지스터는 상기 절연층 상에 위치하며 상기 제3 컨택홀을 통해 상기 제2 산화물 반도체층의 상기 제3 부분과 접촉하는 제2 소스 전극 및 상기 절연층 상에 위치하며 상기 제4 컨택홀을 통해 상기 제2 산화물 반도체층의 상기 제4 부분과 접촉하는 제2 드레인 전극을 더 포함하는 유기 발광 표시 장치.
  6. 제5항에서,
    상기 제2 소스 전극은 상기 제3 컨택홀을 덮는 유기 발광 표시 장치.
  7. 제6항에서,
    상기 제2 드레인 전극은 상기 제4 컨택홀을 덮는 유기 발광 표시 장치.
  8. 제5항에서,
    상기 제1 컨택홀과 상기 제2 컨택홀 사이의 제1 길이는 상기 제3 컨택홀과 상기 제4 컨택홀 사이의 제2 길이 대비 짧은 유기 발광 표시 장치.
  9. 제5항에서,
    상기 제2 드레인 전극은 상기 유기 발광 소자와 연결되는 유기 발광 표시 장치.
  10. 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 산화물 반도체층;
    상기 산화물 반도체층 상에 위치하며, 상기 산화물 반도체층의 일부 표면을 노출하는 컨택홀을 포함하는 절연층; 및
    상기 절연층 상에 위치하며, 상기 컨택홀을 통해 상기 산화물 반도체층의 상기 일부 표면의 일부와 접촉하는 소스 전극 및 드레인 전극
    을 포함하고,
    상기 소스 전극의 일단 및 상기 드레인 전극의 일단은 상기 게이트 전극의 양단과 중첩하고,
    채널 길이 방향에서 상기 게이트 전극의 폭은 상기 산화물 반도체층의 폭보다 좁으며,
    상기 컨택홀은 상기 게이트 전극의 양단과 중첩하며,
    평면상 상기 채널 길이 방향과 수직한 상기 소스 전극 및 상기 드레인 전극의 폭은 상기 산화물 반도체층의 폭보다 좁은 박막 트랜지스터.
  11. 제10항에서,
    상기 산화물 반도체층의 상기 일부 표면의 나머지 부분은 상기 컨택홀에 의해 노출되는 박막 트랜지스터.
KR1020130075572A 2013-06-28 2013-06-28 박막 트랜지스터 및 유기 발광 표시 장치 Active KR102091663B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130075572A KR102091663B1 (ko) 2013-06-28 2013-06-28 박막 트랜지스터 및 유기 발광 표시 장치
US14/096,939 US9214564B2 (en) 2013-06-28 2013-12-04 Thin film transistor and organic light emitting diode display having minimal overlap of gate electrode by source and drain electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130075572A KR102091663B1 (ko) 2013-06-28 2013-06-28 박막 트랜지스터 및 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150002136A KR20150002136A (ko) 2015-01-07
KR102091663B1 true KR102091663B1 (ko) 2020-03-23

Family

ID=52114689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075572A Active KR102091663B1 (ko) 2013-06-28 2013-06-28 박막 트랜지스터 및 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9214564B2 (ko)
KR (1) KR102091663B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102162794B1 (ko) * 2013-05-30 2020-10-08 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조 방법
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN105655389B (zh) * 2016-01-15 2018-05-11 京东方科技集团股份有限公司 有源层、薄膜晶体管、阵列基板、显示装置及制备方法
KR102660292B1 (ko) * 2016-06-23 2024-04-24 삼성디스플레이 주식회사 박막 트랜지스터 패널 및 그 제조 방법
CN111863842B (zh) * 2020-07-31 2022-08-05 Oppo广东移动通信有限公司 电子设备、显示模组及其显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037068A1 (en) * 2009-07-31 2011-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110114914A1 (en) * 2008-07-25 2011-05-19 Hideaki Numata Field effect transistor and circuit device
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101073543B1 (ko) 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20110101771A (ko) 2010-03-09 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시장치
KR101050466B1 (ko) 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 커패시터 및 그것을 구비한 유기 발광 표시 장치
KR101951260B1 (ko) * 2012-03-15 2019-02-25 삼성디스플레이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 포함하는 표시 장치 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110037068A1 (en) * 2009-07-31 2011-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR20150002136A (ko) 2015-01-07
US9214564B2 (en) 2015-12-15
US20150001484A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
US12052890B2 (en) Organic light emitting diode display comprising interlayer insulating layers
US9741780B2 (en) Organic light-emitting diode display
US10050097B2 (en) Organic light-emitting diode display
US10043451B2 (en) Organic light-emitting diode display
KR102173707B1 (ko) 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
US9570527B2 (en) Organic light emitting diode display
US10483339B2 (en) Organic light-emitting device including a bridge electrode
KR102542177B1 (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
US10109694B2 (en) Organic light-emitting diode display
KR102091663B1 (ko) 박막 트랜지스터 및 유기 발광 표시 장치
KR102111726B1 (ko) 표시 장치
US20160233288A1 (en) Organic light emitting diode display
US9728122B2 (en) Organic light emitting diode display
KR20190025789A (ko) 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
US9786725B2 (en) Organic light-emitting diode display
US9704938B2 (en) Organic light emitting diode display
US20160307981A1 (en) Organic light-emitting diode display
US20150042634A1 (en) Organic light emitting diode display
US9704934B2 (en) Thin film transistor, organic light emitting diode display, and method for manufacturing organic light emitting diode display
KR102421595B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130628

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180611

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130628

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190628

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20191219

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190628

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20191219

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20190827

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20200122

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20200114

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20191219

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20190827

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200316

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200316

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250224

Start annual number: 6

End annual number: 6