KR101073543B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR101073543B1
KR101073543B1 KR1020090083666A KR20090083666A KR101073543B1 KR 101073543 B1 KR101073543 B1 KR 101073543B1 KR 1020090083666 A KR1020090083666 A KR 1020090083666A KR 20090083666 A KR20090083666 A KR 20090083666A KR 101073543 B1 KR101073543 B1 KR 101073543B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
oxide semiconductor
semiconductor layer
display area
Prior art date
Application number
KR1020090083666A
Other languages
English (en)
Other versions
KR20110025549A (ko
Inventor
최종현
정재경
양희원
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090083666A priority Critical patent/KR101073543B1/ko
Priority to US12/923,136 priority patent/US8669700B2/en
Priority to CN201010274658.3A priority patent/CN102013433B/zh
Publication of KR20110025549A publication Critical patent/KR20110025549A/ko
Application granted granted Critical
Publication of KR101073543B1 publication Critical patent/KR101073543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기 발광 표시 장치에 관한 것으로서, 본 발명의 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 상기 기판 본체 상에 형성된 박막 트랜지스터, 그리고 상기 기판 본체 상에 형성된 유기 발광 소자를 포함한다. 그리고 상기 박막 트랜지스터는 게이트 전극과, 상기 게이트 전극 상에 절연 배치된 산화물 반도체층, 그리고 상기 산화물 반도체층에 각각 접촉된 소스 전극 및 드레인 전극을 포함한다. 그리고 상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 일 영역은 상기 게이트 전극으로부터 상기 기판 본체와 평행한 방향으로 기설정된 거리만큼 이격된다.
산화물 반도체층, 박막 트랜지스터, 게이트 전극, 소스 전극, 드레인 전극, 유기 발광 표시 장치

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY}
본 발명은 유기 발광 표시 장치에 관한 것으로, 보다 상세하게는 산화물 반도체층을 사용한 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치(organic light emitting diode display)는 빛을 방출하는 유기 발광 소자를 가지고 화상을 표시하는 자발광형 표시 장치이다. 유기 발광 표시 장치는 액정 표시 장치(liquid crystal display)와 달리 별도의 광원을 필요로 하지 않으므로 상대적으로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타내므로 휴대용 전자 기기의 차세대 표시 장치로 주목받고 있다.
근래에는, 산화물 박막 트랜지스터(oxide thin film transistor)를 구비한 유기 발광 표시 장치가 특히 주목받고 있다. 산화물 박막 트랜지스터는 산화물 반도체층을 사용한 박막 트랜지스터를 말한다. 산화물 박막 트랜지스터는 비정질 실리콘을 사용한 박막 트랜지스터와 비교하여 상대적으로 높은 전자 이동도와 신뢰성을 가지며, 다결정 규소를 사용한 박막 트랜지스터와 비교하여 우수한 균일성을 가질 뿐만 아니라 종합적으로 우수한 성능을 갖는다. 또한, 산화물 박막 트랜지스터 를 구비한 유기 발광 표시 장치는 투명한 표시 장치를 구현하는데 유리하다.
하지만, 일반적으로 역 스태거드(inverted staggered) 구조를 갖는 산화물 박막 트랜지스터는 기생 전기용량에 의해 정확한 전압 인가가 이루어지지 않아 킥-백 전압(kick-back voltage)에 의한 불량이 야기시키는 문제점이 있다.
본 발명은 전술한 배경기술의 문제점을 해결하기 위한 것으로서, 산화물 박막 트랜지스터(oxide thin film transistor)를 사용하면서도 기생 전기용량의 발생을 최소화한 유기 발광 표시 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판 본체와, 상기 기판 본체 상에 형성된 박막 트랜지스터, 그리고 상기 기판 본체 상에 형성된 유기 발광 소자를 포함한다. 그리고 상기 박막 트랜지스터는 게이트 전극과, 상기 게이트 전극 상에 절연 배치된 산화물 반도체층, 그리고 상기 산화물 반도체층에 각각 접촉된 소스 전극 및 드레인 전극을 포함한다. 그리고 상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 일 영역은 상기 게이트 전극으로부터 상기 기판 본체와 평행한 방향으로 기설정된 거리만큼 이격된다.
상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 일 영역이 상기 게이트 전극으로부터 상기 기판 본체와 평행한 방향으로 이격된 거리는 0㎛ 보다 크고 5㎛ 보다 작거나 같을 수 있다.
상기 기판 본체는 표시 영역과 비표시 영역으로 구분되며, 복수의 화소들이 상기 기판 본체의 표시 영역에 형성되어 화상을 표시할 수 있다.
하나의 상기 화소는 복수의 상기 박막 트랜지스터들을 포함할 수 있다.
상기 유기 발광 소자는 상기 화소마다 배치되어 상기 복수의 박막 트랜지스터들 중 어느 하나와 직접 연결될 수 있다.
상기 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역 모두에 형성될 수 있다.
상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 적어도 일부가 상기 게이트 전극과 중첩된 구조를 갖는 추가의 박막 트랜지스터를 더 포함할 수 있다.
하나의 상기 화소는 하나 이상의 상기 박막 트랜지스터와 하나 이상의 상기 추가의 박막 트랜지스터를 포함할 수 있다.
상기 유기 발광 소자는 상기 화소마다 배치되어 상기 추가의 박막 트랜지스터와 직접 연결될 수 있다.
상기 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역 모두에 형성되고, 상기 추가의 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역에만 형성될 수 있다.
상기 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역에만 형성되고, 상기 추가의 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역 모두에 형성될 수 있다.
상기 박막 트랜지스터 및 상기 추가의 박막 트랜지서트는 각각 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역에 모두 형성될 수 있다.
상기한 유기 발광 표시 장치에서, 상기 산화물 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함할 수 있다.
상기 게이트 전극은 금속막으로 만들어질 수 있다.
상기 게이트 전극은 도핑된 다결정 규소막으로 만들어질 수 있다.
본 발명에 따르면, 유기 발광 표시 장치는 산화물 박막 트랜지스터(oxide thin film transistor)를 사용하면서도 기생 전기용량의 발생을 최소화할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 도 1 내지 도3을 참조하여 본 발명의 일 실시예를 설명한다.
도 1에 도시한 바와 같이, 유기 발광 표시 장치(101)는 표시 영역(DA)과 비표시 영역(NA)으로 구분된 기판 본체(111)를 포함한다. 기판 본체(111)의 표시 영역(DA)에는 다수의 화소들(PE)(도 2에 도시)이 형성되어 화상을 표시하고, 비표시 영역(NA)에는 여러 구동 회로가 형성된다.
도 2에 도시한 바와 같이 본 발명의 일 실시예에서는, 하나의 화소(PE)가 유기 발광 소자(organic light emitting diode)(70), 두개의 박막 트랜지스터(thin film transistor, TFT)들(10, 20), 그리고 하나의 축전 소자(capacitor)(80)를 구비하는 2Tr-1Cap 구조를 갖는다. 하지만, 본 발명의 일 실시예가 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치(101)는 하나의 화소(PE)에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다. 이와 같이, 추가로 형성되는 박막 트랜지스터 및 축전 소자는 보상 회로의 구성이 될 수 있다.
보상 회로는 각 화소(PE)마다 형성된 유기 발광 소자(70)의 균일성을 향상시켜 화질(畵質)에 편차가 생기는 것을 억제한다. 일반적으로 보상 회로는 4개 내지 8개의 박막 트랜지스터를 포함한다.
또한, 기판 본체(111)의 비표시 영역(NA) 상에 형성된 구동 회로도 추가의 박막 트랜지스터를 포함할 수 있다.
유기 발광 소자(70)는 정공 주입 전극인 애노드(anode) 전극과, 전자 주입 전극인 캐소드(cathode) 전극, 그리고 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함한다.
본 발명의 일 실시예에 따른 두개의 박막 트랜지스터들은 제1 박막 트랜지스터(10)와 제2 박막 트랜지스터(20)를 포함한다. 또한, 하나의 화소(PE)에 셋 이상의 박막 트랜지스터가 형성될 경우, 추가되는 박막 트랜지스터는 제2 박막 트랜지스터(20)와 동일한 구조를 갖는다.
제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극, 산화물 반도체층, 소스 전극, 및 드레인 전극을 포함한다. 즉, 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 산화물 박막 트랜지스터이다.
제1 박막 트랜지스터(10)는 유기 발광 소자(70)와 연결되고, 제2 박막 트랜지스터는 스캔 라인(SL) 및 데이터 라인(DL)에 연결된다.
제2 박막 트랜지스터(20)는 발광시키고자 하는 화소(PE)를 선택하는 스위칭 소자로 사용된다. 제2 박막 트랜지스터(20)의 게이트 전극은 스캔 라인(SL)과 연결되며, 제2 박막 트랜지스터(20)의 소스 전극은 데이터 라인(DL)과 연결된다. 제2 박막 트랜지스터(20)는 스캔 라인(SL)에 입력되는 스위칭 전압에 따라 데이터 라인(DL)에서 입력되는 데이터 전압을 제1 박막 트랜지스터(10)로 전달한다.
축전 소자(80)는 제2 박막 트랜지스터(20)와 공통 전원 라인(VDD)에 연결되며, 제2 박막 트랜지스터(20)로부터 전송받은 전압과 공통 전원 라인(VDD)에 공급되는 전압의 차이에 해당하는 전압을 저장한다.
제1 박막 트랜지스터(10)는 선택된 화소(PE) 내의 유기 발광 소자(70)를 발광시키기 위한 구동 전원을 공급한다. 제1 박막 트랜지스터(10)의 게이트 전극은 제2 박막 트랜지스터(20)의 드레인 전극과 연결된 축전 소자(80)의 어느 한 축전판과 연결된다. 그리고 제1 박막 트랜지스터(10)의 소스 전극 및 축전 소자(80)의 다른 한 축전판은 각각 공통 전원 라인(VDD)과 연결된다. 또한, 제1 박막 트랜지스터(10)의 드레인 전극은 유기 발광 소자(70)의 애노드 전극과 연결된다. 이와 같이, 제1 박막 트랜지스터(10)는 공통 전원 라인(VDD)과 축전 소자(80)에 연결되어 축전 소자(80)에 저장된 전압과 문턱 전압의 차이의 제곱에 비례하는 출력 전류(IOELD)를 유기 발광 소자(70)로 공급한다. 유기발광 소자(70)는 제1 박막 트랜지스터(10)로부터 공급받은 출력 전류(IOLED)에 의해 발광한다.
이와 같은 화소(PE)의 구성은 전술한 바에 한정되지 않고 다양하게 변형 가능하다.
도 3에 도시한 바와 같이, 제1 박막 트랜지스터(10)는 제1 게이트 전극(121), 제1 산화물 반도체층(141), 제1 소스 전극(163), 및 제1 드레인 전극(164)을 포함한다. 그리고, 제2 박막 트랜지스터(20)는 제2 게이트 전극(122), 제2 산화물 반도체층(142), 제2 소스 전극(165), 및 제2 드레인 전극(166)을 포함 한다.
이하, 도 3을 참조하여 본 발명의 일 실시예에 따른 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)의 구조를 적층 순서를 중심으로 상세히 설명한다.
기판 본체(111)는 유리, 석영, 세라믹, 및 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있다. 그러나 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 기판 본체(111)가 스테인리스 강 등으로 이루어진 금속성 기판으로 형성될 수도 있다.
기판 본체(111) 상에는 버퍼층(115)이 형성된다. 버퍼층(115)은 다양한 무기막들 및 유기막들 중에서 하나 이상의 막으로 형성될 수 있다. 버퍼층(115)은 불순 원소 또는 수분과 같이 불필요한 성분의 침투를 방지하면서 동시에 표면을 평탄화하는 역할을 한다. 하지만, 버퍼층(115)은 반드시 필요한 것은 아니며, 기판 본체(111)의 종류 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(115) 상에는 제1 게이트 전극(121) 및 제2 게이트 전극(122)이 형성된다. 제1 게이트 전극(121) 및 제2 게이트 전극(122)은 금속막으로 만들어질 수 있다. 제1 게이트 전극(121) 및 제2 게이트 전극(122)으로 사용되는 금속막은 Al, Ag, Cr, Ti, Ta, Mo 등의 금속 또는 이들을 포함하는 합금 등으로 만들어진다. 이때, 게이트 전극(121)은 단일층으로 형성되거나, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 또는 이들을 포함하는 합금의 금속막과 비저항이 작은 Al 계열 또는 Ag 계열의 금속막을 포함하는 다중층으로 형성될 수 있다.
또한, 본 발명의 일 실시예가 전술한 바에 한정되지 않으며, 제1 게이트 전극(121) 및 제2 게이트 전극(122)은 도핑된 다결정 규소막으로 만들어질 수도 있다.
제1 게이트 전극(121) 및 제2 게이트 전극(122) 상에는 질화 규소(SiNx) 또는 산화 규소(SiO2) 등으로 형성된 게이트 절연막(130)이 형성된다. 하지만, 본 발명의 일 실시예에서, 게이트 절연막(122)의 소재가 전술한 바에 한정되는 것은 아니다.
게이트 절연막(130) 상에는 제1 산화물 반도체층(141) 및 제2 산화물 반도체층(142)이 형성된다. 제1 산화물 반도체층(141) 및 제2 산화물 반도체층(142)은 각각 적어도 일부 영역이 제1 게이트 전극(121) 및 제2 게이트 전극(122)과 중첩된다.
제1 산화물 반도체층(141) 및 제2 산화물 반도체층(142)은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 산화물로 형성된다. 예를 들어, 제1 산화물 반도체층(141) 및 제2 산화물 반도체층(142)은 InZnO, InGaO, InSnO, ZnSnO, GaSnO, GaZnO, 및 GaInZnO 등의 혼합 산화물이 사용될 수 있다.
산화물 반도체층(141, 142)을 사용하는 박막 트랜지스터(10, 20)는 수소화 비정질 규소를 사용하는 박막 트랜지스터에 비하여 전하의 유효 이동도(effective mobility)가 2 내지 100배 정도 크고, 온/오프 전류비가 105 내지 108의 값을 갖는 다. 즉, 산화물 반도체층(141, 142)을 갖는 박막 트랜지스터(10, 20)는 상대적으로 뛰어난 반도체 특성을 갖는다. 또한, 산화물 반도체층(141, 142)의 경우, 밴드갭(band gap)이 약 3.0 내지 3.5eV 이므로 가시광에 대하여 누설 광전류가 발생하지 않는다. 따라서, 박막 트랜지스터(10, 20)의 순간 잔상을 방지할 수 있다. 또한, 박막 트랜지스터(10, 20)의 특성을 향상시키기 위해, 산화물 반도체층(141, 142)에 주기율표상의 3족, 4족, 5족 또는 전이원소가 추가로 포함시킬 수 있다.
제1 산화물 반도체층(141) 및 제2 산화물 반도체층(142) 상에는 층간 절연막(150)이 형성된다. 층간 절연막(150)은 제1 산화물 반도체층(141)의 일부를 드러내는 제1 소스 접촉 구멍(153) 및 제1 드레인 접촉 구멍(154)과, 제2 산화물 반도체층(142)의 일부를 드러내는 제2 소스 접촉 구멍(155) 및 제2 드레인 접촉 구멍(156)을 갖는다. 층간 절연막(150)은 게이트 절연막(130)과 마찬가지로 질화 규소(SiNx) 또는 산화 규소(SiO2) 등으로 형성될 수 있다.
층간 절연막(150) 상에는 제1 소스 전극(163), 제1 드레인 전극(164), 제2 소스 전극(165), 및 제2 드레인 전극(166)이 형성된다. 제1 소스 전극(163) 및 제1 드레인 전극(164)은 층간 절연막(150)의 제1 소스 접촉 구멍(153) 및 제1 드레인 접촉 구멍(154)을 통해 제1 산화물 반도체층(141)과 접촉된다. 그리고 제2 소스 전극(165) 및 제2 드레인 전극(166)은 층간 절연막(150)의 제2 소스 접촉 구멍(155) 및 제2 드레인 접촉 구멍(156)을 통해 제2 산화물 반도체층(142)과 접촉된다.
하지만, 본 발명의 일 실시예가 전술한 바에 한정되는 것은 아니며, 필요에 따라 층간 절연막(150)은 생략될 수도 있다. 층간 절연막(150)이 생략된 경우에는, 제1 소스 전극(163) 및 제1 드레인 전극(164)의 일부가 제1 산화물 반도체층(141) 위에 바로 접촉되도록 형성되고, 제2 소스 전극(165) 및 제2 드레인 전극(166)의 일부가 제2 산화물 반도체층(142) 위에 바로 접촉되도록 형성될 수 있다.
또한, 제1 산화물 반도체층(141)과 접촉된 제1 소스 전극(163) 및 제1 드레인 전극(164)의 적어도 일부는 제1 게이트 전극(121)과 중첩된다.
반면, 제2 산화물 반도체층(142)과 접촉된 제2 소스 전극(165) 및 제2 드레인 전극(166)은 제2 게이트 전극(122)으로부터 기판 본체(111)와 평행한 방향으로 기설정된 거리(d)만큼 이격된다. 즉, 제2 산화물 반도체층(142)과 접촉된 제2 소스 전극(165) 및 제2 드레인 전극(166)은 제2 게이트 전극(122)과 중첩되지 않는다. 여기서, 제2 산화물 반도체층(142)과 접촉된 제2 소스 전극(165) 및 제2 드레인 전극(166)이 제2 게이트 전극(122)으로부터 기판 본체(111)와 평행한 방향으로 이격된 거리(d)는 0㎛ 보다 크고 5㎛보다 작거나 같다. 제2 산화물 반도체층(142)과 접촉된 제2 소스 전극(165) 및 제2 드레인 전극(166)이 제2 게이트 전극(122)으로부터 멀어질수록 제2 게이트 전극(122)과 제2 소스 전극(165) 및 제2 드레인 전극(166) 사이에서 발생되는 기생 전기용량이 감소된다. 하지만, 제2 소스 전극(165) 및 제2 드레인 전극(166)이 제2 게이트 전극(122)으로부터 멀어질수록 전하의 유효 이동도(effective mobility)도 감소한다. 즉, 제2 소스 전극(165) 및 제2 드레인 전극(166)이 제2 게이트 전극(122)으로부터 5㎛ 보다 멀리 이격되면 전하의 이동도가 너무 낮아져 제2 박막 트랜지스터(20)의 성능이 불량해진다. 또한, 제2 소스 전극(165) 및 제2 드레인 전극(166)이 제2 게이트 전극(122)이 중첩되면 기생 전기용량이 불필요하게 발생된다.
이와 같이 구성된 제1 박막 트랜지스터(10)는 유기 발광 소자(70)의 구동에 사용되고, 제2 박막 트랜지스터(20)는 스위칭 소자나 보상 회로에 사용된다. 또한, 제2 박막 트랜지스터(20)는 기판 본체(111)의 비표시 영역(NA)(도 1에 도시)에 형성된 구동 회로에 사용될 수도 있다.
하지만, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)가 이에 한정되는 것은 아니다. 따라서, 제1 박막 트랜지스터(10)가 기판 본체(111)의 비표시 영역(NA)(도 1에 도시)에 형성된 구동 회로에 사용될 수도 있다. 또한, 제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)가 모두 기판 본체(111)의 비표시 영역(NA)(도 1에 도시)에 형성된 구동 회로에 사용될 수도 있다.
제1 박막 트랜지스터(10)는 유기 발광 소자(70)와 연결되어 유기 발광 소자(70)를 구동하므로 중요한 특성으로 높은 전하의 이동도가 요구된다. 따라서, 제1 박막 트랜지스터(10)는 다소 기생 전기용량이 발생하더라도 제1 산화물 반도체층(141)과 접촉된 제1 소스 전극(163) 및 제1 드레인 전극(164)의 적어도 일부를 제1 게이트 전극(121)과 중첩시켜 상대적으로 높은 전하의 이동도를 확보한다.
반면, 제2 박막 트랜지스터(20)는 제2 산화물 반도체층(142)과 접촉된 제2 소스 전극(165) 및 제2 드레인 전극(166)을 제2 게이트 전극(122)으로부터 이격시 켜 기생 전기용량의 발생을 감소시킨다. 또한, 제2 박막 트랜지스터(20)도 제2 산화물 반도체층(142)과 접촉된 제2 소스 전극(165) 및 제2 드레인 전극(166)이 제2 게이트 전극(122)으로부터 이격된 거리(d)가 5㎛ 이내이므로 1cm2/Vs 이상의 이동도는 확보할 수 있다. 즉, 제2 박막 트랜지스터(20)는 필요한 만큼의 전하 이동도를 확보하면서 기생 전기용량의 발생을 최소화시킬 수 있는 구조를 갖는다.
이와 같은 구성에 의하여, 유기 발광 표시 장치(101)는 역 스태거드(inverted staggered) 구조의 산화물 박막 트랜지스터(oxide thin film transistor)를 사용하면서도 전체적으로 발생되는 기생 전기용량을 최소화할 수 있다.
하지만, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)가 전술한 바에 한정되는 것은 아니다. 따라서, 유기 발광 표시 장치(101)에 사용된 모든 박막 트랜지스터가 제2 박막 트랜지스터(20)와 동일한 구조를 가질수도 있다. 구체적으로, 유기 발광 표시 장치(101)는 하나의 화소(PE)가 제1 박막 트랜지스터(10)와 제2 박막 트랜지스터(20)를 포함하는 것이 아니라, 복수의 제2 박막 트랜지스터들(20)을 포함할 수 있다. 즉, 제2 박막 트랜지스터(20)가 기판 본체(111)의 표시 영역(DA) 및 비표시 영역(NA) 모두에 형성되어 제1 박막 트랜지스터(10)의 역할까지 대신할 수 있다. 이 경우에, 유기 발광 소자(70)는 복수의 제2 박막 트랜지스터들(20) 중 어느 하나와 연결될 수 있다. 즉, 제2 박막 트랜지스터(20)가 유기 발광 소자(70)의 구동에도 사용되고, 스위칭 소자나 보상 회로에도 사용될 수 있 다. 이와 같은 구성에 따르면, 유기 발광 표시 장치(101)는 역 스태거드(inverted staggered) 구조의 산화물 박막 트랜지스터(oxide thin film transistor)를 사용하면서도 전체적으로 발생되는 기생 전기용량을 극단적으로 최소화할 수 있다.
이하, 도 4 및 도 5를 참조하여, 본 발명의 일 실시예에 따른 실험예를 살펴본다. 실험은, 본 발명의 일 실시예에 따른 제2 박막 트랜지스터(20)와 같이, 산화물 반도체층과 접촉된 소스 전극 및 드레인 전극을 게이트 전극과 중첩되지 않도록 형성한 박막 트랜지스터를 가지고 진행하였다. 또한, 본 실험에서 사용된 박막 트랜지스터는 채널의 폭과 길이가 각각 10㎛로 설정되었다.
실험예1, 실험예2, 실험예3, 실험예4, 그리고 실험예5는 산화물 반도체층과 접촉된 소스 전극 및 드레인 전극이 게이트 전극으로부터 이격된 거리(d)가 각각 0㎛, 1㎛, 2㎛, 3㎛, 그리고 4㎛가 되도록 형성되었다.
도 4에 도시한 바와 같이, 소스 전극 및 드레인 전극과 게이트 전극의 이격 거리가 4㎛까지 멀어져도 온/오프 전류비가 105(1E-5) 내지 108(1E-8) 범위 내에 속하여 양호한 특성을 나타냄을 알 수 있다.
또한, 도 5에 도시한 바와 같이, 소스 전극 및 드레인 전극과 게이트 전극의 이격 거리가 5㎛까지 멀어져도 1cm2/Vs 이상의 전하 이동도를 확보할 수 있음을 알 수 있다.
이와 같은 실험을 통해, 본 발명의 일 실시예에 따라 소스 전극 및 드레인 전극과 게이트 전극이 이격된 산화물 박막 트랜지스터는 기생 전기용량의 발생을 억제하면서도 스위칭 소자나 보상 회로 등에 사용하기에 충분한 특성을 가짐을 알 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구조를 개략적으로 나타낸 평면도이다.
도 2는 도 1의 유기 발광 표시 장치가 갖는 화소 회로를 나타낸 회로도이다.
도 3은 도 1의 유기 발광 표시 장치에 사용된 박막 트랜지스터를 확대 도시한 부분 단면도이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 실험예들의 성능을 비교한 그래프들이다.

Claims (15)

  1. 화상을 표시하는 복수의 화소들이 형성된 표시 영역과 상기 표시 영역 주변의 비표시 영역으로 구분되는 기판 본체;
    상기 기판 본체 상에 형성된 박막 트랜지스터 및 추가의 박막 트랜지스터; 그리고
    상기 복수의 화소들마다 상기 기판 본체 상에 형성되며 상기 추가의 박막 트랜지스터와 연결된 유기 발광 소자
    를 포함하며,
    상기 박막 트랜지스터 및 상기 추가의 박막 트랜지스터는 각각 게이트 전극과, 상기 게이트 전극 상에 절연 배치된 산화물 반도체층, 그리고 상기 산화물 반도체층에 각각 접촉된 소스 전극 및 드레인 전극을 포함하고,
    상기 박막 트랜지스터의 경우 상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 일 영역은 상기 게이트 전극으로부터 상기 기판 본체와 평행한 방향으로 기설정된 거리만큼 이격되며,
    상기 추가의 박막 트랜지스터의 경우 상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 적어도 일부가 상기 게이트 전극과 중첩된 구조를 갖는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 산화물 반도체층과 접촉된 상기 소스 전극 및 상기 드레인 전극의 일 영역이 상기 게이트 전극으로부터 상기 기판 본체와 평행한 방향으로 이격된 거리는 0㎛ 보다 크고 5㎛ 보다 작거나 같은 유기 발광 표시 장치.
  3. 제1항에서,
    하나의 상기 화소는 복수의 상기 박막 트랜지스터들을 포함하는 유기 발광 표시 장치.
  4. 제1항에서,
    상기 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역 모두에 형성되고,
    상기 추가의 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역에만 형성된 유기 발광 표시 장치.
  5. 제1항에서,
    상기 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역에만 형성되고,
    상기 추가의 박막 트랜지스터는 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역 모두에 형성된 유기 발광 표시 장치.
  6. 제1항에서,
    상기 박막 트랜지스터 및 상기 추가의 박막 트랜지스터는 각각 상기 기판 본체의 상기 표시 영역 및 상기 비표시 영역에 모두 형성된 유기 발광 표시 장치.
  7. 제1항 내지 제6항 중 어느 한 항에서,
    상기 산화물 반도체층은 갈륨(Ga), 인듐(In), 아연(Zn), 및 주석(Sn) 중에서 하나 이상의 원소와 산소(O)를 포함하는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 게이트 전극은 금속막으로 만들어진 유기 발광 표시 장치.
  9. 제7항에서,
    상기 게이트 전극은 도핑된 다결정 규소막으로 만들어진 유기 발광 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020090083666A 2009-09-04 2009-09-04 유기 발광 표시 장치 KR101073543B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090083666A KR101073543B1 (ko) 2009-09-04 2009-09-04 유기 발광 표시 장치
US12/923,136 US8669700B2 (en) 2009-09-04 2010-09-03 Organic light emitting diode display including source and drain electrodes separated from a gate electrode
CN201010274658.3A CN102013433B (zh) 2009-09-04 2010-09-03 有机发光二极管显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083666A KR101073543B1 (ko) 2009-09-04 2009-09-04 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20110025549A KR20110025549A (ko) 2011-03-10
KR101073543B1 true KR101073543B1 (ko) 2011-10-17

Family

ID=43647001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083666A KR101073543B1 (ko) 2009-09-04 2009-09-04 유기 발광 표시 장치

Country Status (3)

Country Link
US (1) US8669700B2 (ko)
KR (1) KR101073543B1 (ko)
CN (1) CN102013433B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214564B2 (en) 2013-06-28 2015-12-15 Samsung Display Co., Ltd Thin film transistor and organic light emitting diode display having minimal overlap of gate electrode by source and drain electrodes

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120042064A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 박막 트랜지스터
KR102130139B1 (ko) * 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6315072B2 (ja) * 2016-12-07 2018-04-25 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102585853B1 (ko) * 2017-10-12 2023-10-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102614573B1 (ko) 2018-10-22 2023-12-18 삼성디스플레이 주식회사 트랜지스터 기판 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010431A (ja) * 2008-10-16 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置
KR100882677B1 (ko) * 2007-08-20 2009-02-06 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
JPH05275696A (ja) * 1992-03-25 1993-10-22 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH09186335A (ja) 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3185759B2 (ja) * 1998-06-05 2001-07-11 日本電気株式会社 薄膜トランジスタの製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100915148B1 (ko) 2003-03-07 2009-09-03 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법
KR100916606B1 (ko) 2003-03-07 2009-09-14 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
WO2006046678A1 (en) * 2004-10-29 2006-05-04 Semiconductor Energy Laboratory Co., Ltd. Composite material, light-emittintg element, light-emitting device, and manufacturing method thereof
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
KR100830296B1 (ko) * 2006-09-22 2008-05-19 삼성에스디아이 주식회사 주사구동부, 주사신호의 구동방법 및 그를 이용한유기전계발광표시장치
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882677B1 (ko) * 2007-08-20 2009-02-06 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009010431A (ja) * 2008-10-16 2009-01-15 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214564B2 (en) 2013-06-28 2015-12-15 Samsung Display Co., Ltd Thin film transistor and organic light emitting diode display having minimal overlap of gate electrode by source and drain electrodes

Also Published As

Publication number Publication date
CN102013433B (zh) 2015-09-09
US20110057181A1 (en) 2011-03-10
CN102013433A (zh) 2011-04-13
US8669700B2 (en) 2014-03-11
KR20110025549A (ko) 2011-03-10

Similar Documents

Publication Publication Date Title
KR101073542B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101065407B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11075221B2 (en) Thin-film transistor substrate having overlapping thin-film transistor
US6762564B2 (en) Display apparatus
KR101147414B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN109585456B (zh) 有源矩阵基板、液晶显示装置、有机el显示装置
US20190123142A1 (en) Thin-film transistor array substrate
KR101073543B1 (ko) 유기 발광 표시 장치
US11790867B2 (en) Active matrix substrate, liquid crystal display device, and organic EL display device
US20130193439A1 (en) Semiconductor device and flat panel display including the same
KR20170078075A (ko) 유기 발광 다이오드 표시 장치
US20140291668A1 (en) Semiconductor device, display unit, and electronic apparatus
KR20120017661A (ko) 유기 발광 표시 장치
KR20150043075A (ko) 표시 장치 및 그 제조 방법
KR20130135064A (ko) 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
KR101325573B1 (ko) 실리콘 및 게르마늄을 함유하는 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
US20240055532A1 (en) Display apparatus
WO2020065934A1 (ja) 表示装置
KR20230047845A (ko) 박막 트랜지스터 어레이 기판 및 표시 장치
KR101292629B1 (ko) 산화 갈륨 및 게르마늄을 함유하는 산화 인듐으로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
JP2024035836A (ja) 薄膜トランジスタ、電界発光表示装置及び駆動トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9