JPH09186335A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 従来のボトムゲート型のアモルファスシリコ
ン薄膜トランジスタの製造プロセスラインを使用して製
造した薄膜トランジスタにおいて、高オン電流特性と低
リーク電流特性とを共に得ることができるようにする。 【解決手段】 チャネル領域を形成する半導体薄膜４は
真性ポリシリコンによって形成されている。したがっ
て、従来のアモルファスシリコン薄膜トランジスタと比
較して、高オン電流特性を得ることができる。また、チ
ャネル保護膜５のチャネル方向幅をゲート電極２のゲー
ト幅よりも左右でそれぞれ０．３〜２μｍ程度大きくし
てオフセット構造としたことにより、従来のアモルファ
スシリコン薄膜トランジスタと比較して、ほぼ同等の低
リーク電流特性を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は薄膜トランジスタ
およびその製造方法に関する。

【０００２】

【従来の技術】例えば、アクティブマトリックス型の液
晶表示装置では、各画素のスイッチング素子としてアモ
ルファスシリコン薄膜トランジスタやポリシリコン薄膜
トランジスタ等が用いられている。ところで、アモルフ
ァスシリコン薄膜トランジスタの場合には、低リーク電
流特性を有する反面、オン電流特性が良いとはいえない
という問題がある。このため、液晶表示装置の大型化や
高精細化を図る場合、あるいは液晶として強誘電性液晶
や反強誘電性液晶を用いる場合には、高オン電流特性が
要求されるので、各画素のスイッチング素子としてアモ
ルファスシリコン薄膜トランジスタを用いるのは好まし
くない。

【０００３】一方、ポリシリコン薄膜トランジスタの場
合には、高オン電流特性を得ることができる。ところ
で、ポリシリコン薄膜トランジスタとアモルファスシリ
コン薄膜トランジスタとでは構造上かなりの差異がある
ので、アモルファスシリコン薄膜トランジスタの製造プ
ロセスラインを使用して、ポリシリコン薄膜トランジス
タを製造することはできない。そこで、本発明者等は、
アモルファスシリコン薄膜トランジスタの製造プロセス
ラインを使用して、ポリシリコン薄膜トランジスタを製
造することができるか否かについて検討した。

【０００４】まず、ボトムゲート型のアモルファスシリ
コン薄膜トランジスタにおけるチャネル領域を形成する
アモルファスシリコン薄膜をただ単純にポリシリコン薄
膜と変更することについて検討した。図６は従来のボト
ムゲート型のアモルファスシリコン薄膜トランジスタに
おけるチャネル領域を形成するアモルファスシリコン薄
膜をただ単純にポリシリコン薄膜と変更した場合の一例
を示したものである。この薄膜トランジスタはガラス基
板１を備えている。ガラス基板１の上面の所定の個所に
はゲート電極２が設けられている。ゲート電極２および
ガラス基板１の上面全体にはゲート絶縁膜３が設けられ
ている。ゲート絶縁膜３の上面の所定の個所には真性ポ
リシリコンからなる半導体薄膜４が設けられている。半
導体薄膜４の上面中央部にはチャネル保護膜５が設けら
れており、このチャネル保護膜５に対応する半導体薄膜
４の領域がチャネル領域となっている。チャネル保護膜
５の上面両側およびその両側における半導体薄膜４の各
上面にはｎ型アモルファスシリコンからなるソース領域
６およびドレイン領域７が設けられている。ソース領域
６およびドレイン領域７の各上面にはソース電極８およ
びドレイン電極９が設けられている。

【０００５】ところで、従来のボトムゲート型のアモル
ファスシリコン薄膜トランジスタの製造方法では、チャ
ネル保護膜５を形成する際のマスク合わせ精度やエッチ
ング加工精度等の理由から、チャネル保護膜５のチャネ
ル方向幅をゲート電極２のゲート幅よりも小さくしてい
る。その理由は、チャネル保護膜５のチャネル方向幅を
ゲート電極２のゲート幅よりも大きくすると、オン電流
が減少するので、これを確実に避けるために、チャネル
保護膜５を形成する際のマスク合わせ精度やエッチング
加工精度等にある程度の余裕を持たせるためである。し
たがって、従来のボトムゲート型のアモルファスシリコ
ン薄膜トランジスタにおけるチャネル領域を形成するア
モルファスシリコン薄膜をただ単純にポリシリコン薄膜
と変更すると、図６に示すように、チャネル保護膜５の
チャネル方向幅がゲート電極２のゲート幅よりも小さく
なることになる。

【０００６】

【発明が解決しようとする課題】しかしながら、このよ
うな薄膜トランジスタでは、Ｖ_G（ゲート電圧）−Ｉ
_D（ドレイン電流）特性が図７に示すようになり、従来
のアモルファスシリコン薄膜トランジスタと比較して、
高オン電流特性を得ることができる反面、ゲート電圧Ｖ
_Gをオフ側（ここでは負側）に大きく振ったとき、リー
ク電流が増加するということが分かった。このリーク電
流の増加は、ゲート非選択時に画素に貯えられた電荷量
に変化が生じることを意味し、表示画質に著しい劣化を
与えるものであり、好ましくない。この発明の課題は、
高オン電流特性と低リーク電流特性とを共に得ることが
できるようにすることである。

【０００７】

【課題を解決するための手段】請求項１記載の発明に係
る薄膜トランジスタは、ソース、ドレイン、チャネル領
域を有し、少なくとも前記チャネル領域がポリシリコン
からなる半導体薄膜の一面にゲート絶縁膜を介してゲー
ト電極が形成され、他面に左右端がそれぞれ前記ゲート
電極よりチャネル方向に突出したチャネル保護膜が形成
されており、前記ソース、ドレイン領域にそれぞれソー
ス、ドレイン電極が接続されたものである。請求項６記
載の発明に係る薄膜トランジスタの製造方法は、ゲート
電極上にゲート絶縁膜を介してポリシリコンからなる半
導体薄膜を形成し、該半導体薄膜の上面中央部にチャネ
ル保護膜をそのチャネル方向幅が前記ゲート電極のゲー
ト幅よりも大きくなるように形成し、前記半導体薄膜の
チャネル領域の両側にｎ型またはｐ型半導体からなるソ
ース領域およびドレイン領域を形成し、前記ソース領域
および前記ドレイン領域に接続されるソース電極および
ドレイン電極を形成するようにしたものである。請求項
７記載の発明に係る薄膜トランジスタの製造方法は、請
求項６記載の発明において、前記チャネル保護膜の形成
に際し、チャネル保護膜形成用膜を成膜し、前記ゲート
電極をマスクとした裏面露光により前記チャネル保護膜
形成用膜上に有機絶縁膜を形成し、ベーク処理を行うこ
とにより前記有機絶縁膜を軟化させて少なくともチャネ
ル方向に前記ゲート電極よりも広げ、この広がった有機
絶縁膜をマスクとして前記チャネル保護膜形成用膜をエ
ッチングするようにしたものである。

【０００８】請求項１または６記載の発明によれば、チ
ャネル領域をポリシリコンによって形成しているので、
高オン電流特性を得ることができ、またチャネル保護膜
をゲート電極に対し左右端でそれぞれチャネル方向に突
出してオフセット構造としているので、低リーク電流特
性を得ることができる。この場合、請求項７記載の発明
のようにすると、ゲート電極をマスクとした裏面露光に
よりチャネル保護膜形成用膜上に有機絶縁膜を形成する
ことにより、従来のチャネル保護膜形成時のマスク合わ
せ精度やエッチング加工精度等から開放され、しかもベ
ーク処理を行うことにより有機絶縁膜を軟化させて少な
くともチャネル方向にゲート電極よりも広げ、この広が
った有機絶縁膜をマスクとしてチャネル保護膜形成用膜
をエッチングしているので、従来のアモルファスシリコ
ン薄膜トランジスタの製造プロセスラインを使用して
も、少なくとも裏面露光工程を付加することにより、所
望のオフセット構造とすることができる。

【０００９】

【発明の実施の形態】図１はこの発明の第１実施形態に
おける薄膜トランジスタを示したものである。この図に
おいて、図６と同一名称部分には同一の符号を付し、そ
の説明を適宜省略する。この薄膜トランジスタにおいて
図６と異なる点は、チャネル保護膜５がゲート電極２に
対し左右端がそれぞれ好ましくは０．３〜２μｍ程度よ
り好ましくは０．５〜１．５μｍ程度大きくなっている
点である。

【００１０】次に、この薄膜トランジスタの製造方法に
ついて、図２を参照しながら説明する。まず、図２
（Ａ）に示すように、ガラス基板１の上面の所定の個所
にゲート電極２を形成する。次に、ゲート電極２および
ガラス基板１の上面全体に窒化シリコンからなるゲート
絶縁膜３、真性アモルファスシリコン薄膜１１および窒
化シリコンからなるチャネル保護膜形成用膜１２を連続
して成膜する。次に、チャネル保護膜形成用膜１２の上
面側からエキシマレーザを照射し、これにより真性アモ
ルファスシリコン薄膜１１をポリ化して真性ポリシリコ
ン薄膜１１ａとする。次に、チャネル保護膜形成用膜１
２の上面全体にフォトレジスト膜（有機絶縁膜）１３を
塗布する。次に、ゲート電極２をマスクとして裏面露光
を行い、次いで現像すると、図２（Ｂ）に示すように、
チャネル保護膜加工用のレジストパターン１３ａが形成
される。この場合、レジストパターン１３ａはゲート電
極２よりも若干細く仕上がる。

【００１１】次に、１６０℃程度で３０分程度のベーク
処理を行うと、図２（Ｃ）に示すように、レジストパタ
ーン１３ａが軟化して横方向に２μｍ程度広がる。次
に、この広がったレジストパターン１３ａをマスクとし
てチャネル保護膜形成用膜１２をドライエッチングする
と、図２（Ｄ）に示すように、レジストパターン１３ａ
下にチャネル保護膜５が形成される。この場合、サイド
エッチングが生じることにより、チャネル保護膜５はレ
ジストパターン１３ａよりも幾らか細く仕上がる。この
ため、チャネル保護膜５のチャネル方向幅はゲート電極
２のゲート幅よりも左右でそれぞれ０．３〜２μｍ程度
大きくなることになる。この後、レジストパターン１３
ａを剥離する。次に、真性ポリシリコン薄膜１１ａを素
子分離すると、図１に示すように、ゲート絶縁膜３の上
面の所定の個所に真性ポリシリコンからなるチャネル領
域４が形成される。以下、周知の方法により、チャネル
保護膜５の上面両側およびその両側におけるチャネル領
域４の各上面にｎ型アモルファスシリコンからなるソー
ス領域６およびドレイン領域７を形成し、次いでソース
領域６およびドレイン領域７の各上面にソース電極８お
よびドレイン電極９を形成すると、図１に示す薄膜トラ
ンジスタが製造される。

【００１２】このようにして製造された薄膜トランジス
タでは、Ｖ_G−Ｉ_D特性が図３に示すようになり、チャネ
ル領域４を真性ポリシリコンによって形成したことによ
り、従来のアモルファスシリコン薄膜トランジスタと比
較して、高オン電流特性を得ることができる。また、チ
ャネル保護膜５をゲート電極２に対し左右端でそれぞれ
好ましくは０．３〜２μｍ程度より好ましくは０．５〜
１．５μｍ程度チャネル方向に突出してオフセット構造
としたことにより、従来のアモルファスシリコン薄膜ト
ランジスタと比較して、ほぼ同等の低リーク電流特性を
得ることができる。この場合、チャネル保護膜５をゲー
ト電極２よりもチャネル方向に左右でそれぞれ０．３〜
２μｍ程度大きくしているのは、これ以上大きくなる
と、オン電流特性が悪くなるからである。

【００１３】ところで、以上のような薄膜トランジスタ
の製造方法では、従来のアモルファスシリコン薄膜トラ
ンジスタの製造プロセスラインを使用するとすれば、ポ
リ化のためのエキシマレーザ照射工程と裏面露光工程と
を付加すればよく、したがって従来のアモルファスシリ
コン薄膜トランジスタの製造プロセスラインを若干変更
してそのまま使用することができ、しかも所望のオフセ
ット構造とすることができる。この場合、従来のアモル
ファスシリコン薄膜トランジスタの製造方法と比較し
て、チャネル保護膜加工専用のマスクが不要となる。な
お、チャネル領域４を直接成膜したポリシリコンによっ
て形成するようにしてもよい。この場合、ＬＰ−ＣＶＤ
やＥＣＲ−ＣＶＤ等によってポリシリコン薄膜を成膜す
るようにすると、従来のアモルファスシリコン薄膜トラ
ンジスタの製造プロセスラインをそのまま使用すること
ができる。

【００１４】次に、図４はこの発明の第２実施形態にお
ける薄膜トランジスタを示したものである。この第２実
施形態の場合、ガラス基板２１の上面の所定の個所には
アルミニウム−チタン合金からなるゲート電極２２が設
けられ、ゲート電極２２の表面には陽極酸化アルミニウ
ムからなる第１ゲート絶縁膜２３が設けられている。第
１ゲート絶縁膜２３およびガラス基板２１の上面全体に
は窒化シリコンからなる第２ゲート絶縁膜２４が設けら
れている。第２ゲート絶縁膜２４の上面の所定の個所に
は真性ポリシリコンからなる半導体薄膜２５が設けられ
ている。半導体薄膜２５の上面中央部には窒化シリコン
からなるチャネル保護膜２６がそのチャネル方向幅をゲ
ート電極２２のゲート幅よりも大きくされて設けられて
いる。この場合、陽極酸化アルミニウムからなる第１ゲ
ート絶縁膜２３は透明であるので、上記第１実施形態の
場合と同様の裏面露光により、チャネル保護膜２６を形
成することができる。チャネル保護膜２６の上面両側お
よびその両側における半導体薄膜２５の各上面にはｎ型
アモルファスシリコンからなるソース領域２７およびド
レイン領域２８が設けられている。ソース領域２７およ
びドレイン領域２８の各上面等にはクロムからなる第１
ソース電極２９および第１ドレイン電極３０が設けら
れ、第１ソース電極２９および第１ドレイン電極３０の
各上面にはアルミニウム−チタン合金からなる第２ソー
ス電極３１および第２ドレイン電極３２が設けられてい
る。そして、全上面には窒化シリコンからなるオーバー
コート膜３３が設けられている。

【００１５】なお、上記実施形態では、ソース領域６、
２７およびドレイン領域７、２８をｎ型アモルファスシ
リコンによって形成した場合について説明したが、これ
に限らず、ｎ型ポリシリコンによって形成してもよく、
またｎ型ポリシリコンカーバイドによって形成してもよ
い。ｎ型ポリシリコンカーバイド薄膜を形成する方法と
しては、ｎ型アモルファスシリコンの成膜時に炭化水素
（Ｃ_mＨ_n）ガスを混入させてｎ型アモルファスシリコン
カーバイド薄膜を成膜し、この薄膜をポリ化する方法
と、ｎ型ポリシリコンの成膜時に炭化水素（Ｃ_mＨ_n）ガ
スを混入させてｎ型ポリシリコンカーバイド薄膜を直接
成膜する方法とがある。ところで、オフセット構造の薄
膜トランジスタでは、リーク電流を小さくすることがで
きるが、それに応じてオン電流も小さくなる。ところ
が、ソース領域およびドレイン領域をｎ型ポリシリコン
カーバイドによって形成すると、オン電流特性をより一
層向上することができる。

【００１６】次に、その理由について説明する。ソース
領域およびドレイン領域をｎ型ポリシリコンカーバイド
で形成すると、このｎ型ポリシリコンカーバイドはチャ
ネル領域を形成する真性ポリシリコンよりもバンドギャ
ップの大きい材料である。この結果、ソース領域および
ドレイン領域をチャネル領域と同じ材料（ｎ型ポリシリ
コン）で形成した場合のバンド構造図が図５（Ｂ）に示
すようになるのに対して、この実施形態の場合、図５
（Ａ）に示すようになる。

【００１７】まず、図５（Ｂ）に示すバンド構造図を参
照しながら説明すると、チャネル領域ではソース領域近
傍よりもドレイン領域近傍の電界が高いので、チャネル
領域のドレイン領域近傍で電子正孔対が発生する。この
発生した電子正孔対のうち電子はドレイン領域に流れ込
むが、正孔はバックチャネル（チャネル領域のゲート電
極と対向する面とは反対側の面側）に向かって流れる。
すると、ソース領域とチャネル領域との境界にバレンス
バンドＥ_Vのエネルギ段差が存在するので、正孔はバッ
クチャネルに滞留することになる。この結果、しきい値
電圧が低下し、オン電流がやや増加する。

【００１８】また、バックチャネルに滞留した正孔はバ
ックチャネルとソース領域との間のポテンシャルが釣り
合うまで滞留し続け、その後ソース領域との界面でソー
ス領域の電子と再結合することになる。この結果、チャ
ネル領域のドレイン領域近傍から正孔がバックチャネル
を経てソース領域に流れるが、この場合オン電流が急激
に増加して過剰に流れることになる。このオン電流の過
剰な流れは薄膜トランジスタの劣化の一要因となるの
で、好ましくない。

【００１９】さて、図５（Ａ）の場合には、図５（Ｂ）
の場合と比較して、ソース領域側のバンドギャップが広
くなっている分、ソース領域とチャネル領域との境界の
コンダクションバンドＥ_Cのエネルギ段差が小さくなっ
ている。この結果、ソース領域からチャネル領域への電
子注入の確率が増し、通常のオン電流が増加することに
なる。

【００２０】また、図５（Ａ）の場合には、図５（Ｂ）
の場合と比較して、ソース領域とチャネル領域との境界
のバレンスバンドＥ_Vのエネルギ段差が大きくなること
により、ソース領域とチャネル領域との境界における電
子正孔の再結合の確率が減少することになる。すなわ
ち、チャネル領域のドレイン領域近傍で発生した電子正
孔対のうちバックチャネルに滞留した正孔がソース領域
との界面でソース領域の電子と再結合しにくくなる。こ
の結果、バックチャネルに滞留した正孔が消滅しにくく
なり、しきい値電圧がより一層低下し、ひいてはオン電
流がさらにやや増加することになる。なお、バックチャ
ネルに滞留した正孔がソース領域との界面でソース領域
の電子と再結合しにくくなるので、オン電流が過剰に流
れないようにすることができる。以上のことから、この
実施形態では、オン電流が過剰に流れないようにするこ
とができる上、オン電流特性をより一層向上することが
できる。

【００２１】なお、上記実施形態ではソース領域および
ドレイン領域をｎ型ポリシリコンカーバイドによって形
成した場合について説明したが、これに限定されるもの
ではない。例えば、ｎ型ポリシリコンの成膜条件を変え
る（水素ガス流量を多くし、あるいは高周波電圧密度を
上げ、あるいは成膜温度を下げる）ことにより、水素含
有量の多いｎ型ポリシリコンによってバンドギャップが
チャネル領域よりも大きいソース領域およびドレイン領
域を形成するようにしてもよい。また、この発明は、ｐ
型の薄膜トランジスタにも適用することができる。

【００２２】ところで、アクティブマトリックス型の液
晶表示装置では、各画素およびそのスイッチング素子と
しての各薄膜トランジスタをマトリックス状に配列して
なる画素部の周囲におけるガラス基板上に薄膜トランジ
スタからなるドライバ部を設けたものがある。このよう
な液晶表示装置の場合には、画素部の薄膜トランジスタ
を上述したようなオフセット構造の薄膜トランジスタに
よって形成し、ドライバ部の薄膜トランジスタを例えば
図６に示すような非オフセット構造の薄膜トランジスタ
によって形成するようにしてもよい。

【００２３】

【発明の効果】以上説明したように、請求項１または６
記載の発明によれば、チャネル領域をポリシリコンによ
って形成しているので、高オン電流特性を得ることがで
き、またチャネル保護膜をゲート電極に対し左右端でそ
れぞれチャネルに突出してオフセット構造としているの
で、低リーク電流特性を得ることができる。また、請求
項７記載の発明によれば、ゲート電極をマスクとした裏
面露光によりチャネル保護膜形成用膜上に有機絶縁膜を
形成することにより、従来のチャネル保護膜形成時のマ
スク合わせ精度やエッチング加工精度等から開放され、
しかもベーク処理を行うことにより有機絶縁膜を軟化さ
せて少なくともチャネル方向にゲート電極よりも広げ、
この広がった有機絶縁膜をマスクとしてチャネル保護膜
形成用膜をエッチングしているので、従来のアモルファ
スシリコン薄膜トランジスタの製造プロセスラインを使
用しても、少なくとも裏面露光工程を付加することによ
り、所望のオフセット構造とすることができる。

【図面の簡単な説明】

【図１】この発明の第１実施形態における薄膜トランジ
スタの断面図。

【図２】（Ａ）〜（Ｄ）はそれぞれ図１に示す薄膜トラ
ンジスタの各製造工程を示す図。

【図３】図１に示す薄膜トランジスタのＶ_G−Ｉ_D特性
図。

【図４】この発明の第２実施形態における薄膜トランジ
スタの断面図。

【図５】（Ａ）はこの発明の一実施形態におけるバンド
構造図、（Ｂ）は比較のために示すバンド構造図。

【図６】仮想した薄膜トランジスタの断面図。

【図７】この仮想した薄膜トランジスタのＶ_G−Ｉ_D特性
図。

【符号の説明】

２ ゲート電極 ４ 半導体薄膜（チャネル領域） ５ チャネル保護膜 ６ ソース領域 ７ ドレイン領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者 若井 晴夫 東京都八王子市石川町2951番地の５ カシ オ計算機株式会社八王子研究所内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ソース、ドレイン、チャネル領域を有
   し、少なくとも前記チャネル領域がポリシリコンからな
   る半導体薄膜の一面にゲート絶縁膜を介してゲート電極
   が形成され、他面に左右端がそれぞれ前記ゲート電極よ
   りチャネル方向に突出したチャネル保護膜が形成されて
   おり、前記ソース、ドレイン領域にそれぞれソース、ド
   レイン電極が接続されたことを特徴とする薄膜トランジ
   スタ。
2. 【請求項２】 請求項１記載の発明において、前記ソー
   ス、ドレイン電極は前記チャネル保護膜上に延出されて
   いることを特徴とする薄膜トランジスタ。
3. 【請求項３】 請求項１記載の発明において、前記ソー
   ス領域および前記ドレイン領域はｎ型またはｐ型アモル
   ファスシリコンからなることを特徴とする薄膜トランジ
   スタ。
4. 【請求項４】 請求項１記載の発明において、前記ソー
   ス領域および前記ドレイン領域はｎ型またはｐ型ポリシ
   リコンからなることを特徴とする薄膜トランジスタ。
5. 【請求項５】 請求項１〜４のいずれかに記載の発明に
   おいて、前記チャネル保護膜は前記ゲート電極に対し左
   右端がそれぞれ０．３〜２μｍ程度チャネル方向に突出
   していることを特徴とする薄膜トランジスタ。
6. 【請求項６】 ゲート電極上にゲート絶縁膜を介してポ
   リシリコンからなる半導体薄膜を形成し、該半導体薄膜
   の上面中央部にチャネル保護膜をそのチャネル方向幅が
   前記ゲート電極のゲート幅よりも大きくなるように形成
   し、前記半導体薄膜のチャネル領域の両側にｎ型または
   ｐ型半導体からなるソース領域およびドレイン領域を形
   成し、前記ソース領域および前記ドレイン領域に接続さ
   れるソース電極およびドレイン電極を形成することを特
   徴とする薄膜トランジスタの製造方法。
7. 【請求項７】 請求項６記載の発明において、前記チャ
   ネル保護膜の形成に際し、チャネル保護膜形成用膜を成
   膜し、前記ゲート電極をマスクとした裏面露光により前
   記チャネル保護膜形成用膜上に有機絶縁膜を形成し、ベ
   ーク処理を行うことにより前記有機絶縁膜を軟化させて
   少なくともチャネル方向に前記ゲート電極よりも広げ、
   この広がった有機絶縁膜をマスクとして前記チャネル保
   護膜形成用膜をエッチングすることを特徴とする薄膜ト
   ランジスタの製造方法。
8. 【請求項８】 請求項６または７記載の発明において、
   前記チャネル保護膜を、前記ゲート電極に対し、左右端
   がそれぞれ０．３〜２μｍ程度チャネル方向に突出して
   形成することを特徴とする薄膜トランジスタの製造方
   法。