KR100697263B1 - 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 - Google Patents

탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR100697263B1
KR100697263B1 KR1019990036209A KR19990036209A KR100697263B1 KR 100697263 B1 KR100697263 B1 KR 100697263B1 KR 1019990036209 A KR1019990036209 A KR 1019990036209A KR 19990036209 A KR19990036209 A KR 19990036209A KR 100697263 B1 KR100697263 B1 KR 100697263B1
Authority
KR
South Korea
Prior art keywords
pattern
gate
polysilicon
ion implantation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990036209A
Other languages
English (en)
Other versions
KR20010019668A (ko
Inventor
유춘기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990036209A priority Critical patent/KR100697263B1/ko
Priority to JP2000155659A priority patent/JP5020428B2/ja
Priority to TW089115049A priority patent/TW558837B/zh
Priority to US09/651,258 priority patent/US6403409B1/en
Publication of KR20010019668A publication Critical patent/KR20010019668A/ko
Application granted granted Critical
Publication of KR100697263B1 publication Critical patent/KR100697263B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법에 관한 것으로서, 기판에 폴리실리콘 패턴을 형성하는 단계, 상기 폴리실리콘 패턴 위로 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위로 게이트막을 적층하는 단계, 포토리소그래피를 통해 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 식각을 통해 게이트 패턴을 형성하고 계속되는 식각을 통해 게이트 절연막 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 이온주입 마스크로 고농도 저에너지 이온주입을 실시하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 탑 게이트 방식의 폴리실리콘 박막트랜지스터의 제조공정에서 이온주입과 관련하여 포토레지스트가 버닝 현상을 일으키는 것을 막을 수 있고 고농도 이온주입시 저에너지 입사로 폴리실리콘 구조의 파손이 덜하여 어닐링의 투입 에너지가 줄어들고 상대적으로 어닐링에서 오는 문제점도 줄어들게 된다.
폴리실리콘, 박막트랜지스터, 저에너지 이온주입, 포토레지스트 버닝

Description

탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 { Method of forming top gate type Thin Film Transistor }
도1에서 도11까지는 본 발명의 일 실시예에 따른 탑 게이트형 폴리실리콘 박막트랜지스터의 제조방법을 나타내는 공정 단면도이다.
도12는 도1에서 도11과 같은 과정을 통해 형성된 톱 게이트형 폴리실리콘 박막트랜지스터 액정표시장치의 개별 화소부 평면도이다.
※도면의 주요부분에 대한 부호의 설명
10: 기판 11: 블로킹층(blocking layer)
12: 버퍼 패턴(buffer pattern) 13: 폴리실리콘층
15: 게이트 절연막 17: 게이트막
21,31: 포토레지스트 패턴 23: 폴리실리콘 패턴
25,35: 게이트 절연막 패턴 27,37: 게이트막 패턴
26: 드레인 영역 28: 소오스 영역
34: LDD(Lightly doped drain) 41: 층간절연막
42: 금속층 44: 게이트
46: 스토리지 캐퍼시터 51: 보호막
52,90: 화소전극 75,76,77: 콘택
85: 게이트 라인 86: 데이터 라인
89: 캐퍼시터 라인 91,92: 콘택
93: 연결판
본 발명은 탑 게이트(Top Gate)형 폴리실리콘 박막트랜지스터 제조방법에 관한 것으로서, 보다 상세하게는 포토레지스트를 이온주입 마스크로 사용할 때의 기존의 공정상의 문제점을 완화시키거나 해결할 수 있는 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법에 관한 것이다.
근래에 표시장치와 관련하여 가장 활발하게 발전하고 있는 분야는 LCD 분야라고 할 수 있으며 특히 액티브 매트릭스 타입의 TFT LCD 분야의 발전은 현저한 것이다. LCD는 개략적으로 두 장의 기판 사이에 액정을 주입하고 기판의 내측에 형성된 두 전극에 전압을 인가하여 사이에 존재하는 액정의 배열을 조절함으로써 기판에 부착되는 편광판과의 관계에서 빛을 투과시키거나 차단시키는 원리를 이용한 것이다.
TFT LCD는 표시장치의 화면를 이루는 개개 화소의 전극을 비선형 소자인 트렌지스터를 이용하여 조절하는 것으로 이때 트렌지스터는 반도체 박막을 이용하여 유리기판상에 형성된다. 그리고 TFT LCD는 사용되는 반도체 박막의 특성에 따라 아몰퍼스 실리콘 타입과 폴리 실리콘 타입으로 크게 나눌 수 있다.
어느 경우나 공정 비용을 줄이고 수율을 높이기 위해 공정에서의 노광 단계의 수를 줄이려는 노력이 이루어지고 있는데, 아몰퍼스 실리콘의 경우 낮은 온도에서 CVD를 이용하여 형성할 수 있으므로 유리기판을 이용하는 LCD의 특성상 유리한 점이 있다. 그러나 아몰퍼스 실리콘의 경우 캐리어의 이동도가 낮아서 빠른 동작특성을 요하는 구동회로의 트랜지스터 소자를 형성하는 용도로는 적합하지 않다. 이러한 사실은 LCD의 구동을 위한 IC는 별도로 제작하여 LCD 판넬 주변부에 부착하여 사용해야 한다는 것을 의미하며 구동 모듈을 위한 공정이 증가하여 LCD 제작 비용이 상승하게 된다.
한편, 폴리 실리콘은 아몰퍼스 실리콘에 비해 캐리어의 이동도가 훨씬 크고 따라서 구동회로용 IC를 제작하기 위해서도 사용할 수 있다. 그러므로 폴리 실리콘을 LCD의 TFT 형성을 위한 반도체 박막으로 사용할 경우 일련의 공정을 통해 동일 유리기판에 화소전극을 위한 TFT 소자와 구동회로용 TFT 소자를 함께 형성할 수 있다. 이는 LCD 제작에서 모듈 공정의 비용을 절감하는 효과를 가져오며 동시에 LCD의 소비전력을 낮출 수 있도록 한다.
그러나 폴리 실리콘을 사용하는 경우, 글래스 기판에 폴리 실리콘 박막을 형성하기 위해서는 먼저 아몰퍼스 실리콘 박막을 저온 CVD 공정을 통해 형성하고 여기에 레이저 광선을 조사하는 등의 결정화를 위한 부가 공정이 필요하며, 캐리어 이동도가 높은만큼 형성된 트랜지스터에서 게이트 전압이 OFF 되는 순간 누설전류 (OFF Current)가 과도하게 흘러 화소부에서 충분한 전계를 유지시키지 못하는 문제가 있다. 이러한 누설전류의 발생을 억제하는 방법으로는 박막 트랜지스터의 소오스 및 드레인 영역과 채널과의 접합부에 불순물 농도가 낮게 이온주입 한 LDD 영역 또는 불순물 이온주입이 되지 않은 오프셋(off set) 영역을 두어 누설전류에 대한 배리어(barrier)로 작용하도록 하는 방법을 일반적으로 사용한다. 또한 N채널과 P채널의 박막트랜지스터를 하나의 기판에 형성하여야 하므로 N채널 박막트랜지스터를 형성하는 공정 가운데 P채널은 이온주입을 막기 위해 보호층으로 봉인되고 P채널박막트랜지스터를 형성하는 동안에는 N채널 영역 또한 보호층으로 봉인되어야 한다.
폴리실리콘 박막트랜지스터를 형성하기 위한 이러한 공정상에 추가로 고려할 점들은 포토리소그래피 공정의 수를 늘리므로 폴리실리콘형 박막트랜지스터의 제조를 어렵게 한다. 그리고 LDD형성과 N 및 P 채널의 형성에는 이온주입 공정이 필요한데 이러한 이온주입이 높은 에너지로 다량으로 이루어질 경우 이온주입 에너지가 결국 대부분 열로 변환되어 기판의 온도를 높이는 작용을 한다. 경우에 따라서는 글래스 기판에 허용될 수 없는 온도까지 기판 온도를 높여 공정을 불가능하게 할 수도 있으나 그런 높은 온도까지 가지 않더라도 기판상에 에칭 마스크로 혹은 이온주입 마스크로 도포되어 있는 포토레지스트를 변성시키는 포토레지스트 버닝(Burnning) 현상을 일으킬 수 있다.
포토레지스트 버닝은 포토레지스트 위로 이온주입을 할 때 이온주입 에너지가 열로 전환되는 데에 기인하기도 하지만 이온주입시의 개개 이온이 가진 에너지 가 직접 반응을 촉발시켜 포토레지스트의 물성을 변화시키는 현상으로 보이며, 이는 동일한 열을 포토레지스트에 가했을 때 포토레지스트의 변화를 비교해보아도 알 수 있다. 변성된 포토레지스트는 일반적인 포토레지스트와 달리 스트립 공정을 통해 잘 제거되지 않고 공정상 파티클로 여러 가지 불량을 일으킬 수 있으므로 포토레지스트 버닝을 일으키는 이온주입은 불가능하게 된다.
이러한 폴리실리콘 박막트랜지스터 제조상의 문제점을 해결하기 위해 근래에 개발된 기술로는 게이트 보조막에서의 언더컷을 이용한 LDD 형성방법이 있다. 이 방법에서는 우선, 기판에 폴리실리콘 패턴, 게이트 절연막 및 게이트막을 형성한다. 그리고 LDD 구조가 필요없는 P형 트랜지스터의 게이트 패턴을 먼저 형성한다. 이때는 일반적 포토리소그래피와 에칭이 이용된다. 그리고 잔류된 포토레지스트를 제거하고 P형 이온주입을 실시한다. 이때 N형 트랜지스터의 영역은 게이트막이 그대로 덮여 있으므로 이온주입으로부터 보호된다. 다음으로는 기판 전체에 금속재질의 게이트 보조막을 적층한 다음 P형 트랜지스터 영역은 게이트 보조막이덮인 채로 두고 LDD 구조가 필요한 N형 트랜지스터 영역에서는 게이트막과 게이트 보조막으로 된 게이트 패턴을 형성한다. 이때도 포토리소그래피와 식각을 이용하는데 식각은 습식식각 같은 등방성 식각방법을 사용한다. 또한 이때 게이트막과 게이트 보조막의 재질 차이와 등방성 식각의 언더 컷 현상을 이용하여 게이트 보조막 패턴이 게이트막 패턴보다 바깥쪽으로 튀어나오게 형성한다. 그리고 이 두 막으로 이루어진 게이트 패턴 위로 고농도 N형 이온주입을 실시한다. 이전에 잔류 포토레지스트막은 제거된다. 이어서 게이트 보조막을 제거하고 저농도 이온주입을 실시한 다. 이때 P형 트랜지스터 영역에서도 게이트 보조막이 제거되므로 전체적으로 N형과 P형 트랜지스터의 기본적 게이트 소오스 드레인 구조가 형성된다.
게이트 보조막에서 언더컷을 이용한 LDD 형성방법에 따르면 이온주입이 이루어질 때 포토레지스트는 기판상에 전혀 남지 않게 되므로 게이트막 혹은 게이트 보조막이 이온주입 마스크의 역할을 하고 포토레지스트 버닝에 따른 문제점을 없앨 수 있다. 그러나 이 기술에서는 게이트막으로 알미늄이나 알미늄 합금, 게이트 보조막으로 알미늄과의 식각액에 대한 식각선택비를 크게 할 수 있는 크롬을 사용하는데 게이트 보조막이 공정중 완전히 제거되지 않고 잔류하면서 이온주입에 대한 어닐링을 실시할 때 게이트막이 알미늄 네드뮴(AlNd)의 경우에는 크롬과 네드뮴의 작용으로 게이트 패턴 부분부분에 핀홀(pin hole)이 생기는 문제점이 있다.
또한 게이트막으로 이루어진 게이트 패턴은 게이트 보조막으로 크롬을 사용하면서 식각시 측방에서 식각이 진행된 관계로 측벽이 수직과 이루는 각이 80°정도로 크다. 게이트 패턴이 이렇게 단차가 확연하게 형성되고 그 위에 적층되는 층간절연막의 두께가 얇아 단차가 그대로 드러날 경우 게이트 패턴 위로 지나가게 되는 데이터 배선은 게이트 패턴으로 인하여 단차가 드러난 곳에서 적층 불균일 및 스트레스 작용으로 배선 일부가 떼어져 나가고 폭이 줄어드는 노치(notch) 현상 혹은 배선이 절단되는 단선현상이 발생하기 쉽다.
본 발명은 기존의 탑 게이트 방식 폴리실리콘 박막트랜지스터를 제조함에 있어서 현재까지 개발된, 포토레지스트를 이온주입 마스크로 사용하는 공정과 게이트 보조막을 이온주입 마스크로 사용하는 경우에서 각각 발생할 수 있는 문제점들을 해결할 수 있는 새로운 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법은 기판에 폴리실리콘 패턴을 형성하는 단계, 상기 폴리실리콘 패턴이 형성된 상기 기판 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위로 게이트막을 적층하는 단계, 포토리소그래피를 통해 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각마스크로 이용한 식각을 통해 상기 게이트막을 패터닝하여 게이트막 패턴을 형성하고 계속되는 식각을 통해 상기 폴리실리콘 패턴을 부분적으로 노출하도록 상기 게이트 절연막을 패터닝하여 게이트 절연막 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 이온주입 마스크로하여 노출된 폴리실리콘 패턴에 고농도 저에너지 이온주입을 실시하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
본 발명에서 핵심을 이루는 부분은 종래에는 포토레지스트 버닝을 일으키던 단계인 고농도 고에너지 이온주입 단계가 고농도 저에너지 이온주입 단계로 바뀌어 포토레지스트 버닝을 억제하는 것과 저에너지 이온주입이 가능하도록 하기 위한 사전의 게이트 절연막 제거 단계가 추가된 것이다.
본 발명은 탑 게이트형 폴리실리콘 박막트랜지스터를 전제로 하는 것이므로 대개의 실시에 있어서 N형 이온주입과 P형 이온주입이 별도의 이온주입 마스크를 가지고 진행될 수 있도록, 그리고 N형 트랜지스터 영역에는 LDD 영역 혹은 오프 셋 영역이 형성될 수 있도록 세부적인 단계들이 구비되어야 할 것이다.
이하 도면을 참조하면서 본 발명의 탑 게이트 방식 폴리실리콘 박막트랜지스터의 제조방법을 실시예를 통해 좀 더 살펴보기로 한다.
도1은 글래스 기판(10)에 블로킹층(11)으로 실리콘 산화막이 2000Å 적층되고 그 위에 N형 불순물이 도핑된 아몰퍼스 실리콘 800Å이 증착되고 가공되어 버퍼 패턴(12)이 형성된 다음 그 위로 폴리실리콘층(13) 500Å 내지 800Å이 적층된 상태를 나타낸다. 블로킹층(11)과 버퍼 패턴(12)은 생략될 수 있는 것이며, 폴리실리콘층(13)은 아몰퍼스 실리콘을 증착시킨 다음 레이저 재결정작업을 통해 형성한 것이다. 재결정작업 전에 기판의 후면에 증착되어 있던 아몰퍼스 실리콘은 제거시킨다.
도2는 도1의 상태에서 포토리소그래피와 에칭을 통해 트랜지스터의 액티브 영역을 구성할 폴리실리콘 패턴(23)을 형성하고 포토레지스트를 제거한 다음 그 위로 게이트 절연막(15)과 게이트막(17)을 적층한 상태를 나타낸다. 게이트 절연막(15)은 실리콘 산화막을 1000Å 정도 적층하여 형성하며, 게이트막(17)은 주로 알미늄 네드뮴(AlNd) 합금을 2000Å 내지 3000Å 적층하여 형성한다. 게이트막은 일반적으로 알미늄 함유금속과 몰리브덴 함유금속의 2층 구조, 알미늄 함유금속과 경우에 따라서는 크롬의 2층 구조를 사용할 수도 있으나 게이트 패턴을 형성하기 위한 식각에서 언더컷을 이루는 형태나 이온도핑 후의 어닐링 단계에서의 문제점이 없는 금속을 사용해야 한다.
도3은 도2의 상태에서 포토리소그래피와 에칭을 통해 N형 트랜지스터 영역의 게이트막 패턴(27)을 형성한 상태를 나타낸다. 이때 P형 트랜지스터 영역은 포토레 지스트로 보호된다. 포토리소그래피의 현상 단계에서 얻어지는 포토레지스트 패턴(21)은 측벽이 수직에서 일정 기울기로 형성되도록 한다. 그리고 게이트막으로 이루어진 게이트막 패턴(27)은 습식식각 같은 등방성 식각으로 형성되므로 포토레지스트 패턴(21)에서 폭이 줄어드는 언더 컷을 나타내면서 형성되어야 한다. 이때 언더 컷의 크기는 0.5 내지 1.5μm 정도이고 본 실시예에서는 1μm 정도로 형성하는데 후에 형성되는 저농도 도핑 영역인 LDD영역을 저농도 도핑이 이루어지지 않는 오프셋 영역으로 바꾸어 설계할 경우에는 언더 컷의 크기는 더 줄어들게 된다. 그리고 계속해서 게이트 절연막도 식각되는데 게이트 절연막 패턴(25)은 비등방성 식각을 통해 포토레지스트 패턴의 폭과 같은 폭, 즉, 게이트막 패턴보다 0.5 내지 1.5μm 큰 폭으로 형성된다. 그리고 이때 특히 주의할 것은 게이트 절연막을 시각할 때 아래층 폴리실리콘 패턴(23)이 손상되지 않도록 식각비가 10:1 이상이 되는 에천트를 사용하는 것이 바람직하다는 것이다. 이런 에천트의 예로 아르곤에 CHF3를 혼합한 가스를 들 수 있다.
도4는 도3의 상태에서 포토레지스트를 제거하지 않고 N형 고농도 저에너지 이온주입을 실시하는 상태를 나타내는 공정 단면도이다. N형 이온주입 물질로는 PH3를 흔히 사용하며, 단위 Cm2 당 1.0E15 내지 5.0E15 입자의 고농도 이온주입을 기준으로 30KeV 이하, 본 실시예에서는 20KeV의 저에너지 이온주입을 실시한다. 종래의 경우 같은 농도에 대해 90KeV 정도의 고에너지 이온주입을 하였는데 이온주입 에너지를 줄일 수 있게 된 것은 게이트막 패터닝 단계에서 게이트 절연막에 대한 제거가 함께 이루어지기 때문이다. 즉, 주입되는 이온이 게이트 절연막층을 통과할 필요가 없으므로 폴리실리콘 패턴(23)에 투사되는 에너지가 그만큼 감소하고 그에 따라 기판에서의 열발생도 줄어들고 포토레지스트와의 작용도 줄어들어 포토레지스트 버닝 같은 경화현상도 막을 수 있다. 또한 이온주입 에너지가 작아질 경우 이온주입시 폴리실리콘에 대한 충격량을 작아지고 손상이 줄어들어 후속적인 활성화 단계에서 레이져 어닐링에 드는 에너지를 줄일 수 있다. 어닐링에 드는 에너지가 줄어들 경우 어닐링에 의한 온도상승과 이에 따른 부작용도 줄일 수 있을 것이며 가령 종래에 알미늄 네드뮴 위에 크롬이 잔류한 경우 어닐링 단계에서 네드뮴이 크롬과 반응하여 게이트 패턴에서 핀홀을 만드는 것도 억제할 수 있을 것이다.
도5는 도4의 상태에서 포토레지스트 패턴을 제거하고 N형 불순물을 저농도 고에너지 이온주입을 실시하여 LDD(34) 구조를 형성하는 상태를 나타낸다. 이때의 이온주입 농도는 단위 제곱 센티메터당 1.0E12 내지 8.0E12 정도로 앞선 단계의 1/1000 수준이며 입사 에너지는 90KeV 정도이다. 이러한 고에너지로 별다른 문제없이 이온주입을 실시할 수 있는 것은 저농도로 이온주입을 하기 때문이다. 즉, 기판에 대한 전체적인 입사 에너지 수준은 고농도 저에너지 이온주입이 이루어질 때의 대략 1/100 수준으로 낮기 때문이다. 앞선 단계에서 게이트 절연막에 대한 패터닝이 상부 포토레지스트 패턴을 제거한 상태에서 게이트막 패턴(27)을 마스크로 식각을 하여 이루어지는 것이라면 저농도 저에너지 이온주입도 가능할 것이다. 이 단계에서 이온주입을 실시하지 않고 다음 단계로 진행될 수 있는데 이 경우에는 LDD 구조가 아닌 오프 셋(OFF SET) 구조가 N형 트랜지스터에 형성된다. 그리고 이때도 P형 트랜지스터 영역은 게이트막으로 보호되므로 고에너지 이온주입에서 보호된다.
한편 본 실시예에서는 구동회로와 화소부의 N형 트랜지스터 모두에 대해 LDD 구조를 형성한 것으로 나타내고 있으나 경우에 따라서는 구동회로부의 N형 트랜지스터에 대해서만 LDD를 형성할 수도 있다. 단, 이 경우 구동회로부와 화소부를 구분하기 위한 별도의 추가 공정이 필요할 수 있다.
도6은 도5의 상태에서 포토리소그래피를 통해 포토레지스트 패턴(31)을 형성하고 P형 트랜지스터 영역에서 식각을 통해 게이트막 패턴(37)과 게이트 절연막 패턴(35)을 형성한 상태에서 P형 고농도 저에너지 이온주입을 실시하는 상태를 나타낸다. 이때도 게이트 절연막을 게이트막과 함께 식각하며 이때는 LDD를 형성할 필요가 없으므로 게이트막에 대해서도 비등방성 식각을 실시한다. N형 트랜지스터 영역은 포토레지스트가 남아 이온주입 및 식각 단계에서의 마스크로 작용한다. 이온주입에서 사용되는 입자의 단위면적당 주입량과 에너지는 N형 고농도 저에너지 이온주입의 경우와 동일하며 이온주입에 사용되는 물질로는 B2H6를 들 수 있다.
이상에서 본 실시예는 N형 트랜지스터를 먼저 형성하고 P형 트랜지스터를 형성하고 있으나 순서를 바꾸어 형성할 수도 있을 것이다.
도7은 도6의 상태에서 애싱 등으로 포토레지스트를 제거한 다음 레이저를 이용하여 활성화를 위한 어닐링을 실시한 상태를 나타낸다. 이미 언급한 바와 같이 고농도의 이온주입에서는 저에너지를 사용하기 때문에 종래와 같은 포토레지스트 버닝 현상이 없고 일반적인 스트립 공정을 통해 포토레지스트가 제거될 수 있다. 이온주입에 의한 폴리실리콘 패턴(23)의 구조적인 손상을 보상하고 주입된 입자의 확산을 위해 실시하는 활성화는 레이져 어닐링을 통해 이루어지는데 종래의 고에너지 이온주입에 비해 구조손상이 적으므로 어닐링 에너지를 줄여 사용할 수 있다.
도8은 도7의 상태에서 층간 절연막(41)을 형성하고 콘택을 위한 패터닝을 완료한 상태를 나타낸다. 층간 절연막(41)은 대개 실리콘 산화막이나 실리콘 질화막을 6000Å 내지 8000Å 정도 적층하여 형성하는데 경우에 따라서는 감광성 유기막으로 형성하기도 한다. 이 경우 패터닝을 위한 식각공정을 별도로 시행할 필요가 없으므로 공정을 단순화할 수 있다. 콘택홀은 폴리실리콘 패턴의 소오스와 드레인 영역에 폴리실리콘층을 노출시킬 수 있도록 형성된다.
도9는 도8의 상태에서 콘택과 배선을 위한 금속층(42)을 적층하고 패터닝한 상태를 나타낸다. 예로써, 금속층은 몰리브덴 텅스텐(MoW) 합금층과 알미늄 네디뮴 합금층의 이중막, 알미늄 네드뮴과 크롬, 티타늄, Ta층 등의 이중막으로 형성된다. 한편, 층간절연막(41)을 패터닝하여 콘택홀을 형성한 상태에서 콘택 금속층(42)을 적층하기 전에 폴리실리콘 패턴(23)과 금속층(42)의 콘택 계면에서 면저항이 크게 나타나 인가전압을 강하시키고 트랜지스터의 기능을 저하시키는 경우가 많이 있다. 이런 계면저항의 문제를 줄이기 위해서는 금속층(42)을 적층하기 전에 계면저항의 증가 원인이 되는 저항성 물질들을 최대한 제거할 필요가 있다. 이때 저항으로 작용하기 쉬운 유기물과 표면 산화물은 각각 성질이 다르므로 두가지 저항물질을 공정을 구분하여 클리닝하는 것이 바람직하다. 예로써 산화막 제거를 위해 불산(HF) 혹은 CF4와 산소의 혼합가스 등을 공급하면서 플라즈마 클리닝을 실시한 다음 아르곤 등을 사용하여 플라즈마를 인가하는 건식 클리닝을 실시하는 방법을 들 수 있다. 또한 폴리실리콘과 금속막의 접촉면은 폴리실리콘이 금속 같은 재질이 아니고 도전성이 좋지 않은 관계로 폴리실리콘은 350℃ 내지 450℃로 어닐링 처리를 통해 계면의 전기적 접촉성을 높여주는 것이 바람직하다.
도10은 도9의 상태에서 위에 보호막(51)을 형성하고 패터닝한 상태를 나타낸다. 보호막으로는 유기막과 무기막을 모두 사용할 수 있는데 흔히 감광성 유기막을 3μm 정도의 두께로 두껍게 형성한다.
도11은 도10의 상태에서 투명전극층을 400℃ 정도로 적층하고 패터닝하여 화소전극(52)을 형성한 상태를 나타낸다. 투명전극으로는 가장 효율성이 좋은 ITO(Indium Tin Oxide)를 많이 사용하나 대신 IZO(Indium Zinc Oxide)등을 사용할 수도 있다.
도12는 도1에서 도11과 같은 과정을 통해 형성된 톱 게이트형 폴리실리콘 박막트랜지스터 액정표시장치의 개별 화소부 평면도를 나타낸 것이다. LDD영역은 별도로 표시되지는 않았으나 게이트 절연막이 남아있는 곳과 액티브 영역 즉, 폴리실리콘이 있는 영역이 겹치는 부분에 형성된다. 소오스 영역(28)은 콘택(76)을 통해 소오스 전극 및 데이터 라인(86))과 연결되고 드레인 영역(26)은 콘택을 통해 드레인 전극과 연결되고 결국 드레인 전극 위로 형성되는 콘택(91) 및 이 콘택(91)과 연결되는 연결판(93) 그리고 화소전극과 함께 형성되는 콘택(92)을 통해 화소전극(90)과 연결되고 있다.
본 발명에 따르면, 탑 게이트 방식의 폴리실리콘 박막트랜지스터의 제조공정에서 이온주입과 관련하여 포토레지스트가 버닝 현상을 일으키는 것을 막을 수 있고 고농도 이온주입시 저에너지 입사로 폴리실리콘 구조의 파손이 덜하여 어닐링의 투입 에너지가 줄어들고 상대적으로 어닐링에서 오는 문제점도 줄어들게 된다. 또한 게이트 절연막을 통과하지 않고 불순물 이온이 폴리실리콘에 투입되므로 같은 수의 입자를 투입한 경우에도 폴리실리콘에 도달하는 양이 많아지고 이는 폴리실리콘의 전도성을 높여서 폴리실리콘과 소오스 드레인 형성용 금속막으로 된 콘택과의 계면 저항을 줄이는데 일조할 수 있다. 계면의 저항이 줄어들 경우 폴리실리콘과 금속층 사이에서 콘택의 신뢰성을 높이는 역할을 하는 버퍼의 형성이 필요없게 될 수도 있다.

Claims (13)

  1. 기판에 폴리실리콘 패턴을 형성하는 단계;
    상기 폴리실리콘 패턴이 형성된 상기 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위로 게이트막을 적층하는 단계;
    포토리소그래피를 통해 포토레지스트 패턴을 상기 게이트막 상면에 형성하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 이용한 식각을 통해 상기 게이트막을 식각하여 게이트막 패턴을 형성하고, 계속되는 식각을 통해 상기 폴리실리콘 패턴을 부분적으로 노출하도록 상기 게이트 절연막을 패터닝하여 게이트 절연막 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이온주입 마스크로하여 노출된 폴리실리콘 패턴에 저에너지로 고농도 이온주입을 실시하는 단계; 및
    상기 포토레지스트 패턴을 제거한 후, 상기 게이트막 패턴을 이온주입 마스크로한 저농도 이온주입을 고에너지로 실시하여 상기 폴리실리콘 패턴에 LDD 영역을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  2. 제 1 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계와 상기 포토레지스트 패턴을 식각마스크로 식각을 통해 게이트막 패턴을 형성하고 계속되는 식각을 통해 게이트 절연막 패턴을 형성하는 단계, 및 상기 포토레지스트 패턴을 이온주입 마스크로 고농도 저에너지 이온주입을 실시하는 단계는, P형 트랜지스터 및 N형 트랜지스터별로 실시되며, 상기 P형 트랜지스터 형성 시 상기 N형 트랜지스터가 형성되는 영역은 상기 포토레지스트 패턴에 의해 커버되고, 상기 N형 트랜지스터 형성 시 상기 P형 트랜지스터가 형성되는 영역은 상기 포토레지스트 패턴에 의해 커버되는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  3. 제 2 항에 있어서,
    상기 폴리실리콘 패턴의 형성전에 상기 기판에 불순물이 포함된 아몰퍼스 실리콘으로 이루어진 버퍼 패턴을 형성하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  4. 제 2 항에 있어서,
    식각을 통해 상기 게이트 절연막 패턴을 형성하기 위해 사용되는 에천트 가스는 상기 폴리실리콘 패턴에 대한 선택성이 상기 게이트 절연막에 비해 1/10 이하인 것을 특징으로 하는 것임을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  5. 제 4 항에 있어서,
    상기 에천트 가스는 아르곤과 CHF3의 혼합 가스인 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  6. 제 2 항에 있어서, 상기 게이트막 패턴을 형성하는 단계에서,
    상기 게이트막은 상기 N형 트랜지스터가 형성되는 영역에서 언더컷 식각되는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  7. 제 6 항에 있어서,
    상기 N형 트랜지스터가 형성되는 영역에서 상기 포토레지스트 패턴 및 상기 게이트 절연막 패턴은 상기 게이트막 패턴보다 0.5 내지 1.5μm 더 큰 폭으로 형성되는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  8. 제 2항 또는 제 6 항에 있어서,
    상기 이온주입이 완료된 다음 상기 폴리실리콘 패턴의 구조적 손상을 회복시키는 활성화를 위한 어닐링 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  9. 제 8 항에 있어서,
    상기 이온주입이 완료된 다음 상기 게이트막 패턴 위로 층간절연막을 형성하고 상기 폴리실리콘 패턴의 소오스 드레인 영역을 노출시키는 콘택홀 형성을 위한 패터닝을 실시하는 단계,
    노출된 상기 콘택홀을 클리닝하는 단계,
    콘택 및 배선을 위한 금속층을 적층하고 패터닝하는 단계,
    보호막을 적층하고 상기 금속층으로 이루어진 드레인 전극이 노출되도록 콘택홀을 패터닝하는 단계 및
    화소전극층을 적층하고 패터닝하여 화소전극을 형성하는 단계를 더 구비하여 이루어지는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 콘택홀을 클리닝하는 단계는 산화막 제거를 위해 불산(HF)가스를 공급하면서 플라즈마 클리닝을 실시한 다음 아르곤과 산소를 사용하여 플라즈마를 인가하는 유기물 제거용 건식 클리닝을 실시하는 방식으로 이루어지고,
    상기 폴리실리콘 패턴과 상기 금속층 사이의 콘택 계면에 대해 350℃ 내지 450℃로 어닐링 처리를 하는 단계가 이어지는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  12. 제 11 항에 있어서,
    상기 활성화를 위한 어닐링 단계가 상기 콘택 계면에 대한 어닐링 처리 단계에서 같이 이루어지는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
  13. 제 1 항에 있어서, 상기 고농도 이온주입은 30KeV이하의 에너지로 실시되고, 상기 저농도 이온주입은 90KeV의 에너지로 실시되는 것을 특징으로 하는 탑 게이트 방식 폴리실리콘 박막트랜지스터 제조방법.
KR1019990036209A 1999-08-30 1999-08-30 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 Expired - Fee Related KR100697263B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990036209A KR100697263B1 (ko) 1999-08-30 1999-08-30 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
JP2000155659A JP5020428B2 (ja) 1999-08-30 2000-05-26 トップゲート形ポリシリコン薄膜トランジスター製造方法
TW089115049A TW558837B (en) 1999-08-30 2000-07-27 Method of fabricating top gate type polycrystalline silicon thin film transistor
US09/651,258 US6403409B1 (en) 1999-08-30 2000-08-30 Method for fabricating top gate type polycrystalline silicon thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990036209A KR100697263B1 (ko) 1999-08-30 1999-08-30 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20010019668A KR20010019668A (ko) 2001-03-15
KR100697263B1 true KR100697263B1 (ko) 2007-03-21

Family

ID=19609164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036209A Expired - Fee Related KR100697263B1 (ko) 1999-08-30 1999-08-30 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100697263B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491142B1 (ko) * 2001-11-20 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101043992B1 (ko) 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101037322B1 (ko) 2004-08-13 2011-05-27 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048903B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101048998B1 (ko) 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101050899B1 (ko) 2004-09-09 2011-07-20 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101066489B1 (ko) 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101078360B1 (ko) 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
KR101192746B1 (ko) 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR101153297B1 (ko) 2004-12-22 2012-06-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101086487B1 (ko) 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101107252B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 기판및 그 제조 방법
KR101107251B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR101125252B1 (ko) 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
KR100699682B1 (ko) * 2005-12-28 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR101209045B1 (ko) 2006-09-15 2012-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301056A (ja) * 1993-04-15 1994-10-28 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH0888373A (ja) * 1994-09-20 1996-04-02 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
KR19980084467A (ko) * 1997-05-23 1998-12-05 구자홍 액정표시장치 제조방법
JPH11177099A (ja) * 1997-12-12 1999-07-02 Seiko Epson Corp 薄膜トランジスタおよび製造方法、液晶パネル用基板、液晶装置並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06301056A (ja) * 1993-04-15 1994-10-28 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH0888373A (ja) * 1994-09-20 1996-04-02 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
KR19980084467A (ko) * 1997-05-23 1998-12-05 구자홍 액정표시장치 제조방법
JPH11177099A (ja) * 1997-12-12 1999-07-02 Seiko Epson Corp 薄膜トランジスタおよび製造方法、液晶パネル用基板、液晶装置並びに電子機器

Also Published As

Publication number Publication date
KR20010019668A (ko) 2001-03-15

Similar Documents

Publication Publication Date Title
JP5020428B2 (ja) トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP3564455B2 (ja) 液晶表示装置用薄膜トランジスタ形成方法
KR100491141B1 (ko) 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
KR100800947B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100268007B1 (ko) 액정표시소자 제조방법
KR100623232B1 (ko) 평판표시장치 및 그의 제조방법
KR100693246B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
JP2009099824A (ja) 薄膜トランジスタ装置、表示装置及びその製造方法
KR100737910B1 (ko) 폴리실리콘형 박막트랜지스터 제조방법
JP4234363B2 (ja) 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
KR100492727B1 (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
KR20000076809A (ko) 박막 트랜지스터의 제조 방법
JP2003075870A (ja) 平面表示装置およびその製造方法
JPH10200121A (ja) 薄膜トランジスタ基板の製造方法
KR100745129B1 (ko) 박막트랜지스터 액정표시장치
KR20010076730A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH07153971A (ja) 半導体装置およびその作製方法
JP4069496B2 (ja) アクティブマトリクス基板の製造方法及び該アクティブマトリクス基板並びにこれを備えた電気光学パネル
JPH11163353A (ja) ポリシリコン薄膜トランジスタ及びそれを用いたアクティブマトリクス型液晶表示装置
JP2003131590A (ja) 平面表示装置およびその製造方法
KR20010009012A (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190314

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190314

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000