JPH10200121A - 薄膜トランジスタ基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 複雑な製造工程を追加することなく、ソース
およびドレイン領域のＬＤＤ長が適切な長さで揃えた薄
膜トランジスタ基板の製造方法を提供する。 【解決手段】 ゲート電極７をマスクとして半導体層２
に低濃度で不純物を注入してチャネル領域３に隣接して
中抵抗ソース領域20および中抵抗ドレイン領域21を形成
する。ゲート電極７をフォトマスクとして裏面露光法お
よびポストベークによりリフローして、ゲート電極７上
に線幅が広い感光性レジストパターンを形成する。感光
性レジストパターンをマスクとして半導体層２に高濃度
で不純物を注入し、低抵抗ソース領域18および低抵抗ド
レイン領域19を形成する。チャネル長方向での長さがソ
ース電極14側とドレイン電極15側で等しい中抵抗ソース
領域20および中抵抗ドレイン領域21を形成するので、複
雑な製造工程を追加することなく、電気的特性、信頼性
および耐久性を向上する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信頼性および耐久
性を向上した薄膜トランジスタ基板の製造方法に関す
る。

【０００２】

【従来の技術】現在、高画質、薄型、軽量、低消費電力
などの理由から、ノート型コンピュータ、あるいは、様
々な形態機器などのディスプレイにアクティブマトリク
ス駆動液晶ディスプレイが使用され、このアクティブマ
トリクス駆動液晶ディスプレイには主に薄膜トランジス
タ（Thin Film Transistor：ＴＦＴ）が用いられてい
る。

【０００３】また、より高画質で低コストなアクティブ
マトリクス駆動液晶ディスプレイを実現するために、液
晶の駆動素子としてのＴＦＴの高性能化が図られてい
る。特に、能力を示す指標の一つである電解効果移動度
が高いＴＦＴを用いた薄膜トランジスタ基板として、た
とえば図１０に示す構成が知られている。

【０００４】図１０に示すように、透光性絶縁基板とし
てのガラス基板１の一主面上に多結晶シリコンの半導体
層２が島状に加工されて形成され、この半導体層２は、
チャネル領域３を中心に、このチャネル領域３に隣接し
てソース領域４およびドレイン領域５が形成されてい
る。また、半導体層２を被覆するようにシリコン酸化膜
のゲート絶縁膜６が形成され、ゲート絶縁膜６上には第
１の導電膜であるアルミニウム、モリブデン−タングス
テン、チタンまたはタンタルなどのゲート電極７および
このゲート電極７と一体の図示しないゲート配線が形成
されている。なお、半導体層２のソース領域４およびド
レイン領域５は、ゲート電極７をマスクとした際にマス
クされない部分にイオン注入法などによりリンやホウ素
などが多量にドーピングされて形成される。

【０００５】また、ゲート電極７およびゲート絶縁膜６
を被覆するようにシリコン酸化膜などの層間絶縁膜８が
形成され、これらゲート絶縁膜６および層間絶縁膜８の
ソース領域４とドレイン領域５との上方にはコンタクト
ホール11，12が形成される。

【０００６】さらに、層間絶縁膜８上の一部分には、Ｉ
ＴＯ（Indium Tin Oxide）などの画素電極13が形成され
る。

【０００７】また、層間絶縁膜８上には、第２の導電膜
としてのアルミニウム、モリブデン、チタンなどのソー
ス電極14およびドレイン電極15とドレイン電極15に接続
された図示しない信号配線が形成され、ソース電極14は
コンタクトホール11を介してソース領域４および画素電
極13を接続し、ドレイン電極15はコンタクトホール12を
介して低抵抗ドレイン領域19に接続して、薄膜トランジ
スタ16が形成され、薄膜トランジスタ基板17が形成され
る。なお、画素電極13の上を開口したシリコン窒化膜な
どの保護膜を形成してもよい。

【０００８】さらに、薄膜トランジスタ基板17に対向し
て、図示しない対向基板を配設し、これら薄膜トランジ
スタ基板17および対向基板間に液晶を挟持してアクティ
ブマトリクス駆動液晶ディスプレイを形成する。

【０００９】そして、この図１０に示した薄膜トランジ
スタ基板17は、半導体層２に多結晶シリコンを用いてい
るため、薄膜トランジスタ16の性能を表す指標の一つで
ある電解効果移動度が高く、このため液晶の駆動能力が
高くなり、個々の薄膜トランジスタ16を小型化できる。
この結果、アクティブマトリクス駆動液晶ディスプレイ
としての開口率が上がり、輝度を高めたり、消費電力を
下げることができる。さらに、電解効果移動度が高いこ
とにより、薄膜トランジスタ16の動作を制御するための
シフトレジスタなどの集積回路を画像表示領域以外のガ
ラス基板１上に形成でき、薄膜トランジスタ16の動作を
制御する集積回路を別途実装する必要がなく、外部回路
も簡略化でき、製造工程の削減と製造コストの削減が可
能である。

【００１０】しかしながら、図１０に示した構成の薄膜
トランジスタ基板17では、個々の薄膜トランジスタ16を
動作する際に、薄膜トランジスタ16がオン状態で比較的
大きなドレイン電圧が加えられた場合、半導体層２のチ
ャネル領域３とソース領域４およびドレイン領域５の接
合部分に電界が集中しやすいため、この電界により加速
さたキャリアであるホット・エレクトロンやホット・ホ
ールを発生させやすい。そして、このホット・エレクト
ロンやホット・ホールは非常に高いエネルギを持つた
め、ゲート絶縁膜６の内部に侵入して蓄積される場合が
あり、薄膜トランジスタ16の閾値電圧を変動させるなど
薄膜トランジスタ16の安定な動作を妨げる原因となる。
また、ひどい場合にはアバランシェ降伏を起こし、ゲー
ト絶縁膜６を破壊したり、ソース領域４およびドレイン
領域５を破壊するなど、薄膜トランジスタ16の信頼性、
耐久性を低下させる不具合がある。

【００１１】この薄膜トランジスタ16の信頼性、耐久性
の低下を防止する方法として、たとえば図１１に示すよ
うに、半導体層２のソース領域４およびドレイン領域５
は、通常の低抵抗ソース領域18および低抵抗ドレイン領
域19を有し、これら低抵抗ソース領域18およびドレイン
領域19とチャネル領域３との間にそれぞれチャネル領域
３と低抵抗ソース領域18および低抵抗ドレイン領域19の
中間の抵抗値を有する中抵抗ソース領域20および中抵抗
ドレイン領域21を形成する構成が知られている。これら
中抵抗ソース領域20および中抵抗ドレイン領域21はリン
やホウ素などの不純物が低い濃度で注入されて形成され
ているので、Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ
構造（ＬＤＤ構造）といわれる。

【００１２】そして、このＬＤＤ構造の薄膜トランジス
タ16は、オン状態で比較的大きなドレイン電圧が加えら
れた場合でも中抵抗ソース領域20および中抵抗ドレイン
領域21の部分で電界集中が緩和されるので、ホット・エ
レクトロンやホット・ホールが発生しにくくなる。この
ため図１０に示した薄膜トランジスタ16よりも信頼性、
耐久性の向上した薄膜トランジスタ基板17となる。な
お、一般に薄膜トランジスタ16のチャネル方向でのこれ
ら中抵抗ソース領域20および中抵抗ドレイン領域21の長
さはＬＤＤ長と称され、たとえば特開平５−７２５５５
号公報に記載されているように、０．１μｍないし１μ
ｍ程度が適当で、この図１１に示すようなＬＤＤ構造を
形成するための工程は図１２および図１３に示す方法が
知られている。

【００１３】まず、図１２に示すように、ガラス基板１
の一主面上に多結晶シリコンの半導体層２が島状に加工
されて形成され、この半導体層２を被覆するようにシリ
コン酸化膜などのゲート絶縁膜６が形成され、ゲート絶
縁膜６上にはアルミニウム、モリブデン−タングステ
ン、チタンまたはタンタルなどのゲート電極７およびこ
のゲート電極７と一体の図示しないゲート配線が形成さ
れている。そして、ゲート電極７をマスクとしてイオン
注入法などによりリンやホウ素などの不純物を低ドーズ
量でドーピングし、中抵抗ソース領域20および中抵抗ド
レイン領域21を形成する。次に感光性レジストを塗布し
た後、通常のガラス基板１の表面からのフォトリソグラ
フイにより感光性レジストパターン22を形成する。

【００１４】次に、図１３に示すように、感光性レジス
トパターン22をマスクとして、イオン注入法などによ
り、リンやホウ素などの不純物を高ドーズ量でドーピン
グし、低抵抗ソース領域18および低抵抗ドレイン領域19
を形成する。

【００１５】また、図１１に示すように、ゲート電極７
およびゲート絶縁膜６を被覆するようにシリコン酸化膜
などの層間絶縁膜８を形成し、これらゲート絶縁膜６お
よび層間絶縁膜８の低抵抗ソース領域18と低抵抗ドレイ
ン領域19との上方にコンタクトホール11，12を形成す
る。さらに、層間絶縁膜８上の一部分に、ＩＴＯなどの
画素電極13を形成する。そして、層間絶縁膜８上に、第
２の導電膜としてのアルミニウム、モリブデン、チタン
などのソース電極14およびドレイン電極15とドレイン電
極15に接続された図示しない信号配線を形成し、ソース
電極14はコンタクトホール11を介して低抵抗ソース領域
18および画素電極13を接続し、ドレイン電極12はコンタ
クトホール12を介して低抵抗ドレイン領域19に接続し
て、薄膜トランジスタ16を形成し、薄膜トランジスタ基
板17を形成する。

【００１６】しかしながら、図１１ないし図１３に示す
方法において、現状のフォトリソグラフィ技術では、フ
ォトマスクの重ね合わせの精度が±２μｍ程度と不十分
なため、中抵抗ソース領域20と中抵抗ドレイン領域21の
ＬＤＤ長を０．１μｍから1μｍの範囲に揃えることは
非常に困難である。そして、ＬＤＤ長が中抵抗ソース領
域20と中抵抗ドレイン領域21とで揃わない場合には、一
般的な駆動方法であるドレイン電圧の極性を反転させて
薄膜トランジスタ16を動作させると薄膜トランジスタ16
の特性が一定とならないので、アクティブマトリクス駆
動液晶表示装置では安定に液晶を駆動できなくなり、表
示性能が劣化する。

【００１７】また、ＬＤＤ長が２μｍを超える場合が生
じ、中抵抗ソース領域20と中抵抗ドレイン領域21のＬＤ
Ｄ長がチャネル領域３の抵抗値に対して無視できない程
度に大きくなり、薄膜トランジスタ16がオン状態での電
流値が低下するので、アクティブマトリクス駆動液晶表
示装置では液晶への信号の書き込み能力が低下する。な
お、ソース領域４またはドレイン領域５の抵抗値は、た
とえば特開平７−２４９８３５号公報に記載されている
ように、薄膜トランジスタ16のオン状態でのチャネル領
域３の抵抗値に対して、２％以下であることが望まし
い。

【００１８】さらに、ＬＤＤ構造を形成する他の方法と
しては特開平６−１０４２７９号公報に記載されてい
る。

【００１９】この特開平６−１０４２７９号公報には、
中抵抗ソース領域20と中抵抗ドレイン領域21を形成した
後、陽極酸化法により第１の導電膜としてのゲート電極
およびゲート配線の上面および側面にこの第１の導電膜
の酸化物による膜を形成し、この酸化反応により、ゲー
ト電極およびゲート配線が体積を増し、ゲート電極およ
びゲート配線の幅が広がり、厚さが厚くなる。そして、
この陽極酸化したゲート電極およびゲート配線をマスク
として、イオン注入法などによりリンやホウ素などの不
純物を高ドーズ量でドーピングして、低抵抗半導体層を
形成し、ＬＤＤ構造を実現する構成について記載されて
いる。

【００２０】

【発明が解決しようとする課題】しかしながら、陽極酸
化する方法では、中抵抗ソース領域と中抵抗ドレイン領
域のＬＤＤ長を０．１から１μｍの範囲で揃えることは
可能であるが、一般に陽極酸化技術は難しく、常に安定
した結果を得るための工程管理も難しい。また、第１の
導電膜として用いられる材料は金属物質であり、この金
属物質の酸化物は絶縁体となる場合が多く、酸化物形成
により実質的なゲート電極およびゲート配線の幅と膜の
厚さは小さくなるため、電気抵抗が陽極酸化後は陽極酸
化前よりも大きくなってしまう。したがって、この電気
抵抗の上昇を見込んで第１の導電膜を予め厚く成膜しな
ければならず、製造時のタクト時間を長くする原因とな
る。また、一般的に陽極酸化法で０．１μｍから1 μｍ
厚の絶縁体酸化膜を形成する時間は、他のプラスマＣＶ
Ｄ法やスパッタリング法などで絶縁体酸化膜を形成する
場合などと比較してもかなり長いので、製造時のスルー
プットやタクト時間なども長くなり、生産性の低下やコ
スト上昇の原因となる開題を有している。

【００２１】本発明は、上記問題点に鑑みなされたもの
で、複雑な製造工程を追加することなく、ソースおよび
ドレイン領域のＬＤＤ長が適切な長さで揃っていて、電
気的特性、信頼性および耐久性を向上した薄膜トランジ
スタ基板の製造方法を提供することを目的をする。

【００２２】

【課題を解決するための手段】本発明は、透光性絶縁基
板と、この透光性絶縁基板上に配設され、チャネル領
域、ソース領域およびドレイン領域を有する半導体層
と、この半導体層を被覆するゲート絶縁膜と、このゲー
ト絶縁膜上の前記半導体層の上方に形成されたゲート電
極およびこのゲート電極に接続されたゲート配線となる
第１の導電膜と、この第１の導電膜および前記半導体層
を被覆する層間絶縁膜と、この層間絶縁膜に形成された
コンタクトホールを介して前記ソース領域および前記ド
レイン領域にそれぞれ接続されたソース電極およびドレ
イン電極と、前記ソース電極または前記ドレイン電極に
接続され信号配線となる第２の導電膜と、前記ソース領
域と前記チャネル領域との間または前記ドレイン領域と
前記チャネル領域との間の少なくとも一方に形成された
低濃度不純物領域とを有する薄膜トランジスタ基板の製
造方法において、前記第１の導電膜をマスクとして前記
半導体層に低濃度で不純物を注入する工程と、前記低濃
度で不純物を注入した後、前記第１の導電膜をフォトマ
スクとして裏面露光によりレジストパターンを形成する
工程と、形成された前記レジストパターンを、ポストベ
ースによりリフローして前記第１の導電膜より線幅を広
くする工程と、前記第１の導電膜より線幅が広く形成さ
れた前記レジストパターンをマスクとして前記半導体層
に高濃度で不純物を注入しソース領域およびドレイン領
域を形成する工程とを有するものである。

【００２３】また、層間絶縁膜は、第１層目の層間絶縁
膜と、第２層目の層間絶縁膜とを有し、第１の導電膜を
マスクとして半導体層に低濃度で不純物を注入する工程
と、前記低濃度で不純物を注入した後、第１層目の層間
絶縁膜を形成する工程と、この第１層目の層間絶縁膜上
に、前記第１の導電膜をフォトマスクとして裏面露光に
よりレジストパターンを形成する工程と、形成された前
記レジストパターンを、ポストベークによりリフローし
て前記第１の導電膜より線幅を広くする工程と、前記第
１の導電膜より線幅が広く形成された前記レジストパタ
ーンをマスクとして、前記第１層目の層間絶縁膜をエッ
チング除去し、さらに前記半導体層に高濃度で不純物を
注入しソース領域およびドレイン領域を形成する工程
と、前記光濃度で不純物を注入した後に第２層目の層間
絶縁膜を形成する工程とを有するものである。

【００２４】さらに、第１の導電膜は不透明導電膜と透
光性導電膜とが積層されており、前記不透明導電膜をパ
ターニングした後に、この不透明導電膜をマスクとして
半導体層に低濃度で不純物を注入する工程と、前記低濃
度で不純物を注入した後に透光性導電膜を形成する工程
と、この透光性導電膜を形成した後に、前記不透明導電
膜をフォトマスクとして裏面露光によりレジストパター
ンを形成する工程と、形成された前記レジストパターン
を、ポストベークによりリフローして前記不透明導電膜
より線幅を広くする工程と、前記第１の導電膜より線幅
が広く形成された前記レジストパターンをマスクとし
て、前記透光性導電膜をエッチング除去し、さらに前記
半導体層に高濃度で不純物を注入しソース領域およびド
レイン領域を形成する工程とを有するものである。

【００２５】したがって、複雑な製造工程を追加するこ
となく、電気的特性、信頼性および耐久性を向上する。

【００２６】また、透光性導電膜は、ＩＴＯ、酸化スズ
および酸化インジウムのうちの少なくともいずれかであ
るものである。

【００２７】さらに、半導体層は、単結晶シリコン、多
結晶シリコンおよび非晶質シリコンのいずれかであるも
のである。

【００２８】またさらに、不純物は、リン、ひ素、アン
チモン、ホウ素、アルミニウム、ガリウムおよびインジ
ウムのうちの少なくともいずれかであるものである。

【００２９】また、裏面露光法は、前記感光性レジスト
に照射する露光エネルギー密度は、第１の導電膜と感光
性レジストパターンとの線幅が一致する露光エネルギー
密度の７０％ないし９５％の範囲であるもので、第１の
導電膜よりも線幅が広く、良好な感光性レジストパター
ンが形成でき、この感光性レジストパターンをマスクと
して半導体層に高濃度の不純物を注入し、中抵抗ソース
領域および中抵抗ドレイン領域のチャネル長方向での長
さがソース電極側とドレイン電極側で同様になる。

【００３０】

【発明の実施の形態】以下、本発明の薄膜トランジスタ
基板の製造方法の一実施の形態を図面を参照して説明す
る。なお、図１０ないし図１３で示した従来例に対応す
る部分には、同一符号を付して説明する。

【００３１】図１に示すように、透光性絶縁基板として
のガラス基板１の一主面上に多結晶シリコンの半導体層
２が島状に加工されて形成され、この半導体層２は、チ
ャネル領域３を中心に、このチャネル領域３に隣接して
ソース領域４およびドレイン領域５が形成されている。
また、この半導体層２のソース領域４およびドレイン領
域５は、通常の高濃度で不純物が注入されている低抵抗
ソース領域18および低抵抗ドレイン領域19を有し、これ
ら低抵抗ソース領域18および低抵抗ドレイン領域19とチ
ャネル領域３との間にそれぞれチャネル領域３と低抵抗
ソース領域18および低抵抗ドレイン領域19の中間の抵抗
値を有する低濃度で不純物が注入されている中抵抗ソー
ス領域20および中抵抗ドレイン領域21が形成されてい
る。さらに、半導体層２を被覆するようにシリコン酸化
膜のゲート絶縁膜６が形成され、ゲート絶縁膜６上には
第１の導電膜であるアルミニウム、モリブデン−タング
ステン、チタンまたはタンタルなどのゲート電極７およ
びこのゲート電極７と一体の図示しないゲート配線が形
成されている。なお、半導体層２の低抵抗ソース領域18
および低抵抗ドレイン領域19には高濃度で、中抵抗ソー
ス領域20および中抵抗ドレイン領域21には低濃度で、イ
オン注入法などによりリンやホウ素などがそれぞれドー
ピングされて形成される。

【００３２】また、ゲート電極７およびゲート絶縁膜６
を被覆するようにシリコン酸化膜などの層間絶縁膜８が
形成され、これらゲート絶縁膜６および層間絶縁膜８の
低抵抗ソース領域18と低抵抗ドレイン領域19との上方に
はコンタクトホール11，12が形成される。

【００３３】さらに、層間絶縁膜８上の一部分には、Ｉ
ＴＯ（Indium Tin Oxide）などの画素電極13が形成され
る。

【００３４】また、層間絶縁膜８上には、第２の導電膜
としてのアルミニウム、モリブデン、チタンなどのソー
ス電極14およびドレイン電極15とドレイン電極15に接続
された図示しない信号配線が形成され、ソース電極14は
コンタクトホール11を介して低抵抗ソース領域18および
画素電極13を接続し、ドレイン電極12はコンタクトホー
ル12を介して低抵抗ドレイン領域19に接続して、薄膜ト
ランジスタ16が形成され、薄膜トランジスタ基板17が形
成される。なお、画素電極13の上を開口したシリコン窒
化膜などの保護膜を形成してもよい。

【００３５】さらに、薄膜トランジスタ基板17に対向し
て、図示しない対向基板を配設し、これら薄膜トランジ
スタ基板17および対向基板間に液晶を挟持してアクティ
ブマトリクス駆動液晶ディスプレイを形成する。

【００３６】以下、上記実施の形態の製造工程を図面を
参照して説明する。

【００３７】まず、図２に示すように、ガラス基板１の
一主面上にプラズマＣＶＤ法により厚さ３０ｎｍないし
１００ｎｍの非晶質シリコンを成膜する。次に、エキシ
マレーザアニール法または炉内加熱によるアニール法に
より、非晶質シリコンがら多結晶シリコンを形成し、フ
ォトリソグラフィ工程により島状に加工して半導体層２
を形成し、この半導体層２を被覆するように、プラズマ
ＣＶＤ法により厚さ５０ｎｍないし５００ｎｍのゲート
絶縁膜６を成膜する。次に、スパッタリング法により厚
さ１００ｎｍから５００ｎｍのモリブデン−タングステ
ンを成膜し、フォトリソグラフィ工程により第１の導電
膜としてのゲート電極７およびこのゲート電極７に接続
される図示しないゲート配線を形成する。

【００３８】次に、図３に示すように、ゲート電極７の
下方に位置しない半導体層２の一部分に、ゲート電極７
をマスクとしたイオン注入法などにより、リンやホウ素
などを低ドーズ量で注入し、リンまたはホウ素などの濃
度が低くそれぞれソース領域３およびドレイン領域４と
なる中抵抗半導体層31，32を形成する。

【００３９】また、図４に示すように、感光性レジスト
を塗布し、ゲート電極７をマスクとして裏面露光し、ゲ
ート電極７の線幅と同じかまたはこの線幅より僅かに広
い感光性レジストパターンを形成する。さらに、ガラス
基板１をホットプレート上などでポストベークし、感光
性レジストパターンをリフローさせてガラス基板１の一
主面と平行方向、すなわち線幅方向に膨脹させ、ゲート
電極７の線幅よりも広い感光性レジストパターン22を形
成する。

【００４０】さらに、図５に示すように、リンやホウ素
などの中抵抗半導体層31，32の形成時と同じ不純物を高
ドーズ量で注入し、リンまたはホウ素などの濃度が高い
低抵抗ソース領域18および低抵抗ドレイン領域19を形成
し、ソース領域４およびドレイン領域５を、チャネル領
域３に隣接した中抵抗ソース領域20および中抵抗ドレイ
ン領域21と、低抵抗ソース領域18および低抵抗ドレイン
領域19で形成する。なお、イオン注入時には、感光性レ
ジストパターン22はマスクとして作用し、断面方向でゲ
ート電極７の端から感光性レジストパターン22の瑞まで
の長さにより中抵抗ソース領域20および中抵抗ドレイン
領域21の長さが規定され、同一薄膜トランジスタ基板17
内でＬＤＤ長が均一に規定されたＬＤＤ構造となる。

【００４１】ここで、感光性レジストパターン22のポス
トベーク後の線幅について説明する。

【００４２】感光性レジストパターン22の線幅はゲート
電極７の線幅よりも片側で０．１μｍないし１μｍ広い
程度が良く、特に０．１μｍから０．５μｍの範囲が好
適である。すなわち、ＬＤＤ構造では、中抵抗ソース領
域20および中抵抗ドレイン領域21の不純物濃度を、チャ
ネル領域３と低抵抗ソース領域18および低抵抗ドレイン
領域19との中間値にすることが好ましい。そして、ＬＤ
Ｄ構造でない場合のソース領域４およびドレイン領域５
で形成されるキャリアに対する接触障壁を低下させ、低
抵抗ソース領域18および低抵抗ドレイン領域19での電界
集中を綾和させる必要があるため、中抵抗ソース領域20
および中抵抗ドレイン領域21の断面方向での長さ、すな
わちチャネル長方向の長さそれ自体は薄膜トランジスタ
16の直列抵抗成分を低く抑えるために、なるべく短い方
が好ましい。なお、ソース領域４またはドレイン領域５
の抵抗値は、薄膜トランジスタ16のオン状態でのチャネ
ル領域３の抵抗値に対して、２％以下であることが望ま
しい。そして、この抵抗値を満たすためには、薄膜トラ
ンジスタ16そのものの電解効果移動度やサイズにもよる
が、薄膜トランジスタ16のオン状態でのチャネル領域３
の抵抗値は５０ｋΩ程度なので、ソース領域４またはド
レイン領域５の抵抗値は、1 ｋΩ以下が好ましい。さら
に、中抵抗ソース領域20および中抵抗ドレイン領域21の
電気抵抗率が０．１Ωｃｍ程度とすると、これら中抵抗
ソース領域20および中抵抗ドレイン領域21の長さ、つま
りＬＤＤ長は０．５μｍ以下が好適であり、ＬＤＤ長の
下限値は製造時のプロセスの安定性および再現性を考え
ると０．１μｍ以上が好適である。したがって、感光性
レジストパターン22の線幅はゲート電極７の線端よりも
片側で０．１μｍないし０．５μｍ広い範囲が最適であ
る。

【００４３】次に、感光性レジストパターン22のポスト
ベーク後の線幅をゲート電極７よりも片側で０．１μｍ
ないし０．５μｍの範囲で形成する方法について説明す
る。まず、裏面露光の際の露光エネルギ密度は、感光性
レジストの材料や露光装置にもよるが、ゲート電極７と
感光性レジストパターン22の線幅が一致する露光エネル
ギ密度に対して７０％ないし９５％の範囲が好ましく、
製造時の安定性と再現性を考慮すると、７５％ないし８
５％の範囲が好適である。

【００４４】また、感光性レジストのリフローのための
ポストベーク条件についてはホットプレートまたはオー
ブン加熱を用い、感光性レジストを塗布した直後のプリ
ベーク温度を７０℃ないし９０℃程度としてポストベー
ク温度は特に１００℃ないし１５０℃の範囲が最適であ
り、処理時間は３０秒ないし５分程度が適当である。

【００４５】なお、中抵抗ソース領域20および中抵抗ド
レイン領域21の形成に関しては、ゲー卜電極７を形成し
た後、すぐに感光性レジストパターン22を形成して、こ
の感光性レジストパターン22をマスクとしたイオン注入
法などにより低抵抗ソース領域18および低抵抗ドレイン
領域19を先に形成し、感光性レジストパターン22を剥
離、除去した後、ゲート電極７をマスクとしたイオン注
入法などにより中抵抗ソース領域20および中抵抗ドレイ
ン領域21を形成しても良い。

【００４６】次に、図６に示すように、感光性レジスト
パターン22を剥離、除去した後、ゲート電極７およびゲ
ート絶縁膜６を被覆するように、プラズマＣＶＤ法など
により、厚さ１００ｎｍから８００ｎｍの層間絶縁膜８
を形成する。また、低抵抗ソース領域18と低抵抗ドレイ
ン領域19の上方のゲート絶縁膜６および層間絶縁膜８に
コンタクトホール11，12を形成する。そして、スパッタ
リング法などにより、厚さ１０ｎｍないし２００ｎｍの
ＩＴＯ（Indium Tin Oxide）などを成膜し、薄膜トラン
ジスタ16以外の層間絶縁膜８上の一部分に電画素極13を
形成する。

【００４７】さらに、図１に示すように、層間絶縁膜８
上にスパッタリング法などにより、第２の導電膜として
のアルミニウム、モリブデンあるいはチタンなどを厚さ
１００ｎｍないし８００ｎｍ成膜し、ソース電極14とド
レイン電極15およびこのドレイン電極15に接続される図
示しない信号配線を形成する。また、ソース電極14はコ
ンタクトホール11を介して低抵抗ソース領域18と画素電
極13とを接続し、ドレイン電極15はコンタクトホール12
を介して低抵抗ドレイン領域19に接続して、薄膜トラン
ジスタ基板17が形成される。なお、図示しないが、画素
電極13上を開口したシリコン窒化膜などの保護膜を形成
してもよい。

【００４８】さらに、薄膜トランジスタ基板17に対向し
て、図示しない対向基板を配設し、これら薄膜トランジ
スタ基板17および対向基板間に液晶を挟持してアクティ
ブマトリクス駆動液晶ディスプレイを形成する。

【００４９】次に、他の実施の形態について説明する。

【００５０】図１ないし図６に示す実施の形態におい
て、図３までは同様で、その後、図７に示したように、
ゲート電極７およびゲート絶縁膜６を被覆するように、
プラズマＣＶＤ法などにより、厚さ１００ｎｍから３０
０ｎｍの酸化シリコン膜などの第１層目の層間絶縁膜41
を形成する。次に、感光性レジストを塗布し、ゲート電
極７をマスクとした裏面露光および、ポストベークによ
りリフローし、ゲート電極７を被覆した第１層目の層間
絶縁膜41の段差部分の幅よりも広い感光性レジストパタ
ーンを形成する。次に、この感光性レジストパターンを
マスクとして、第１層目の層間絶縁膜41をエッチング処
理して、第１層目の層間絶縁膜41を形成する。

【００５１】次に、図８に示すように、感光性レジスト
パターン22を剥離、除去した後、リンやホウ素などの中
抵抗半導体層31，32の形成時と同じ不純物を高ドーズ量
で注入し、リンまたはホウ素などの濃度が高い、低抵抗
ソース領域18と低抵抗ドレイン領域19を形成する。

【００５２】なお、イオン注入時に、第１層目の層間絶
縁膜41をマスクとして作用し、断面方向でゲート電極７
の端から第１層目の層間絶縁膜41の瑞までの長さにより
中抵抗ソース領域20および中抵抗ドレイン領域21の長さ
が規定され、同一薄膜トランジスタ基板17内でＬＤＤ長
が均一に規定されたＬＤＤ構造が形成される。また、感
光性レジストパターンはイオン注入前に剥離しなくとも
良いが、イオン注入によるダメージを受ける場合があ
り、イオン注入後の剥離、除去工程において、条件によ
っては残渣が出る場合がある。したがって、イオン注入
時のマスクは第１一層目の層間絶縁膜41のみとした方
が、製造時の安定性が増す。

【００５３】次に、図９に示すように、ゲート電極７お
よびゲート絶縁膜６を被覆するように、プラズマＣＶＤ
法などにより、厚さ１００ｎｍないし８００ｎｍの酸化
シリコン膜などの第２層目の層間絶縁膜８を形成する。
また、低抵抗ソース領域18および低抵抗ドレイン領域19
の上方のゲート絶縁膜６および第２層目の層間絶縁膜８
にコンタクトホール11，12を形成する。そして、同様
に、画素電極13、ソース電極14、ドレイン電極15および
図示しない信号配線を形成する。

【００５４】なお、第１層目の層間絶縁膜41に代えて、
ＩＴＯなどの透光性を有する透光性導電膜としてもよ
く、この場合、この透光性導電膜とモリブデン−タング
ステンなどの不透明導電膜であるゲート電極７とが併せ
てゲート電極として機能する。そして、中抵抗ソース領
域20および中抵抗ドレイン領域21がゲート絶縁膜６を介
してゲート電極７一部重畳するゲートオーバーラップ型
のＬＤＤ構造を有する薄膜トランジスタ基板17が形成さ
れる。また、このゲートオーバラップ型ＬＤＤ構造の薄
膜トランジスタ基板17では、ゲートオーバラップ型でな
いＬＤＤ構造と比較して、薄膜トランジスタ16のオン状
態におけるＬＤＤ部分の直列抵抗の影響が小さくなり、
薄膜トランジスタ16の特性に優れ、安定性も高くなる。

【００５５】また、ゲート電極びゲート配線となる第１
の導電膜が不透明導電膜と透光性導電膜との積層膜で構
成される場合、透光性導電膜がＩＴＯの他に、酸化ス
ズ、酸化インジウムでも良い。

【００５６】さらに、薄膜トランジスタ16のチャネル領
域３、ソース領域４およびドレイン領域５となる半導体
層２は、単結晶シリコン、多結晶シリコンの他に、単結
晶シリコンや非晶質シリコンからなる半導体でも良い。

【００５７】またさらに、ソース領域４およびドレイン
領域５の半導体層２に注入する不純物は、リンやホウ素
の他に、ヒ素、アンチモン、アルミニウム、ガリウム、
インジウムのうちの少なくともいずれかでもよい。

【００５８】また、上述の薄膜トランジスタ基板を用い
ることにより、表示性能、信頼性、耐久性に優れたアク
ティブマトリクス駆動液晶ディスプレイを低コストでで
きる。

【００５９】

【発明の効果】本発明によれば、ソース領域とドレイン
領域のＬＤＤ長が同一基板内で揃っていて、かつその長
さがたとえば０．１μｍないし１μｍの所望の範囲で、
特に０．１μｍないし０．５μｍの範囲となるＬＤＤ構
造の薄膜トランジスタを再現性良く実現でき、電気的特
性、信頼性、耐久性を向上できる。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタ基板の一実施の形態
を示す断面図である。

【図２】同上薄膜トランジスタ基板の一製造工程を示す
断面図である。

【図３】同上薄膜トランジスタ基板の図２の次の製造工
程を示す断面図である。

【図４】同上薄膜トランジスタ基板の図３の次の製造工
程を示す断面図である。

【図５】同上薄膜トランジスタ基板の図４の次の製造工
程を示す断面図である。

【図６】同上薄膜トランジスタ基板の図５の次の製造工
程を示す断面図である。

【図７】同上他の実施の形態の薄膜トランジスタ基板の
一製造工程を示す断面図である。

【図８】同上薄膜トランジスタ基板の図７の次の製造工
程を示す断面図である。

【図９】同上薄膜トランジスタ基板の図８の次の製造工
程を示す断面図である。

【図１０】同上薄膜トランジスタ基板の図１０の次の製
造工程を示す断面図である

【図１１】従来例の薄膜トランジスタ基板を示す断面図
である。

【図１２】他の従来例の薄膜トランジスタ基板を示す断
面図である。

【図１３】同上薄膜トランジスタ基板の図１２の次の製
造工程を示す断面図である。

【符号の説明】

１ 透光性絶縁基板としてのガラス基板 ２ 半導体層 ３ チャネル領域 ４ ソース領域 ５ ドレイン領域 ６ ゲート絶縁膜 ７ 第１の導電膜であるゲート電極 ８ 層間絶縁膜 11，12 コンタクトホール 14 ソース電極 15 ドレイン電極 16 薄膜トランジスタ 18 低抵抗ソース領域 19 低抵抗ドレイン領域 20 中抵抗ソース領域 21 中抵抗ドレイン領域 22 感光性レジストパターン

Claims (7)

【特許請求の範囲】
1. 【請求項１】 透光性絶縁基板と、 この透光性絶縁基板上に配設され、チャネル領域、ソー
   ス領域およびドレイン領域を有する半導体層と、 この半導体層を被覆するゲート絶縁膜と、 このゲート絶縁膜上の前記半導体層の上方に形成された
   ゲート電極およびこのゲート電極に接続されたゲート配
   線となる第１の導電膜と、 この第１の導電膜および前記半導体層を被覆する層間絶
   縁膜と、この層間絶縁膜に形成されたコンタクトホール
   を介して前記ソース領域および前記ドレイン領域にそれ
   ぞれ接続されたソース電極およびドレイン電極と、 前記ソース電極または前記ドレイン電極に接続され信号
   配線となる第２の導電膜と、 前記ソース領域と前記チャネル領域との間または前記ド
   レイン領域と前記チャネル領域との間の少なくとも一方
   に形成された低濃度不純物領域とを有する薄膜トランジ
   スタ基板の製造方法において、 前記第１の導電膜をマスクとして前記半導体層に低濃度
   で不純物を注入する工程と、 前記低濃度で不純物を注入した後、前記第１の導電膜を
   フォトマスクとして裏面露光によりレジストパターンを
   形成する工程と、 形成された前記レジストパターンを、ポストベースによ
   りリフローして前記第１の導電膜より線幅を広くする工
   程と、 前記第１の導電膜より線幅が広く形成された前記レジス
   トパターンをマスクとして前記半導体層に高濃度で不純
   物を注入しソース領域およびドレイン領域を形成する工
   程とを有することを特徴とする薄膜トランジスタ基板の
   製造方法。
2. 【請求項２】 層間絶縁膜は、第１層目の層間絶縁膜
   と、第２層目の層間絶縁膜とを有し、 第１の導電膜をマスクとして半導体層に低濃度で不純物
   を注入する工程と、 前記低濃度で不純物を注入した後、第１層目の層間絶縁
   膜を形成する工程と、 この第１層目の層間絶縁膜上に、前記第１の導電膜をフ
   ォトマスクとして裏面露光によりレジストパターンを形
   成する工程と、 形成された前記レジストパターンを、ポストベークによ
   りリフローして前記第１の導電膜より線幅を広くする工
   程と、 前記第１の導電膜より線幅が広く形成された前記レジス
   トパターンをマスクとして、前記第１層目の層間絶縁膜
   をエッチング除去し、さらに前記半導体層に高濃度で不
   純物を注入しソース領域およびドレイン領域を形成する
   工程と、 前記光濃度で不純物を注入した後に第２層目の層間絶縁
   膜を形成する工程とを有することを特徴とする請求項１
   記載の薄膜トランジスタ基板の製造方法。
3. 【請求項３】 第１の導電膜は不透明導電膜と透光性導
   電膜とが積層されており、 前記不透明導電膜をパターニングした後に、この不透明
   導電膜をマスクとして半導体層に低濃度で不純物を注入
   する工程と、 前記低濃度で不純物を注入した後に透光性導電膜を形成
   する工程と、 この透光性導電膜を形成した後に、前記不透明導電膜を
   フォトマスクとして裏面露光によりレジストパターンを
   形成する工程と、 形成された前記レジストパターンを、ポストベークによ
   りリフローして前記不透明導電膜より線幅を広くする工
   程と、 前記第１の導電膜より線幅が広く形成された前記レジス
   トパターンをマスクとして、前記透光性導電膜をエッチ
   ング除去し、さらに前記半導体層に高濃度で不純物を注
   入しソース領域およびドレイン領域を形成する工程とを
   有することを特徴とする請求項１記載の薄膜トランジス
   タ基板の製造方法。
4. 【請求項４】 透光性導電膜は、ＩＴＯ、酸化スズおよ
   び酸化インジウムのうちの少なくともいずれかであるこ
   とを特徴とする請求項３記載の薄膜トランジスタ基板の
   製造方法。
5. 【請求項５】 半導体層は、単結晶シリコン、多結晶シ
   リコンおよび非晶質シリコンのいずれかであることを特
   徴とする請求項１ないし４いずれか記載の薄膜トランジ
   スタ基板の製造方法。
6. 【請求項６】 不純物は、リン、ひ素、アンチモン、ホ
   ウ素、アルミニウム、ガリウムおよびインジウムのうち
   の少なくともいずれかであることを特徴とする請求項１
   ないし５いずれか記載の薄膜トランジスタ基板の製造方
   法。
7. 【請求項７】 裏面露光法は、前記感光性レジストに照
   射する露光エネルギー密度は、第１の導電膜と感光性レ
   ジストパターンとの線幅が一致する露光エネルギー密度
   の７０％ないし９５％の範囲であること特徴とする請求
   項１ないし６いずれか記載の薄膜トランジスタ基板の製
   造方法。