JP3564455B2 - 液晶表示装置用薄膜トランジスタ形成方法 - Google Patents

液晶表示装置用薄膜トランジスタ形成方法 Download PDF

Info

Publication number
JP3564455B2
JP3564455B2 JP2001384463A JP2001384463A JP3564455B2 JP 3564455 B2 JP3564455 B2 JP 3564455B2 JP 2001384463 A JP2001384463 A JP 2001384463A JP 2001384463 A JP2001384463 A JP 2001384463A JP 3564455 B2 JP3564455 B2 JP 3564455B2
Authority
JP
Japan
Prior art keywords
forming
gate
pattern
film
gate pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001384463A
Other languages
English (en)
Other versions
JP2002252231A (ja
Inventor
柱亨 李
ムンジャク ホン
燦宙 尹
柄厚 ▲鄭▼
長元 ▲黄▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019980019760A external-priority patent/KR100543436B1/ko
Priority claimed from KR1019980048365A external-priority patent/KR100330165B1/ko
Priority claimed from KR1019980053796A external-priority patent/KR100645035B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002252231A publication Critical patent/JP2002252231A/ja
Application granted granted Critical
Publication of JP3564455B2 publication Critical patent/JP3564455B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Description

【０００１】
【発明の属する技術分野】
本発明は，液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｉｓｔａｌ Ｄｉｓｐｌａｙ）のためのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を形成する方法に係り，より詳しくはトップゲート（ＴＯＰ ＧＡＴＥ）方式の多結晶シリコン型ＴＦＴを形成しながらオフセットあるいはＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造を形成する方法に関する。
【０００２】
【従来の技術】
近年，表示装置に関連して最も活発に発展している分野はＬＣＤ分野であり，特にアクティブマトリックスタイプのＴＦＴ ＬＣＤ分野の発展は著しい。
【０００３】
ＬＣＤは，概略的に言えば，二枚の基板間に液晶を注入し，基板の内側に形成された二つの電極に電圧を印加して，間に存在する液晶の配列を調節することによって，基板に付着される偏光板との関係で光を透過させたり遮断させる原理を利用したものである。
【０００４】
このような基本原理下で表示装置としての機能と活用範囲を拡大するために，位相差板，反射板，バックライト，カラーフィルタなどの要素を導入して，偏光板，背向膜とラビング（ｒｕｂｂｉｎｇ）技法，電極の構成，ガラス基板等要素の変更と改善を模索する様々な試みが続いている。
【０００５】
ＴＦＴ ＬＣＤは，表示装置の画面を形成する個々画素の電極を非線形素子であるトランジスタを利用して制御する構成を有しており，トランジスタは半導体薄膜を利用してガラス基板上に形成される。そしてＴＦＴ ＬＣＤは，用いられる半導体薄膜の特性によってアモルファスシリコンタイプとポリシリコンタイプに大別することができる。
【０００６】
アモルファスシリコンの場合，低い温度でＣＶＤを利用して形成することができるので，ガラス基板を利用するＬＣＤの特性上有利な点がある。しかし，アモルファスシリコンの場合には，キャリアの移動度が低いため，速い動作特性を要する駆動回路のトランジスタ素子を形成する用途としては適合せず，アモルファスシリコンは，ガラス基板上の画素電極内に形成されるスイッチング用トランジスタ素子の用途に主に使われる。そのため，ＬＣＤの駆動のためのＩＣは別途に製作して，ＬＣＤパネル周辺部に付着して使用しなければならず，したがって，駆動モジュールのための付加的な工程が必要であり，ＬＣＤ製作コストが上昇してしまう。
【０００７】
一方，ポリシリコンはアモルファスシリコンに比べてキャリアの移動度が遥かに大きいため，駆動回路用ＩＣを製作するためにも用いることができる。それゆえ，ポリシリコンをＬＣＤのＴＦＴ形成のための半導体薄膜に用いる場合には，一連の工程を通して同一ガラス基板に画素電極のためのＴＦＴ素子と駆動回路用ＴＦＴ素子を一緒に形成することができる。これはＬＣＤ製作におけるモジュール工程のコストを節減する効果をもたらすと同時にＬＣＤの消費電力を低めることができる利点もある。
【０００８】
しかし，ポリシリコンを用いようとする場合，ガラス基板にポリシリコン薄膜を形成するためには，まずアモルファスシリコン薄膜を低温ＣＶＤ工程を通して形成し，ここにレーザ光線を照射する等の結晶化のための付加工程が必要であり，キャリア移動度が高いほど形成されたトランジスタでゲート電圧がオフされる瞬間漏洩電流（ｏｆｆ Ｃｕｒｒｅｎｔ）が過度に流れるため，画素部で十分な電界を維持できないという問題がある。以下漏洩電流（ｏｆｆ Ｃｕｒｒｅｎｔ）の問題を図面を参照しながらさらに説明する。
【０００９】
図３２は従来の薄膜トランジスタの構成を示す断面図である。基板１０上にバッファ層である絶縁膜１００が形成されており，その上にシリコンのような半導体膜からなるアクティブ領域２００（２１１，２１２，２１３）が形成されており，その上をゲート絶縁膜３００が被覆している。ゲート絶縁膜３００上にはアクティブ領域２００のほぼ中間部分にゲート電極４１０が形成されている。アクティブ領域２００内で左右部分にはゲート電極４１０をマスクとしてイオン注入された結果ソース及びドレーン領域２１１，２１３が形成されている。
【００１０】
このような構成でゲート電極４１０にスレショルド電圧（ｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅ）以上の電圧が印加されると，薄膜トランジスタがオン状態になって，ドレーン領域２１３に印加された画像信号により，電流がソース領域２１１とドレーン領域２１３間に形成されたチャンネル２１２を通過してソース領域２１１に流れるようになる。この電流はソース領域２１１と連結された画素電極に画像信号を印加するようになる。ゲート電極４１０にオフ電圧（ｏｆｆ ｖｏｌｔａｇｅ）が印加されると，トランジスタはオフ状態になるが，この際ポリシリコンで，特にＮチャンネルトランジスタの場合には，キャリアである電子の移動度が大きいため多量の電流が瞬間的に流れるようになる。したがって，次のオン（ｏｎ）電圧が印加される時まで画素電極で維持されなければならない電界が十分に維持できなくなり，必要な画素状態を維持できないという問題を引き起こす。
【００１１】
このようなオフ電流（ｏｆｆ ｃｕｒｒｅｎｔ）発生を抑制する方法としては，薄膜トランジスタのソース及びドレーン領域とチャンネルとの接合部に，不純物濃度が低くなるようにイオン注入したＬＤＤ領域または不純物イオン注入がされていないオフセット領域を形成し，オフ電流に対するバリヤ（ｂａｒｒｉｅｒ）として作用させる方法を一般的に用いている。
【００１２】
以上で述べた点を考慮すると，ＬＣＤパネルを製作する過程において，画素部と駆動回路を同一ガラス基板に形成することを前提として，ポリシリコンタイプのＴＦＴを形成する時に問題になることは，「如何にＮチャンネルＴＦＴでバリヤ領域を形成するか？」，「如何にＰ型やＮ型不純物（ｄｏｐａｎｔ）をイオン注入をする時に他の領域，すなわちＮ型やＰ型不純物がドーピングされる領域を遮るか？」，また「どのようにすると工程数，すなわちマスク作業の数を減じることができるか？」等である。
【００１３】
その中で電流バリヤ領域を形成する問題を検討すると，従来のオフセットやＬＤＤのような電流バリヤ領域を形成する方法には，イオン注入マスクとして別途のフォトレジストパターンを形成して用いる方法，ゲート電極側壁にスペーサを形成してこのスペーサをイオン注入マスクとして用いる方法，ゲートメタルを一部酸化させて酸化された部分を利用する方法などがある。
【００１４】
しかし，別途のフォトレジストパターンを形成する方法は，フォトレジストパターンの位置を正確に形成することが難しく，別途パターン形成のための工程が追加されなければならない。さらにイオン注入エネルギーによる熱が生じるため，高エネルギーで多量のイオン注入を行うという条件ではフォトレジストの使用が制限されるという問題点がある。
【００１５】
スペーサを形成する方法の場合，スペーサを形成する別途のＣＶＤ膜を形成する工程とエッチバック工程が必要であり，エッチバックのための異方性ドライエッチングでは，エッチングの選択性が低く素子の部分的損傷が生じる場合がある。
【００１６】
また，ゲートメタルを酸化させる方法は，ゲートラインと他の層との電気的接触部分で酸化膜の形成を防止しなければならないので１段階以上のマスク工程すなわち，露光，現像，エッチングのような一連の通常的工程が追加され，陽極酸化のための別途の工程が追加されなければならない。
【００１７】
【発明が解決しようとする課題】
本発明は，従来の方法が有する上記問題点に鑑みてなされたものであり，液晶表示装置の製作において，最小限の工程数で正確な位置にオフ電流の抑制のためのＬＤＤあるいはオフセット構造を有するポリシリコンタイプのＴＦＴを形成するための，新規かつ改良された方法を提供することを目的としている。
【００１８】
【課題を解決するための手段】
本発明のある観点による液晶表示装置用ＴＦＴ形成方法は，ガラス基板にシリコン層を形成する段階と；前記シリコン層をパターニングしてアクティブ領域を形成する段階と；前記アクティブ領域の上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上に，エッチングの選択比が大きいメタルの組み合わせから成る下部ゲート膜及び上部ゲート膜を順次形成する段階と；前記上部ゲート膜上にフォトレジストを塗布し，フォトレジストパターンを形成する段階と；前記フォトレジストパターンをマスクとして，前記上部ゲート膜に対する選択性を有する第１エッチャントを用いたウェットエッチングにより，前記上部ゲート膜から成る上部ゲートパターンを形成する段階と；前記下部ゲート膜に対する選択性を有する第２エッチャントを用いたウェットエッチングにより，前記上部ゲートパターンをエッチングマスクとして利用し，前記下部ゲート膜からなる下部ゲートパターンが，前記上部ゲートパターンに比べ幅が狭くなるようにアンダーカットエッチングして，下部ゲートパターンを形成する段階と；前記上部ゲートパターンをイオン注入マスクとして高濃度イオンをイオン注入する段階と；前記上部ゲートパターンを除去する段階と；を有することを特徴とする。
【００１９】
本発明の別の観点による液晶表示装置用ＴＦＴ形成方法は，ガラス基板にシリコン層を形成する段階と；前記シリコン層をパターニングしてアクティブ領域を形成する段階と；前記アクティブ領域の上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上に，上部ゲート膜よりイオン化傾向が大きい下部ゲート膜と，前記上部ゲート膜とを順次形成する段階と；前記上部ゲート膜上にフォトレジストを塗布し，フォトレジストパターンを形成する段階と；前記下部ゲート膜及び前記上部ゲート膜に対してエッチング性を示すエッチング液を用いたウェットエッチングにより，電気移動力の発生現象により，前記下部ゲート膜からなる下部ゲートパターンが，前記上部ゲート膜からなる上部ゲートパターンに比べ幅が狭くなるようにアンダーカットエッチングして，上部ゲートパターン及び下部ゲートパターンを形成する段階と；前記上部ゲートパターンをイオン注入マスクとして高濃度イオンをイオン注入する段階と；前記上部ゲートパターンを除去する段階と；を有することを特徴とする。
【００２０】
このような過程を経てポリシリコンからなるアクティブ領域にはイオン注入過程でソース及びドレーン領域が形成され，上部ゲートパターンと下部ゲートパターンの幅のゆがみ（ｓｋｅｗ）によりオフセット領域が形成され，オフ電流に対するバリヤを形成するようになる。但し，オフセット領域があまりにも長くなると駆動電流自体が減少する現像が現れる場合があることを考慮しなければならない。
【００２１】
本発明において，上部ゲートパターンを除去した後に低濃度イオン注入を実施する場合には，上部ゲートパターンによっては保護されるが下部ゲートパターンによっては保護されないゆがみ（ｓｋｅｗ）領域に，低濃度でのみイオン注入が行われ，ＬＤＤ構造を形成することもできる。この構造はオフセット構造のようにオフ電流に対するバリヤの役割をしながら同時にオフセット構造で問題になることがある駆動電流の減少を防ぐ効果がある。
【００２２】
本発明において，他の種で２段階にわたりゲート膜を形成してゲート膜の材質の差を利用してアンダーカットを形成する方法には，二つのゲート膜に対する選択比が大きく，選択性が異なる２種のエッチャントを利用して上部ゲート膜と下部ゲート膜を各々エッチングする方法と，電気化学的な原理を利用して同一エッチャントで連続して二つのゲート膜をエッチングする方法が挙げられる。ＬＣＤ工程では概してウエット式等方性エッチングが行われるが，特に第２エッチャントは等方性エッチングにより適正なアンダーカット構造を形成できるように調節が容易なものを選択することが重要である。この際，アンダーカットの程度はエッチング時オーバーエッチング量によって決定される。
【００２３】
【発明の実施の形態】
以下，添付図面を参照しながら本発明の第１構成及び第２構成の望ましい実施形態を通して本発明をより詳細に説明する。添付図面の中で，図１〜図８は本願発明を直接的に説明するものである。
された
【００２４】
まず，第１構成に対する第１実施形態としてポリシリコンタイプＴＦＴでオフ電流バリヤ領域が含まれたトランジスタを形成する方法を調べる。
【００２５】
まず，透明なガラス基板１０にシリコン酸化物のような物質を３０００Å程度の厚さで形成して絶縁膜バッファ層１００を形成し（図１参照），アモルファスシリコン膜２００を５００Åないし８００Å厚さで蒸着する（図２参照）。
【００２６】
次いで，レーザアニーリングでアモルファスシリコン膜２００を多結晶化し，パターニングしてアクティブ領域２１０を形成する（図３参照）。その上にシリコン酸化膜などの絶縁膜を１０００Å程度の厚さで蒸着してゲート絶縁膜３００を形成した次に（図４参照），ゲート電極を形成するための下部及び上部ゲート膜４００，４０を各々２０００Åないし３０００Å程度の厚さで蒸着する。この金属膜は一般的に相互に大きい選択比を有するＡｌ／Ｃｒ，Ｃｒ／ＡｌまたはＣｒ／ＩＴＯの二重膜で形成することも可能であり，アルミニウムエッチング液またはＩＴＯエッチング液に対して選択比がほぼないＡｌ／Ｍｏ，Ｍｏ／ＡｌまたはＭｏ／ＩＴＯの二重膜で形成することもできる（図５参照）。
【００２７】
下部及び上部ゲート膜４００，４０上にフォトレジストを塗布してゲート電極形成のためのフォトレジストパターン５２０を形成した次に，フォトレジストパターン５２０をマスクとして下部及び上部ゲート膜４００，４０をウェットエッチングして上部ゲートパターンが下部ゲートパターンより外側の方向に突き出た二重構造のゲート電極４１０，４１を形成する。
【００２８】
ここで，第一に，下部及び上部ゲート膜が選択比が大きいメタルの組み合わせから成る場合には，ゲート膜上に形成されたフォトレジストパターン５２０をエッチングマスクとして上部ゲート膜に対する選択性を有する第１エッチャントを用いてまず上部ゲートパターン４１を形成する。そして上部ゲート膜に対してはエッチング力がなかったり少なくて下部ゲート膜に対して大きい選択性を有する第２エッチャントを用いて上部ゲートパターンを一種のエッチングマスクとして利用しながら下部ゲートパターン４１０を形成する。
【００２９】
第二に，例えば燐酸−硝酸−酢酸の混合液であるアルミニウムエッチング液に対して選択比が大きくないＭｏ／Ａｌ金属の組み合わせで二重膜を形成した場合，スプレー方式または浸漬（ｄｉｐ）方式を利用して，二種類のゲート物質に対して，すべてエッチング性を示すこのエッチング液を用いてエッチングを進める。この場合，フォトレジストパターンをエッチングマスクとして，Ｍｏから成る上部ゲート膜のパターンがほぼ形成された状態で，Ａｌから成る下部ゲート膜が露出すると，下部ゲート膜に対するエッチングが主に行なわれる。すなわち，下部ゲート膜が，イオン化傾向が大きいＡｌであり，Ｍｏから成る上層膜が接触した状態でエッチング液が作用とすると，化学電池と同様の電気移動力（ｅｌｅｃｔｒｏ ｍｏｔｉｖｅ ｆｏｒｃｅ）が発生し，Ａｌがエッチング液に溶解し，Ｍｏはほとんどエッチングされない状態となる。したがって，Ｍｏから成る上部ゲート膜の下方にＡｌから成る下部ゲート膜がアンダーカット状態にエッチングされる。アンダーカットの程度はオーバーエッチング量，エッチング溶液の組成，エッチングモードの程度によって調節できる。（図６参照）。
【００３０】
次に，フォトレジストパターン５２０を除去した後，全面に不純物イオン注入をする。この際，上部ゲート電極がイオン注入時マスクの役割をするのでアクティブ領域中央上部ゲートパターン４１と対応する領域の外側の方向に位置したアクティブ領域がドーピングされる。このドーピングされた領域がソース及びドレーン領域２１１，２１３の間に位置し，下部ゲートパターン４１０と重畳されずに同時にドーピングもされない領域がオフセット領域２１４になる（図７参照）。
【００３１】
必要に応じて，上部ゲートパターン４１をエッチングで除去し，下部ゲートパターン４１０をマスクとして低濃度でイオン注入すると，ソース及びドレーン領域の内側にＬＤＤ領域２１５を形成することができる（図８参照）。
【００３２】
以後は一般的なＴＦＴ形成方法によって絶縁膜，コンタクト，保護膜，画素電極などを形成してＴＦＴ電極構造が完成する。
【００３３】
次に，本発明の第２実施形態にかかる，ガラス基板に画素部のＮチャンネルと駆動回路部のＮチャンネル及びＰチャンネルのポリシリコンタイプＴＦＴを同時に形成する方法について説明する。図９ないし図１８は，第２の実施形態にかかるＴＦＴ形成方法を工程順序に従って示した断面図である。
【００３４】
まず，ガラス基板１０上にシリコン酸化膜などの物質を蒸着してバッファ層１００を形成し，その上にピクセル部のＮチャンネルＴＦＴになる部分と駆動回路部のＮチャンネルＴＦＴ及びＰチャンネルＴＦＴになる部分にポリシリコンアクティブ領域２００（２１０，２２０，２３０）を形成する。このアクティブ領域２００はバッファ層１００上にアモルファスシリコン層を低温ＣＶＤで形成した後に，レーザアニーリングにより多結晶化し，さらにマスク技法を利用してパターニングすることにより形成することができる。
【００３５】
次に，シリコン酸化膜などの材料でゲート絶縁膜３００を形成して（図９参照）再びその上に下部及び上部ゲート膜４００，４０を順次に積層する（図１０参照）。この際，下部ゲート膜４００を形成する金属膜は上部ゲート膜４０を形成する金属膜に比べて用いられるエッチャントに対するエッチング比が大きい物質を用いる。
【００３６】
そして上部ゲート４０膜上にフォトレジストを塗布してマスク技法を利用して，ＰチャンネルＴＦＴになる部分ではフォトレジストパターン５００を全体的に残し，ＮチャンネルＴＦＴになる部分ではゲート部分にのみフォトレジストパターン５２０，５３０を残し，エッチングマスクとして用いてエッチングを進めることによって，上部ゲート膜層にＮチャンネル領域の上部ゲートパターン４１，４２を形成する（図１１）。この際，フォトレジストもゲート膜層上に存在して上部ゲートパターン４１，４２はフォトレジストパターン５２０，５３０下にアンダーカット部を形成する。
【００３７】
エッチングを続けると下部ゲート膜層もエッチングが行なわれるが，下部ゲート膜４００を構成する物質がエッチャントに対する選択比が大きいため，下部ゲートパターン４１０，４２０は上部ゲートパターン４１，４２の下にアンダーカット部を有しより狭い幅で形成される。この過程で電気化学的な作用により上部ゲートパターン対下部ゲートパターンのエッチング率を高めることができ，場合によっては選択性が異なる２種のエッチング物質を利用することにより，上部ゲート膜と下部ゲート膜を順次エッチングすることができる。
【００３８】
実質的にトランジスタのゲートになる部分は下部ゲートパターン４１０，４２０であり，上部ゲートパターン４１，４２は後続工程でＮチャンネルトランジスタのソース領域とドレーン領域を形成するためのイオン注入工程で，マスクの役割をし，特に下部ゲートパターンより横に突き出たゆがみ（ｓｋｅｗ）の長さは最終的に形成されるオフセットあるいはＬＤＤ領域の幅となる。
【００３９】
ＮチャンネルＴＦＴ部分のゲートを形成するエッチングが完了した後に，上部ゲート層上に残存するフォトレジスト５００及びフォトレジストパターン５２０，５３０をすべて除去して，ガラス基板全面にＮ型不純物のイオン注入を実施する。この際，上部ゲートパターン４１，４２及びＰチャンネル部分の上部ゲート膜４０がイオン注入マスクとして機能する。したがって，ＰチャンネルＴＦＴ部分のための別途のイオン注入マスクは必要がない。イオン注入が行なわれたＮチャンネルＴＦＴのポリシリコン層アクティブ領域２１０，２２０は，ソース領域及びドレーン領域２１１；２２１，２１３；２２３とチャンネル領域２１２，２２２を形成するようになる（図１２）。
【００４０】
次に，ガラス基板全体において上部ゲート膜４０，上部ゲートパターン４１，４２を除去して，Ｎ型不純物を低い濃度でイオン注入する。この際，下部ゲートパターン４１０，４２０がイオン注入マスクとして機能するので，ＮチャンネルＴＦＴが形成される領域で上部ゲートパターンのゆがみ（ｓｋｅｗ）に該当するアクティブ領域はＬＤＤ領域２１５，２２５を形成するようになる。（図１３参照）。このＬＤＤ領域は，完成されるトランジスタにおいて，オフ電流を減少させながらも駆動電流が過度に減少することを防ぐように機能する。低濃度のイオン注入工程が省略される場合には，ＬＤＤ領域でないオフセット領域が形成される。Ｐ型ＴＦＴが形成される部分は，全体が下部ゲート膜４００で包まれているので，イオン注入は行われない。
【００４１】
そしてＰチャンネルＴＦＴを形成するために再びフォトレジストを塗布し，マスク工程を通して，Ｎチャンネルトランジスタ領域には全体にフォトレジスト６００を残し，Ｐチャンネルトランジスタ領域にはゲートに該当する部分にフォトレジストパターン６１０を残す（図１４）。
【００４２】
フォトレジスト６００とフォトレジストパターン６１０をエッチングマスクとしてエッチングを実施すると，Ｐチャンネルトランジスタ部分の下部ゲート膜にゲートパターン４３０が形成される。エッチング過程でフォトレジストパターン６１０下にアンダーカット部が形成されるので，このパターンはフォトレジストパターンより幅が縮まった状態で形成される。
【００４３】
Ｐチャンネルトランジスタでは，無理やりにＬＤＤやオフセット領域を形成しなくても問題がないので，アッシングやベーキングでフォトレジストパターンを一部除去したりして縮少パターン６２０を形成し，さらに下部ゲートパターン４３０をイオン注入マスクとしてＰ型イオン注入を実施することによってＰチャンネルトランジスタのソース領域及びドレーン領域２３１，２３３とチャンネル領域２３２を形成する。この際，Ｎチャンネルトランジスタ領域ではフォトレジストがイオン注入マスクの役割をする。
【００４４】
そしてＮチャンネルトランジスタ領域とＰチャンネルゲート上部の残余フォトレジストを除去し，層間絶縁膜を形成し，ソースドレーン電極を形成し，保護膜及び画素電極を形成して，ＴＦＴを含む下部電極構造を完成する。
【００４５】
もし駆動回路部のＮチャンネルで電流バリヤ領域，すなわちＬＤＤやオフセット構造が必要でない場合には，Ｐ型不純物のイオン注入を終えた時点で再び金属膜７００やフォトレジスト膜を積層し，マスク技法で駆動回路部のＮチャンネルトランジスタ領域のみを露出させて，高濃度Ｎ型イオン注入をもう一度さらに実施する（図１６，図１７参照）。この際はＬＤＤあるいはオフセット領域のマスクがないので，この領域にも高濃度のＮ型不純物イオン注入が行なわれて，単純構造のソース／チャンネル／ドレーン２２１，２２２，２２３を構成するようになる（図１８参照）。
【００４６】
一方，本実施の形態において層間絶縁膜を形成する前に，イオン注入が行なわれたアクティブ領域に，レーザアニーリングを実施して領域を活性化させる過程を一般的に実施する。この際，ゲートパターンとすぐ隣接したアクティブ領域では，ゲートパターンによる散乱現像でイオン注入された領域の活性化が生じない問題がある。オフセットの場合には，隣接したアクティブ領域にイオン注入がよくできないために大きな問題にならないが，ＬＤＤ構造の場合には領域活性化が生じない場合，その機能を実現することに問題がある場合がある。
【００４７】
図１９はゲートパターンによる散乱によりゲート隣接部ＬＤＤ領域に活性化が生じない現像を示している。ソース領域及びドレーン領域２１１，２１３とＬＤＤ領域２１５にレーザを照射する時，ゲートパターン４１０の角部でレーザの散乱が起きてゲート下部と隣接した領域，すなわちチャンネルと隣接したＬＤＤ領域では境界面２１から一定幅（Ｌ）ほど活性化あるいは結晶化が生じなくなる。このような現像はトランジスタの特性低下をもたらすことがあるので問題になる。
【００４８】
このような問題を解決するために，以上の実施形態を行う段階に付加してソース，ドレーン，ゲート及びＬＤＤ領域を形成した状態で，ゲートパターン４１０，４２０，４３０上にフォトレジストや金属膜で幅が縮まったパターン７１０，７２０，７３０を形成し（図２０参照），このパターンをエッチングマスクとしてゲートパターンの側壁をさらにエッチングして除去してレーザアニーリングを実施することにより（図２１参照），ゲートパターン側壁に隣接した部分にレーザアニーリングがよく行われない場合にも，ＬＤＤ部分におけるイオン注入された不純物の活性化はできるようにする方法を用いることができる。
【００４９】
図２２ないし図２６は，本発明の他の実施形態にかかる構成よる工程順序を示す断面図である。この構成はオフ電流バリヤ領域の形成とレーザアニーリングを考慮して，アンダーカットの形態を有する二重のゲートパターン状態で，低濃度イオン注入をまず実施してゲートパターンより幅が広い新しいフォトレジストパターンを形成するが，ゲートパターンを包むように形成してこれをイオン注入マスクとして利用して高濃度イオン注入する方法を利用したことである。
【００５０】
図１および図２に示されたような方法で，ガラス基板上にバッファ層とポリシリコンアクティブ領域，下部及び上部ゲート膜を形成した後に，図２２に示すように，フォトレジストを蒸着して露光，現像してＴＦＴ領域のアクティブ領域に各々ゲートパターンを形成するためのフォトレジストパターン５２０，５３０，５４０を形成する。そしてフォトレジストパターンをエッチングマスクとして上下部ゲート膜にゲートパターン４１；４２；４３，４１０；４２０；４３０を形成する。この際，下部ゲートパターンは上部に置かれたメタルマスクパターンより幅が狭く形成されるアンダーカット部が形成される。
【００５１】
次に，図２３のようにＮ型不純物を低濃度でイオン注入する。この際，上部ゲートパターンがイオン注入マスクの役割をして，アンダーカットによるゆがみ（ｓｋｅｗ）が形成された部分に対応してアクティブ領域を含むマスク下部地域２１２，２２２，２３２にはイオン注入が行われず，そのマスクを外れた地域には低濃度イオン注入領域２１１，２１３，２２１，２２３，２３１，２３３が形成される。
【００５２】
そしてフォトレジストパターンを除去した後に，図２４のように新しいフォトレジストを塗布し露光して，駆動回路部のＰ型ＴＦＴ上部と画素部のＮ型ＴＦＴのゲート電極４１，４１０を覆うフォトレジストパターン６００が残るようにする。この際，画素部内のゲート電極４１，４１０上部に置かれるフォトレジストパターン６００は，その縁部がアクティブ領域２００のチャンネル領域２１２のへりに対して一定幅外側の方向に位置するように形成すべきであるが，これはフォトレジストパターン６００をＬＤＤ領域２１５を形成するためのマスクとして用いるためである。
【００５３】
フォトレジストパターン６００をマスクとしてＮ型不純物を高濃度イオン注入して，チャンネル領域２１２，２２２の外側の方向に薄くドーピングされている部分を高濃度イオン注入領域としてソース及びドレーン領域２１１；２２１，２１３；２２３を形成する。この際，画素部のＮ型ＴＦＴの場合には，フォトレジストパターンの縁部がチャンネル領域２１２のへりから一定幅外側に位置するようにゲートパターン４１，４１０を覆っているので，チャンネル領域２１２とソース及びドレーン領域２１１，２１３間に薄くドーピングされたＬＤＤ領域２１５が存在するようになる。
【００５４】
次いで，フォトレジストパターンを除去した後，新しいフォトレジストパターン７００を，図２５のように形成する。この際は，上記と反対に駆動回路部のＰ型ＴＦＴ部分のみが露出するようにフォトレジストパターンが形成される。そしてホウ素のようなＰ型不純物イオン注入を実施してアクティブ領域２３０にソース及びドレーン領域２３１，２３３を形成する。したがって，その間はイオン注入が行われないチャンネル領域２３２になる。
【００５５】
そして図２６に示されたようにフォトレジストパターンを除去した後に，上部ゲートパターン４１，４２，４３を除去してレーザアニーリングを実施し，アクティブ領域に注入された不純物イオンを活性化させる。次に通常通り，層間絶縁膜，ソース及びドレーン電極，保護膜及び画素電極などを形成してＬＣＤの下部基板の電極構造を完成させる。
【００５６】
図２７ないし図３１は，本発明の第２の実施形態にかかる構成の工程順序図である。
【００５７】
まず，図２７のようにガラス基板１０に多結晶シリコンでアクティブ領域２１０，２３０を形成してゲート絶縁膜を形成する。このパターンを形成するためにはガラス基板に低温ＣＶＤ工程を通してアモルファスシリコン膜を形成してレーザアニーリングを通してポリシリコン化した後，マスク技法を利用してＴＦＴのアクティブ領域をパターニングすればよい。シリコン膜を形成する前にガラス基板にまずバッファ層を絶縁材質で形成することもできる。
【００５８】
次に，図２８のように下部ゲート膜を形成してマスク技法を利用して，ゲート膜をＮチャンネルＴＦＴ領域上部とＰチャンネルＴＦＴ領域のゲート位置にのみ残して下部ゲートパターン４００，４３０を形成し，さらにＰ型不純物を基板全域にドーピングする。この過程でＰチャンネルＴＦＴが形成されＮチャンネルＴＦＴ領域は下部ゲート膜がイオン注入マスクの役割をするので別途のイオン注入マスクを形成するための工程段階を省くことができる。
【００５９】
そして図２９のようにガラス基板全面に上部ゲート膜を形成し，マスク技法を利用してＰチャンネルＴＦＴ領域上部とＮチャンネルＴＦＴ領域のゲート部にのみ膜を残して，上部ゲートパターン４０，４１を作る。その結果，ＰチャンネルＴＦＴ領域上部は，下部ゲートパターン４３０を上部ゲートパターン４０が覆う状態となり，ＮチャンネルＴＦＴ領域は，領域全体を広く覆う下部ゲートパターン４００上のゲート部分に上部ゲートパターン４１が形成される。
【００６０】
図３０は次の段階で，上部ゲートパターン４１をエッチングマスクとして下部ゲートパターン４００をエッチングしてゲート４１０を形成し，続いてＮ型不純物でイオン注入を実施する様子を示している。
【００６１】
結果的にこの過程でＮチャンネルＴＦＴにおけるソース領域２１３，ドレーン領域２１１，チャンネル領域２１２及びゲート４１０が構成される。ゲート下部であるチャンネル領域とイオン注入が行なわれたソース及びドレーン領域との間には，イオン注入が行われずオフセット領域２１４を構成する。
【００６２】
この際，ＰチャンネルＴＦＴ領域では，上部ゲート膜に包まれた下部ゲートパターンはエッチング過程で保護されて維持され，アクティブ領域ではＰ型不純物がイオン注入された状態でＮ型イオン注入から保護される。そしてＮチャンネルＴＦＴ部分ではエッチング段階で等方性エッチングが行なわれ，上部ゲートパターンの下も一定幅にわたり下部ゲート膜がエッチングされ，アンダーカット現像を示しながら下部ゲートパターンが形成される。エッチングは等方性で行なわれ，膜質が均一であれば，下部ゲートパターンが上部ゲートパターン周辺部からアンダーカットされる幅はほぼ一定であるから，オフセット領域形成のための別途の露光工程が不要となり，露光時のミスアライメントといった工程上の困難さが軽減される。
【００６３】
図３１は，次の段階で上部ゲートパターンを全部除去して必要に応じて低濃度でＮ型不純物をイオン注入することを示している。図３０におけるオフセット領域２１４は低濃度イオン注入によってＬＤＤ領域２１５になる。
【００６４】
本実施の形態によれば，注入イオンの活性化のためのレーザアニーリングや，不要部分におけるＮチャンネルＴＦＴのＬＤＤ領域やオフセット領域の除去方法については，特に言及していないが，これらについてはすでに説明した実施形態と同様の方法により実施することが可能である。
【００６５】
以上，添付図面を参照しながら，本発明にかかる液晶表示装置用薄膜トランジスタ形成方法の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到することは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００６６】
【発明の効果】
本発明によるとガラス基板に画素部と駆動回路部を同時に形成するためにポリシリコンタイプのＴＦＴを形成する場合に，ＮチャンネルＴＦＴの形成時にポリシリコンにおけるキャリアの移動度が大きいために生じるオフ電流問題を解決できるように，電流バリヤ領域であるオフセット領域やＬＤＤ領域を，補助膜役割をする上部ゲート膜を利用した二重ゲート膜工程と等方性エッチングの特質であるアンダーカットの形状を利用して簡便に形成することができるようにする。
【００６７】
特に本発明の第２構成によると別途のイオン注入マスクが必要としないために工程段階を省くことができ，イオン注入マスクを形成するための工程で生じる付随的な問題を予防できる。
【図面の簡単な説明】
【図１】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図２】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図３】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図４】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図５】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図６】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図７】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図８】本発明の第１構成にかかる実施の一形態を示す工程順序図である。
【図９】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１０】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１１】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１２】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１３】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１４】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１５】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１６】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１７】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１８】本発明の第１構成にかかる実施の別形態によるＴＦＴ形成方法を工程順序で示す図面である。
【図１９】ゲートパターンによる散乱で，ゲート隣接部のＬＤＤ領域に活性化が生じない現像を示す説明図である。
【図２０】図１６に示す問題を解決するための付加工程の一例を示す説明図である。
【図２１】図１６に示す問題を解決するための付加工程の一例を示す説明図である。
【図２２】本発明の他の構成にかかる実施の一形態による工程順序を示す断面図である。
【図２３】本発明の他の構成にかかる実施の一形態による工程順序を示す断面図である。
【図２４】本発明の他の構成にかかる実施の一形態による工程順序を示す断面図である。
【図２５】本発明の他の構成にかかる実施の一形態による工程順序を示す断面図である。
【図２６】本発明の他の構成にかかる実施の一形態による工程順序を示す断面図である。
【図２７】本発明の第２構成にかかる実施の一形態を示す工程順序図である。
【図２８】本発明の第２構成にかかる実施の一形態を示す工程順序図である。
【図２９】本発明の第２構成にかかる実施の一形態を示す工程順序図である。
【図３０】本発明の第２構成にかかる実施の一形態を示す工程順序図である。
【図３１】本発明の第２構成にかかる実施の一形態を示す工程順序図である。
【図３２】従来の薄膜トランジスタの構成を示す断面図である。
【符号の説明】
１０ 基板
４１ 上部ゲートパターン
２１１，２３３ ドレーン領域
２１２，２３２ チャンネル領域
２１３，２３１ ソース領域
２１４ オフセット領域
３００ ゲート絶縁膜
４１０ ゲート
４３０ 下部ゲートパターン

Claims (9)

  1. ガラス基板にポリシリコンでアクティブ領域をパターニングして形成する段階と；前記アクティブ領域の上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上に下部ゲート膜及び上部ゲート膜を順次形成する段階と；ＮチャンネルＴＦＴを形成する部分ではゲート部分にのみ，ＰチャンネルＴＦＴを形成する部分では全体にフォトレジストからなるエッチング保護膜を形成する段階と；前記フォトレジストをマスクとして，前記下部ゲート膜からなる下部ゲートパターンが，前記上部ゲート膜からなる上部ゲートパターンに比べ幅が狭くなるようにアンダーカットエッチングする段階と；前記フォトレジストを除去した後に，前記上部ゲートパターンをイオン注入マスクとして高濃度Ｎ型不純物イオンをイオン注入する段階と；前記上部ゲートパターンを除去した後に，ＮチャンネルＴＦＴが形成された部分全体とＰチャンネルＴＦＴが形成される部分中のゲート部分にフォトレジストパターンを形成し，ＰチャンネルＴＦＴ領域の下部ゲートパターンを形成するエッチングをする段階と，Ｐ型不純物イオンをイオン注入する段階を有することを特徴とする，ＴＦＴ形成方法。
  2. 前記上部ゲートを除去した次に，低濃度Ｎ型不純物イオンを注入する段階をさらに有することを特徴とする，請求項１に記載のＴＦＴ形成方法。
  3. 前記アンダーカットエッチングする段階は，下部ゲート膜に対する選択性が大きいエッチング液を用いて，上部ゲート膜及び下部ゲート膜をエッチングすることを特徴とする，請求項１または２のいずれかに記載のＴＦＴ形成方法。
  4. 前記Ｐ型不純物イオンをイオン注入する段階の前に，前記ＰチャンネルＴＦＴの前記下部ゲートパターン上のフォトレジストパターンが前記ＰチャンネルＴＦＴの前記下部ゲートパターンに比べ幅を狭くする段階をさらに有することを特徴とする，請求項１，２または３のいずれかに記載のＴＦＴ形成方法。
  5. 前記Ｐ型不純物イオンをイオン注入する段階の後に，前記ＰチャンネルＴＦＴとＮチャンネルＴＦＴの下部ゲートパターン上に，前記下部ゲートパターンより狭い幅で補助フォトレジストパターンを形成して，前記補助フォトレジストパターンをエッチングマスクとして前記下部ゲートパターンをエッチングして，幅が狭くなった下部ゲートパターンを形成する段階と，レーザアニーリングを行ってイオン注入が行なわれたアクティブ領域を活性化させる段階をさらに有することを特徴とする，請求項２または３のいずれかに記載のＴＦＴ形成方法。
  6. ガラス基板上にポリシリコンでアクティブ領域をパターニングして形成する段階と；前記アクティブ領域の上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上に下部ゲート膜及び上部ゲート膜を順次形成する段階と；前記下部ゲート膜からなる下部ゲートパターンが前記上部ゲート膜からなる上部ゲートパターンに比べて幅が狭くなるようにアンダーカットエッチングする段階と；前記上部ゲートパターンをイオン注入マスクとして低濃度イオンをイオン注入する段階と；前記下部ゲートパターン及び上部ゲートパターンを覆うようにフォトレジストパターンを形成する段階と；前記フォトレジストパターンをイオン注入マスクとして高濃度イオンをイオン注入してソース及びドレーン領域とＬＤＤ領域及びチャンネル領域とが区分されるように形成する段階と；前記フォトレジストパターン及び前記上部ゲートパターンを順次除去する段階と；イオン注入が行なわれた前記アクティブ領域の部分をレーザアニーリングして活性化させる段階とを有することを特徴とする，ＴＦＴ形成方法。
  7. ガラス基板上にポリシリコンでアクティブ領域をパターニングして形成する段階と；前記アクティブ領域の上側にゲート絶縁膜を形成する段階と；前記ゲート絶縁膜上に下部ゲート膜を形成し，ＮチャンネルＴＦＴ領域全体とＰチャンネルＴＦＴのゲート部分を残す下部ゲートパターン形成段階と；前記下部ゲートパターンをイオン注入マスクとして用いてアクティブ領域にＰ型不純物イオンをイオン注入する段階と；上部ゲート膜を形成し，ＰチャンネルＴＦＴ領域全体とＮチャンネルＴＦＴのゲート部分を残す上部ゲートパターン形成段階と；前記上部ゲートパターンをエッチングマスクとして，下部ゲートパターンに対する等方性エッチングを行い，ＮチャンネルＴＦＴ領域に上部ゲートパターンに比べて幅が狭くなるようにアンダーカットエッチングをして下部ゲートパターンを形成する段階と；前記上部ゲートパターンをマスクとしてＮ型不純物イオンをイオン注入する段階と；前記上部ゲートパターンを選択的に除去する段階と；を有することを特徴とする，ＴＦＴ形成方法。
  8. 前記上部ゲートパターンを除去した次に，低濃度Ｎ型不純物イオン注入する段階をさらに有することを特徴とする，請求項７に記載のＴＦＴ形成方法。
  9. 前記アクティブ領域中でイオン注入が行なわれた部分に対するレーザアニーリングを行う段階をさらに有することを特徴とする，請求項７または８のいずれかに記載のＴＦＴ形成方法。
JP2001384463A 1998-05-29 2001-12-18 液晶表示装置用薄膜トランジスタ形成方法 Expired - Fee Related JP3564455B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1019980019760A KR100543436B1 (ko) 1998-05-29 1998-05-29 액정 표시 장치의 제조 방법
KR1998P19760 1998-05-29
KR1019980048365A KR100330165B1 (ko) 1998-11-12 1998-11-12 박막 트랜지스터 액정 표시 장치의 제조 방법
KR1998P48365 1998-11-12
KR1019980053796A KR100645035B1 (ko) 1998-12-08 1998-12-08 액정표시장치용 박막트랜지스터의 제조방법
KR1998P53796 1998-12-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15184099A Division JP3377184B2 (ja) 1998-05-29 1999-05-31 液晶表示装置用薄膜トランジスタ形成方法

Publications (2)

Publication Number Publication Date
JP2002252231A JP2002252231A (ja) 2002-09-06
JP3564455B2 true JP3564455B2 (ja) 2004-09-08

Family

ID=27349745

Family Applications (2)

Application Number Title Priority Date Filing Date
JP15184099A Expired - Fee Related JP3377184B2 (ja) 1998-05-29 1999-05-31 液晶表示装置用薄膜トランジスタ形成方法
JP2001384463A Expired - Fee Related JP3564455B2 (ja) 1998-05-29 2001-12-18 液晶表示装置用薄膜トランジスタ形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP15184099A Expired - Fee Related JP3377184B2 (ja) 1998-05-29 1999-05-31 液晶表示装置用薄膜トランジスタ形成方法

Country Status (4)

Country Link
US (2) US6225150B1 (ja)
JP (2) JP3377184B2 (ja)
CN (1) CN1157772C (ja)
TW (1) TW418539B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4076648B2 (ja) * 1998-12-18 2008-04-16 株式会社半導体エネルギー研究所 半導体装置
JP4074018B2 (ja) * 1998-12-22 2008-04-09 東芝松下ディスプレイテクノロジー株式会社 薄膜のパターニング方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
US8158980B2 (en) 2001-04-19 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5020428B2 (ja) * 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
KR100778835B1 (ko) * 2000-12-28 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100776505B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 화소전극 제조 방법
KR100543061B1 (ko) * 2001-06-01 2006-01-20 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 어레이 기판의 제조방법
KR100438523B1 (ko) * 2001-10-08 2004-07-03 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4021194B2 (ja) * 2001-12-28 2007-12-12 シャープ株式会社 薄膜トランジスタ装置の製造方法
TWI273637B (en) 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
JP4638115B2 (ja) * 2002-07-05 2011-02-23 シャープ株式会社 薄膜トランジスタ装置の製造方法
KR100685953B1 (ko) * 2002-08-20 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치용 배선의 형성방법
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
US7064021B2 (en) * 2003-07-02 2006-06-20 Au Optronics Corp. Method for fomring a self-aligned LTPS TFT
US20060207967A1 (en) * 2003-07-03 2006-09-21 Bocko Peter L Porous processing carrier for flexible substrates
US20050001201A1 (en) * 2003-07-03 2005-01-06 Bocko Peter L. Glass product for use in ultra-thin glass display applications
JP4537029B2 (ja) * 2003-09-30 2010-09-01 シャープ株式会社 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
JP4683833B2 (ja) * 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR101026808B1 (ko) 2004-04-30 2011-04-04 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
KR101086487B1 (ko) * 2004-12-24 2011-11-25 엘지디스플레이 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
JP4876548B2 (ja) 2005-11-22 2012-02-15 セイコーエプソン株式会社 電気光学装置の製造方法
DE102006060734B4 (de) * 2006-06-30 2014-03-06 Lg Display Co., Ltd. Flüssigkristalldisplay und Verfahren zu dessen Herstellung
US7888742B2 (en) * 2007-01-10 2011-02-15 International Business Machines Corporation Self-aligned metal-semiconductor alloy and metallization for sub-lithographic source and drain contacts
KR20080078164A (ko) * 2007-02-22 2008-08-27 삼성전자주식회사 액정 표시 장치의 제조 방법
JP5168959B2 (ja) * 2007-03-14 2013-03-27 住友電気工業株式会社 イオン注入マスク、イオン注入方法および半導体装置の製造方法
TW200913269A (en) * 2007-09-03 2009-03-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
KR101338994B1 (ko) 2007-12-31 2013-12-09 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조방법
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
KR101856221B1 (ko) * 2011-09-20 2018-05-09 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법 및 유기발광 표시장치의 제조 방법
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
JP2016171104A (ja) * 2015-03-11 2016-09-23 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR102442615B1 (ko) 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
JP6851166B2 (ja) * 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN108807422B (zh) * 2018-06-12 2020-08-04 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN109920856B (zh) * 2019-02-27 2021-03-19 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197369A (en) * 1975-02-21 1976-08-26 Handotaisoshino denkyokuno seizohoho
JPH0293081A (ja) * 1988-09-28 1990-04-03 Hitachi Ltd 多層膜のエッチング法
JPH02226727A (ja) * 1989-02-28 1990-09-10 Oki Electric Ind Co Ltd Ｌｄｄ型ｍｏｓ半導体装置の製造方法
JPH06104241A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd アルミニウム電極のパターニング方法
JP3163822B2 (ja) * 1993-02-23 2001-05-08 セイコーエプソン株式会社 トランジスタ及びその製造方法
JP3474604B2 (ja) * 1993-05-25 2003-12-08 三菱電機株式会社 薄膜トランジスタおよびその製法
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
JP3377853B2 (ja) * 1994-03-23 2003-02-17 ティーディーケイ株式会社 薄膜トランジスタの作製方法
JPH07307549A (ja) * 1994-05-11 1995-11-21 Toshiba Corp 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JPH07321329A (ja) * 1994-05-27 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH08116065A (ja) * 1994-10-12 1996-05-07 Sony Corp 薄膜半導体装置
JPH08254680A (ja) * 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1241025A (zh) 2000-01-12
TW418539B (en) 2001-01-11
US20010008781A1 (en) 2001-07-19
US6225150B1 (en) 2001-05-01
JP2000031496A (ja) 2000-01-28
JP2002252231A (ja) 2002-09-06
JP3377184B2 (ja) 2003-02-17
US6403406B2 (en) 2002-06-11
CN1157772C (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
JP3564455B2 (ja) 液晶表示装置用薄膜トランジスタ形成方法
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JPH07235680A (ja) 薄膜トランジスタの製造方法
JPH08264790A (ja) 薄膜電解効果トランジスタ及び液晶表示装置
KR100330165B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
JP3599827B2 (ja) アクティブマトリクス液晶ディスプレイの製法
US7173675B2 (en) LCD display with contact hole and insulation layer above pixel electrode
KR20000076809A (ko) 박막 트랜지스터의 제조 방법
JP2003075870A (ja) 平面表示装置およびその製造方法
KR100292044B1 (ko) 액정표시장치제조방법
KR20000031174A (ko) 다결정 규소 박막 트랜지스터 기판의 제조 방법
KR100543436B1 (ko) 액정 표시 장치의 제조 방법
KR100645036B1 (ko) 액정표시장치의 박막트랜지스터측 판넬 및 그 형성방법
JP4859266B2 (ja) 薄膜トランジスタとその製造方法および液晶表示装置
JP3259769B2 (ja) 薄膜集積素子
JP4353762B2 (ja) 薄膜トランジスタおよびその製造方法
KR100488063B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100612987B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
JP3375716B2 (ja) 薄膜トランジスタの作製方法
JPH07245406A (ja) 薄膜トランジスタ
JP2003131590A (ja) 平面表示装置およびその製造方法
JPH08204200A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040301

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees