JP4074018B2 - 薄膜のパターニング方法 - Google Patents

薄膜のパターニング方法 Download PDF

Info

Publication number
JP4074018B2
JP4074018B2 JP36444898A JP36444898A JP4074018B2 JP 4074018 B2 JP4074018 B2 JP 4074018B2 JP 36444898 A JP36444898 A JP 36444898A JP 36444898 A JP36444898 A JP 36444898A JP 4074018 B2 JP4074018 B2 JP 4074018B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
etching
film
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36444898A
Other languages
English (en)
Other versions
JP2000188277A (ja
Inventor
雅彦 町田
清継 溝内
明 久保
Original Assignee
東芝松下ディスプレイテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝松下ディスプレイテクノロジー株式会社 filed Critical 東芝松下ディスプレイテクノロジー株式会社
Priority to JP36444898A priority Critical patent/JP4074018B2/ja
Priority to KR10-1999-0059582A priority patent/KR100423251B1/ko
Priority to US09/469,166 priority patent/US6541389B1/en
Priority to TW088122653A priority patent/TW448500B/zh
Publication of JP2000188277A publication Critical patent/JP2000188277A/ja
Application granted granted Critical
Publication of JP4074018B2 publication Critical patent/JP4074018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ウェットエッチングによる薄膜のパターニング方法に関する。
【０００２】
【従来の技術】
一般に、アクティブマトリクス型表示装置のアレイ基板は、ガラス等の透明絶縁基板上に複数本の信号線とゲート配線とが格子状に配置され、各交点付近の活性層に非晶質シリコン（ａ−Ｓｉ：Ｈ）等の半導体膜を用いた薄膜トランジスタ（ＴＦＴ）が接続されて構成されている。
【０００３】
また、近年では、駆動回路を同一基板上に一体的に形成することが検討され、活性層として非晶質シリコンよりも高移動度が確保できる多晶質シリコン（ｐ−Ｓｉ）等を用いる試みが成されている。
【０００４】
これらＴＦＴは、ゲート配線上にゲート絶縁膜を設け、その上に半導体膜、ソース・ドレイン電極を設けた逆スタガ型ＴＦＴが採用されることが多い。
ところで、ＴＦＴを作成するにあたり、各種薄膜のパターニング方法には、ウェットエッチングとドライエッチングによる方法がある。このうちウェットエッチングは装置が簡便で、単位時間あたりの処理能力が大きく、大面積にわたり均一なエッチングが見込まれるというメリットがあることなどから表示装置に多用されている。
【０００５】
【発明が解決しようとする課題】
ところで、逆スタガ型ＴＦＴのゲート配線を形成する場合、ゲート配線の端面をテーパー状に加工することが重要になる。端面がテーパー状になっていないと、このゲート絶縁膜の被覆形状が悪くなり、この部分で絶縁不良を起こしやすくなるためである。
【０００６】
上記した技術課題を解決するために、特開平４−３７２９３４号公報および特開平９−０６４３６６号公報には、ゲート配線をＡｌ膜とＭｏ膜の積層構造にして、リン酸・酢酸・硝酸・水の混酸でエッチングを行い、エッチングレートの差を利用してテーパー状に形成する技術が開示される。
【０００７】
つまり、積層膜を構成する各膜のエッチングレートの差を利用してゲート配線をテーパー状に加工することにより、比較的容易にゲート絶縁膜の絶縁不良を防止することができる。さらに、液浸漬によるウェットエッチングを行うことで、液粘度に左右されることなく液を十分に浸透させることができ、良好なテーパー加工が可能となる。
【０００８】
しかしながら、上記のような製造方法において、液の粘度が高い場合には、基板が液面下に入る際に液中に侵入した空気からなる微少な気泡や、液と導電性薄膜との反応によって生成したガスからなる微少な気泡が、基板のパターン上から除去されずに残存する場合がある。この部分には液が侵入できないため、第１および第２導電性薄膜はエッチングされずに残り、特に高密度化を実現するためゲート配線間距離が短い部分では短絡を生じ、製品歩留を著しく低下させる恐れが生じることがわかった。
【０００９】
そこで本発明では、上記技術問題に鑑み、ウェットエッチングにおける液の選定の自由度が高い薄膜のパターニング方法を提供することを目的としている。また、この発明の別の目的は、大面積にわたり均一にエッチングできる薄膜のパターン形成方法を提供することを目的としている。
【００１０】
【課題を解決するための手段】
請求項１記載の発明は、基板上に堆積された薄膜を前記薄膜上に配されるパターン層に基づいて所定形状にパターニングする薄膜パターニング方法において、エッチング液を希釈した希釈液を前記基板に噴射する希釈液散布工程と、前記希釈液散布工程に続き、前記基板を前記エッチング液の噴射する中を通過させた後、前記基板を前記エッチング液に浸漬し、前記薄膜を前記パターン層に基づいてエッチング除去する第１工程と、前記基板の前記薄膜に前記エッチング液を散布し、前記基板を洗浄する第２工程と、前記基板を前記エッチング液に浸漬し、前記薄膜を前記パターン層に基づいてエッチング除去する第３工程と、を備えたことを特徴とする薄膜パターニング方法にある。
【００１１】
この発明によれば、第１工程により生じる基板上の微少な気泡は第２工程によって十分に除去され、しかる後に第３工程により十分なエッチング処理が施されるため、液の粘度に左右されることなく薄膜のエッチング残りによる短絡が発生することなくパターン形成を行うことができる。
【００１２】
ところで、液浸漬によるエッチングと液散布による洗浄を併用する際、それぞれを一回のみ行うという方法が考えられるが、浸漬のあと散布という順序の場合には基板上の微少な気泡は除去されるが、その部分はエッチング不足となり、逆の順序の場合には、微少な気泡が残存するため、これらの方法では、配線間の短絡を生じるおそれや、ゲート配線がテーパー状に形成されない恐れがある。しかしながら、本発明の場合には、上述した方法によるため、エッチング不足やエッチング残りが生ずることはない。
【００１３】
上述した散布される第２工程のエッチング液は、薄膜に対してのエッチング能を有するものであり、これにより第３工程のエッチング液の浸透を阻害することがなく、より良好なパターニングが可能となる。
【００１４】
この場合、特に第１工程および第３工程のそれぞれのエッチング時間を第２工程より長い時間とする、即ち、液浸漬によるウェットエッチングを主とすることで、液の粘度が高い場合、例えば２４±５［×１０-2Ｐ］以上の場合にも、極めて良好なパターニングが可能となる。
【００１５】
この発明の方法を薄膜トランジスタのゲート配線を形成する場合、例えば薄膜を第１乃至第２の導電性薄膜を含む構成とし、それぞれの薄膜のエッチングレートが異なる構成とすることにより、より容易にゲート配線をテーパー状に加工することが可能になる。
以下、発明の実施の形態について詳細に説明する。
【００１６】
【発明の実施の形態】
以下、本発明の実施例についてＴＦＴが用いられたアクティブマトリクス型表示装置用アレイ基板を例にとり、図面を参照して説明する。
この実施例のアクティブマトリクス型表示装置用アレイ基板は、図１（ｅ）に示されるように、ガラス等の透明絶縁基板１０１上にほぼ平行に等間隔に配置された信号線５１２と、それにほぼ直交し信号線５１２と絶縁膜５０８で電気的に絶縁されたゲート配線線４０５と、それらの交点付近に配置されるスイッチ素子として逆スタガ構造のＴＦＴを介してＩＴＯ（Indium Tin Oxide）膜から成る画素電極５１０がマトリクス状に配置されている。
【００１７】
ゲート配線４０５は、透明絶縁基板１０１上に少なくとも２種類の導電性薄膜が積層されて形成されている。下層の第１導電性薄膜３０２は、Ｎｄを２％含有するＡｌ合金（以下、Ａｌ−Ｎｄ合金と略称）からなり、また、上層の第２導電性薄膜３０３は、Ｍｏからなる。このゲート配線４０５上には、ＳｉＯまたはＳｉＮｘ等からなるゲート絶縁膜５０８を介して、ａ−Ｓｉ: Ｈ薄膜等からなる半導体膜５０９が形成されている。
【００１８】
さらにこのａ−Ｓｉ：Ｈ膜の上部には、ＳｉＮｘ等からなるチャネル保護膜５１３が形成され、このチャネル保護膜５１３の両側には、不純物としてリンを含むｎ＋型ａ−Ｓｉ：Ｈ等の低抵抗半導体からなるコンタクト層５１４が形成され、前記半導体膜５０９と電気的に接続されている。このコンタクト層５１４の上には、ソース電極５１１およびドレイン電極５１２、ドレイン電極５１２に電気的に接続された信号線（図示せず）が形成されている。
【００１９】
さらに、上記ソース電極５１１、ドレイン電極５１２、半導体膜５０９上には、ＳｉＮｘ膜等からなる保護絶縁膜５１５が形成されている。
また、液晶表示装置の場合には、ソース電極５１１と電気的に接続されたＩＴＯ等からなる画素電極５１０が形成されている。
【００２０】
ところで、この実施例のアクティブマトリクス型表示装置用アレイ基板は、次のように形成される。以下、図１の製造工程に沿って説明する。
まず、図１（ａ）に示すように、５５０ｍｍ×６５０ｍｍ□のガラスから成る透明絶縁基板１０１上にＡｌ−Ｎｄ合金を膜厚３００ｎｍに、Ａｌ−Ｎｄ合金よりも後述の薬液に対してエッチングレートの大きいＭｏを膜厚５０ｎｍになるようにそれぞれスパッタ成膜により積層し、Ａｌ−Ｎｄ合金膜とＭｏ膜とを形成する。第１導電性薄膜１０２であるＡｌ−Ｎｄ合金膜は、ゲート配線の低抵抗化が達成できるように３００ｎｍの膜厚で構成されている。また、第２導電性薄膜１０３であるＭｏ膜は、ゲート配線をテーパー状に形成するためには少なくとも２０ｎｍより大きい膜厚であることが望ましいが、本発明者らの実験により、５０ｎｍの膜厚で所望のテーパー角を十分満たすことが確認されている。
【００２１】
この後、図１（ｂ）に示すように、フォトレジストを塗布し、所望の形状に露光し現像してレジストパターン２０４を形成する。
そして、図２に示すエッチング装置を用いてエッチングする。このエッチング装置は、液の入る水槽７２５の中に、基板を移動させるためのローラー７２９と、液が基板全体にわたり略均一に散布されるよう配置される複数のシャワーノズル７２６を備えている。そして液の散布及び浸漬中、まんべんなく液を行き渡らせるために、ローラー７２９は回転方向の反転を繰りかえし、エッチング中に基板を小刻みに往復運動するよう構成されている。
【００２２】
そして、本実施例で用いられる装置は、互いに連結された、エッチングのための液を純水で希釈した液を散布する槽６００、２つのエッチング槽７００，８００を備えている。エッチングのための液を純水で希釈した液を散布する槽６００は、混酸との反応によって生ずるＭｏの反応生成物が基板表面に堆積して、後工程でのエッチングに支障をきたすのを抑制するための前処理に用いるものである。第１エッチング槽７００にはエッチング終了を検知するためのＥＰＭ（End Point Monitor ）が設けられ、これにより浸漬によるジャストエッチングを可能にする。第２エッチング槽８００は、残留した不所望な膜の除去、そしてテーパー形状を実現するため更にエッチングを行うものである。このように２つのエッチング槽を用いるインライン処理により、生産性が向上される。
【００２３】
ここで、液としては、リン酸、硝酸、酢酸、水の混酸液を、４０℃に加温されたものを用いた。尚、この液の粘度は、２４±５［×１０-2Ｐ］（４０℃）であった。
【００２４】
フォトレジスト２０４をマスクとして、図１（ｃ）に示すようにＡｌ−Ｎｄ合金膜３０２とＭｏ膜３０３の２層を一括してウェットエッチングする。
まず、上記した基板を、基板挿入口６２１からエッチングのための液を純水で５０％の濃度に希釈した液を散布する槽６００に投入し、前記希釈液と同じ組成の液を噴射する入り口シャワー６３１を通過させる。この入り口シャワー６３１のノズルは基板幅より大きな幅の液噴射口を有しており、この入り口シャワー６３１に基板を通過させることにより、前記希釈液を均一に基板全面に行き渡らせることが可能になる。この基板は、入り口シャッター６２２を通過してローラー６２８上を進み、内部槽６２３に基板が完全に入ったところで停止する。この後、シャワーノズル６２６から前記希釈液を基板上に１０秒間散布する。この工程を行わず、直接エッチング工程を行った場合には、濃度の高い混酸とＭｏとの反応によって生成する、エッチング除去できない不動態膜が発生し、エッチング残りや残さが発生した。そこで本発明者らは、エッチング工程の前に、この前記希釈液散布工程を１０秒以上行い、Ｍｏの不動態膜によるエッチング残りの発生を抑制することが出来た。しかる後に再び基板はローラー６２８によって搬送され、エアナイフ６３２を通過することで基板上面および下面に付着した前記希釈液が除去され、次のエッチング工程へと進む。
【００２５】
続けて、基板を基板挿入口７２１からエッチング槽７００に投入し、後工程のエッチングのための液と同じ組成の液を噴射する入り口シャワー７３１を通過させる。この入り口シャワー７３１は前記入り口シャワー６３１と同じく、この入り口シャワー７３１を通過することにより、エッチングのための液が均一に基板全面に行き渡るように構成されている。入り口シャワー７３１を用いることで、基板は流れる液の間を最初に通過することになり、上部シャワーノズル７２６のみにて前記エッチングのための液を直接散布した場合と比較して、前記エッチングのための液が基板に均一にのりやすくなる。これによってＭｏと混酸の反応が基板面内でより均一になり、前記希釈液散布工程と併用することで、エッチング残りの発生をさらに少なくすることができた。
【００２６】
この基板は、入り口シャッター７２２を通過してローラー７２８上を進み、内部層７２３に基板が完全に入ったところで停止し、シャワーノズル７２６から上記したエッチングのための液が基板上に散布される。ここで６秒間液散布によるエッチングを行う。引き続いて、この後液散布によるエッチングを連続して行いつつ、１５秒間かけて基板３００を水槽７２５内に満たされる液中に完全に浸す。基板３００が液中に完全に浸漬した時点で液散布を終了し、１回目の液浸漬によるエッチングをジャストエッチングまでの時間、すなわち３３〜３５秒間実施する。本実施例では、ジャストエッチングまでの時間は、上記したＥＰＭを用いて管理される。このＥＰＭは、基板の表面から光を当て、その反射光量を検知するよう構成され、薄膜の有無による反射光量の変化に基づいてジャストエッチングとするものである。この実施例では、薄膜が金属膜であるため、薄膜が除去され下地が露出した時点で反射光量は急激に減少する。例えば、この反射光量が所定の光量以下となった時点をジャストエッチングと判定する。ＥＰＭとしては、この他にも反射光量の変化量、即ち微分値をもって判定する等であってもかまわない。また、反射光ではなく、基板を透過する光量によって判定するものであってもかまわない。
【００２７】
その後一度基板を液面上に出した後に、基板はローラー７２８により搬送され、エアナイフ７３２を通過して基板に付着した薬液を除去した後、エッチング槽８００に進む。そして、同じように動作する２つめのエッチング槽８００でさらに６秒間液散布によるエッチングを行い、この後液散布によるエッチングを連続して行いつつ、１５秒かけて基板３００を液中に浸す。基板３００が液中に完全に浸漬した時点で、液散布を終了し、２回目の液浸漬によるエッチングを１回目の浸漬時間の１６０〜１７０％の時間、すなわち５３〜６０秒間実施する。
【００２８】
気泡のために１回目の液浸漬ではエッチングされなかった部分を十分にエッチングし、かつ液をレジストパターン２０４と第１導電性薄膜３０２との間に十分浸透させるためにも、２回目の浸漬時間は１回目よりも長くするほうが好ましい。
【００２９】
しかる後に、基板３００を液の液面上にだし、エッチング槽７００の場合と同様に搬送し、水洗槽９００へ進み純水で洗浄し乾燥させ、図１（ｃ）の構造を得る。
【００３０】
この後フォトレジスト２０４を剥離し、図１（ｄ）に示すような２層構造のゲート配線４０５を形成した。
ここで、ゲート配線４０５は端面段差によるゲート絶縁膜の絶縁不良を軽減するためテーパー角θが３０°となるよう形成されている。ゲート絶縁膜のテーパー角θは４０°以下に設定することで絶縁不良の発生が抑制される。
【００３１】
次に図１（ｅ）に示すように、ゲート配線４０５上に、ＣＶＤ法により膜厚３３０ｎｍのＳｉＯ膜５０６を堆積した後、さらに膜厚５０ｎｍのＳｉＮｘ膜５０７を堆積させる。このようにして、ＳｉＯ膜５０６とＳｉＮｘ膜５０７との積層構造のゲート絶縁膜５０８をゲート配線４０５上に堆積する。更に、基板を大気に晒すことなく同一反応炉内で膜厚５０ｎｍのａ−Ｓｉ：Ｈからなる半導体膜５０９およびチャネル保護膜５１３となる膜厚３３０ｎｍのＳｉＮｘ膜をＣＶＤ法により連続成膜する。
【００３２】
このあと、基板を反応炉内から取り出し、ゲート配線４０５をマスクとした裏面露光技術により、ゲート配線４０５に自己整合的にチャネル保護膜５１３をパターニングし、さらにＴＦＴ領域に対応するように所定のマスクパターンを用いて露光、現像を行い、フッ酸によるウェットエッチング、フォトレジストの剥離を経て、島状のチャネル保護膜５１３を作成する。
【００３３】
この後、良好なオーミックコンタクトが得られるように、露出する半導体膜表面をフッ酸で処理し、ＣＶＤ法により不純物としてリンを含む膜厚５０ｎｍのｎ+ ａ−Ｓｉ：Ｈからなる低抵抗半導体膜を堆積する。そして、所定のマスクパターンを用いて露光、現像し、四フッ化炭素ＣＦ4 、酸素Ｏ2 の混合ガスを用いたＣＤＥ法によるドライエッチングを行い、さらにフォトレジストの剥離を経て、チャネル部となる半導体膜５０９を作成する。また、この後、ＩＴＯをスパッタリングにより堆積し、フォトレジスト塗布、露光、現像、エッチング、剥離の工程を経て画素電極５１０を作製した。
【００３４】
この後、Ｍｏ，Ａｌ，Ｍｏの順で、それぞれ２５ｎｍ、２５０ｎｍ、３０ｎｍの膜厚となるようにスパッタリングにより堆積し、所定のマスクパターンを用いて、信号線、ソース電極５１１およびドレイン電極５１２のパターンを露光し、現像を行った後、液としてリン酸、硝酸、酢酸、水から成る混酸を用い、ウェットエッチングによりＭｏ，Ａｌ，Ｍｏの３層を一括して加工する。
【００３５】
さらにこのソース、ドレイン電極５１１、５１２をマスクとして、チャネル保護膜５１３上に残存している低抵抗半導体膜を六フッ化硫黄ＳＦ6 、塩化水素ＨＣｌ、酸素Ｏ2 、ヘリウムＨｅの混合ガスを用いてＰＥ法によりドライエッチングし、フォトレジスト剥離を経て、所定のマスクパターンを用いて露光、現像し、ＳＦ6 、Ｎ2 、Ｈｅ，Ｏ2 の混合ガスを用いてＰＥ法によりドライエッチングし、フォトレジストの剥離を経てパターンを形成し、図１（ｅ）に示す薄膜トランジスタを含むアクティブマトリクス型表示装置用アレイ基板を作製した。
【００３６】
以上説明したように、このパターニング方法によれば、基板上の微少な気泡は液散布によって除去され、導電性薄膜のエッチング残りによる短絡が発生することなくパターン形成を行うことができ、これによりゲート配線間の短絡不良が解消された。
【００３７】
さらに、液浸漬によるエッチング時間を液散布による洗浄時間よりも長くして、液浸漬をエッチングの主たる方法としたことで、フォトレジストと第１導電性薄膜間の空間にまで十分液が浸透し、ゲート配線を３０°の均一なテーパー状に加工することができ、層間不良も改善された。
【００３８】
なお、本発明は、上述した実施例の構造に限定されるものではない。
上述した実施例では、ゲート配線の第１導電性薄膜としてＡｌ−Ｎｄ合金を用いる場合について説明したが、Ａｌ−Ｎｄ合金以外では、純Ａｌや他のＡｌ合金等であってもよく、また第２導電性薄膜としてＭｏ以外にもエッチングレートに差をもたせることができる材料、好ましくは金属材料が各種利用できる。
【００３９】
また、上述の実施例では、半導体膜としてａ−Ｓｉ：Ｈを用いたが、多結晶性シリコン膜や微結晶性シリコン膜等であってもよい。
本実施例のエッチングでは２４±５［×１０-2Ｐ］の粘度の液を用いたが、３５［×１０-2Ｐ］の液粘度であっても、十分エッチングできることが確認されている。
【００４０】
さらに、エッチングに用いた液は、エッチング槽ごとに変えることが可能である。ただし同じ組成の液である上、後のエッチング槽の液の方が濃度が濃い場合は上記実施例の通りであるが、組成の異なる液を用いる時は、槽間移動の前に基板を洗浄することが望ましい。また、同じ液を第１工程、第２工程、第３工程で使用するときは、エッチング槽は最低１槽あればよい。
【００４１】
【発明の効果】
この発明の薄膜のパターン形成方法によれば、薄膜のエッチング残りによる短絡不良が十分に防止され、製造歩留りを大幅に向上されることができる。また、液浸漬によるエッチングを主として行うことで、液粘度の選定の自由度を大きくすることができる。これにより薄膜をテーパー状に加工することが可能となり、層間不良等による製品歩留の低下を防止できる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施例のアレイ基板の製造工程を示す概略断面図である。
【図２】図２は、本発明の一実施例のウェットエッチング装置の概略断面図である。
【符号の説明】
１０１…ガラス基板
１０２…Ａｌ−Ｎｄ合金膜
１０３…Ｍｏ膜
２０４…フォトレジスト
４０５…ゲート配線
７２３…内部槽
７２４…外部槽
７２６…シャワーノズル
７２９…ローラー

Claims (5)

  1. 基板上に堆積された薄膜を前記薄膜上に配されるパターン層に基づいて所定形状にパターニングする薄膜パターニング方法において、
    エッチング液を希釈した希釈液を前記基板に噴射する希釈液散布工程と、
    前記希釈液散布工程に続き、前記基板を前記エッチング液の噴射する中を通過させた後、前記基板を前記エッチング液に浸漬し、前記薄膜を前記パターン層に基づいてエッチング除去する第１工程と、
    前記基板の前記薄膜に前記エッチング液を散布し、前記基板を洗浄する第２工程と、
    前記基板を前記エッチング液に浸漬し、前記薄膜を前記パターン層に基づいてエッチング除去する第３工程と、
    を備えたことを特徴とする薄膜のパターニング方法。
  2. 前記薄膜が、第１の薄膜及び前記第１の薄膜上に配置される第２の薄膜とを含むことを特徴とする請求項１記載の薄膜のパターニング方法。
  3. 前記薄膜のうち、少なくとも一方が導電性薄膜であることを特徴とする請求項２記載の薄膜のパターニング方法。
  4. 所定形状にパターニングされた前記薄膜は、テーパー角が４０°以下に設定されていることを特徴とする請求項１記載の薄膜のパターニング方法。
  5. 前記第３工程に引き続いて、前記薄膜を被覆するゲート絶縁膜を堆積する工程と、前記薄膜上に前記ゲート絶縁膜を介して半導体膜を配置する工程と、前記半導体膜に電気的に接続されるソース電極とドレイン電極とを形成する工程と、を備えたことを特徴とする請求項２又は請求項３記載の薄膜のパターニング方法。
JP36444898A 1998-12-22 1998-12-22 薄膜のパターニング方法 Expired - Fee Related JP4074018B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP36444898A JP4074018B2 (ja) 1998-12-22 1998-12-22 薄膜のパターニング方法
KR10-1999-0059582A KR100423251B1 (ko) 1998-12-22 1999-12-21 박막의 패터닝방법
US09/469,166 US6541389B1 (en) 1998-12-22 1999-12-21 Method of patterning a thin layer by chemical etching
TW088122653A TW448500B (en) 1998-12-22 1999-12-22 Method for patterning thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36444898A JP4074018B2 (ja) 1998-12-22 1998-12-22 薄膜のパターニング方法

Publications (2)

Publication Number Publication Date
JP2000188277A JP2000188277A (ja) 2000-07-04
JP4074018B2 true JP4074018B2 (ja) 2008-04-09

Family

ID=18481840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36444898A Expired - Fee Related JP4074018B2 (ja) 1998-12-22 1998-12-22 薄膜のパターニング方法

Country Status (4)

Country Link
US (1) US6541389B1 (ja)
JP (1) JP4074018B2 (ja)
KR (1) KR100423251B1 (ja)
TW (1) TW448500B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100769173B1 (ko) * 2001-09-12 2007-10-23 엘지.필립스 엘시디 주식회사 금속배선층의 형성방법 및 이를 이용한 액정표시소자의 제조방법
KR100675628B1 (ko) * 2002-10-16 2007-02-01 엘지.필립스 엘시디 주식회사 절연막 식각장치 및 식각방법
JP4181853B2 (ja) 2002-11-15 2008-11-19 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
US6911276B2 (en) * 2003-04-15 2005-06-28 Entegris, Inc. Fuel cell with ultraphobic surfaces
US6938774B2 (en) * 2003-04-15 2005-09-06 Entegris, Inc. Tray carrier with ultraphobic surfaces
US6845788B2 (en) * 2003-04-15 2005-01-25 Entegris, Inc. Fluid handling component with ultraphobic surfaces
US6976585B2 (en) * 2003-04-15 2005-12-20 Entegris, Inc. Wafer carrier with ultraphobic surfaces
US20040256311A1 (en) * 2003-04-15 2004-12-23 Extrand Charles W. Ultralyophobic membrane
US20050208268A1 (en) * 2003-04-15 2005-09-22 Extrand Charles W Article with ultraphobic surface
US6923216B2 (en) * 2003-04-15 2005-08-02 Entegris, Inc. Microfluidic device with ultraphobic surfaces
US6852390B2 (en) * 2003-04-15 2005-02-08 Entegris, Inc. Ultraphobic surface for high pressure liquids
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR101064626B1 (ko) * 2004-10-14 2011-09-15 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 에칭 조성물
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
US7946633B2 (en) * 2007-09-10 2011-05-24 Interlock Usa, Inc. Low friction adjustable roller pin
JP4747186B2 (ja) * 2008-06-02 2011-08-17 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
KR20100090628A (ko) 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
KR101137192B1 (ko) * 2009-02-06 2012-04-19 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법 및 적층체
CN105320313B (zh) * 2014-05-28 2020-07-21 群创光电股份有限公司 触控面板
TWI631205B (zh) * 2015-11-06 2018-08-01 東友精細化工有限公司 銀蝕刻液組合物和使用該組合物的顯示基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760351A (en) * 1986-08-22 1988-07-26 Northern Illinois University Multiple oscillator device having plural quartz resonators in a common quartz substrate
JPH01220449A (ja) * 1988-02-26 1989-09-04 Sharp Corp コンタクトホール形成方法
JPH0810686B2 (ja) * 1990-09-14 1996-01-31 株式会社東芝 半導体基板エッチング処理装置
JPH04372934A (ja) * 1991-06-24 1992-12-25 Toshiba Corp 液晶表示装置用アレイ基板の製造方法
US5633175A (en) * 1991-12-19 1997-05-27 Hitachi, Ltd. Process for stripping photoresist while producing liquid crystal display device
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
JP3079027B2 (ja) * 1995-11-28 2000-08-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション ウエットエッチング方法、ウエットエッチング装置
US6004881A (en) * 1997-04-24 1999-12-21 The United States Of America As Represented By The Secretary Of The Air Force Digital wet etching of semiconductor materials
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display

Also Published As

Publication number Publication date
JP2000188277A (ja) 2000-07-04
KR100423251B1 (ko) 2004-03-19
US6541389B1 (en) 2003-04-01
KR20000048275A (ko) 2000-07-25
TW448500B (en) 2001-08-01

Similar Documents

Publication Publication Date Title
JP4074018B2 (ja) 薄膜のパターニング方法
US6350995B1 (en) Thin film transistor and manufacturing method therefore
KR100375435B1 (ko) 박막트랜지스터의제조방법및이것을이용한액정표시장치
US6001539A (en) Method for manufacturing liquid crystal display
KR100443804B1 (ko) 액티브 매트릭스 기판 및 표시 장치
US20030107023A1 (en) Etchant for etching metal wiring layers and method for forming thin film transistor by using the same
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR100314201B1 (ko) 박막트랜지스터형액정표시장치및그제조방법
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
US6624087B2 (en) Etchant for patterning indium tin oxide and method of fabricating liquid crystal display device using the same
KR100375898B1 (ko) 2단계 웨트 에칭 공정에 의해 도전성 패턴층을 제조하는방법
KR100202231B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
JP4045214B2 (ja) 表示素子の製造方法及び製造装置
JP2002111004A (ja) アレイ基板の製造方法
JP2001077098A (ja) エッチング液、及びこれを用いる薄膜パターンの製造方法
KR20080035150A (ko) 박막 트랜지스터 기판의 제조 방법
JP2004170724A (ja) 液晶表示装置の製造方法
KR100599954B1 (ko) 액정 표시 장치 및 그 제조방법
KR100351220B1 (ko) 액티브매트릭스기판의접촉홀형성방법
JP4399217B2 (ja) Ｔｆｔアレイ基板の製造方法
US5523187A (en) Method for the fabrication of liquid crystal display device
KR20070053490A (ko) 표시기판의 제조 방법
KR100864493B1 (ko) 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
JP2004165286A (ja) 薄膜トランジスタの製造方法
KR20080064342A (ko) 박막 트랜지스터 표시판의 제조방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees