KR100202231B1 - 액정표시장치의 제조방법 및 액정표시장치의 구조 - Google Patents

액정표시장치의 제조방법 및 액정표시장치의 구조

Info

Publication number
KR100202231B1
KR100202231B1 KR1019960010414A KR19960010414A KR100202231B1 KR 100202231 B1 KR100202231 B1 KR 100202231B1 KR 1019960010414 A KR1019960010414 A KR 1019960010414A KR 19960010414 A KR19960010414 A KR 19960010414A KR 100202231 B1 KR100202231 B1 KR 100202231B1
Authority
KR
South Korea
Prior art keywords
insulating film
organic insulating
film
photoresist
oxygen
Prior art date
Application number
KR1019960010414A
Other languages
English (en)
Other versions
KR970071092A (ko
Inventor
류기현
이후영
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960010414A priority Critical patent/KR100202231B1/ko
Priority to US08/831,717 priority patent/US6001539A/en
Priority to JP09979597A priority patent/JP4023866B2/ja
Priority to FR9704209A priority patent/FR2747233B1/fr
Priority to GB9707017A priority patent/GB2312073B/en
Priority to DE19714510A priority patent/DE19714510C2/de
Publication of KR970071092A publication Critical patent/KR970071092A/ko
Application granted granted Critical
Publication of KR100202231B1 publication Critical patent/KR100202231B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 TFT어레이를 덮도록 유기절연막을 도포하고 상기 유기절연막 위에 포토레지스트를 도포하여 콘택홀을 패터닝한 후 콘택홀을 드라이에칭하고 산소에슁으로 포토레지스트를 박리하는 단계와, 상기 포토레지스트를 박리한 후 일정시간 산소에슁으로 상기 유기절연막 표면을 산화규소(SiO2)막화 시키는 단계와, 상기 유기절연막 위에 ITO막과 포토레지스트를 도포하여 ITO막을 패터닝한 후 ITO막을 에칭하고 산소에슁으로 포토레지스트를 박리하여 화소전극을 형성하는 단계를 포함하도록 하여 유기절연막의 에칭과, 박리와, 산소에슁을 드라이에칭챔버(chamber) 내에서 연속 진행할 수 있기 때문에 공정을 단축할 수 있으며 절연막을 패터닝한 후 포토레지스트를 박리할 때 콘택홀의 유기절연막과 무기절연막이 적층된 경계 부분에 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용매가 침투하여 절연막이 팽창하는 종래의 문제점을 개선할 수 있고 또한, 유기절연막과 무기절연막의 열팽창계수 차이로 화소전극인 ITO막을 패터닝할때 콘택홀 영역의 유기절연막과 무기절연막의 경계 부분에서 크랙이 발생하여 화소전극과 드레인전극이 단선되는 것을 방지할 수 있다.

Description

액정표시장치의 제조방법 및 액정표시장치의 구조
제1도는 액정표시장치를 나타낸 도면.
제2도는 화소를 나타낸 평면도 및 단면도.
제3도 및 제4도는 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 33 : 오믹접촉층
12 : 화소전극 24 : 소스전극
34 : 드레인전극 20 : 알루미늄막
14 : 데이타배선 10 : 유기절연막
23 : 게이트전극 15 : 무기절연막
43 : 콘택홀 21 : 게이트절연막
22 : 반도체층 13 : 게이트배선
본 발명은 박막트랜지스터(Thin Film Transistor: 이하 TFT라 칭한다)를 포함하는 액정표시소자의 제조방법 및 상기 제조방법에 의하여 제작된 액정표시장치의 구조에 관한 것이다.
액정표시소자는 각 화소를 구동하고 제어하기 위하여 TFT와 같은 능동소자를 집적한 스위칭소자가 이용되고 있다.
종래의 TFT어레이 장치를 갖춘 일반적인 액정표시장치는 제1도에 도시된 것처럼 기판(11)상에 장방형의 화소전극(12)이 행과 열로 근접하여 배열되어 있는데 화소전극(12)의 각 행배열과 근접하여 다수의 게이트배선(13)이 형성되어 있고, 화소전극(12)의 각 열배열과 근접하여 다수의 데이타배선(14)이 형성되어 있다.
제2a도는 종래의 TFT어레이를 갖춘 액정표시장치에서 액정표시소자의 일부를 나타내는 평면도이고 제2b도는 제2a도의 단면도이다.
먼저 제2a도를 참고하여 설명하면 기판(11)상에 게이트를 덮는 게이트절연막이 형성되고 상기 게이트절연막 위에 각각의 게이트배선(13)과 교차하는 다수의 데이타배선(14)이 평행하게 형성되어 있다.
상기 각각의 게이트배선(13)과 각각의 데이타배선(14)과의 교점 부근에 TFT가 구성되어 있다.
이어서 단면도인 제2b도를 참고하여 설명한다.
기판(11) 위에 Ta금속 등으로 된 게이트전극(23)이 형성되어 있다.
상기 게이트전극(23)을 덮는 게이트절연막(21) 위에 어몰퍼스실리콘(이하 a-Si라 칭한다)으로 된 반도체층(22)이 형성되어 있다.
상기 반도체층 위에 n+형 a-Si로 된 오믹접촉층(33)이 형성되어 있다.
이어서 스퍼터링법으로 Mo등의 금속막을 적층한 후 상기 금속막을 패터닝하여 소스전극(24)과 드레인전극(34)이 형성되어 있다.
이어서 유기절연막을 도포하고 패터닝하여 보호막으로 기능하는 유기절연막(10)이 형성되어 있다.
상기 보호막 기능을 하는 유기절연막은 단차를 타고넘는 레벨링 특성이 양호하여 액정표시장치의 기판의 표면 단차를 평탄화 할 수 있고 단차에 의한 액정의 배향 불량을 줄일 수 있으며 화소전극의 면적을 크게하여 높은 개구율을 실현할 수 있기 때문에 사용된 것이다.
상기 유기절연막(10) 위에 SiO2(산화규소)막, SiNX(질화규소) 등으로 된 무기절연막(15)이 형성되어 있다.
이어서 스퍼터링법으로 ITO(Indium Tin Oxide)막을 증착하고 패터닝하여 화소전극(12)을 형성한다.
상기에서 알 수 있는 것처럼 액정표시장치의 종래의 구조는 보호막이 유기절연막(10)과 무기절연막(15)의 적층 구조로 형성되어 있다.
상기와 같이 유기절연막과 무기절연막의 적층된 구조로 액정표시장치를 구성하는 이유는 유기절연막이 ITO막과의 밀착성이 나쁘기 때문에 콘택홀을 만들고 나서 ITO막을 도포한 후 패터닝할 때 ITO막이 박리되는 불량 등이 발생하는 것을 방지하기 위해서이다.
상기의 유기절연막과 무기절연막의 형성 방법으로는 유기절연막과 무기절연막을 연속하여 적층되게 도포하여 동시에 패터닝 하거나, 유기절연막과 무기절연막을 각각 별도의 공정으로 도포하고 패터닝하는 방법이 있다.
전자의 경우는 절연막을 패터닝한 후 포토레지스트를 박리할 때 콘택홀의 유기절연막과 무기절연막이 적층된 경계 부분에 NMP(N-Methryl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용매가 침투하여 절연막이 팽창하는 문제점이 있다.
또한 후자는 별도의 2번의 공정이 필요하며 유기절연막과 무기절연막의 열팽창계수 차이로 화소전극인 ITO막을 패터닝할 때 콘택홀 영역에서 크랙이 발생하여 화소전극과 드레인전극이 단선되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 액정표시장치에 있어서 기판위에 게이트배선패드부와, 데이타배선패드부와, TFT어레이를 형성하는 단계와, 상기 TFT어레이를 덮도록 유기절연막을 증착하는 단계와, 상기 유기절연막 위에 포토레지스트를 도포하고 에칭하는 단계와, 상기 에칭 후, O2ashing(이하 산소에슁이라 한다)으로 포토레지스트를 박리하고 상기 유기절연막 표면을 산소에슁으로 SiO2화시키는 단계와, 투명도전막인 ITO막을 증착하고 포토레지스트를 도포하는 단계와, 상기 투명도전막인 ITO막을 에칭한 후 산소에슁으로 포토레지스트를 박리하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 제조방법을 적용하였다.
또 다른 제조방법으로는 기판 위에 금속막을 증착하고 패터닝하는 단계와, 반도체층과, 게이트절연막층과, 게이트전극층을 증착하고 패터닝하여 TFT어레이를 형성하는 단계와, 상기 TFT어레이를 덮도록 유기절연막을 증착하는 단계와, 상기 유기절연막 위에 포토레지스트를 도포하고 에칭하는 단계와, 상기 에칭 후 산소에슁으로 포토레지스트를 박리하고 상기 유기절연막 표면을 산소에슁으로 SiO2화시키는 단계와, 투명도전막인 ITO막을 증착하고 포토레지스트를 도포하는 단계와, 상기 투명도전막인 ITO막을 에칭한 후 산소에슁으로 포토레지스트를 박리하여 화소전극을 형성하는 단계를 포함하는 제조방법이 있다.
상기 제조방법의 특징은 유기절연막을 드라이에칭 등을 사용하여 패터닝하며 유기절연막 위에 도포된 포토레지스트를 산소에슁으로 박리한 후 일정시간 계속 산소에슁을 진행하여 유기절연막 표면에 SiO2화된 무기절연막이 형성되도록 하는 것이다.
물론 유기절연막 위에 도포된 포토레지스트를 wet strip(웨트 스트립) 방법으로 제거한 후 산소에슁하여 유기절연막 표면을 SiO2화된 무기절연막이 형성되도록 할 수 있다.
상기 액정표시장치는 기판과, 상기 기판 위에 형성된 게이트배선과, 상기 게이트배선을 덮도록 형성된 게이트절연막과, 상기 게이트절연막 위에 형성된 TFT어레이와, 상기 TFT어레이를 덮도록 형성된 유기절연막과, 상기 유기절연막 표면이 산소에슁에 의하여 SiO2화된 무기절연막과, 상기 절연막을 통하여 형성된 각각의 콘택홀과, 상기 콘택홀을 통해 상기 TFT어레이와 접촉되며 상기 무기절연막 위에 형성된 각각의 화소전극의 구조를 갖게 형성되거나, 스태거형의 TFT어레이가 형성되도록 하기 위하여 기판과, 상기 기판 위에 형성된 소스전극과, 드레인전극과, 상기 소스전극과, 드레인전극에 의해 형성된 반도체층과, 상기 반도체층 위에 형성된 게이트절연막과, 상기 게이트절연막 위에 형성된 게이트전극의 구조로 되어 있으며, 상기 게이트전극 위에 형성된 유기절연막과, 상기 유기절연막 표면이 산소에슁에 의하여 SiO2화된 무기절연막과, 상기 절연막을 통하여 형성된 각각의 콘택홀과, 상기 콘택홀을 통해 상기 TFT어레이와 접촉되며 상기 무기절연막 위에 형성된 각각의 화소전극의 구조를 갖도록 형성되어 있는데 이하 제조방법에 대하여 실시예에서 상세히 설명한다.
[실시예 1]
기판(11)의 전면에 알루미늄금속을 증착하고 게이트배선패드부와 게이트배선(13)과 게이트배선에서 분기하는 게이트전극(23)과 데이타배선패드부를 형성할 수 있도록 마스킹하고 포토레지스트를 도포하고 에칭하고 패터닝한 후 포토레지스트를 제거한다.
상기 게이트배선패드부와 데이타배선패드부는 도면에 나타내지 않았다.
데이타배선(14)과 상기 데이타배선(14)에서 분기하는 소스전극(24)은 게이트배선(13)과 상기 게이트배선(13)에서 분기하는 게이트전극(23)의 위층에 게이트절연막 등을 사이에 두고 서로 교차되도록 별도의 다른 공정으로 형성되지만 데이타배선패드부는 게이트배선(13)과 상기 게이트배선(13)에서 분기하는 게이트전극(23)과 동일 공정에서 형성된다.
상기의 데이타배선패드부와 데이타배선(14)을 연결하여 접촉시키는 공정이 필요하나 설명을 생략한다.
이하의 설명은 제2도의 A-A' 단면을 본 발명의 실시예 1에 적용하여 설명한다.
이어서 상기 알루미늄금속 패턴막이 형성된 기판의 전체면에 SiNx층의 게이트절연막(21)을 증착한다(제3a도).
이어서 반도층체층(22)이 되는 a-Si층과 오믹접촉층(33)이 되는 n+형 a-Si층을 증착한다(제3b도).
이어서 상기 반도체층(22)과 n+형 a-Si층을 패터닝하여 형성한다(제3c도).
이어서 Cr막을 증착한 후 패터닝하여 소스전극(24)과 드레인전극(34)과 오믹접촉층(33)을 형성한다(제3d도).
이어서 보호막이 되는결합을 갖는 유기절연막(10) 등을 전체면에 증착하고 각각의 드레인전극과 화소전극을 접촉시키는 콘택홀이 형성될 수 있도록 마스킹하여 포토레지스트를 도포한 후 드라이에칭하여 콘택홀(43)을 형성하고 산소에슁으로 포토레지스트를 박리한 후 일정시간 계속 산소에슁으로 상기 유기절연막 표면을 SiO2화시킨 무기절연막(15)을 형성시킨다(제3e도).
그리고 도면에는 표시되지 않았지만 콘택홀을 드라이에칭할때 게이트배선패드부와 데이타배선패드부를 덮고 있는 무기절연막을 동시에 에칭한다.
이어서 화소전극(12)이 되는 ITO(Indium Tin Oxide)막을 증착하고 포토레지스트를 도포한 후 드라이에칭 또는 웨트에칭하여 화소전극을 형성하고 산소에슁으로 포토레지스트를 박리한다(제3f도).
[실시예 2]
기판(11)의 전면에 Cr금속을 증착하고 게이트배선패드부와 데이타배선(14)과 데이타배선(14)에서 분기하는 소스전극(24)과 데이타배선패드부와 드레인전극(34)을 형성할 수 있도록 마스킹하고 포토레지스트를 도포하고 패터닝하고 에칭한 후 포토레지스트를 제거한다.
상기 게이트배선패드부와 데이타배선패드부는 도면에 나타내지 않았다.
게이트배선(13)과 상기 게이트배선(13)에서 분기하는 게이트전극(23)은 데이타배선(14)과 상기 데이타배선(14)에서 분기하는 소스전극(24)의 위층에 게이트절연막 등을 사이에 두고 서로 교차되도록 별도의 다른 공정으로 형성되지만 게이트배선패드부(30)는 데이타배선(14)과 상기 데이타배선(14)에서 분기하는 소스전극(24) 및 드레인전극(34)과 동일 공정에서 형성된다.
상기의 게이트배선패드부와 게이트배선(13)을 연결하여 접촉시키는 공정이 별도로 필요하며 본 실시예에서는 설명을 생략한다.
이하의 설명은 제2도의 A-A' 단면을 본 발명의 실시예 2에 적용하여 설명한다.
이어서 상기 Cr금속 패턴막이 형성된 기판의 전체면에 a-Si로 된 반도체층(22)과 SiNx로 된 게이트절연막(21)과 게이트배선(13)과 상기 게이트배선(13)에서 분기하는 게이트전극(23)이 되는 알루미늄막(20)을 증착한다(제4a도).
이어서 반도체층(22)과 게이트절연막(21)과 게이트배선(13)과 게이트배선(13)에서 분기하는 게이트전극(23)을 형성한다(제4b도).
이어서 보호막이 되는결합을 갖는 유기절연막(10) 등을 전체면에 증착하고 각각의 드레인전극과 화소전극을 접촉시키는 콘택홀이 형성될 수 있도록 마스킹하여 포토레지스트를 도포한 후 드라이에칭하여 콘택홀(43)을 형성하고 산소에슁으로 포토레지스트를 박리한 후 일정시간 계속 산소에슁으로 상기 유기절연막 표면을 SiO2화시킨 무기절연막(15)을 형성시킨다(제4c도).
상기의 콘택홀(43)을 형성할 때 도면에는 나타내지 않았지만 게이트배선패드부와 데이타배선패드부를 동시에 에칭하여 형성한다.
이어서 화소전극(12)이 되는 ITO(Indium Tin Oxide)막을 증착하고 포토레지스트를 도포한 후 드라이에칭 또는 웨트에칭하여 화소전극을 형성하고 산소에슁하여 포토레지스트를 박리한다(제4d도).
무기 wet strip(웨드 스트립)방법에서 사용하는 용매는 알콜, 아세톤, 황산(H2SO4)과 질산(HNO3)의 혼합용액 등을 사용한다.
상기 실시예에 의한 제조방법의 특징은 포토레지스트를 도포한 후 드라이에칭하여 패턴을 형성하고 산소에슁 또는 웨트에칭으로 포토레지스트를 박리한 후 일정시간 계속 산소에슁으로 유기절연막 표면을 SiO2화시킨 무기절연막(15)을 형성시키는 것이다.
따라서 유기절연막의 에칭과, 포토레지스트의 박리와, 산소에슁을 드라이에칭챔버(chamber)내에서 한 번에 연속 진행할 수 있다.
상기와 같은 특징을 갖는 제조방법의 효과는 유기절연막의 에칭과, 포토레지스트의 박리와, 산소에슁을 드라이에칭챔버(chamber) 내에서 한 번에 연속 진행할 수 있기 때문에 공정을 단축할 수 있다.
또한 산소에슁으로 유기절연막 표면을 SiO2화시킨 무기절연막을 형성시키기 때문에 유기절연막과 무기절연막이 적층된 경계 부분에 NMP(N-Methyl-Pyrrolidone)와 알코올과 아민의 혼합물로 된 유기용매가 침투하여 절연막이 팽창하는 종래의 문제점을 개선할 수 있다.
또한 유기절연막과 무기절연막의 열팽창계수 차이로 인하여 화소전극인 ITO막을 패터닝할때 콘택홀 영역의 유기절연막과 무기절연막의 경계 부분에서 크랙이 발생하여 화소전극과 드레인전극이 단선되는 문제점도 개선된다.

Claims (8)

  1. 기판 위에 TFT어레이를 형성하는 단계와; 상기 TFT어레이를 덮도록 유기절연막을 증착하는 단계와; 상기 유기절연막 위에 포토레지스트를 도포하고 에칭하는 단계와; 산소에슁으로 포토레지스트를 박리하고 상기 유기절연막 표면을 산소에슁으로 산화시켜 산화규소(SiO2)막을 형성하는 단계와; 투명도전막을 증착하고 포토레지스트를 도포하는 단계와; 상기 투명도전막을 에칭한 후 산소에슁으로 포토레지스트를 박리하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서; 상기 유기절연막은 규소결합()구조를 갖는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제1항에 있어서; 상기 포토레지스트는 무기 웨트 스트립 방법에 의해서 박리되는 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제3항에 있어서; 상기 무기 웨트 스트립 방법은 용매가 알콜, 아세톤, 질산과 황산의 혼합액으로 이루어지는 그룹중 선택되는 하나를 사용하는 액정표시장치의 제조방법.
  5. 기판과; 상기 기판 위에 형성된 게이트배선과; 상기 게이트배선을 덮도록 형성된 게이트절연막과; 상기 게이트절연막 위에 형성된 TFT어레이와; 상기 TFT어레이를 덮도록 형성된 유기절연막과; 상기 유기절연막 표면이 산소에슁에 의하여 산화된 산화규소(SiO2)막과; 상기 절연막을 통하여 형성된 각각의 콘택홀과; 상기 콘택홀을 통해 상기 TFT어레이와 접촉되며 상기 산화규소(SiO2)막 위에 형성된 각각의 화소전극의 구조를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서; 상기 유기절연막은 규소결합()구조를 갖는 것을 특징으로 하는 액정표시장치.
  7. 기판과; 상기 기판 위에 형성된 소스전극과, 드레인전극과; 상기 소스전극과, 드레인전극에 의해 형성된 반도체층과; 상기 반도체층 위에 형성된 게이트절연막과; 상기 게이트절연막 위에 형성된 게이트전극과; 상기 게이트전극 위에 형성된 유기절연막과; 상기 유기절연막 표면이 산소에슁에 의하여 산화된 산화규소(SiO2)막과; 상기 절연막을 통하여 형성된 각각의 콘택홀과; 상기 콘택홀을 통해 상기 TFT어레이와 접촉되며 상기 산화규소(SiO2)막 위에 형성된 각각의 화소전극의 구조를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서; 상기 유기절연막은 규소결합()구조를 갖는 것을 특징으로 하는 액정표시장치.
KR1019960010414A 1996-04-08 1996-04-08 액정표시장치의 제조방법 및 액정표시장치의 구조 KR100202231B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960010414A KR100202231B1 (ko) 1996-04-08 1996-04-08 액정표시장치의 제조방법 및 액정표시장치의 구조
US08/831,717 US6001539A (en) 1996-04-08 1997-04-01 Method for manufacturing liquid crystal display
JP09979597A JP4023866B2 (ja) 1996-04-08 1997-04-02 液晶表示装置の製造方法
FR9704209A FR2747233B1 (fr) 1996-04-08 1997-04-07 Procede de fabrication d'un dispositif d'affichage a cristal liquide
GB9707017A GB2312073B (en) 1996-04-08 1997-04-07 Method for manufacturing liquid crystal display
DE19714510A DE19714510C2 (de) 1996-04-08 1997-04-08 Herstellungsverfahren für eine Flüssigkristallanzeige

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010414A KR100202231B1 (ko) 1996-04-08 1996-04-08 액정표시장치의 제조방법 및 액정표시장치의 구조

Publications (2)

Publication Number Publication Date
KR970071092A KR970071092A (ko) 1997-11-07
KR100202231B1 true KR100202231B1 (ko) 1999-06-15

Family

ID=19455205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010414A KR100202231B1 (ko) 1996-04-08 1996-04-08 액정표시장치의 제조방법 및 액정표시장치의 구조

Country Status (5)

Country Link
JP (1) JP4023866B2 (ko)
KR (1) KR100202231B1 (ko)
DE (1) DE19714510C2 (ko)
FR (1) FR2747233B1 (ko)
GB (1) GB2312073B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7182877B2 (en) 2002-12-10 2007-02-27 Seiko Epson Corporation Method for manufacturing electro-optical device, electro-optical device, and electronic apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100251091B1 (ko) * 1996-11-29 2000-04-15 구본준 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
JP3431128B2 (ja) 1998-08-05 2003-07-28 シャープ株式会社 半導体装置の製造方法
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
GB2350204B (en) * 1999-05-21 2003-07-09 Lg Philips Lcd Co Ltd Liquid crystal display and fabrication method thereof
KR100317625B1 (ko) * 1999-05-25 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
KR100326881B1 (ko) * 1999-10-15 2002-03-13 구본준, 론 위라하디락사 액정표시소자 및 그 제조방법
KR100752204B1 (ko) * 1999-12-28 2007-08-24 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법
DE10046411A1 (de) * 2000-09-18 2002-03-28 Philips Corp Intellectual Pty Projektionseinrichtung mit Flüssigkristall-Lichtmodulator
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR100915864B1 (ko) * 2002-12-26 2009-09-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636038A (en) * 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH04257826A (ja) * 1991-02-13 1992-09-14 Sharp Corp アクティブマトリクス基板の製造方法
JPH05210116A (ja) * 1992-01-31 1993-08-20 Canon Inc 液晶表示装置
DE69327028T2 (de) * 1992-09-25 2000-05-31 Sony Corp Flüssigkristall-Anzeigevorrichtung
DE69332142T2 (de) * 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7182877B2 (en) 2002-12-10 2007-02-27 Seiko Epson Corporation Method for manufacturing electro-optical device, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
KR970071092A (ko) 1997-11-07
FR2747233B1 (fr) 2000-09-15
GB2312073B (en) 1998-06-24
GB2312073A (en) 1997-10-15
DE19714510A1 (de) 1997-11-06
JPH1068970A (ja) 1998-03-10
FR2747233A1 (fr) 1997-10-10
DE19714510C2 (de) 2000-05-25
GB9707017D0 (en) 1997-05-28
JP4023866B2 (ja) 2007-12-19

Similar Documents

Publication Publication Date Title
US6001539A (en) Method for manufacturing liquid crystal display
KR100223153B1 (ko) 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US5777702A (en) Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask
JPH1174537A (ja) 薄膜トランジスタ及びその製造方法
KR100202231B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR20020005968A (ko) 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스기판의 제조 방법
KR100264757B1 (ko) 액티브 매트릭스 lcd 및 그 제조 방법
JP3975014B2 (ja) 液晶表示装置の製造方法
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
JP3600112B2 (ja) 液晶表示装置の製造方法
KR0171980B1 (ko) 액정 표시 소자의 제조방법
JP5042662B2 (ja) 液晶表示装置及びその製造方法
KR100271041B1 (ko) 액정표시장치의 기판의 제조방법 및 액정표시장치의 기판의 구조(substrate of a siquid crystal display and method of manufacturing the same)
KR0154347B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100495793B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR19980075975A (ko) 박막 트랜지스터 기판의 제조 방법
KR19990033574A (ko) 액정표시장치의 기판의 제조방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100190035B1 (ko) 액정표시장치의 제조방법
KR19990008583A (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
JP3528388B2 (ja) トランジスタアレイの製造方法
KR100206554B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
JPS63119256A (ja) アクテイブマトリクス基板の製造方法
KR100488931B1 (ko) 액정표시소자의제조방법
JPH02115826A (ja) 液晶表示パネルの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 18

EXPY Expiration of term