KR100326881B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR100326881B1
KR100326881B1 KR1019990044791A KR19990044791A KR100326881B1 KR 100326881 B1 KR100326881 B1 KR 100326881B1 KR 1019990044791 A KR1019990044791 A KR 1019990044791A KR 19990044791 A KR19990044791 A KR 19990044791A KR 100326881 B1 KR100326881 B1 KR 100326881B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel electrode
data line
gate line
organic insulating
Prior art date
Application number
KR1019990044791A
Other languages
English (en)
Other versions
KR20010037335A (ko
Inventor
박광섭
곽동영
정재영
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990044791A priority Critical patent/KR100326881B1/ko
Priority to US09/689,599 priority patent/US6970221B1/en
Priority to GB0025181A priority patent/GB2357624B/en
Priority to FR0013233A priority patent/FR2799869B1/fr
Priority to JP2000315977A priority patent/JP2001188256A/ja
Priority to DE10051172A priority patent/DE10051172A1/de
Publication of KR20010037335A publication Critical patent/KR20010037335A/ko
Application granted granted Critical
Publication of KR100326881B1 publication Critical patent/KR100326881B1/ko
Priority to JP2009040362A priority patent/JP5036745B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

본 발명은 화소전극과 신호배선을 중첩하는 고개구율 액정표시소자에 있어서 액정 화소셀의 데이터 충전시간을 빠르게 하도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명은 박막트랜지스터의 소오스전극과 화소전극 사이의 단선 및 접촉 불량을 방지하고 게이트라인 및 데이터라인 상의 신호지연을 감소시키기 위하여 유기 절연막의 두께를 0.8∼1.5μm 내의 범위로, 유전상수를 3이하로 설정하게 된다.
본 발명에 의하면, 상기 유기 절연막을 이용하여 신호지연을 줄임과 아울러 유기 절연막의 코팅 균일성을 충분히 확보하여 균일 에칭으로 트랜지스터와 화소전극 사이의 단선불량 및 접촉불량을 최소화할 수 있게 된다.

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device And Method Of Fabricating The Same}
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 화소전극과 신호배선을 중첩하는 고개구율 액정표시소자에 있어서 액정 화소셀의 데이터 충전시간을 빠르게 하도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 'TFT'라 함)를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 휴대용 텔레비젼(Television)이나 랩탑(Lap-Top)형 퍼스널 컴퓨터(Personal Computer) 등의 모니터로서 상품화되고 있다.
액티브 매트릭스 타입의 액정표시장치는 화소들이 게이트라인들과 데이터라인들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터라인으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀을 포함한다. TFT는 게이트라인과 데이터라인들의 교차부에 설치되어 게이트라인으로부터의 스캔신호(게이트펄스)에 응답하여 액정셀쪽으로 전송될 데이터신호를 절환하게 된다.
일반적으로, 액정표시소자는 도 1과 같이 데이터라인(22)과 게이트라인(24)의 교차부에 TFT(30)가 형성되며, 데이터라인(22)과 게이트라인(24) 사이의 화소영역에 화소전극들(20)이 매트릭스 형태로 배치된다. TFT(30)는 도 2와 같이 투명기판(2) 상에 형성된다. 이 TFT(30)는 게이트라인(24)에 접속된 게이트전극(4), 데이터라인(22)에 접속된 드레인전극(14) 및 화소전극(20)에 접속된 소오스전극(16)을 포함한다. 게이트전극(4)이 패터닝된 투명기판(2) 상에는 SiNx 등의 무기 유전체로 된 게이트절연막(6)이 전면 증착된다. 이 게이트절연막(6) 위에는 비정질 실리콘(amorphous-Si : 이하 'a-Si'이라 함)으로 된 반도체층(8)과 n+ 이온이 도핑된 a-Si으로 된 오믹접촉층(10)이 게이트전극(4) 상의 게이트절연막(6)을 덮게끔 순차적으로 형성된다. 오믹접촉층(10) 위에는 금속으로 된 드레인전극(14)과 소오스전극(16)이 형성된다. 드레인전극(14)과 소오스전극(16)은 미리 설정된 채널폭만큼 이격되게 패터닝된다. 이어서, 드레인전극(14)과 소오스전극(16) 사이에 형성된 채널을 따라 오믹접촉층(10)이 에칭되어 반도체층(8)을 노출시키게 된다. 그리고 SiNx, SiOx 등으로 된 보호막(18)이 투명기판(2) 상에 전면 증착되어 TFT를 덮게 된다. 소오스전극(16) 상의 보호막(18)은 콘택홀(12)이 형성되게끔 에칭에 의해 제거된다. 이 콘택홀(12)을 통하여 소오스전극(16)에 접속되게끔 인듐 틴 옥사이드(Indium Tin Oxide)로 된 화소전극(20)이 증착된다.
도 1과 같은 액정표시소자는 화소전극(20)이 데이터라인(22) 또는 게이트라인(24) 으로부터 대략 5∼10μm 정도의 간격을 두게끔 패터닝된다. 또한, 도시하지 않은 블랙매트릭스는 화소전극(20)과 5∼10μm 정도 중첩된다. 이에 따라, 도 1과 같은 액정표시소자는 대략 50% 정도의 개구율을 가지게 된다. 그 결과, 도 1과 같은 액정표시소자는 화상의 밝기가 낮고 백라잇의 소비전력이 클 수 밖에 없다.
액정표시소자의 개구율을 높이기 위하여, '미국특허 5,055,899'호에는 화소전극을 게이트라인 또는 데이터라인에 중첩되도록 하는 방안이 개시된 바 있다. '미국특허 5,055,899호'에 개시된 액정표시소자는 도 3과 같이 보호막(28)으로서 유기절연막을 이용하게 된다. 이 유기 보호막(28)은 2000∼8000Å(0.2∼0.8μm)의 두께로 스핀코팅에 의해 표면이 평탄하게 도포된다. 그러나 이 유기 보호막(28)은 그 두께가 얇기 때문에 화소전극(20)과 데이터라인(22) 또는 화소전극(20)과 게이트라인(24)의 중첩영역에 높은 기생 캐패시턴스를 발생하는 문제점이 있다. 이를 수학식 1을 결부하여 상세히 설명하기로 한다.
여기서, 'ε'은 유기 보호막(28)의 유전상수이며, 'ε0'는 8.85×10-14F/cm이다. 'A'는 화소전극(20)과 데이터라인(22) 또는 화소전극(20)과 게이트라인(24)의 중첩영역이며, 'd'는 유기 보호막(28)의 두께이다. 유기 보호막(28)의 두께는 전술한 바와 같이 0.2∼0.8μm 정도로 매우 낮기 때문에 화소전극(20)의 중첩영역에 의해 발생되는 기생 캐패시턴스는 그 만큼 크게 된다. 이와 같이 화소전극(20)의 중첩영역에 의한 기생 캐패시턴스 값이 크게 되면 게이트라인(24) 또는 데이터라인(22) 상의 캐패시턴스 값이 증대된다. 이렇게 큰 값을 가지는 기생 캐패시턴스값은 게이트라인(24) 또는 데이터라인(22)으로 공급되는 신호의 지연값을 크게 하기 때문에 액정화소셀이 제한된 충전시간 내에 비디오신호를 충분히 충전하지 못하게 된다. 그 결과, 원하는 색신호가 표현되지 못하는 등 화상이 왜곡된다.
한편, 도 1과 같은 액정표시소자의 보호막(18)은 유전상수(ε)가 대략 6.7정도인 SiNx, 유전상수(ε)가 대략 3.9인 SiO2등의 무기물질이므로 보호막(18)을 사이에 두고 화소전극(20)이 데이터라인(22) 또는 게이트라인(24)과 중첩되면 매우 큰 기생용량값이 발생하게 된다. 그 결과, 무기물질을 보호막(18)으로 이용하는 액정표시소자는 화소전극(20)이 데이터라인(22) 또는 게이트라인(24)과 중첩될 수 없다.
중첩영역에 의한 기생 캐패시턴스의 값을 제한하기 위하여, '미국특허 5,920,084 호'에는 적절한 유기 보호막의 두꼐와 유전상수를 제시하고 있다. 이 방안에 의하면, 유기 보호막(28)의 두께는 1.5μm 이상(바람직하게는 2∼3μm)으로 설정한다. 그리고 유기 보호막(28)의 유전상수는 3.0 이하로 설정하고 있다. 이와 같이 유기 보호막(28)의 두께를 두껍게 하고 그 유전상수를 낮게 설정하게 되면 수학식 1에서와 같이 중첩영역에 의한 기생 캐패시턴스는 작아지게 된다. 그러나 유기 보호막(28)의 두께가 두껍게 되면 스핀코팅시 회전속도(RPM)가 낮아지게 되므로 유기절연막의 코팅 불균일이 크게 되고 평탄도가 나빠지게 된다. 이에 따라, 유기 보호막(28)의 두께 재현성이 악화됨은 물론 드라이 에칭시 화소전극(20)과 소오스전극(16)을 접촉시키기 위한 콘택홀(32) 내에 유기 보호막(28)의 잔막이 남거나 오버에칭에 의해 소오스전극(16)이 손상되거나 단선될 수 있다. 그 결과, 화소전극(20)과 소오스전극(16) 사이에 접촉저항이 증가하거나 단선불량이 발생된다. 또한, 유기 보호막(28)의 두께가 두껍게 되면 드라이 에칭시 유기 보호막(28)을 보호하기 위하여 유기 보호막(28) 상에 마스킹되는 포토레지스트(Photoresist)가 그 만큼 두꺼워지고 포토레지스트의 두께 불균일이 심하게 된다. 예를 들어, 벤조사이클로부텐(Benzocyclobutene : 이하 'BCB'라 함)으로 된 유기 보호막(28)의 두께가 1.5μm이고 게이트절연막(6)의 두께가 0.4μm인 경우, 포토레지스트의 두께는 대략 2.4μm 정도가 된다. 이와 같이 포토레지스트의 두께가 2.5μm 이내이면 포토레지스트의 두께 균일성이 확보될 수 있지만 포토레지스트의 두께가 2.5μm 이상이 되면 포토레지스트의 두께를 균일하게 형성하기가 곤란하다. 또한 포토레지스트의 두께가 두꺼워지게 되면 드라이 에칭시 에칭시간, 노광 및 현상에 소요되는 시간이 그 만큼 증가되므로 생산성이 떨어지게 된다.
따라서, 본 발명의 목적은 화소전극과 신호배선을 중첩하는 고개구율 액정표시소자에 있어서 액정 화소셀의 데이터 충전시간을 빠르게 하도록 한 액정표시소자 및 그 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 화소전극과 신호배선을 중첩하는 고개구율 액정표시소자에 있어서 유기 보호막을 사이에 두고 설치된 박막트랜지스터의 소오스전극과 화소전극 사이의 단선불량 및 접촉불량을 최소화하도록 한 액정표시소자 및 그 제조방법을 제공하는데 있다.
도 1은 화소전극이 신호배선과 중첩되지 않은 종래의 액정표시소자를 나타내는 평면도.
도 2는 도 1에서 선 'A-A''을 따라 절취하여 나타내는 박막트랜지스터의 단면도.
도 3은 유기 절연막이 보호막으로 이용되는 종래의 액정표시소자의 박막트랜지스터를 나타내는 단면도.
도 4는 본 발명의 실시예에 따른 액정표시소자의 평면도.
도 5는 도 4에서 선 'B-B''을 따라 절취하여 나타내는 박막트랜지스터의 단면도.
도 6은 도 4에서 선 'C-C''를 따라 절취하여 나타내는 화소전극과 데이터라인 사이의 중첩부를 나타내는 단면도.
도 7은 도 4에서 선 'D-D''를 따라 절취하여 나타내는 화소전극과 게이트라인 사이의 중첩부를 나타내는 단면도.
도 8은 게이트펄스가 인가될 때 액정화소셀의 비디오 데이터 충전을 나타내는 파형도.
도 9는 도 4에 도시된 유기 보호막이 적용된 XGA급 해상도를 가지는 액정패널과 그 구동부를 나타내는 평면도.
도 10은 도 4에 도시된 유기 보호막의 두께 및 유전상수에 따른 액정화소셀의 데이터 충전시간을 나타내는 특성도.
< 도면의 주요 부분에 대한 부호의 설명 >
2 : 투명기판 4,34 : 게이트전극
6,36 : 게이트절연막 8,38 : 반도체층
10,40 : 오믹접촉층 12,32,42 : 콘택홀
14,44 : 드레인전극 16,46 : 소오스전극
18 : 무기 보호막 20,50 : 화소전극
22,52 : 데이터라인 24,54 : 게이트라인
28,48 : 유기 보호막 30,60 : 박막트랜지스터
56a,56b : 중첩라인 70 : 액정패널
72 : 데이터 구동부 74 : 게이트 구동부
상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시소자는 박막트랜지스터의 소오스전극과 화소전극 사이의 단선 및 접촉 불량을 방지하고 게이트라인 및 데이터라인 상의 신호지연을 감소시키기 위하여 유기 절연막의 두께를 0.8∼1.5μm 내의 범위 내로 설정하게 된다. 특히, 상기 유기 절연막의 유전상수는 3이하로 설정한다.
본 발명에 따른 액정표시소자의 제조방법은 박막트랜지스터, 게이트라인 및 데이터라인을 투명기판 상에 형성하는 단계와, 박막트랜지스터의 소오스전극과 화소전극 사이의 단선 및 접촉 불량을 방지하고 게이트라인 및 데이터라인 상의 신호지연을 감소시키기 위하여 유기 절연막을 0.8∼1.5μm의 두께로 투명기판 상에 형성하는 단계와, 게이트라인 및 데이터라인 중 적어도 하나에 소정 면적만큼 중첩 되게 화소전극을 유기 절연막 상에 형성하는 단계를 포함한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 10을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4를 참조하면, 데이터라인(52)과 게이트라인(54)의 교차부에 TFT(60)가 형성되며, 데이터라인(52)과 게이트라인(54)에 중첩되는 화소전극들(50)이 매트릭스 형태로 배치되는 본 발명에 따른 액정표시소자가 도시되어 있다.데이터라인(52)은 각 액정화소셀들에 비디오신호를 공급하게 된다. 게이트라인(54)은 비디오신호에 동기되는 게이트펄스를 TFT(60)의 게이트전극(34)에 공급하게 된다. 액정화소셀들 각각은 화소전극(50)과 도시하지 않은 공통전극 사이에 주입된 액정층을 포함한다. 액정층은 화소전극(50)과 공통전극 사이의 전계에 의해 구동되어 투명기판을 경유하여 입사되는 입사광의 투과광량을 조절하게 된다. 따라서, 액정화소셀들은 게이트펄스가 하이레벨을 유지하는 기간 동안 비디오신호를 충전함으로써 화상을 표시하게 된다. 화소전극(50)의 가장자리는 신호배선 즉, 데이터라인(52) 및 게이트라인(54)의 측면과 중첩된다. 이에 따라, 액정화소셀의 개구율은 종래 화소전극과 신호배선이 중첩되는 않는 액정표시소자의 그것에 비하여 종래 화소전극과 신호배선 사이의 간격만큼 증대된다. 화소전극(50)과 신호배선(52,54)의 중첩부에 존재하는 중첩라인(56a,56b)에서는 금속으로된 신호배선(52,54)에 의해 도시하지 않은 백라잇으로부터 입사된 광이 차단된다. 이 중첩라인(56a,56b)에 의해 데이터라인(52) 및 게이트라인(54)에 기생 캐패시턴스가 발생한다. 본 발명에서는 중첩라인에 의한 신호지연이 최소화되도록 하여 액정화소셀이 게이트펄스의 대략 1/2 기간 내에 비디오신호의 95% 이상을 충전할 수 있도록 유기절연막으로 된 유기 보호막의 두께와 유전상수를 제한하게 된다. 또한, 유기 보호막은 패널 전체에 균일하게 도포되고 에칭이 균일하게 이루어져야 한다. 이를 TFT의 구조와 중첩라인(56a,56b)을 보다 상세히 나타내는 도 5 내지 도 7을 결부하여 상세히 설명하기로 한다.
도 5 내지 도 7을 참조하면, TFT(60)는 게이트라인(54)에 접속된게이트전극(34), 데이터라인(52)에 접속된 드레인전극(44) 및 화소전극(50)에 접속된 소오스전극(46)을 포함한다. 게이트전극(34)과 게이트라인(54)을 형성하기 위하여, 금속층이 2500Å 정도의 두께로 스퍼터링이나 진공증착에 의해 기판(2) 상에 증착된다. 그리고 금속층은 포토 마스크가 형성된 후, 반응 이온 에칭에 의해 패터닝된다. 이렇게 게이트전극(34)과 게이트라인(54)이 투명기판(2) 상에 형성된 후, 투명기판(2) 상에는 SiNx 등의 유전체로 된 게이트절연막(36)이 플라즈마 인핸스드 화학적 기상증착에 의해 증착되어 게이트전극(34)과 게이트라인(54)을 덮게 된다. 이 게이트절연막(36)은 2000∼3000Å 정도의 두께를 가지게 된다. 이 게이트절연막(36) 위에는 a-Si으로 된 반도체층(38)이 2000Å 정도의 두께로 증착되고, 그 위에 a-Si에 n+ 이온이 도핑된 오믹접촉층(40)이 500Å 정도의 두께로 증착된다. 이들 반도체층(38)과 오믹접촉층(40)은 게이트전극(34) 상의 게이트절연막(36)을 덮게 된다. 오믹접촉층(40) 위에는 금속으로 된 드레인전극(44)과 소오스전극(46)이 500∼2000Å 정도의 두께로 증착된다. 드레인전극(44)과 소오스전극(46)은 미리 설정된 채널폭만큼 이격되게 패터닝된다. 이어서, 드레인전극(34)과 소오스전극(36) 사이에 형성된 채널을 따라 오믹접촉층(40)이 에칭되어 반도체층(38)을 노출시키게 된다. 이렇게 TFT(60), 데이터라인(52) 및 게이트라인(54)이 형성된 투명기판(2) 위에는 유전상수가 3.0 이하인 유기 절연막 예를 들면, 유전상수가 2.7인 BCB로 된 유기 보호막(48)이 0.8∼1.5μm 정도의 두께로 스핀코팅된다. 이 때, 데이터라인(52) 및 게이트라인(54) 상의 유기 보호막(48) 즉, 중첩라인(56a,56b) 내의 유기 보호막(48)의 두께는 대략 1.25∼1.27μm정도가 된다. 이 유기 보호막(48)은 스핀코팅에 의해 표면이 평탄하게 투명기판(2) 전체를 덮게 된다. 유기 보호막(48)이 질소 분위기에서 경화(Curing)된 후, 각 소오스전극(46)을 덮고 있는 유기 보호막(48)의 일부가 에칭된다. 이 소오스전극(46)이 노출된 부분은 소오스전극(46)과 화소전극(50)을 접속시키기 위한 콘택홀(42)이 된다. 콘택홀(42)이 형성된 유기 보호막(48) 위에는 인듐틴옥사이드(Indium-tin-oxide : ITO)로 된 화소전극(50)이 1200∼3000Å 정도의 두께로 전면 증착된다. 이 화소전극(50)은 콘택홀(42) 내에도 증착되어 소오스전극(46)과 접속된다. 마지막으로, 유기 보호막(48) 상에 증착된 화소전극(50)은 도 6 및 도 7과 같이 데이터라인(52)과 게이트라인(54)의 측변들에 자신의 가장자리가 중첩되게끔 포토 마스킹 된 후, 에칭에 의해 패터닝된다.
화소전극(50)이 데이터라인(52) 및 게이트라인(54)과 중첩되는 중첩라인(56a,56b)의 폭(W)은 도 6 및 도 7과 같이 신호배선(52,54)과 화소전극(50) 간에 빛이 새지 않도록 적어도 1.5μm 이상으로 설정된다.
이와 같은 액정표시소자에 있어서, 액정화소셀은 화상이 왜곡되지 않도록 게이트펄스의 대략 1/2 기간 내에 비디오신호의 95% 이상을 충전할 수 있어야 한다. 이를 상세히 하면, 액정화소셀은 도 8과 같이 게이트전극(34)에 인가되는 게이트펄스(GP)의 하이논리기간 즉, 드레인전극(44)과 소오스전극(46) 사이의 채널이 형성되는 기간의 대략 1/2 기간 내에 비디오신호(VD)와 공통전압(Vcom)의 차전압을 95% 이상 충전하여야 한다. 그리고 액정화소셀은 게이트펄스(GP)가 하이논리를 유지하는 나머지 기간동안 비디오신호(VD)와 공통전압(Vcom)의 나머지 차전압을 충전한후, 다음 프레임에서 게이트펄스(GP)가 다시 하이레벨로 변할 때까지 충전된 전압을 유지하게 된다. 게이트펄스(GP)가 하이레벨을 유지하는 시간은 XGA급 해상도를 가지는 패널(게이트라인 768×데이터라인 1024×RGB 3)의 경우, 프레임 주파수가 60Hz 내외이므로 21.7 μs이다. 게이트펄스간 타이밍 마진을 고려하면 게이트펄스(GP)가 하이레벨을 유지하는 시간은 대략 18μs 정도로 설정된다. 이에 따라, 액정화소셀은 대략 10μs 이내(바람직하게는 9μs 이내)에 비디오신호(VD)의 95% 이상을 유지하여야 한다. 이와 같은 액정화소셀의 충전시간은 유기 보호막(48)의 두께(d)와 유전율(ε) 값에 의존하는 중첩라인(56a,56b)의 기생 캐패시턴스 값에 따라 달라지게 된다.
도 9를 참조하면, 768 개의 게이트라인(54)과 3072 개의 데이터라인(52) 사이에 액정화소셀들(71)이 매트릭스 형태로 배치된 액정패널(70)이 도시되어 있다. 이 액정패널(70)의 게이트라인들(54)은 게이트 구동부(74)에 접속되어 게이트 구동부(74)로부터 게이트펄스(GP)가 공급된다. 그리고 데이터라인들(52)은 데이터 구동부(72)에 접속되어 데이터 구동부(72)로부터 게이트펄스(GP)에 동기되는 한 라인분의 데이터가 동시에 공급된다. 이러한 액정패널(70) 상에서 신호지연이 가장 큰 화소는 데이터 구동부(72)와 게이트 구동부(74)로부터 가장 먼 위치에 있는 화소이다. 이에 따라, 신호지연이 가장 큰 화소는 768 번째 게이트라인(54)과 3072 번째 데이터라인(52) 사이에 위치한다. 이 화소(PIX(768,3072))의 충전시간이 대략 10μs 내에 비디오신호(VD)의 95% 이상을 충전할 수 있는 조건은 표 1 및 도 10에서 알 수 있는 바와 같이 유기 보호막(48)의 두께(d)가 0.8μm일 때 2.0 이하의 유전상수(ε)를 가지는 경우와 유기 보호막(48)의 두께(d)가 1.3μm와 1.5μm일 때 4.0 이하의 유전상수(ε)를 가지는 경우이다. 게이트펄스간 타이밍 마진에 따라 유기 보호막(48)의 두께(d)가 0.8μm이고 유전상수(ε)가 3일 때의 충전시간인 9.3μs 역시 비디오신호(VD)를 충분히 빠르게 충전할 수 있다. 유기 보호막(48)의 두께는 전술한 바와 같이 유기 보호막(48)의 코팅 균일도와 에칭시의 균일성을 고려하여 최대 1.5μm로 한정된다.
이 때, 화소전극(50)과 데이터라인(52)이 중첩된 중첩라인(56a)의 기생 캐패시터는 아래의 표 2와 같다.
표 2에서 기생 캐패시턴스값은 데이터라인(52) 위에 도포된 유기 보호막(48)의 두께(d)가 1.25μm이고 화소전극(50)과 데이터라인(52)이 중첩된 중첩라인(56a)의 면적(A)은 837μm2일 때 측정된 값이다. 면적(A)은 화소셀(PIX(768,3072))의 세로변의 길이가 279μm이고 화소전극(50)과 데이터라인(52)이 중첩된 중첩라인(56a)의 폭이 3μm인 경우이다. 화소전극(50)과 게이트라인(52)이 중첩된 중첩라인(56b)에서의 기생 캐패시턴스는 유기 보호막(48)의 두께가 화소전극(50)과 데이터라인(54) 사이보다 두껍기 때문에 더 작게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 데이터라인, 게이트라인 및 TFT 중 적어도 하나와 화소전극 사이에 유전상수가 3.0 이하이고 두께가 0.8∼1.5μm인 유기 보호막을 TFT와 화소전극 사이에 형성함으로써 화소전극과 신호배선을 중첩하는 고개구율 액정표시소자에 있어서 신호지연을 줄여 액정 화소셀의 데이터 충전시간을 빠르게 한다. 본 발명에 따른 액정표시소자 및 그 제조방법은 화소전극과 신호배선을 중첩하는 고개구율 액정표시소자에 있어서 유기 보호막의 두께를 1.5μm 이하로 도포함으로써 유기 보호막의 코팅 균일성을 충분히 확보할 수 있음은 물론 화소전극과 TFT의 소오스전극을 접속시키기 위한 콘택홀 에칭이 균일하게 하여 트랜지스터와 화소전극 사이의 단선불량 및 접촉불량을 최소화할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (19)

  1. 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터와, 상기 박막트랜지스터의 소오스전극에 접속됨과 아울러 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인 중 적어도 하나에 중첩되는 화소전극을 구비하는 액정표시소자에 있어서,
    상기 박막트랜지스터의 소오스전극과 상기 화소전극 사이의 단선 및 접촉 불량을 방지하고 상기 게이트라인 및 상기 데이터라인 상의 신호지연을 감소시키기 위하여 상기 유기 절연막의 두께가 0.8∼1.5μm 내의 범위 내로 설정된 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 유기 절연막의 유전상수는 3.0 이하인 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 유기 절연막은 벤조사이클로부텐(Benzocyclobutene)으로 이루어진 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 게이트라인 및 상기 데이터라인 중 적어도 하나에 상기 화소전극이 중첩되는 중첩영역의 기생 캐패시턴스는 0.0003 pF 이하인 것을 특징으로 하는 액정표시소자.
  5. 게이트라인과 데이터라인의 교차부에 설치되는 박막트랜지스터와, 상기 박막트랜지스터의 소오스전극에 접속됨과 아울러 유기 절연막을 사이에 두고 상기 게이트라인과 상기 데이터라인에 중첩되는 화소전극을 구비하는 액정표시소자의 제조방법에 있어서,
    상기 박막트랜지스터, 상기 게이트라인 및 상기 데이터라인을 투명기판 상에 형성하는 단계와,
    상기 박막트랜지스터의 소오스전극과 상기 화소전극 사이의 단선 및 접촉 불량을 방지하고 상기 게이트라인 및 상기 데이터라인 상의 신호지연을 감소시키기 위하여 상기 유기 절연막을 0.8∼1.5μm의 두께로 상기 투명기판 상에 형성하는 단계와,
    상기 게이트라인 및 상기 데이터라인 중 적어도 하나에 소정 면적만큼 중첩 되게 상기 화소전극을 상기 유기 절연막 상에 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 게이트라인 및 상기 데이터라인 중 적어도 하나와 상기 화소전극 사이에 설치된 상기 유기 절연막의 두께는 1.3μm 이하로 설정되는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 5 항에 있어서,
    상기 유기 절연막의 유전상수는 3.0 이하인 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 유기 절연막은 벤조사이클로부텐(Benzocyclobutene)으로 이루어진 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 5 항에 있어서,
    상기 게이트라인 및 상기 데이터라인 중 적어도 하나에 상기 화소전극이 중첩되는 중첩영역의 기생 캐패시턴스는 0.0003 pF 이하인 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 5 항에 있어서,
    상기 게이트라인 및 상기 데이터라인 중 적어도 하나에 상기 화소전극이 중첩되는 중첩영역의 폭은 적어도 1.5μm 이상인 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1019990044791A 1999-10-15 1999-10-15 액정표시소자 및 그 제조방법 KR100326881B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990044791A KR100326881B1 (ko) 1999-10-15 1999-10-15 액정표시소자 및 그 제조방법
US09/689,599 US6970221B1 (en) 1999-10-15 2000-10-13 Liquid crystal display device and method of fabricating the same
GB0025181A GB2357624B (en) 1999-10-15 2000-10-13 Liquid crystal display device and method of fabricating the same
FR0013233A FR2799869B1 (fr) 1999-10-15 2000-10-16 Dispositif d'affichage a cristal liquide et son procede de fabrication
JP2000315977A JP2001188256A (ja) 1999-10-15 2000-10-16 液晶表示装置とその製造方法（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙａｎｄＦａｂｒｉｃａｔｉｏｎＭｅｔｈｏｄＴｈｅｒｅｏｆ）
DE10051172A DE10051172A1 (de) 1999-10-15 2000-10-16 Flüssigkristallanzeigegerät und Herstellungsverfahren desselben
JP2009040362A JP5036745B2 (ja) 1999-10-15 2009-02-24 液晶表示装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990044791A KR100326881B1 (ko) 1999-10-15 1999-10-15 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010037335A KR20010037335A (ko) 2001-05-07
KR100326881B1 true KR100326881B1 (ko) 2002-03-13

Family

ID=19615531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990044791A KR100326881B1 (ko) 1999-10-15 1999-10-15 액정표시소자 및 그 제조방법

Country Status (6)

Country Link
US (1) US6970221B1 (ko)
JP (2) JP2001188256A (ko)
KR (1) KR100326881B1 (ko)
DE (1) DE10051172A1 (ko)
FR (1) FR2799869B1 (ko)
GB (1) GB2357624B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720099B1 (ko) 2001-06-21 2007-05-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20030028976A (ko) * 2001-10-05 2003-04-11 비오이 하이디스 테크놀로지 주식회사 기생캐패시터 구조를 갖는 액정표시장치
KR100493866B1 (ko) * 2002-05-20 2005-06-10 엘지.필립스 엘시디 주식회사 액정표시장치용 스페이서 형성방법
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP4784382B2 (ja) 2005-09-26 2011-10-05 ソニー株式会社 液晶表示装置
KR101160489B1 (ko) 2006-04-07 2012-06-26 엘지디스플레이 주식회사 박막트랜지스터 어레이기판과 그 제조방법
KR101427584B1 (ko) 2008-01-22 2014-08-08 삼성디스플레이 주식회사 표시 장치
KR101699901B1 (ko) 2010-07-09 2017-01-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
WO2012172617A1 (ja) * 2011-06-17 2012-12-20 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20140061030A (ko) 2012-11-13 2014-05-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20150058609A (ko) 2013-11-18 2015-05-29 삼성디스플레이 주식회사 표시 장치
KR102102155B1 (ko) * 2013-12-23 2020-05-29 엘지디스플레이 주식회사 액정표시장치
CN108510949B (zh) 2017-02-28 2019-09-20 合肥京东方光电科技有限公司 一种液晶显示面板、液晶显示装置及其驱动方法
CN113485046B (zh) * 2021-07-23 2022-08-02 武汉华星光电技术有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173178A (ja) * 1991-12-25 1993-07-13 Seiko Epson Corp アクティブマトリクス型液晶表示装置
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR970071092A (ko) * 1996-04-08 1997-11-07 구자홍 액정표시장치의 제조방법 및 액정표시장치의 구조
US5955744A (en) * 1995-06-06 1999-09-21 Ois Optical Imaging Systems, Inc. LCD with increased pixel opening sizes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JP3133140B2 (ja) * 1992-04-01 2001-02-05 株式会社半導体エネルギー研究所 表示装置
JPH06202076A (ja) * 1992-12-29 1994-07-22 Canon Inc アクティブマトリクス型液晶表示装置及びその駆動方法
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
JP3646999B2 (ja) * 1995-09-28 2005-05-11 シャープ株式会社 透過型液晶表示装置
KR100283733B1 (ko) * 1995-10-16 2001-03-02 마찌다 가쯔히꼬 액티브 매트릭스형 액정 표시 장치 및 그 단선 수정 방법
JP3199221B2 (ja) * 1996-02-27 2001-08-13 シャープ株式会社 液晶表示装置およびその製造方法
JPH1048610A (ja) * 1996-07-31 1998-02-20 Furontetsuku:Kk 液晶表示素子
TW373114B (en) * 1996-08-05 1999-11-01 Sharp Kk Liquid crystal display device
JP3919900B2 (ja) * 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
US6011274A (en) 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
US6359672B2 (en) * 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05173178A (ja) * 1991-12-25 1993-07-13 Seiko Epson Corp アクティブマトリクス型液晶表示装置
US5955744A (en) * 1995-06-06 1999-09-21 Ois Optical Imaging Systems, Inc. LCD with increased pixel opening sizes
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR970071092A (ko) * 1996-04-08 1997-11-07 구자홍 액정표시장치의 제조방법 및 액정표시장치의 구조

Also Published As

Publication number Publication date
FR2799869A1 (fr) 2001-04-20
JP2001188256A (ja) 2001-07-10
KR20010037335A (ko) 2001-05-07
GB0025181D0 (en) 2000-11-29
GB2357624A (en) 2001-06-27
DE10051172A1 (de) 2001-05-17
US6970221B1 (en) 2005-11-29
FR2799869B1 (fr) 2006-08-04
JP5036745B2 (ja) 2012-09-26
JP2009151328A (ja) 2009-07-09
GB2357624B (en) 2003-02-19

Similar Documents

Publication Publication Date Title
JP5036745B2 (ja) 液晶表示装置とその製造方法
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
US7554630B2 (en) Liquid crystal display device having common line parallel to and between gate line and pixel electrode with light shield projecting from common line parallel to data line and overlapping area between data line and pixel electrode
US6597420B2 (en) Liquid crystal display device having color film on a first substrate and a method for manufacturing the same
US6795142B2 (en) Liquid crystal display device having first color pixel with different Channel width/length ratio than second color pixel
US8411216B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display unit, liquid crystal display device, television receiver, and active matrix substrate manufacturing method
EP0725301B1 (en) Active matrix liquid crystal display device with light shielding electrode connected to an independent potential
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
KR20010015187A (ko) 박막 트랜지스터 어레이 및 그 제조 방법
CA2022613A1 (en) Active matrix liquid crystal display fabrication for grayscale
CN108732840A (zh) 阵列基板及其制作方法
US6900871B1 (en) Thin film transistor substrate of liquid crystal display and method of manufacture
JPH0713196A (ja) アクティブマトリックス型液晶表示装置
US6806935B2 (en) In-plane switching mode liquid crystal display device having common lines crossing gate links
KR100443828B1 (ko) 액정표시소자 및 그의 제조방법
KR100623443B1 (ko) 멀티 도메인 액정 표시소자
US20050140852A1 (en) Liquid crystal display and fabrication method thereof
CN107479291B (zh) 液晶显示面板的制作方法及液晶显示面板
KR100430086B1 (ko) 액정패널 및 그 제조방법
KR100606962B1 (ko) 액정표시장치 및 그 제조방법
JPH08166599A (ja) 液晶表示装置
KR100917003B1 (ko) 액정표시장치
KR20050002410A (ko) 액정 표시 장치
KR200357330Y1 (ko) 저소비전력의 박막 트랜지스터 액정표시장치
KR100205258B1 (ko) 액정표시소자의 박막트랜지스터 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee