JPH08166599A

JPH08166599A - 液晶表示装置

Info

Publication number: JPH08166599A
Application number: JP30881694A
Authority: JP
Inventors: Hiroshi Yoshioka; 浩史吉岡; Keizo Morita; 敬三森田; Hiroshi Murakami; 浩村上; Masashi Itokazu; 昌史糸数; Kenichi Nakabayashi; 謙一中林; Akira Yamamoto; 山本　　彰
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-12-13
Filing date: 1994-12-13
Publication date: 1996-06-25

Abstract

(57)【要約】【目的】液晶表示装置に関し、高画素開口率のアクテ
ィブマトリクス型液晶表示装置における表示パネル内の
輝度ムラを少なくする。【構成】ｎ番目の信号線４とこの信号線に隣接するｎ
＋１番目の信号線４の一部に重なるように画素電極２を
設けると共に、少なくとも１画素に対して１つの分割対
向電極５を設け、分割対向電極５に対して走査電圧が印
加された時のみコモン電圧を印加し、それ以外の時には
分割対向電極５をフローティングにする信号パルスを与
える外部信号電源を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に関するも
のであり、特に、ＯＡ端末やプロジェクター等に用いる
輝度ムラを改善したアクティブマトリクス型液晶表示装
置に関するものである。

【０００２】

【従来の技術】従来、液晶表示装置は小型・軽量・低消
費電力であるため、ＯＡ端末やプロジェクター等に使用
されたり、或いは、携帯可能性を利用して小型液晶テレ
ビ等に使用されており、これらの機器において表示性能
の向上と低消費電力化がさらに要請されている。

【０００３】これらの機器の低消費電力化のためにはバ
ックライトの光利用効率を高めることが必要であり、そ
のためには液晶パネルにおける画素開口率（ブラックマ
トリックスの開口面積／１画素の占有面積）の向上が必
要となる。

【０００４】例えば、液晶プロジェクターに使用される
パネルの場合には、パネルの大きさは対角７．６ｃｍ程
度（〜３インチ）と小さいものの、解像度は大きさ対角
２５．４ｃｍ程度（〜１０インチ）のＯＡ端末用液晶
表示装置と同等の解像度が要求されている。このため、
１画素のピッチは必然的に小さくなるが、このようなＯ
Ａ端末用液晶表示装置より面積の小さいパネルにおいて
画素ピッチを小さくした場合、位置合わせ精度が問題と
なって、要求される解像度を得ることが困難であった。

【０００５】その理由を、従来の液晶表示装置の画素構
成の上面図を示した図１０（図においては、１画素分を
示す）によって説明する。図１０参照従来の液晶表示装置の画素は、ＴＦＴ基板１１上に、信
号線（データバスライン）１２及び走査線（ゲートバス
ライン）１３を互いに交差するように設けると共に、信
号線１２に接続する多結晶シリコン或いはアモルファス
シリコンからなる半導体層及び走査線に接続するゲート
電極１４を設けて画素をスイッチングするＴＦＴを構成
し、このＴＦＴのソース１６（１５はドレイン）に接続
する画素電極１７を設ける。

【０００６】この場合、対向基板側にはブラックマトリ
クス等の遮光膜を設けて、図において破線で示す遮光膜
の境界３８で囲まれた領域を表示用の開口部としている
が、この様な液晶表示装置において、ＴＦＴ基板側にお
ける位置合わせ精度、即ち、各電極等のフォトリソグラ
フィー工程における位置合わせにおいて必要なマージン
ａは３〜５μｍであり、また、ＴＦＴ基板と対向基板の
位置合わせ精度、即ち、対向基板をＴＦＴ基板に接着す
る際に必要とするマージンｂは〜７μｍ程度であるの
で、画素ピッチを微細化するにしたがって画素開口率を
大きくすることは困難であった。なお、この場合の、信
号線１２の幅ｄ₁及び走査線１３の幅ｄ₂は、約１０μ
ｍである。

【０００７】この問題を解決するために、従来、対向基
板上に設けられていたブラックマトリクス等の遮光膜を
ＴＦＴ基板側に設けることが提案されている。この場合
には、ＴＦＴ基板と対向基板の位置合わせ精度の問題は
なくなるが、ＴＦＴ基板側での遮光膜と他の電極との位
置合わせの問題や遮光膜を形成する際の工程の難しさが
新たに生じ、画素開口率の向上はそれほど達成できなか
った。

【０００８】また、別の改良として、図１１に示すよう
な信号線１２と画素電極１７とをオーバラップさせて、
信号線１２が遮光膜を兼用するようにした高画素開口率
型液晶表示装置が提案されている。なお、図１１（ａ）
は、ＴＦＴ基板側の画素構成の上面図（図においては、
１画素分を示す）であり、図１１（ｂ）は、図１１
（ａ）のＡ及びＡ’を結ぶ一点鎖線における断面図であ
る。

【０００９】図１１（ａ）及び（ｂ）参照この高画素開口率型液晶表示装置の画素は、図１０と同
様にＴＦＴ基板１１上に、信号線１２及び走査線１３を
ＳｉＯ₂膜等の第１層間絶縁膜２６を介して互いに交差
するように設けると共に、信号線１２に接続する多結晶
シリコン或いはアモルファスシリコンからなる半導体層
及び走査線に接続するゲート電極１４を設けて画素をス
イッチングするＴＦＴを構成する。

【００１０】次いで、信号線１２を覆うようにＳｉＯ₂
膜等の第２層間絶縁膜２７を設けた後、ＩＴＯ等の導電
膜を蒸着してパターニングすることによって一部がこの
画素の信号線１２と隣接する画素の信号線１２の両者に
かかる画素電極１７を形成する。

【００１１】この場合、この画素の信号線１２と隣接す
る画素の信号線１２とを遮光膜としても用いることによ
り、この画素の信号線１２と隣接する画素の信号線１２
の互いに対向する辺が信号線１２の延在方向に沿った遮
光膜の境界３８の一部を形成し、他方、対向基板に設け
たブラックマトリクス等の遮光膜は走査線１３の延在方
向に沿った、即ち、信号線１２の配列方向に沿った遮光
膜の境界３８の他部を形成する。

【００１２】この様に、図１１において破線で示す遮光
膜の境界３８によって規定される画素開口は信号線１２
の配列方向に沿った方向では、信号線１２の幅を除いて
画素ピッチ全体を開口部としているので、画素開口率を
大幅に向上させることができる。

【００１３】

【発明が解決しようとする課題】しかしながら、図１１
に示した高画素開口率型液晶表示装置においては、輝度
ムラが生ずるという欠点があり、この欠点を図１２を用
いて説明する。なお、図１２（ａ）は、図１１に示す高
画素開口率型液晶表示装置の画素部の等価回路であり、
また、図１２（ｂ）は、駆動時における各信号波形及び
各点における電位変化を示す図である。

【００１４】図１２（ａ）参照ｎ番目の信号線ｎに接続される画素はスイッチング素子
であるＴＦＴと、画素電極Ｐ_n−液晶−対向電極で構成
される画素容量Ｃ_pixとにより構成されるが、実際に
は、画素電極Ｐ_nと信号線ｎ及び画素電極Ｐ_nと隣接す
る画素の信号線ｎ＋１とのオーバラップ部に夫々寄生容
量Ｃ_Pn及びＣ_Pn+1が形成される。なお、図におけるＶ
_COMは対向電極に印加するコモン電圧であり、さらに、
走査線に接続するゲート電極とＴＦＴのソースとの間に
も寄生容量が形成されている。

【００１５】図１２（ｂ）参照この様な構成の画素に対して、信号線ｎに信号電圧を印
加した状態で走査線に走査信号を加えて画素電極Ｐ_nに
接続するＴＦＴをＯＮすると、画素電位はＶ_Pnとなり、
画素容量Ｃ_pixは信号線ｎの信号電圧によって電荷Ｑ
_pix〔＝Ｃ_pix×（Ｖ_Pn−Ｖ_COM）、なお、Ｖ_Pn−Ｖ
_COMは液晶電圧である〕が充電され、次いで走査信号が
ＯＦＦすることによってＴＦＴもＯＦＦし、画素容量Ｃ
_pixは信号線ｎから切り離され充電状態を保つ。なお、
この場合に、ゲート電極とＴＦＴのソースとの間の寄生
容量によって、後述する画素電位の変動と同じ理由によ
って画素電位がΔＶ_GSだけ低下する。以下、このΔＶ_GS
だけ低下した画素電位をＶ_Pnとする。

【００１６】次いで、信号線ｎの信号電圧が負に反転す
ると、この信号電圧の変動ΔＶ_dに伴って画素電位Ｖ_Pn
もΔＶ_Pだけ低下する。即ち、信号電圧の反転に伴って
電荷Ｑ_pixが蓄積された画素容量Ｃ_pixに画素電極Ｐ_n
と信号線ｎとのオーバラップ部の寄生容量Ｃ_Pnが接続さ
れることにより、Ｑ_pixの一部が寄生容量Ｃ_Pnに移動
し、画素電位が新たな画素電位Ｖ’_Pn（＝Ｖ_Pn−Δ
Ｖ_P）に安定するまで電荷の移動が行なわれる。

【００１７】この寄生容量Ｃ_Pnには、Ｑ_par＝Ｃ_Pn×
（ΔＶ_d−ΔＶ_P）の電荷が充電されることになり、ま
た、電荷保存の法則から、Ｑ_pix＝Ｑ’_pix＋Ｑ_parで
あるので、画素電位の電位変動ΔＶ_Pは、 ΔＶ_P＝Ｖ_Pn−Ｖ’_Pn＝Ｑ_pix／Ｃ_pix−Ｑ’_pix／Ｃ
_pix＝１／Ｃ_pix×（Ｑ_pix−Ｑ’_pix）＝Ｑ_par／Ｃ
_pix＝Ｃ_Pn×（ΔＶ_d−ΔＶ_P）／Ｃ_pix この式を整理することにより、 ΔＶ_P×Ｃ_pix＝Ｃ_Pn×（ΔＶ_d−ΔＶ_P）したがって、（Ｃ_Pn＋Ｃ_pix）ΔＶ_P＝Ｃ_Pn×ΔＶ_dと
なるので、ΔＶ_P＝〔Ｃ_Pn／（Ｃ_Pn＋Ｃ_pix）〕×ΔＶ
_dとなる。

【００１８】この画素電位の変動ΔＶ_Pに伴って、液晶
電圧（Ｖ_Pn−Ｖ_COM）も同じだけ低下することになる。
なお、次の走査信号が印加された場合には、信号電圧が
負になっているので、逆方向の充電が生じ、信号電圧が
正に反転した時には、上記と同じ理由で画素電位がΔＶ
_Pだけ上昇し、液晶電圧はΔＶ_Pだけ低下する。この画
素電位の変動ΔＶ_Pは、信号線ｎの電圧変化のみなら
ず、隣接する画素の信号線ｎ＋１の電圧変化の影響も同
じように受けるものである。

【００１９】次に、信号線ｎの電圧Ｖ_dnの変化と信号線
ｎ＋１の電圧Ｖ_dn+1の変化が逆相の場合について、図１
３を参照して説明する。図１３参照図１２の場合と同様に、信号線ｎに信号電圧Ｖ_dnを印加
した状態で走査線に走査電圧を加えて画素電極Ｐ_nに接
続するＴＦＴをＯＮすると、画素電位はＶ_Pnとなり、画
素容量Ｃ_pixは信号線ｎの信号電圧Ｖ_dnによって充電さ
れ、次いで走査信号がＯＦＦすることによってＴＦＴも
ＯＦＦし、画素容量Ｃ_pixは信号線ｎから切り離され充
電状態を保つ。なお、この場合にも、ゲート電極とＴＦ
Ｔのソースとの間の寄生容量によって、画素電位が若干
低下する。

【００２０】次いで、信号線ｎの電圧Ｖ_dnと信号線ｎ＋
１の電圧Ｖ_dn+1とが同時に、且つ、逆相で変化した場合
には、信号電圧Ｖ_dnによる変動ΔＶ_Pnと信号電圧Ｖ_dn+1
による変動ΔＶ_Pn+1とが互いに逆方向の変化になるので
相殺される、特に、信号線ｎの寄生容量Ｃ_Pnと信号線ｎ
＋１の寄生容量Ｃ_Pn+1とが同じ大きさで、且つ、Ｖ_dnの
絶対値と電圧Ｖ_dn+1の絶対値とが同じ場合には、ΔＶ_Pn
＝−ΔＶ_Pn+1となり、電位変動は完全に相殺され表示輝
度に変化は現れない。

【００２１】次に、信号線ｎの電圧Ｖ_dnの変化と信号線
ｎ＋１の電圧Ｖ_dn+1の変化が同相の場合について、図１
４を参照して説明する。図１４参照この場合にも、図１３の場合と同様に、信号線ｎに信号
電圧Ｖ_dnを印加した状態で走査線に走査電圧を加えて画
素電極Ｐ_nに接続するＴＦＴをＯＮすると、画素電位は
Ｖ_Pnとなり、画素容量Ｃ_pixは信号線ｎの信号電圧Ｖ_dn
によって充電され、次いで走査信号がＯＦＦすることに
よってＴＦＴもＯＦＦし、画素容量Ｃ_pi _xは信号線ｎか
ら切り離され充電状態を保つ。

【００２２】次いで、信号線ｎの電圧Ｖ_dnと信号線ｎ＋
１の電圧Ｖ_dn+1とが同時に、且つ、同相で変化した場合
には、信号電圧Ｖ_dnによる変動ΔＶ_Pnと信号電圧Ｖ_dn+1
による変動ΔＶ_Pn+1とが互いに同方向の変化になるの
で、変化が強調され、画素電位は大きく変化して液晶電
圧が低下する。

【００２３】この場合、ある一定の輝度の表示をしよう
としても、信号電圧の変化前と変化後の液晶電位が異な
ることにより輝度のゆらぎが生じ、また、この様な隣接
する信号線間における同相の電圧変動と逆相の電圧変動
とが、液晶表示装置のパネル内で同時に起きた場合、例
えば、黒表示時においては液晶電圧が実効的に低下する
領域と低下しない領域とが生じ、その電圧差が輝度ムラ
として認識されることになる。

【００２４】したがって、本願発明は、高画素開口率の
アクティブマトリクス型液晶表示装置において、表示パ
ネル内の輝度ムラをなくすことを目的とする。

【００２５】

【課題を解決するための手段】本発明は、アクティブマ
トリクス型液晶表示装置において、ｎ番目の信号線とこ
の信号線に隣接するｎ＋１番目の信号線の少なくとも一
部に重なるように画素電極（図２の１７）を設けると共
に、少なくとも１画素に対して１つの分割対向電極（図
２の２５）を設け、分割対向電極に対して走査電圧が印
加された時にコモン電圧を印加し、それ以外の時には分
割対向電極をフローティングにする信号パルスを与える
外部信号電源を設けたことを特徴とする。

【００２６】また、本発明は、アクティブマトリクス型
液晶表示装置において、ｎ番目の信号線とこの信号線に
隣接するｎ＋１番目の信号線の少なくとも一部に重なる
ように画素電極を設けると共に、走査線上の画素に対し
て、ストライプ状対向電極（図３の３２）を設け、且
つ、ストライプ状対向電極にコモン電圧を印加する期間
を、ストライプ状対向電極が束ねた走査線の数と一水平
期間との積にすると共に、それ以外の時にはストライプ
状対向電極をフローティングにする信号パルスを与える
外部信号電源を設けたことを特徴とする。

【００２７】また、本発明は、アクティブマトリクス型
液晶表示装置において、ｎ番目の信号線とこの信号線に
隣接するｎ＋１番目の信号線の少なくとも一部に重なる
ように画素電極（図５の１７）を設けると共に、画素電
極を挟んで各信号線（図５の１２）と対向し且つ画素電
極と容量結合するバスライン（図５の４０）を設け、こ
のバスラインに、このバスラインと対向する信号線に印
加する信号とは反対の極性の信号を印加する手段を設け
たことを特徴とする。

【００２８】また、本発明は、アクティブマトリクス型
液晶表示装置において、ｎ番目の信号線とこの信号線に
隣接するｎ＋１番目の信号線の少なくとも一部に重なる
ように画素電極（図６の１７）を設けると共に、画素電
極とｎ番目の信号線（図６の１２）又はｎ＋１番目（図
６の１２）の信号線の少なくとも一方との間に、画素電
極と容量結合する導電性薄膜（図６の４１）を設け、こ
の導電性薄膜に、導電性薄膜を設けた側とは別の側の信
号線に印加する信号とは反対の極性の信号を印加する手
段を設けたことを特徴とする。

【００２９】また、本発明は、アクティブマトリクス型
液晶表示装置において、ｎ番目の信号線とこの信号線に
隣接するｎ＋１番目の信号線の少なくとも一部に重なる
ように画素電極（図６の１７）を設けると共に、前記各
信号線（図６の１２）を高抵抗薄膜（図６の４３）で被
覆したことを特徴とする。

【００３０】また、本発明は、アクティブマトリクス型
液晶表示装置において、ｎ番目の信号線とこの信号線に
隣接するｎ＋１番目の信号線の少なくとも一部に重なる
ように画素電極（図７の１７）を設けると共に、各信号
線（図７の１２）の断面形状を逆メサ状にすることによ
って、各信号線上の画素電極と、各信号線間の画素電極
とを電気的に分断したことを特徴とする。また、本発明
は、各信号線（図７の１２）の下に、各信号線と同じ方
向に延在する導電膜（図７の４６）を設けたことを特徴
とする。

【００３１】また、本発明は、アクティブマトリクス型
液晶表示装置において、ｎ番目の走査線とこの走査線に
隣接するｎ＋１番目の走査線の少なくとも一部に重なる
ように画素電極（図８の１７）を設けると共に、各走査
線（図８の１３）の断面形状を逆メサ状にすることによ
って、各走査線上の画素電極と、各走査線間の画素電極
とを電気的に分断したことを特徴とする。

【００３２】

【作用】図１は、本発明の第１の実施例の原理的構成及
び作用を説明する図で、図１（ａ）は原理構成を示す概
念的回路図であり、また、図１（ｂ）は、作用を説明す
るための各電圧波形を示す図である。

【００３３】図１（ａ）参照画素容量１の一方の電極を構成する画素電極２にＴＦＴ
等のスイッチング手段３を介して信号線４より信号電圧
Ｖ_dn７を印加すると共に、画素容量１の他方の電極を構
成する分割対向電極５にＴＦＴ等のスイッチング手段６
を介してコモン電源よりコモン電位（対向電位）Ｖ_COM
を印加する。この場合、図１２において説明したよう
に、ｎ番目の信号線４と画素電極１との間に寄生容量Ｃ
_Pn９が、また、及びｎ＋１番目の信号線４と画素電極１
との間に寄生容量Ｃ_Pn+1１０が形成され、この寄生容量
Ｃ_Pn９及び寄生容量Ｃ_Pn+1１０には、夫々信号電圧Ｖ_dn
７及び信号電圧Ｖ_dn+1８が印加されることになる。

【００３４】図１（ｂ）参照ここでスイッチング手段６をＯＮにした状態でスイッチ
ング手段３をＯＮにして、画素容量１に信号電圧Ｖ_dn７
を印加して充電したのち、スイッチング手段３をＯＦＦ
にする。ついで、信号電圧Ｖ_dn７及び信号電圧Ｖ_dn+1８
が変化した場合、スイッチング手段６がＯＮのままの従
来の構成においては、図１２において説明した理由によ
って信号電圧Ｖ_dn７及び信号電圧Ｖ_dn+1８の変化に応じ
て液晶電圧がΔＶ_Pだけ低下することになる。

【００３５】しかし、ここで、本発明のように、スイッ
チング手段３がＯＮの時のみ、スイッチング手段６をＯ
Ｎにすることによって、信号Ｖ_dn及びＶ_dn+1が変化する
時には、分割対向電極５はフローティング状態になって
いるので、電荷の移動が生ぜず、したがって、画素電位
が変化しないので液晶電圧も変化せず、輝度ムラが生じ
なくなる。

【００３６】次に、別の実施例のように、１本以上の走
査線上の画素に対して、少なくとも１本のストライプ状
の対向電極を設け、ストライプ状対向電極に印加する走
査電圧の印加期間を、ストライプ状対向電極が束ねた走
査線の数と一水平期間との積にした場合には、対向電極
をスイッチングするための素子数を大幅に低減すること
ができ、装置の製造及び駆動が簡単になる。

【００３７】また、画素電極を挟んで信号線と対向し且
つこの画素電極と容量結合するバスラインを設け、この
バスラインに信号線に印加する信号とは反対の極性の信
号を印加することによって、図１３に関して説明した理
由によって、寄生容量に基づく電圧変動が相殺され、液
晶電圧の変動が防止できる。

【００３８】また、画素電極とｎ番目の信号線又はｎ＋
１番目の信号線の少なくとも一方との間に、画素電極と
容量結合する導電性薄膜を設け、この導電性薄膜に、導
電性薄膜を設けた側とは別の側の信号線に印加する信号
とは反対の極性の信号を印加することにより、寄生容量
に基づく電圧変動を低減し、液晶電圧の変動を低減す
る。

【００３９】また、信号線を高抵抗薄膜で被覆すること
によって、寄生容量は高抵抗成分を介して画素容量に接
続されることになるので、信号電圧の波形が鈍り液晶電
圧の変化を低減させることができる。

【００４０】また、信号線の断面形状を逆メサ状にする
ことによって、寄生容量の原因となる信号線上の画素電
極と信号線間の画素電極とを電気的に分断し、液晶電圧
の変動を防止することができる。また、信号線の下に導
電膜を設けることにより段差が大きくなり、段切れが起
きやすくなる。

【００４１】また、走査線の断面形状を逆メサ状にする
ことによって、走査線上の画素電極と走査線間の画素電
極とを電気的に分断し、走査電圧の変動に起因する電圧
変動をなくし、液晶電圧の変化を低減させることができ
る。

【００４２】

【実施例】図２は本発明の第１の実施例の説明図であ
り、図２（ａ）はアクティブマトリクス型液晶表示装置
の一部を拡大し、且つ、一部を透視的に図示した斜視図
であり、また、図２（ｂ）は、アクティブマトリクス型
液晶表示装置の画素部を図２（ａ）のＡ−Ｂ−Ｃ−Ｄで
囲む面で切断した場合の断面図である。

【００４３】図２（ａ）及び（ｂ）参照まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、信号線１２及び走査線１３をＳｉＯ₂膜等の第
１層間絶縁膜２６を介して互いに交差するように設ける
と共に、信号線１２に接続する多結晶シリコン層、及
び、走査線に接続するゲート電極１４を設けて画素をス
イッチングするスタガ型ＴＦＴを構成する。なお、多結
晶シリコン膜を最初に堆積させて、次いで、ゲート電極
１４を走査線１３のパターニングと同時にパターニング
しても良い。

【００４４】次いで、信号線１２を覆うようにＳｉＯ₂
膜等の第２層間絶縁膜２７を設けた後、ＩＴＯ等の導電
膜を蒸着してパターニングすることによって一部がこの
画素の信号線１２及び隣接する画素の信号線１２の両者
にかかる画素電極１７を形成する。

【００４５】一方、このＴＦＴ基板１１に対向する対向
基板１９側にも、ＴＦＴ基板１１側の画素に１：１に対
向するＴＦＴを設ける。このＴＦＴの構成は、ＴＦＴ基
板１１側のＴＦＴの構成と基本的に同等であり、違い
は、信号線２０及び走査線２１がＩＴＯ等の導電膜で構
成されることと、分割対向電極２５が信号線２０にかか
らないように形成したことである。

【００４６】即ち、まず、対向基板１９上にＩＴＯ等の
透明導電膜からなる信号線２０及び走査線２１をＳｉＯ
₂膜等の第１層間絶縁膜２８を介して互いに交差するよ
うに設けると共に、信号線２０に接続する多結晶シリコ
ン層及び走査線に接続するゲート電極２２を設けて画素
をスイッチングするＴＦＴを構成する。なお、この場合
にも、多結晶シリコン膜を最初に堆積させて、次いで、
ゲート電極２２を走査線２１のパターニングと同時にパ
ターニングしても良い。

【００４７】次いで、信号線２０を覆うようにＳｉＯ₂
膜等の第２層間絶縁膜２９を設けた後、ＩＴＯ等の導電
膜を蒸着してパターニングすることによってその一部が
信号線２０にかからないように分割対向電極２５を形成
する。

【００４８】次に、この液晶表示装置の駆動方法を説明
する。先ず、対向基板１９側の走査線２１にＴＦＴ基板
側１１側の走査線１３に印加したのと同等の信号（オン
期間＝１水平期間）を印加し、次いで、全ての信号線２
０に対向基板１９側のＴＦＴのゲート−ソース間の寄生
容量の影響をなくすために次式で定義されるコモン電圧
Ｖ_COMを印加する。Ｖ_COM＝〔Ｃ_GS／（Ｃ_GS＋Ｃ_pix）〕×ΔＶ_G 但し、Ｃ_GS：対向基板１９側のＴＦＴのゲート−ソース
間の寄生容量 ΔＶ_G：走査信号の振幅

【００４９】この様にすると、対向基板１９に設けた分
割対向電極２５には画素の充電期間中にＶ_COMが印加さ
れると共に、保持期間中にはフローティングになるの
で、図１に関して説明したように、ＴＦＴ基板１１側の
信号線１２の電位が変化しても、液晶電圧が変化するこ
となく一定に保たれるので、輝度が変化することなく、
輝度ムラが生じない。

【００５０】また、この場合には、ＴＦＴを構成する半
導体層としてアモルファスシリコンに比べてキャリア移
動度（この場合には、電子移動度）の高い多結晶シリコ
ンを用いているので、上記のような電圧Ｖ_COMを発生さ
せるための駆動回路及び走査回路を対向基板１９上に集
積化して設けることができる。

【００５１】次に、図３を参照して、分割対向電極とし
てストライプ状対向電極を用いた本発明の第２の実施例
を説明する。図３（ａ）及び（ｂ）参照ＴＦＴ基板１１上に設けた１本の走査線方向に並んだ全
ての画素を１ブロックとして、複数の走査線ブロック
（図の場合には、５ブロック）に対して１つのストライ
プ状対向電極３２を対向基板１９上に設けたもので、こ
の１つのストライプ状対向電極３２に対して一つの多結
晶シリコンＴＦＴ等のスイッチング素子（図示せず）を
設ける。

【００５２】そして、この液晶表示装置の駆動に際して
は、図３（ａ）に示すように、画素に対する走査回路
（ゲートドライバ）３１からの走査信号に同期するよう
に、この１つのストライプ状対向電極３２に対して一水
平期間の５倍のオン期間ｔのパルス幅の走査信号３３を
印加する。なお、３０は画素に対する信号回路（データ
ドライバ）である。この場合には、輝度ムラ改善効果は
若干低下するものの、分割対向電極の数及びＴＦＴ等の
数を第１の実施例に比べて大幅に少なくすることができ
るので、製造が容易になり、且つ、製造歩留りも向上す
る。

【００５３】なお、図においては５ブロックに対して１
つの対向電極を設けているが、５ブロックに限られるも
のではなく、任意の走査線ブロックを束ねて、束ねた走
査線ブロックに対して１つのストライプ状対向電極を設
ければ良いものである。この場合、ストライプ状対向電
極に印加する走査信号のオン期間は、束ねた走査線ブロ
ック数×１水平期間とすれば良い。

【００５４】次に、図４を参照して、半導体層としてア
モルファスシリコン層を用いた本発明の第３の実施例を
説明する。図４参照この実施例においては、ＴＦＴ基板１１の表示部及び対
向基板１９の対向電極部の構成は、第１の実施例と同様
であるが、スイッチング用ＴＦＴをアモルファスシリコ
ンで構成している点で第１の実施例と異なっており、そ
れに伴って、駆動回路の構成が相違するものであるが、
動作及び作用は第１の実施例と同様である。

【００５５】即ち、アモルファスシリコンを用いたＴＦ
Ｔは、動作速度が遅いので、信号回路及び走査回路を他
の半導体を用いたトランジスタから構成される外部回路
として設ける必要があり、その外部回路とＴＦＴ基板１
１の信号線及び走査線、或いは、対向基板１９の走査線
とを結ぶ信号側ＴＡＢ３４、走査側ＴＡＢ３５、及び、
対向基板走査用ＴＡＢ３７を設けたもので、さらに、対
向基板１９側の信号線にコモン電圧Ｖ_COMを印加するた
めの対向基板側信号用電源３６をＴＦＴ基板１１上に設
ける。

【００５６】なお、この場合にも、第２の実施例と同様
に、対向電極をストライプ状対向電極としても良く、そ
の場合には、ストライプ状対向電極の数に応じた構成を
有する対向基板走査用ＴＡＢ及び外部走査回路を設けれ
ば良い。

【００５７】次に、図５を参照して本発明の第４の実施
例を説明する。なお、図５（ａ）は、画素部のＴＦＴ基
板側の断面図であり、また、図５（ｂ）は、第４の実施
例の等価回路である。

【００５８】図５（ａ）参照まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、信号線１２及び走査線をＳｉＯ₂膜等の第１層
間絶縁膜２６を介して互いに交差するように設ける。な
お、信号線１２に接続する多結晶シリコン層、及び、走
査線に接続するゲート電極は、液晶表示装置の種類に応
じて適当な時期に形成する。

【００５９】次いで、信号線１２を覆うようにＳｉＯ₂
膜等の第２層間絶縁膜２７を設けた後、ＩＴＯ等の導電
膜を蒸着してパターニングすることによって一部がこの
画素の信号線１２及び隣接する画素の信号線１２の両者
にかかる画素電極１７を形成し、次いで、ＳｉＯ₂膜等
からなる第３層間絶縁膜を介してＡｌ等からなる導電膜
を堆積させたのちパターニングすることによって、画素
電極１７を挟んで信号線１２と対向するバスライン４０
を形成する。

【００６０】図５（ｂ）参照このｎ番目のバスライン４０に、ｎ番目の信号線１２に
印加する信号（ｎ）と逆相の信号（図におけるｎバー）
を印加することにより、図１３に関して説明した原理に
よって、ｎ番目の信号線１２に印加される信号電圧の変
化に伴う液晶電圧の変化を相殺する。また、このｎ＋１
番目のバスライン４０には、同様にｎ＋１番目の信号線
１２に印加する信号（ｎ）と逆相の信号（図におけるｎ
＋１バー）を印加する。

【００６１】この場合、バスラインと画素電極とが形成
する寄生容量Ｃ’_PnとＣ’_Pn+1が、信号線と画素電極と
が形成する寄生容量Ｃ_PnとＣ_Pn+1と夫々等しい場合に
は、バスラインには信号線と同じ振幅の電圧を印加すれ
ば良く、また、互いの寄生容量が異なる場合には、寄生
容量の差を相殺するような振幅の関係を有する信号を印
加することが望ましい。

【００６２】次に、図６（ａ）を参照して本発明の第５
の実施例を説明する。図６（ａ）参照図６（ａ）は、画素部のＴＦＴ基板側の断面図であり、
まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、信号線１２及び走査線をＳｉＯ₂膜等の第１層
間絶縁膜２６を介して互いに交差するように設ける。な
お、信号線１２に接続する多結晶シリコン層、及び、走
査線に接続するゲート電極は、液晶表示装置の種類に応
じて適当な時期に形成する。

【００６３】次いで、信号線１２を覆うようにＳｉＯ₂
膜等の第２層間絶縁膜２７を設けた後、ＳｉＯ₂膜等か
らなる第２層間絶縁膜２７を介してＡｌ等からなる導電
膜を堆積させてパターニングすることによって、信号線
１２の肩部の一方に導電性薄膜４１を形成する。

【００６４】次いで、同じくＳｉＯ₂膜等からなる第４
層間絶縁膜４２を介してＩＴＯ等の導電膜を蒸着してパ
ターニングすることによって一部がこの画素の信号線１
２及び隣接する画素の信号線１２の両者にかかる画素電
極１７を形成する。

【００６５】この場合、ｎ＋１番目の信号線１２の肩部
に設けた導電性薄膜４１に、ｎ番目の信号線に印加する
信号と逆相の信号を印加することにより、同じく図１３
に関して説明した原理によって、ｎ番目の信号線に印加
される信号電圧の変化に伴う液晶電圧の変化を相殺す
る。

【００６６】なお、上記第５の実施例においては、ｎ＋
１番目の信号線１２側に導電性薄膜４１を設けている
が、ｎ番目の信号線１２側（図の反対側の肩部）に設け
ても良く、この場合には、ｎ番目の信号線１２の肩部に
設けた導電性薄膜４１に、ｎ＋１番目の信号線に印加す
る信号と逆相の信号を印加することにより、図１３に関
して説明した原理によって、ｎ＋１番目の信号線に印加
される信号電圧の変化に伴う液晶電圧の変化を相殺す
る。

【００６７】次に、図６（ｂ）を参照して本発明の第６
の実施例を説明する。図６（ｂ）参照図６（ｂ）は、画素部のＴＦＴ基板側の断面図であり、
まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、信号線１２及び走査線をＳｉＯ₂膜等の第１層
間絶縁膜２６を介して互いに交差するように設ける。な
お、信号線１２に接続する多結晶シリコン層、及び、走
査線に接続するゲート電極は、液晶表示装置の種類に応
じて適当な時期に形成する。

【００６８】次いで、信号線１２を覆うように高抵抗の
多結晶シリコン等の薄膜層を堆積させたのちパターニン
グして高抵抗薄膜４３を形成し、次いで、ＳｉＯ₂膜等
の第２層間絶縁膜２７を介してＩＴＯ等の導電膜を蒸着
してパターニングすることによって一部がこの画素の信
号線１２及び隣接する画素の信号線１２の両者にかかる
画素電極１７を形成する。

【００６９】この場合には、信号線１２と画素電極１７
との間に形成される寄生容量は、高抵抗薄膜４３に起因
する直列接続抵抗成分を介して画素容量に接続されるこ
とにより、電圧変動の際に電圧波形が鈍るので、液晶電
圧の変動を低減することができる。なお、この場合の、
高抵抗薄膜４３は多結晶シリコンで形成しているが、多
結晶シリコンに限られるものではなく、アモルファスシ
リコンや他の半導体薄膜でも良いし、さらに、ＮｉＣｒ
等の高抵抗の金属薄膜でも良い。

【００７０】次に、図７（ａ）を参照して本発明の第７
の実施例を説明する。図７（ａ）参照図７（ａ）は、画素部のＴＦＴ基板側の断面図であり、
まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、断面形状が逆メサ状の信号線１２をＳｉＯ₂膜
等の第１層間絶縁膜２６を介して走査線と交差するよう
に設ける。なお、この逆メサ形状は、信号線をパターニ
ングする際のエッチャント等のエッチング条件を調節す
ることによって形成し、また、信号線１２に接続する多
結晶シリコン層、及び、走査線に接続するゲート電極
は、液晶表示装置の種類に応じて適当な時期に形成す
る。

【００７１】次いで、ＳｉＯ₂膜等の第２層間絶縁膜２
７を堆積させたのち、ＩＴＯ等の導電膜を蒸着してパタ
ーニングすることによって一部がこの画素の信号線１２
及び隣接する画素の信号線１２の両者にかかる画素電極
１７を形成する。この場合、ＩＴＯ等の導電膜はステッ
プ・カバレージがあまり良好ではないため、断面が逆メ
サ状の信号線１２の鋭角な肩部において、画素電極膜の
薄層化や、段切れが生ずる。

【００７２】したがって、信号線１２間に存在する大部
分の画素電極１７は、寄生容量を構成する信号線１２上
に存在する画素電極１７と、段切れ部４４或いは薄層化
による高抵抗部４５によって電気的に分断されることに
なるので、信号線１２の電圧変動が信号線１２上に存在
する画素電極１７を介して画素電位に影響することがな
くなり、液晶電圧の変動が防止できる。

【００７３】次に、図７（ｂ）を参照して本発明の第８
の実施例を説明する。図７（ｂ）参照図７（ｂ）は、画素部のＴＦＴ基板側の断面図であり、
まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、走査線と交差する方向に沿った導電膜４６を設
けたのち、ＳｉＯ₂膜等の第１層間絶縁膜２６を介して
導電体層を堆積させパターニングすることによって、断
面形状が逆メサ状の信号線１２を導電膜４６上に形成す
る。なお、この逆メサ形状は、信号線をパターニングす
る際のエッチャント等のエッチング条件を調節すること
によって形成するものであり、また、信号線１２に接続
する多結晶シリコン層、及び、走査線に接続するゲート
電極は、液晶表示装置の種類に応じて適当な時期に形成
する。

【００７４】次いで、ＳｉＯ₂膜等の第２層間絶縁膜２
７を堆積させたのち、ＩＴＯ等の導電膜を蒸着してパタ
ーニングすることによって一部がこの画素の信号線１２
及び隣接する画素の信号線１２の両者にかかる画素電極
１７を形成する。この場合にも、ＩＴＯ等の導電膜はス
テップ・カバレージがあまり良好ではないため、導電膜
４６によって段差が強調され、且つ、断面が逆メサ状の
信号線１２の肩部において、画素電極膜の薄層化や、段
切れがより生じやすくなる。

【００７５】したがって、信号線１２間に存在する大部
分の画素電極１７は、寄生容量を構成する信号線１２上
に存在する画素電極１７と段切れ部４４或いは薄層化に
よる高抵抗部４５によって、電気的に分断されることに
なるので、信号線１２の電圧変動が信号線１２上に存在
する画素電極１７を介して画素電位に影響することがな
くなり、液晶電圧の変動が防止できる。

【００７６】なお、上記第８の実施例における導電膜４
６は、走査線を形成するための導体層、即ち、走査線と
同じ階層の導体層からパターニングすることによって形
成しても良く、この場合には、走査線同士の短絡を防止
するために、適当な形状にパターニングする必要があ
り、また、導電膜４６によって段差が強調されて段切れ
が生じやすくなっているので、導電膜４６上に設ける信
号線１２は必ずしも段面形状が逆メサ状である必要はな
く、矩形状或いは順メサ状であっても良い。

【００７７】次に、図８を参照して本発明の第９の実施
例を説明する。なお、図８（ａ）は、ＴＦＴ基板側の画
素構成の上面図（図においては、１画素分を示す）であ
り、図８（ｂ）は、図８（ａ）のＢ及びＢ’を結ぶ一点
鎖線における断面図である。

【００７８】図８（ａ）及び（ｂ）参照まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、断面形状が逆メサ状の走査線１３を信号線１２
と交差する方向に沿って形成したのち、第１層間絶縁膜
２６を介してＡｌ等の導電体層を堆積させパターニング
することによって、信号線１２を形成する。なお、この
逆メサ形状は、走査線をパターニングする際のエッチャ
ント等のエッチング条件を調節することによって形成す
るものであり、また、信号線１２に接続する多結晶シリ
コン層、及び、走査線に接続するゲート電極は、液晶表
示装置の種類に応じて適当な時期に形成する。

【００７９】次いで、ＳｉＯ₂膜等の第２層間絶縁膜２
７を堆積させたのち、ＩＴＯ等の導電膜を蒸着してパタ
ーニングすることによって一部がこの画素の走査線１３
及び隣接する画素の走査線１３の両者にかかる画素電極
１７を形成する。この場合にも、ＩＴＯ等の導電膜はス
テップ・カバレージがあまり良好ではないため、断面が
逆メサ状の走査線１３の肩部において、画素電極膜の薄
層化や、段切れが生じる。

【００８０】したがって、走査線１３間に存在する大部
分の画素電極１７は、寄生容量を構成する走査線１３上
に存在する画素電極１７と、段切れ部４４或いは薄層化
による高抵抗部４５によって電気的に分断されることに
なるので、走査線１３の電圧変動が走査線１３上に存在
する画素電極１７を介して画素電位に影響することがな
くなり、液晶電圧の変動が防止できる。

【００８１】次に、図９を参照して本発明の第１０の実
施例を説明する。なお、図９（ａ）は、ＴＦＴ基板側の
画素構成の上面図（図においては、１画素分を示す）で
あり、図９（ｂ）は、図９（ａ）のＣ及びＣ’を結ぶ一
点鎖線における断面図である。

【００８２】図９（ａ）及び（ｂ）参照まず、ガラス基板等の絶縁性基板からなるＴＦＴ基板１
１上に、断面形状が逆メサ状の走査線１３及び断面形状
が矩形状の補助容量バスライン４７を信号線１２と交差
する方向に沿って形成したのち、ＳｉＯ₂膜等の第１層
間絶縁膜２６を介してＡｌ等の導電体層を堆積させパタ
ーニングすることによって、信号線１２を形成する。

【００８３】なお、この逆メサ形状は、走査線１３をパ
ターニングする際のエッチャント等のエッチング条件を
調節することによって形成するものであり、走査線１３
と補助容量バスライン４７をパターニングする条件を変
えることによって、断面形状に差をもたせることが可能
になる。また、信号線１２に接続する多結晶シリコン
層、及び、走査線に接続するゲート電極は、液晶表示装
置の種類に応じて適当な時期に形成する。

【００８４】次いで、ＳｉＯ₂膜等の第２層間絶縁膜２
７を堆積させたのち、ＩＴＯ等の導電膜を蒸着してパタ
ーニングすることによって一部がこの画素の走査線１３
及び隣接する画素の走査線１３の両者にかかる画素電極
１７を形成する。この場合にも、ＩＴＯ等の導電膜はス
テップ・カバレージがあまり良好ではないため、断面が
逆メサ状の走査線１３の鋭角な肩部において、画素電極
膜の薄層化や、段切れが生じるが、断面が略矩形状の補
助容量バスライン４７の直角乃至鈍角な肩部においては
画素電極膜の薄層化や段切れが生じない。

【００８５】したがって、走査線１３間に存在する大部
分の画素電極１７は、補助容量バスライン４７の肩部に
おいては画素電極膜の薄層化や段切れが生ずることなく
一体の画素電極として機能すると共に、寄生容量を構成
する走査線１３上に存在する画素電極１７とは段切れ部
４４或いは薄層化による高抵抗部４５によって電気的に
分断されることになるので、走査線１３の電圧変動が走
査線１３上に存在する画素電極１７を介して画素電位に
影響することがなくなり、液晶電圧の変動が防止でき
る。

【００８６】なお、上記第１０の実施例における補助容
量バスライン４７は、信号線に印加する信号による液晶
電圧の変動を防止するために設けるものであり、また、
この補助容量バスライン４７は、走査線１３を形成する
ための導体層からパターニングすることによって形成し
ても良いものである。

【００８７】また、上記第４の実施例乃至第１０の実施
例においては、対向電極の構成については説明していな
いが、寄生容量に起因する不所望な変圧変動はＴＦＴ基
板側の構成を工夫することによって防止しているため、
従来のアクティブマトリクス型液晶表示装置のようにベ
タ状の一体の対向電極で良いものであるが、不所望な変
圧変動をより確実に防止するために上記実施例１乃至３
に示した分割対向電極を用いても良い。

【００８８】また、上記各実施例においては、層間絶縁
膜としてＳｉＯ₂を用いているが、可視光に対して透明
な絶縁膜であれば良いものであり、例えば、シリコン窒
化膜であっても良い。

【００８９】また、上記各実施例においては、スイッチ
ング素子としてスタガ型ＴＦＴを用いているが、スタガ
型ＴＦＴに限られるものではなく、ゲート電極がＴＦＴ
基板上に直接設け、その上に半導体層を堆積させる型の
ＴＦＴを用いても良く、この場合にも、走査線を先に堆
積させてから、多結晶シリコン膜を堆積させ、次いで、
第１層間絶縁膜を介して信号線を形成することになる。

【００９０】

【発明の効果】本発明によれば、信号線或いは走査線の
電圧変動に応じた液晶電圧の変動を防止するために、画
素電極に対向する対向電極を分割対向電極として設け、
この分割対向電極に対して、対向する画素電極に接続し
たＴＦＴのゲート電極に印加する走査信号に依存する走
査信号を印加したり、また、画素電極を挟んで信号線と
対向し且つこの画素電極と容量結合するバスラインを設
け、このバスラインに信号線に印加する信号とは反対の
極性の信号を印加したり、さらには、信号線或いは走査
線の断面形状を逆メサ状にすることによって、信号線上
或いは走査線上の画素電極と、信号線間或いは走査線間
の画素電極とを電気的に分断することによって、寄生容
量に起因する輝度ムラをなくすことができるので、高品
質の高画素開口率アクティブマトリクス型液晶表示装置
を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の原理的構成及びその作
用の説明図である。

【図２】本発明の第１の実施例の説明図である。

【図３】本発明の第２の実施例の説明図である。

【図４】本発明の第３の実施例の説明図である。

【図５】本発明の第４の実施例の説明図である。

【図６】本発明の第５及び第６の実施例の説明図であ
る。

【図７】本発明の第７及び第８の実施例の説明図であ
る。

【図８】本発明の第９の実施例の説明図である。

【図９】本発明の第１０の実施例の説明図である。

【図１０】従来の液晶表示装置の画素構成の上面図であ
る。

【図１１】従来の高画素開口率型液晶表示装置の画素構
成の説明図である。

【図１２】従来の高画素開口率型液晶表示装置の動作の
説明図である。

【図１３】隣接する信号線の信号電圧が逆相の場合の動
作の説明図である。

【図１４】隣接する信号線の信号電圧が同相の場合の動
作の説明図である。

【符号の説明】

１画素容量２画素電極３スイッチング手段４信号線５分割対向電極６スイッチング手段７信号電圧Ｖ_dn ８信号電圧Ｖ_dn+1 ９寄生容量Ｃ_Pn １０寄生容量Ｃ_Pn+1 １１ＴＦＴ基板１２信号線１３走査線１４ゲート電極１５ドレイン１６ソース１７画素電極１８液晶１９対向基板２０信号線２１走査線２２ゲート電極２３ドレイン２４ソース２５分割対向電極２６第１層間絶縁膜２７第２層間絶縁膜２８第１層間絶縁膜２９第２層間絶縁膜３０信号回路３１走査回路３２ストライプ状対向電極３３走査信号３４信号側ＴＡＢ３５走査側ＴＡＢ３６対向基板側信号用電源３７対向基板走査用ＴＡＢ３８遮光膜の境界３９第３層間絶縁膜４０バスライン４１導電性薄膜４２第４層間絶縁膜４３高抵抗薄膜４４段切れ部４５高抵抗部４６導電膜４７補助容量バスライン

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/786 21/336 (72)発明者村上浩神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者糸数昌史神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者中林謙一神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者山本彰神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】ｎ番目の信号線とこの信号線に隣接する
ｎ＋１番目の信号線の少なくとも一部に重なるように画
素電極を設けると共に、少なくとも１画素に対して１つ
の分割対向電極を設け、前記分割対向電極に対して走査
電圧が印加された時にコモン電圧を印加し、それ以外の
時には前記分割対向電極をフローティングにする信号パ
ルスを与える外部信号電源を設けたことを特徴とするア
クティブマトリクス型液晶表示装置。
【請求項２】ｎ番目の信号線とこの信号線に隣接する
ｎ＋１番目の信号線の少なくとも一部に重なるように画
素電極を設けると共に、走査線上の画素に対して、スト
ライプ状対向電極を設け、且つ、前記ストライプ状対向
電極にコモン電圧を印加する期間を、前記ストライプ状
対向電極が束ねた走査線の数と一水平期間との積にする
と共に、それ以外の時には前記ストライプ状対向電極を
フローティングにする信号パルスを与える外部信号電源
を設けたことを特徴とするアクティブマトリクス型液晶
表示装置。
【請求項３】上記画素をスイッチングする素子がアモ
ルファスシリコンＴＦＴであり、前記アモルファスシリ
コンＴＦＴを駆動する信号駆動回路及び走査駆動回路を
ＴＦＴ基板及び対向基板の外部に設けたことを特徴とす
る請求項１又は２に記載のアクティブマトリクス型液晶
表示装置。
【請求項４】ｎ番目の信号線とこの信号線に隣接する
ｎ＋１番目の信号線の少なくとも一部に重なるように画
素電極を設けると共に、前記画素電極を挟んで前記各信
号線と対向し且つ前記画素電極と容量結合するバスライ
ンを設け、且つ、前記バスラインに、このバスラインに
対向する前記各信号線に印加する信号とは反対の極性の
信号を印加する手段を設けたことを特徴とするアクティ
ブマトリクス型液晶表示装置。
【請求項５】ｎ番目の信号線とこの信号線に隣接する
ｎ＋１番目の信号線の少なくとも一部に重なるように画
素電極を設けると共に、前記画素電極と前記ｎ番目の信
号線又はｎ＋１番目の信号線の少なくとも一方との間
に、前記画素電極と容量結合する導電性薄膜を設け、前
記導電性薄膜に、前記導電性薄膜を設けた側とは別の側
の信号線に印加する信号とは反対の極性の信号を印加す
る手段を設けたことを特徴とするアクティブマトリクス
型液晶表示装置。
【請求項６】ｎ番目の信号線とこの信号線に隣接する
ｎ＋１番目の信号線の少なくとも一部に重なるように画
素電極を設けると共に、前記各信号線を高抵抗薄膜で被
覆したことを特徴とするアクティブマトリクス型液晶表
示装置。
【請求項７】ｎ番目の信号線とこの信号線に隣接する
ｎ＋１番目の信号線の少なくとも一部に重なるように画
素電極を設けると共に、前記各信号線の断面形状を逆メ
サ状にすることによって、前記各信号線上の画素電極
と、前記各信号線間の画素電極とを電気的に分断したこ
とを特徴とするアクティブマトリクス型液晶表示装置。
【請求項８】上記各信号線の下に、前記各信号線と同
じ方向に延在する導電膜を設けたことを特徴とする請求
項７記載のアクティブマトリクス型液晶表示装置。
【請求項９】ｎ番目の走査線とこの走査線に隣接する
ｎ＋１番目の走査線の少なくとも一部に重なるように画
素電極を設けると共に、前記各走査線の断面形状を逆メ
サ状にすることによって、前記各走査線上の画素電極
と、前記各走査線間の画素電極とを電気的に分断したこ
とを特徴とするアクティブマトリクス型液晶表示装置。
【請求項１０】ｎ番目の信号線とこの信号線に隣接す
るｎ＋１番目の走査線の間に、前記各走査線と同じ階層
の導体層からなり、且つ、断面形状が矩形状乃至順メサ
状の補助容量バスラインを設けたことを特徴とする請求
項９記載のアクティブマトリクス型液晶表示装置。