JPH0713196A - アクティブマトリックス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 寄生容量Ｃgsによる画素電極の電位変動に起
因して発生するフリッカや輝度むらなどを解消して、良
好な画像表示を実現したアクティブマトリックス型液晶
表示装置を提供する。 【構成】 蓄積容量３１の平面的な投射占有面積はその
ままに、絶縁性下地膜９により実効的な面積を凹凸状に
対応して大きくすることができる。このように実効的な
面積を増大することができるので、蓄積容量３１の容量
値Ｃｓもそれに対応して増大させることができるので、
寄生容量Ｃgsに起因して発生していた画素電極の電位変
動を解消することができる。その結果、画面上のフリッ
カや輝度むらなどの表示不良の発生を抑えて良好な画像
表示を実現することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に係り、特
に薄膜トランジスタを用いたアクティブマトリックス型
液晶表示装置に関する。

【０００２】

【従来の技術】電子機器の小型化や軽量化および低消費
電力化が近年進められているが、ディスプレイデバイス
の分野においてもＣＲＴ（Cathode Ray Tube）から代替
する薄型、軽量、低消費電力のディスプレイデバイスと
して、フラットパネルディスプレイの研究・開発が盛ん
に行なわれている。このなかでも特に液晶表示装置は、
大面積表示が可能であることや、フルカラー化が可能で
あること、および低電流・低電圧動作のディスプレイデ
バイスであること等の特長を有している。そのような液
晶表示装置としては、目的に応じて様々な動作方式のも
のが用いられるが、なかでもアクティブマトリックス型
液晶表示素子はフルカラーの動画表示を高解像度で行な
うことが可能である等の特長を有しており、注目を集め
ている。

【０００３】アクティブマトリックス型液晶表示装置
は、マトリックス状に配置した電極の交差部分ごとに画
素を配置し、その画素ごとにスイッチング素子を配設し
て、このスイッチング素子で接続された画素を個別に駆
動制御するものである。このようなアクティブマトリッ
クス型液晶表示装置には、薄膜トランジスタ（以下、Ｔ
ＦＴと略称）を用いることが注目され研究・開発が盛ん
に行なわれて、既に実用に供されているものもある。

【０００４】このようなＴＦＴを用いたアクティブマト
リックス型液晶表示装置の構成を、そのＴＦＴアレイ基
板の一画素部分を抜き出して図３に示す。また図４は、
その一画素部分全体の電気的な構成を示す等価回路図で
ある。ガラス絶縁基板上に、列設された走査線２０１
と、これに交差して列設された信号線２０３と、これら
走査線２０１および信号線２０３に接続されたＴＦＴ２
０５と、これに接続電極２０７を介して接続された画素
電極２０９と、この画素電極２０９に誘電体層である絶
縁膜２１１を介して対向し蓄積容量（Ｃs ）４０１を形
成する蓄積容量電極２１３と、これらの上を覆うように
形成された配向膜２１５とからＴＦＴアレイ基板２１７
の主要部が構成されている。そして前記のＴＦＴアレイ
基板２１７上の画素電極２０９に対向するように形成さ
れた対向電極２１９と、その上に被着された配向膜２２
１と、前記のＴＦＴ２０５に対面して光の入射を防ぐ遮
光膜２２３とから対向基板２２５の主要部が構成されて
いる。そしてＴＦＴアレイ基板２１７と対向基板２２５
とを所定の間隙を有するように対向配置して組み合わせ
周囲を封止して、その間隙（いわゆるセルギャップ）に
液晶層２２７を挟持させて液晶表示装置が形成されてい
る。

【０００５】このような構成の液晶表示装置は、走査線
２０１が選択される期間、すなわち走査選択期間にＯＮ
波形の走査電圧Ｖｇが走査線２０１を介してＴＦＴ２０
５のゲートに印加されることにより、ＴＦＴ２０５がＯ
Ｎ（導通状態）になり、信号線２０３を介して印加され
る映像信号電圧により画素電極２０９と対向電極２１９
とこれらに挟持された液晶層２２７とで形成される液晶
容量ＣLCと、ＴＦＴアレイ基板２１７に作り込まれた蓄
積容量ＣS とが充電される。そして走査線２０１が選択
されない期間、すなわち走査非選択期間にはＯＦＦ波形
の走査電圧Ｖｇが走査線２０１を介してＴＦＴ２０５の
ゲート（Ｇ）４０３に印加されＴＦＴ２０５がＯＦＦ
（高抵抗状態）になって、画素電極２０９が信号線２０
３から電気的に切り離された状態となる。そして走査選
択期間中に蓄えられた電荷により点灯しきい値以上の電
圧が液晶層２２７に印加されている間は、その画素の点
灯状態が維持されるように設定されている。

【０００６】ところで、上記のようなＴＦＴを用いたア
クティブマトリックス型液晶表示装置においては、図４
に示すように、ＴＦＴ２０５のゲート（Ｇ）４０３とソ
ース（Ｓ）４０５との間、言い換えれば画素電極２０９
と走査線２０１との間に寄生容量（Ｃgs）４０７が存在
する。この寄生容量（Ｃgs）４０７によって、走査電圧
ＶｇがＯＮ波形の電圧（Ｖｇ_ON）からＯＦＦ波形の電圧
（Ｖｇ_off ）に切り替わる際に、画素電極２０９は走査
線２０１と容量結合される。このため走査電圧Ｖｇの変
動が画素電極２０９の電位に影響を与えノイズ的に突き
抜け電圧等と呼ばれる電位変動ΔＶp が起こる。

【０００７】この走査線２０１の電位変動に起因する画
素電極２０９のシフト量ΔＶｐ（電位変動の大きさ）
は、次のような式で示される値をとる。 ΔＶp ＝｛Ｃgs／（Ｃgs＋ＣLC＋Ｃs ）｝×ΔＶg （ただし、ΔＶg ＝Ｖｇ_ON−Ｖｇ_off 、ＣLC；液晶層の
静電容量、Ｃs ；蓄積容量） このような突き抜け電圧と呼ばれる電位変動ΔＶp が存
在するために、画素電極２０９の電位が信号線２０３に
印加した所定の信号電圧とは異なったものとなり、正確
な信号電圧の書き込みが妨げられる。そこで従来の技術
では、これに対応して対向電極２１９の電位を電位変動
ΔＶp 分シフトさせ、この突き抜け電圧と呼ばれる電位
変動ΔＶp を補償するようにして対処している。

【０００８】

【発明が解決しようとする課題】しかしながら、ＣLCは
一定ではなく液晶に印加される電圧や液晶の姿勢によっ
て変化し、また製造上の問題からも画面内のＣgs、Ｃs
、ＣLCをばらつきなく全て一定とすることは不可能で
ある。このためΔＶp は同一画面内でも一定ではなく画
素の位置ごとにばらつきがあるが、一般に対向電極２１
９の電位は全画素に対して同時に同電位に設定されるた
め、画素ごとのΔＶp のばらつきに対して同時に最適な
値には設定することが実質上不可能である。その結果、
画面上にフリッカや、輝度むらなどの表示不良が発生す
るという問題がある。

【０００９】これを抑制するためには、容量が印加電圧
により変動することのほとんどない蓄積容量（Ｃs ）４
０１の値を大きくして前記のΔＶp を吸収させるという
方策が考えられる。蓄積容量（Ｃs ）４０１の値を大き
くするためには、その面積を大きくする、あるいは蓄積
容量（Ｃs ）４０１に用いる誘電体層の膜厚を薄くする
ことが必要である。

【００１０】しかしながら、一般に蓄積容量（Ｃs ）は
その電極に金属膜を用いることが多く、金属膜は遮光性
が高いためにこの蓄積容量の面積を大きくとることは開
口率の低下につながるという問題がある。一方、蓄積容
量に用いる誘電体の膜厚を薄くすることは、ピンホール
欠陥の発生等によりその製造時の歩留まりを著しく低下
させることにつながるため、実際的には容易ではないと
いう問題がある。

【００１１】このように、従来のアクティブマトリック
ス型液晶表示装置においては、寄生容量Ｃgsに起因して
発生する画素電極の電位変動によって、画面上にフリッ
カや、輝度むらなどの表示不良が発生するという問題が
あった。そしてそのような画面上にフリッカや輝度むら
などの表示不良を引き起こす画素電極の電位変動を抑え
ることは容易ではなかった。

【００１２】本発明は、このような問題を解決するため
に成されたもので、その目的は、寄生容量Ｃgsによる画
素電極の電位変動に起因して画面に発生するフリッカや
輝度むらなどの表示不良を解消して、良好な画像表示を
実現したアクティブマトリックス型液晶表示装置を提供
することにある。

【００１３】

【課題を解決するための手段】上記課題を解決するため
に、本発明のアクティブマトリックス型液晶表示装置
は、基板上に交差するように形成された複数の走査配線
および複数の信号配線と、前記走査配線および前記信号
配線の交差部ごとにマトリックス状に配置され、その各
々に接続されたスイッチング素子と、前記スイッチング
素子に接続されマトリックス状に配列された画素電極
と、前記画素電極に接続された蓄積容量とが形成された
スイッチング素子アレイ基板と、前記スイッチング素子
アレイ基板に間隙を有して対向配置される対向電極が形
成された対向基板と、前記スイッチング素子アレイ基板
と前記対向基板との間に封入された液晶組成物とを有す
る液晶表示装置において、前記基板上に表面が凹凸状に
形成された絶縁性下地膜と、前記絶縁性下地膜上に被着
された第１の電極と、前記第１の電極上に被着された誘
電体層と、前記誘電体層上に被着された第２の電極とか
ら形成される蓄積容量とを具備することを特徴としてい
る。

【００１４】なお、前記の絶縁性下地膜の材料には、有
機絶縁膜を用いてもよくあるいは無機絶縁膜を用いても
よい。この絶縁性下地膜としては、絶縁性を有しかつそ
の表面を凹凸状に形成しやすくまた通常のスイッチング
素子アレイ基板の製造工程でのプロセス整合性の良好な
材料を好適に用いることができる。したがって、例えば
有機絶縁膜材料であるポリイミド膜を用いることが好ま
しい。

【００１５】また、前記の絶縁性下地膜の凹凸形状は、
いわゆる波状でもよく、あるいは鋸状でも正弦波状でも
よい。この絶縁性下地膜の凹凸形状としては、蓄積容量
の平面的投影占有面積に対してその実効的な面積がより
大きくなるような形状で、かつ蓄積容量の形成時に絶縁
性下地膜の凹凸表面上に第１の電極や誘電体や第２の電
極を凹凸形状に被着させ易い形状とすることが望まし
い。

【００１６】また、第１の電極、誘電体、第２の電極
は、その下地である絶縁性下地膜の表面の凹凸に沿うよ
うに被着されて蓄積容量全体が絶縁性下地膜の表面と同
様に凹凸に形成されていることが望ましい。あるいは、
誘電体の上面および第２の電極は平滑であってもよい。
ただしその場合には蓄積容量全体が絶縁性下地膜の表面
と同様に凹凸に形成されている場合よりも蓄積容量の実
効面積の増大効果は小さくなるものと考えられる。ある
いはその場合には誘電体の凹凸状の下面から平滑な上面
までの膜厚は、その凸部分の頂点で最も薄くなることか
ら、その部分近傍での容量の増加分だけ蓄積容量が増大
するという効果は期待できる。

【００１７】また、前記の蓄積容量を配置する平面的な
位置としては、画素の中央部に設けてもよく、あるいは
画素領域を概ね避けていわゆる非画素部に例えば走査線
と一体に形成するように配設してもよい。非画素部に走
査線と一体に形成すれば、画素の開口率を低下させるこ
とを避けることができかつ製造も簡易となるので好まし
い。

【００１８】

【作用】基板上に形成された表面が凹凸状の絶縁性下地
膜の上に、その凹凸形状に沿うように第１の電極を積層
し、その上に誘電体層を積層し、その上に第２の電極を
積層して蓄積容量を形成しているので、少なくとも第１
の電極および誘電体層の下面、望ましくは第１の電極と
誘電体層と第２の電極とから形成される蓄積容量の全体
が凹凸状に形成されている。したがって、その蓄積容量
は、平面的な投射占有面積はそのままに、実効的な面積
を凹凸状に対応して大きくすることができる。例えば凹
凸形状が半球状である場合には、その蓄積容量の実効的
な面積は平面的な投射占有面積の約 1.7倍に増大する。
このように実効的な面積を増大することができるので、
蓄積容量の容量値もそれに対応して増大させることがで
きる。場合によっては、むしろ蓄積容量の平面的な投射
占有面積を縮小させても十分な容量値を得ることもでき
る。

【００１９】このようにして蓄積容量の容量値を増大さ
せることにより、寄生容量Ｃgsに起因して発生していた
画素電極の電位変動を解消することができ、画面上のフ
リッカや輝度むらなどの表示不良の発生を抑えて良好な
画像表示を実現することができる。

【００２０】しかもこのとき、蓄積容量の平面的な投影
占有面積はそのままで増大しないので、画素の開口率を
低下させるという不都合を避けることができる。また、
蓄積容量の誘電体の膜厚も薄くする必要がないので、歩
留まりの低下を避けることができる。

【００２１】

【実施例】以下、本発明に係るアクティブマトリックス
型液晶表示装置の一実施例を図面に基づいて詳細に説明
する。

【００２２】図１（ａ）は、本発明のアクティブマトリ
ックス型液晶表示装置の構造を示す平面図、図１（ｂ）
はそのＡ−Ａ´断面図である。

【００２３】この液晶表示装置は、スイッチング素子ア
レイ基板であるＴＦＴアレイ基板１と、対向基板３と、
これら両基板間に挟持される液晶層５とからその主要部
が形成されている。

【００２４】ＴＦＴアレイ基板１は、ガラスからなる透
明基板７上に上部表面が凹凸状に形成された絶縁性下地
膜９と、その上に交差するように形成された複数の走査
線１１および複数の信号線１３と、それら走査線１１お
よび信号線１３の交差部ごとにマトリックス状に配置さ
れ、走査線１１がゲート電極１５と、また信号線１３が
ドレイン電極１７と一体形成されて接続されているスイ
ッチング素子としてのＴＦＴ１９と、このＴＦＴ１９の
ソース電極２１に接続されマトリックス状に配列された
画素電極２３と、前記の凹凸状の絶縁性下地膜９上に形
成され前記の画素電極２３に接続された、第１の電極２
５、誘電体層２７、第２の電極２９を有する蓄積容量
（Ｃs ；以下この記号Ｃs は省略）３１と、それらの上
を含むＴＦＴアレイ基板１の主面上ほぼ全面を覆うよう
に被着されラビング配向処理を施された配向膜３３とか
らその主要部が形成されている。

【００２５】一方、対向基板３は、ガラスからなる透明
基板３５上にＣｒのような金属膜から形成されＴＦＴ１
９に対面して配置されるブラックマトリックスと呼ばれ
る遮光膜３７と、この遮光膜３７を含む透明基板３５の
主面上ほぼ全面を覆うように形成された対向電極３９
と、その上を被覆するように被着されラビング配向処理
を施された配向膜４１とからその主要部が形成されてい
る。

【００２６】そして液晶層５は、ＴＦＴアレイ基板１と
対向基板３との間隙に周囲を封止されて（図示省略）注
入・挟持されている。

【００２７】前記の絶縁性下地膜９は、有機絶縁膜材料
であるポリイミド膜を用いて、その表面にＲＩＥ装置に
よる酸素プラズマ処理を行なって複数の波状の凹凸を形
成したものである。この波状の凹凸の周期および高さ
は、ともに 0.3μｍ以上 1μｍ以下に形成することが望
ましい。凹凸の周期が大きすぎる場合にはその上に形成
される蓄積容量３１の実効的面積の増大効果が低くなる
という不都合が生じ、凹凸の周期が高さに比べて小さす
ぎる場合にはその上に形成される蓄積容量３１が凹凸状
にはならずに平坦化して蓄積容量３１の実効的面積の増
大効果がやはり低くなるという不都合が生じるためであ
る。

【００２８】前記の蓄積容量３１は、波状の凹凸に形成
された絶縁性下地膜９の表面上に被着された金属膜から
形成された第１の電極２５と、この第１の電極２５上に
被着されたＴＦＴ１９のゲート絶縁膜４３と同じ膜であ
る酸化シリコン（ＳｉＯ_x ）膜のような酸化膜から形成
された誘電体層２７と、この誘電体層２７上に被着され
た画素電極２３を兼用した第２の電極２９とから形成さ
れており、その全体的な断面形状は図１に示すように波
状に形成されている。

【００２９】このように本発明に係る液晶表示装置にお
いては、蓄積容量３１の断面形状が全体的に波状の凹凸
形状に形成されている。したがって蓄積容量３１は、平
面的な投射占有面積はそのままに、実効的な面積を凹凸
状に対応して大きくすることができる。本実施例ではそ
の蓄積容量３１の実効的な面積は、平面的な投射占有面
積の約 1.7倍程度までに増大させることができた。この
ように実効的な面積を増大することができるので、蓄積
容量３１の容量値Ｃｓもそれに対応して増大することが
できる。本実施例ではその容量値Ｃｓを、従来の構造の
同一の平面的な投射占有面積の蓄積容量と比較して約
1.7倍にも増大することができた。

【００３０】このようにして蓄積容量３１の容量値Ｃｓ
を増大させることにより、寄生容量Ｃgsに起因して発生
していた画素電極２３の電位変動ΔＶｐを、その蓄積容
量３１の容量値Ｃｓで緩衝させて解消することができ
る。その結果、画面上のフリッカや輝度むらなどの表示
不良の発生を抑えて良好な画像表示を実現することがで
きる。実際に本実施例の液晶表示装置を駆動させ、その
表示品質を目視により検証したところ、フリッカや輝度
むらなどの表示不良はほとんど見受けられなかった。

【００３１】しかもこのとき、蓄積容量３１の平面的な
投影占有面積はそのままで済むため、画素電極２３によ
る画素領域の面積が蓄積容量３１により占有されて縮小
するといった問題を避けることができる。その結果、画
素の開口率の低下により引き起こされていた画面の輝度
の低下などの不都合を避けることができる。また、蓄積
容量３１の誘電体層２７の膜厚も薄くする必要がないの
で、製造歩留まりの低下を避けることもできる。

【００３２】次に、本発明に係るアクティブマトリック
ス型液晶表示装置の製造方法について説明する。

【００３３】まず、ガラスからなる透明基板７の主面全
面上に、有機絶縁膜材料であるポリイミド膜をスピンコ
ートで均一な膜厚に被着させた後、その表面に例えばＲ
ＩＥ装置によって酸素プラズマ処理を施して、上部表面
が凹凸状に形成された絶縁性下地膜９を形成する。

【００３４】次に絶縁性下地膜９の上にＭｏ膜をスパッ
タ成膜しこれを所定の形状にフォトエッチングして、Ｔ
ＦＴ１９のゲート電極１５と一体の複数の走査線１１お
よび蓄積容量３１の第１の電極２５とを形成する。

【００３５】さらにこの上を覆うように例えば酸化シリ
コン（ＳｉＯ₂ ）からなるゲート絶縁膜４３をプラズマ
ＣＶＤにより形成する。このゲート絶縁膜４３は蓄積容
量３１の誘電体層２７としても用いられることは前述の
通りである。

【００３６】そしてゲート絶縁膜４３を介してゲート電
極１５と対向するように、例えばｉ型の水素化アモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ）からなる半導体層４５を
プラズマＣＶＤにより形成する。さらに半導体層４５上
には互いに電気的に分離されたｎ型ａ−Ｓｉ：Ｈからな
るドレイン領域４７、ソース領域４９をそれぞれプラズ
マＣＶＤにより形成する。そして例えばＩＴＯからなる
透明導電膜をスパッタ法で成膜し所定の形状にフォトエ
ッチングによりパターニングして画素電極２３を形成す
る。この画素電極２３はゲート絶縁膜４３を介して第１
の電極２５と対向する部分では蓄積容量３１の第２の電
極２９としての構成をも兼ねていることは前述した通り
である。

【００３７】そして一端をソース領域４９に接続し他端
を画素電極２３に接続するようにソース電極２１を形成
する。また一端をドレイン領域４７に接続し他端を信号
線１３と一体となるようにドレイン電極１７を形成す
る。このとき形成する信号線１３は前記の走査線１１と
直交するようにパターニングする。ここで、ドレイン電
極１７およびソース電極２１は、例えばＭｏ膜とＡｌ膜
とをスパッタ法で順次被着させた後、所定の形状にフォ
トエッチングして形成する。

【００３８】そして低温キュア型のポリイミド膜を成膜
しこれにラビング配向処理を施して配向膜３３を形成す
る。こうしてＴＦＴアレイ基板１を得る。

【００３９】一方、対向基板３は、ガラスからなる透明
基板３５上にＣｒのような金属膜を被着させパターニン
グしてＴＦＴ１９に対面して配置される遮光膜（いわゆ
るブラックマトリックス）３７を形成し、この遮光膜３
７を含む透明基板３５の主面上ほぼ全面を覆うようにＩ
ＴＯからなる対向電極３９を形成し、その上を被覆する
ように低温キュア型のポリイミド膜を成膜しこれにラビ
ング配向処理を施して配向膜４１を形成する。

【００４０】そしてＴＦＴアレイ基板１と対向基板３と
を、互いの配向膜３３、４１の配向軸が概ね90度を成す
ように対向配置し、間隙を有して組み合わせてその周囲
を封止して（図示省略）両基板の間隙に液晶層５を注入
し、ＴＦＴアレイ基板１と対向基板３とにそれぞれ偏光
板５１、５３を貼設して、本発明に係るアクティブマト
リックス型液晶表示装置が完成する。

【００４１】なお、前記の絶縁性下地膜９の材料として
は、本実施例ではポリイミドを用いたが、このようなポ
リイミド以外の有機絶縁膜を用いてもよく、あるいは無
機絶縁膜を用いてもよい。この絶縁性下地膜９として
は、絶縁性を有しかつその表面を凹凸状に形成しやすく
また一般的なＴＦＴアレイ基板の製造工程に対してプロ
セス整合性が良好な材料を好適に用いることができる。
したがって、本実施例のように液晶表示装置で一般によ
く用いられており加工性の良好なポリイミド膜を用いる
ことが好ましい。しかしこの他にも例えば一般的な下地
保護膜として用いられる無機絶縁膜であるＳｉＯ₂ 膜を
用いて、その上部表面を例えばフォトリソグラフィによ
って加工して凹凸状に形成することなども考えられる。
このように一般に用いられる下地膜であるＳｉＯ₂ を絶
縁性下地膜９として用いることもできる。

【００４２】また、前記の絶縁性下地膜９の凹凸形状
は、本実施例では波状としたがこれのみには限定しな
い。この他にも鋸状あるいは正弦波状でもよい。この絶
縁性下地膜の凹凸形状としては、蓄積容量３１の平面的
投影占有面積に対してその実効的な面積がより大きくな
るような形状で、かつ蓄積容量３１の形成時に絶縁性下
地膜９の凹凸表面上に第１の電極２５や誘電体層２７や
第２の電極２９を凹凸形状に被着させ易い形状とするこ
とが望ましい。

【００４３】また、絶縁性下地膜９は、全面にわたって
表面を凹凸形状に形成してもよく、あるいは蓄積容量３
１が形成される部分だけを凹凸形状に形成してもよい。

【００４４】上記実施例では、絶縁性下地膜９のほぼ全
面にわたって表面を凹凸形状に形成しており、ＴＦＴ１
９に対応する領域や画素電極２３に対応する領域も凹凸
形状となっているが、その上に形成されるＴＦＴ１９や
画素電極２３には実際上ほとんど悪影響は及ぼされない
ことが判明している。例えばＴＦＴ１９においては、蓄
積容量３１と同様の理由によりその半導体層４５などの
実効的な面積が増大するので、むしろＴＦＴ１９がさら
に微細化されても、ＴＦＴ１９の電気的特性を低下させ
ることなく微細化に対応することができるという副次的
効果をも得ることができる。また画素電極２３およびそ
の上に形成される配向膜３３に対しても、絶縁性下地膜
９の凹凸の周期および高さを前述のごとく0.3 〜 1μｍ
と小さく設定しているので、実際上配向乱れや製造時の
段切れ不良などの不都合は生じない。しかしこのように
全面にわたって表面を凹凸形状に形成することのみには
限定しない。絶縁性下地膜９を蓄積容量３１に対応する
部分だけに凹凸形状として形成することもできる。この
場合には、一旦絶縁性下地膜９の全面を凹凸形状に形成
しておき、蓄積容量３１と対応する部分だけを残してそ
の他の領域の絶縁性下地膜９をエッチングにより蝕刻あ
るいは除去するなどして平坦に加工すればよい。あるい
は蓄積容量３１に対応する部分だけを露出させその他の
領域の絶縁性下地膜９を金属膜からなるドライエッチン
グ用マスクで被覆するなどして、露出した部分だけにＲ
ＩＥプラズマ処理を施して凹凸状に加工してもよい。

【００４５】また、第１の電極２５、誘電体層２７、第
２の電極２９は、本実施例のようにその下地である絶縁
性下地膜９の表面の凹凸に沿うように被着されて、蓄積
容量３１全体が絶縁性下地膜９の表面と同様に凹凸に形
成されていることが望ましい。しかしこれのみには限定
ぜす、誘電体層２７の上面および第２の電極２９は平坦
であってもよい。ただしその場合には蓄積容量３１全体
が絶縁性下地膜９の表面と同様に凹凸に形成されている
場合よりも蓄積容量３１の実効面積の増大効果は小さく
なるものと考えられる。あるいはその場合には誘電体層
２７の凹凸状の下面から平坦な上面までの膜厚は、その
凸部分の頂点で最も薄くなることから、その部分近傍で
の容量値の増加分の総和だけ蓄積容量３１全体の容量値
Ｃｓが増大するという効果は期待できる。

【００４６】また、前記の蓄積容量３１を配置する平面
的な位置としては、上記の実施例に図１（ａ）で示した
ように画素の中央部に設けてもよく、あるいは図２に示
すように画素領域を概ね避けていわゆる非画素部に例え
ば走査線１１と一体に形成するように配設してもよい。
このように非画素部に走査線１１と一体に形成すれば、
画素の開口率を低下させることを避けることができかつ
製造も簡易となるので、さらに好ましい。

【００４７】その他、蓄積容量３１に用いる誘電体層２
７や、配向膜３３、４１や遮光膜３７などの材料や、Ｔ
ＦＴ１９の構造など、本発明の要旨を逸脱しない範囲で
種々の変更が可能であることは言うまでもない。

【００４８】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、寄生容量Ｃgsによる画素電極の電位変動
に起因して発生するフリッカや輝度むらなどを容量を増
大させた蓄積容量によって解消して、良好な画像表示を
実現したアクティブマトリックス型液晶表示装置を提供
することができる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリックス型液晶表示装
置の構造を示す図。

【図２】本発明のアクティブマトリックス型液晶表示装
置の蓄積容量を非画素部近傍に形成した場合を示す平面
図。

【図３】従来のアクティブマトリックス型液晶表示装置
の構造を示す図。

【図４】従来のアクティブマトリックス型液晶表示装置
の等価回路を示す図。

【符号の説明】

１…ＴＦＴアレイ基板、３…対向基板、５…液晶層、９
…絶縁性下地膜、２５…第１の電極、２７…誘電体層、
２９…第２の電極、３１…蓄積容量

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に交差するように形成された複数
   の走査配線および複数の信号配線と、前記走査配線およ
   び前記信号配線の交差部ごとにマトリックス状に配置さ
   れ、その各々に接続されたスイッチング素子と、前記ス
   イッチング素子に接続されマトリックス状に配列された
   画素電極と、前記画素電極に接続された蓄積容量とが形
   成されたスイッチング素子アレイ基板と、前記スイッチ
   ング素子アレイ基板に間隙を有して対向配置される対向
   電極が形成された対向基板と、前記スイッチング素子ア
   レイ基板と前記対向基板との間に封入された液晶組成物
   とを有する液晶表示装置において、 前記基板上に表面が凹凸状に形成された絶縁性下地膜
   と、 前記絶縁性下地膜上に被着された第１の電極と、前記第
   １の電極上に被着された誘電体層と、前記誘電体層上に
   被着された第２の電極とから形成される蓄積容量とを具
   備することを特徴とするアクティブマトリックス型液晶
   表示装置。