CN113690253A - 阵列基板、阵列基板的制造方法及显示面板 - Google Patents

阵列基板、阵列基板的制造方法及显示面板 Download PDF

Info

Publication number
CN113690253A
CN113690253A CN202110932269.3A CN202110932269A CN113690253A CN 113690253 A CN113690253 A CN 113690253A CN 202110932269 A CN202110932269 A CN 202110932269A CN 113690253 A CN113690253 A CN 113690253A
Authority
CN
China
Prior art keywords
substrate
array substrate
capacitor electrode
metal layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110932269.3A
Other languages
English (en)
Inventor
李子然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110932269.3A priority Critical patent/CN113690253A/zh
Publication of CN113690253A publication Critical patent/CN113690253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例公开了一种阵列基板、阵列基板的制造方法及显示面板。阵列基板包括基底和设于基底上的薄膜晶体管，以及与薄膜晶体管电连接的存储电容，存储电容包括第一电容电极和第二电容电极，第二电容电极位于第一电容电极远离基底的一侧；其中，第一电容电极远离基底一侧的表面包括交替设置的第一凸起部和第一凹陷部，第二电容电极包括交替设置第二凸起部和第二凹陷部，第二凸起部与第一凸起部对应，第二凹陷部与第一凹陷部对应。阵列基板具有结构简单、制作工艺简化的效果，同时具有减小存储电容两电极所占据的面积，增大了显示区的面积，从而提升了透过率的有益效果。

Description

阵列基板、阵列基板的制造方法及显示面板
技术领域
本申请涉及显示领域，具体涉及一种阵列基板、阵列基板的制造方法及显示面板。
背景技术
显示面板已经广泛用于生活，显示面板的阵列结构中通常包括开关区、存储电容区和显示区，开关区设置有薄膜晶体管，存储电容区设置有与薄膜晶体管电连接的存储电容，显示区可以显示颜色和亮度。
然而，在现有技术中，通常采用两层金属层形成存储电容的两电极，不但结构复杂、制作工艺繁多，而且存储电容的两电极通常为平面状态，为了保持足够的电容需要较大的两电极面积，因此存储电容的两电极占据了较大面积，从而减小了显示区的面积，降低了透过率。
发明内容
本申请实施例提供一种阵列基板、阵列基板的制造方法及显示面板，可以解决现有存储电容的两电极结构复杂、制作工艺繁多，以及平面状态的两电极占据较大面积，减小了显示区的面积，降低了透过率的技术问题。
本申请实施例提供了一种阵列基板，包括基底和设于所述基底上的薄膜晶体管，以及与所述薄膜晶体管电连接的存储电容，所述存储电容包括第一电容电极和第二电容电极，所述第二电容电极位于所述第一电容电极远离所述基底的一侧；
其中，所述第一电容电极远离所述基底一侧的表面包括交替设置的第一凸起部和第一凹陷部，所述第二电容电极包括交替设置第二凸起部和第二凹陷部，所述第二凸起部与所述第一凸起部对应，所述第二凹陷部与所述第一凹陷部对应。
可选的，在本申请的一些实施例中，还包括设于所述基底上的第一金属层，所述第一金属层包括所述第一电容电极；
所述薄膜晶体管包括有源部，所述有源部与所述第二电容电极位于同一层。
可选的，在本申请的一些实施例中，所述第一金属层靠近所述基底一侧的表面为平面。
可选的，在本申请的一些实施例中，所述第一金属层靠近所述基底一侧的表面包括第三凸起部和第三凹陷部，所述第三凸起部与所述第一凸起部对应，所述第三凹陷部与所述第一凹陷部对应。
可选的，在本申请的一些实施例中，所述第一金属层还包括对应所述薄膜晶体管设置的遮光部或所述薄膜晶体管的栅极。
可选的，在本申请的一些实施例中，所述第一凸起部和所述第一凹陷部交替形成波浪形。
可选的，在本申请的一些实施例中，所述有源部和第二电容电极为氧化物半导体。
本申请实施例还提供了一种阵列基板的制造方法，包括如下制造步骤：
步骤S100：在基底上形成第一金属层，所述第一金属层图案化形成第一电容电极，在所述第一电容电极远离所述基底一侧的表面形成交替设置的第一凸起部和第一凹陷部；
步骤S200：在所述第一金属层上形成缓冲层；
步骤S300：在所述缓冲层上形成薄膜晶体管，其中，在形成所述薄膜晶体管的有源部时，同时形成第二电容电极。
可选的，在本申请的一些实施例中，所述步骤S100包括如下制造步骤：
步骤S110：在所述基底上形成第一金属层，在所述第一金属层上形成光阻层；
步骤S120：通过半色调光罩将所述光阻层图案化，图案化的所述光阻层包括第一部分和第二部分，所述第二部分包括第四凸起部和第四凹陷部；
步骤S130：刻蚀所述第一金属层形成遮光部和所述第一电容电极，所述遮光部对应所述光阻层的所述第一部分，所述第一电容电极对应所述光阻层的所述第二部分，所述第一电容电极包括第一凸起部和第一凹陷部，所述第一凸起部对应所述第四凸起部，所述第一凹陷部对应所述第四凹陷部。
相应的，本申请实施例还提供了一种显示面板，包括上述任一项所述的阵列基板。
本申请实施例中，提供一种阵列基板、阵列基板的制造方法及显示面板，具有结构简单、制作工艺简化的效果，同时具有减小存储电容两电极所占据的面积，增大了显示区的面积，从而提升了透过率的有益效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的阵列基板的第一种截面示意图；
图2是本申请一实施例提供的阵列基板的第二种截面示意图；
图3至图12是本申请一实施例提供的阵列基板的制造方法中的阵列基板制造过程的示意图；
图13是本申请一实施例提供的阵列基板的制造方法的流程示意图；
图14是本申请一实施例提供的阵列基板的制造步骤中的步骤S100的详细步骤示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例提供了一种阵列基板，包括基底和设于基底上的薄膜晶体管，以及与薄膜晶体管电连接的存储电容，存储电容包括第一电容电极和第二电容电极，第二电容电极位于第一电容电极远离基底的一侧；其中，第一电容电极远离基底一侧的表面包括交替设置的第一凸起部和第一凹陷部，第二电容电极包括交替设置第二凸起部和第二凹陷部，第二凸起部与第一凸起部对应，第二凹陷部与第一凹陷部对应。
本申请实施例提供一种阵列基板、阵列基板的制造方法及显示面板。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
实施例一、
请参阅图1、2，图1为本申请实施例提供的阵列基板10的第一种截面示意图，图2为本申请实施例提供的阵列基板10的第二种截面示意图，本申请实施例提供了一种阵列基板10，包括基底11和设于基底11上的薄膜晶体管60，以及与薄膜晶体管60电连接的存储电容Cst，存储电容Cst包括第一电容电极121和第二电容电极141，第二电容电极141位于第一电容电极121远离基底11的一侧；其中，第一电容电极121远离基底11一侧的表面包括交替设置的第一凸起部1211和第一凹陷部1212，第二电容电极141包括交替设置第二凸起部1411和第二凹陷部1412，第二凸起部1411与第一凸起部1211对应，第二凹陷部1412与第一凹陷部1212对应。
具体的，第一电容电极121远离基底11一侧的表面包括交替设置的第一凸起部1211和第一凹陷部1212，第一电容电极121靠近基底11一侧的表面的形态在后续介绍。第二电容电极141包括交替设置第二凸起部1411和第二凹陷部1412，即第二电容电极141远离基底11的表面和靠近基底11的表面的形态具有一致性，第二电容电极141整体包括交替设置第二凸起部1411和第二凹陷部1412。
具体的，第二凸起部1411与第一凸起部1211对应，第二凹陷部1412与第一凹陷部1212对应，是指第二凸起部1411在基底11上的正投影与第一凸起部1211在基底11上的正投影部分重叠或完全重叠，第二凹陷部1412在基底11上的正投影与第一凹陷部1212在基底11上的正投影部分重叠或完全重叠，或者说第二电容电极141的第二凸起部1411和第二凹陷部1412在制作时依照第一电容电极121远离基底11一侧的表面的第一凸起部1211和第一凹陷部1212形成。
进一步的，阵列基板10还包括设于基底11上的第一金属层12，第一金属层12包括第一电容电极121；薄膜晶体管60包括有源部142，有源部与第二电容电极141位于同一层。
具体的，薄膜晶体管60的有源部142与第二电容电极141位于同一层，即有源部142与第二电容电极141的材料相同或者在相同工艺中形成，例如，有源部142与第二电容电极141的材料均为氧化物半导体，例如均为IGZO(铟镓锌氧化物)等材料，第二电容电极141的半导体材料可以通过导体化工艺增加导电性。
进一步的，如图1所示，第一金属层12靠近基底11一侧的表面为平面；或者，如图2所示，第一金属层12靠近基底11一侧的表面包括第三凸起部1213和第三凹陷部1214，第三凸起部1213与第一凸起部1211对应，第三凹陷部1214与第一凹陷部1212对应。
具体的，如图1所示，第一金属层12靠近基底11一侧的表面为平面。
具体的，或者，如图2所示，第一金属层12靠近基底11一侧的表面包括第三凸起部1213和第三凹陷部1214。
进一步的，第一凸起部1211和第一凹陷部1212交替形成波浪形。
具体的，图1、图2示意了截面图中，第一凸起部1211和第一凹陷部1212交替形成波浪形，第一凸起部1211和第一凹陷部1212还可以交替形成其他形状。
进一步的，有源部142和第二电容电极141为氧化物半导体。
具体的，有源部142与第二电容电极141的材料均为氧化物半导体，例如均为IGZO(铟镓锌氧化物)等材料，第二电容电极141的半导体材料可以通过导体化工艺增加导电性。
具体，在一些实施例中，如图1所示，阵列基板10的完整结构可以包括层叠设置的：基底11、第一金属层12、电容绝缘层或缓冲层13、半导体层14、栅极绝缘层15、栅极16、第一绝缘层或第一平坦层17、源漏极层18、第二绝缘层或第二平坦层19、像素电极或阳极20。源漏极层18包括源极181和漏极182，像素电极或阳极20电连接薄膜晶体管60的漏极182，薄膜晶体管60包括有源部142、栅极绝缘层15、栅极16、源极181和漏极182。薄膜晶体管60的层结构和膜层数量不限于此。
具体，在一些实施例中，如图2所示，基底11与第一金属层12之间还可以设置第三绝缘层31，第三绝缘层31设置凸起部或凹陷部，便于设置第一金属层12靠近基底11一侧表面的第三凸起部1213和第三凹陷部1214。
在本申请实施例中，有源部142与第二电容电极141位于同一层，具有使得阵列基板10和存储电容Cst结构简单、制作工艺简化的效果，同时，第一电容电极121远离基底11一侧的表面包括交替设置的第一凸起部1211和第一凹陷部1212，第二电容电极141包括交替设置第二凸起部1411和第二凹陷部1412，第二凸起部1411与第一凸起部1211对应，第二凹陷部1412与第一凹陷部1212对应，可以在较小的平面区域中增大存储电容Cst的两电极的面积，依据电容大小的计算工时，可知存储电容Cst的电容量大小得以提升，因此具有减小存储电容的两电极所占据的面积，增大了显示区的面积，从而提升了透过率的有益效果。
经过发明人的验证，在相同面积的平面区域内，本申请实施例的存储电容Cst的有效面积得以增加，本申请实施例的存储电容Cst相较原平面结构的存储电容最高可提升50％以上的电荷储存能力；存储电容Cst在相同电荷储存能力的前提下，本申请实施例的存储电容Cst的平面区域面积得以大量减小，可以大量提升显示区的面积，从而提升透过率。
需要说明的是，平面区域面积可以理解为存储电容Cst的两电极在基底11上的正投影的面积，在液晶显示面板中，显示区的面积指每个像素中的开口的面积，开口部位可以透过背光的光线。
实施例二、
本申请实施例与实施例一相同或相似，不同之处在于第一金属层12还包括对应薄膜晶体管60设置的遮光部122或薄膜晶体管60的栅极。
具体的，在一些实施例中，如图1、图2所示，第一金属层12还包括对应薄膜晶体管60设置的遮光部122，遮光部122用于遮挡背光或外界光线进入有源部142，防止有源部142电性异常。
具体的，在一些实施例中，阵列基板10中的第一金属层12还包括薄膜晶体管60的栅极(图中未示意)，例如薄膜晶体管60为底栅结构时，有源部142位于栅极远离基底11的一侧，此时第一金属层12可以包括薄膜晶体管60的栅极，即薄膜晶体管60的栅极与第一电容电极121位于同一层。
本申请实施例中，通过设置第一金属层12还包括对应薄膜晶体管60设置的遮光部122或薄膜晶体管60的栅极，可以进一步简化阵列基板10和存储电容Cst的结构和制作工艺。
实施例三、
本申请实施例还提供了上述阵列基板的一种制造方法，如图3至图12、图13、图14所示，图3至图12为阵列基板制造过程的示意图，图13为阵列基板的制造方法的流程示意图，图14为阵列基板的制造步骤中的步骤S100的详细步骤示意图，阵列基板的制造方法，包括制造步骤：步骤S100、步骤S200和步骤S300。
步骤S100：如图3至图6所示，在基底11上形成第一金属层12，第一金属层12图案化形成第一电容电极121，在第一电容电极121远离基底11一侧的表面形成交替设置的第一凸起部1211和第一凹陷部1212。
步骤S200：如图7所示，在第一金属层12上形成缓冲层13。
步骤S300：如图7至图12所示，在缓冲层13上形成薄膜晶体管60，其中，在形成薄膜晶体管60的有源部142时，同时形成第二电容电极141。
如图14所示，步骤S100包括制造步骤：步骤S110、步骤S120、步骤S130。
步骤S110：在基底11上形成第一金属层12，在第一金属层12上形成光阻层41；
步骤S120：通过半色调光罩将光阻层41图案化，图案化的光阻层41包括第一部分411和第二部分412，第二部分412包括第四凸起部4121和第四凹陷部4122；
具体的，将光阻层41图案化，可以通过半色调光罩(又称之为halftonemask、灰阶光罩等)将光阻层41图案化形成第一部分411和第二部分412，同时形成第二部分412上的第四凸起部4121和第四凹陷部4122。
具体的，将光阻层41图案化，可以通过分步图案化，例如先将光阻层41图案化形成第一部分411和第二部分412，再在第二部分412上图案化形成第四凸起部4121和第四凹陷部4122。
步骤S130：刻蚀第一金属层12形成遮光部122和第一电容电极121，遮光部122对应光阻层41的第一部分411，第一电容电极121对应光阻层41的第二部分412，第一电容电极121包括第一凸起部1211和第一凹陷部1212，第一凸起部1211对应第四凸起部4121，第一凹陷部1212对应第四凹陷部4122。
具体的，可以增大蚀刻液的使用量，一次性的刻蚀出遮光部122和第一电容电极121，同时过刻蚀出第一电容电极121的第一凸起部1211和第一凹陷部1212。
具体的，可以分步刻蚀，例如，先刻蚀出遮光部122和第一电容电极121，再调整蚀刻液的使用量，继续过刻蚀，刻蚀出第一电容电极121的第一凸起部1211和第一凹陷部1212。
具体的，在过刻蚀形成第一电容电极121的第一凸起部1211和第一凹陷部1212时，第一电容电极121没有被刻蚀形成过孔，而保留一定的厚度形成第一凹陷部1212，未被过刻蚀的部位就形成了第一凸起部1211。
具体的，薄膜晶体管60的有源部142与第二电容电极141位于同一层，即有源部142与第二电容电极141的材料相同或者在相同工艺中形成，例如，有源部142与第二电容电极141的材料均为氧化物半导体，例如均为IGZO(铟镓锌氧化物)等材料，第二电容电极141的半导体材料可以通过导体化工艺增加导电性。
在一些实施例中，如图7至图8，步骤S300，在缓冲层13上形成薄膜晶体管60，其中，在形成薄膜晶体管60的有源部142时，同时形成第二电容电极141。步骤S300可以包括步骤S310、步骤S320、步骤S330。
步骤S310：在缓冲层13上形成半导体层14，将半导体层14图案化形成有源部142和第二电容电极141；
步骤S320：在有源部142上形成栅极16，栅极16覆盖有源部142的中心部位，并露出有源部142的两端部位。
步骤S330：对有源部142未被栅极16覆盖的两端部位和第二电容电极进行导体化处理。
具体的，参照上述实施例，阵列基板10还可以包括其他膜层结构，阵列基板的制造方法还可以包括其他膜层结构的制造过程，在此不再赘述，例如：阵列基板的制造方法还可以包括步骤S400。
步骤S400：如图8至图12所示，依次形成层叠设置的栅极绝缘层15、栅极16、第一绝缘层或第一平坦层17、源漏极层18、第二绝缘层或第二平坦层19、像素电极或阳极20。
具体的，源漏极层18包括源极181和漏极182，像素电极或阳极20电连接薄膜晶体管60的漏极182，薄膜晶体管60包括有源部142、栅极绝缘层15、栅极16、源极181和漏极182。薄膜晶体管60的层结构和膜层数量不限于此。
具体的，像素电极或阳极20中，在液晶显示面板的像素电极20中，像素电极20的材料可以为ITO，在有机发光显示面板中的阳极20中，阳极20的材料可以为ITO/Ag/ITO的叠层结构。
在本申请实施例阵列基板的制造方法中，有源部142与第二电容电极141位于同一层，具有使得阵列基板10和存储电容Cst结构简单、制作工艺简化的效果，同时，第一电容电极121远离基底11一侧的表面包括交替设置的第一凸起部1211和第一凹陷部1212，第二电容电极141包括交替设置第二凸起部1411和第二凹陷部1412，第二凸起部1411与第一凸起部1211对应，第二凹陷部1412与第一凹陷部1212对应，可以在较小的平面区域中增大存储电容Cst的两电极的面积，依据电容大小的计算工时，可知存储电容Cst的电容量大小得以提升，因此具有减小存储电容的两电极所占据的面积，增大了显示区的面积，从而提升了透过率的有益效果。
需要说明的是，在上述的阵列基板10或阵列基板的制造方法中，阵列基板10中的薄膜晶体管60的结构可以为顶栅结构，也可以为底栅结构。半导体的14的材料可以为氧化物半导体或者为硅系半导体材料，例如为非晶硅半导体材料，在此不做限定。
实施例四、
本申请实施例提供了一种显示面板，包括上述实施例中的任一项的阵列基板10。或者本申请实施例提供了一种显示面板，包括采用上述实施例中的任一项的阵列基板的制造方法制造而成。
以上对本申请实施例所提供的一种阵列基板、阵列基板的制造方法及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括基底和设于所述基底上的薄膜晶体管，以及与所述薄膜晶体管电连接的存储电容，所述存储电容包括第一电容电极和第二电容电极，所述第二电容电极位于所述第一电容电极远离所述基底的一侧；
其中，所述第一电容电极远离所述基底一侧的表面包括交替设置的第一凸起部和第一凹陷部，所述第二电容电极包括交替设置第二凸起部和第二凹陷部，所述第二凸起部与所述第一凸起部对应，所述第二凹陷部与所述第一凹陷部对应。
2.如权利要求1所述的阵列基板，其特征在于，还包括设于所述基底上的第一金属层，所述第一金属层包括所述第一电容电极；
所述薄膜晶体管包括有源部，所述有源部与所述第二电容电极位于同一层。
3.如权利要求2所述的阵列基板，其特征在于，所述第一金属层靠近所述基底一侧的表面为平面。
4.如权利要求2所述的阵列基板，其特征在于，所述第一金属层靠近所述基底一侧的表面包括第三凸起部和第三凹陷部，所述第三凸起部与所述第一凸起部对应，所述第三凹陷部与所述第一凹陷部对应。
5.如权利要求3或4所述的阵列基板，其特征在于，
所述第一金属层还包括对应所述薄膜晶体管设置的遮光部或所述薄膜晶体管的栅极。
6.如权利要求3或4所述的阵列基板，其特征在于，
所述第一凸起部和所述第一凹陷部交替形成波浪形。
7.如权利要求5所述的阵列基板，其特征在于，
所述有源部和第二电容电极为氧化物半导体。
8.一种阵列基板的制造方法，其特征在于，包括如下制造步骤：
步骤S100：在基底上形成第一金属层，所述第一金属层图案化形成第一电容电极，在所述第一电容电极远离所述基底一侧的表面形成交替设置的第一凸起部和第一凹陷部；
步骤S200：在所述第一金属层上形成缓冲层；
步骤S300：在所述缓冲层上形成薄膜晶体管，其中，在形成所述薄膜晶体管的有源部时，同时形成第二电容电极。
9.如权利要求8所述的阵列基板的制造方法，其特征在于，所述步骤S100包括如下制造步骤：
步骤S110：在所述基底上形成第一金属层，在所述第一金属层上形成光阻层；
步骤S120：通过半色调光罩将所述光阻层图案化，图案化的所述光阻层包括第一部分和第二部分，所述第二部分包括第四凸起部和第四凹陷部；
步骤S130：刻蚀所述第一金属层形成遮光部和所述第一电容电极，所述遮光部对应所述光阻层的所述第一部分，所述第一电容电极对应所述光阻层的所述第二部分，所述第一电容电极包括第一凸起部和第一凹陷部，所述第一凸起部对应所述第四凸起部，所述第一凹陷部对应所述第四凹陷部。
10.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
CN202110932269.3A 2021-08-13 2021-08-13 阵列基板、阵列基板的制造方法及显示面板 Pending CN113690253A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110932269.3A CN113690253A (zh) 2021-08-13 2021-08-13 阵列基板、阵列基板的制造方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110932269.3A CN113690253A (zh) 2021-08-13 2021-08-13 阵列基板、阵列基板的制造方法及显示面板

Publications (1)

Publication Number Publication Date
CN113690253A true CN113690253A (zh) 2021-11-23

Family

ID=78579893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110932269.3A Pending CN113690253A (zh) 2021-08-13 2021-08-13 阵列基板、阵列基板的制造方法及显示面板

Country Status (1)

Country Link
CN (1) CN113690253A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713196A (ja) * 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
CN101826548A (zh) * 2009-03-03 2010-09-08 三星移动显示器株式会社 有机发光二极管显示装置及其制造方法
US20110215335A1 (en) * 2010-03-03 2011-09-08 Oh-Seob Kwon Organic light emitting diode display and manufacturing method thereof
CN102623451A (zh) * 2011-12-29 2012-08-01 友达光电股份有限公司 像素阵列基板
CN112635534A (zh) * 2020-12-23 2021-04-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置和显示面板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713196A (ja) * 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
CN101826548A (zh) * 2009-03-03 2010-09-08 三星移动显示器株式会社 有机发光二极管显示装置及其制造方法
US20110215335A1 (en) * 2010-03-03 2011-09-08 Oh-Seob Kwon Organic light emitting diode display and manufacturing method thereof
CN102623451A (zh) * 2011-12-29 2012-08-01 友达光电股份有限公司 像素阵列基板
CN112635534A (zh) * 2020-12-23 2021-04-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置和显示面板的制作方法

Similar Documents

Publication Publication Date Title
CN109300917B (zh) 一种阵列基板及其制备方法、显示面板
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US7264981B2 (en) Flat panel display device and method of manufacturing the same
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR20030013047A (ko) 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
US9171999B2 (en) Thin film transistor array panel and method for manufacturing the same
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN108010850B (zh) 薄膜晶体管及其制作方法、tft基板
CN109659312B (zh) 一种阵列基板及其制备方法
CN110828476B (zh) 阵列基板及其制备方法、显示装置
CN113972252B (zh) 显示面板及电子设备
CN114089571B (zh) 阵列基板及制作方法和显示面板
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN113687548B (zh) 阵列基板及其制作方法、以及显示面板
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN113948458B (zh) 阵列基板及其制作方法
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN109037243B (zh) 用于显示装置的基板及其制作方法、显示装置
US7824970B2 (en) Semiconductor structure and method for manufacturing the same
CN108400139B (zh) 阵列基板及其制作方法以及显示装置
US20070153170A1 (en) Method of fabricating pixel structure
CN106876415B (zh) 一种薄膜晶体管阵列基板及其制造方法
CN111029344A (zh) 一种阵列基板及其制备方法
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211123