JP2001318626A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2001318626A
JP2001318626A JP2000135602A JP2000135602A JP2001318626A JP 2001318626 A JP2001318626 A JP 2001318626A JP 2000135602 A JP2000135602 A JP 2000135602A JP 2000135602 A JP2000135602 A JP 2000135602A JP 2001318626 A JP2001318626 A JP 2001318626A
Authority
JP
Japan
Prior art keywords
film
layer
semiconductor
semiconductor device
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000135602A
Other languages
English (en)
Other versions
JP4785229B2 (ja
JP2001318626A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to US09/566,733 priority Critical patent/US6900084B1/en
Priority to JP2000135602A priority patent/JP4785229B2/ja
Priority to TW90105335A priority patent/TW497122B/zh
Priority to KR20010025175A priority patent/KR101253485B1/ko
Publication of JP2001318626A publication Critical patent/JP2001318626A/ja
Priority to US11/132,276 priority patent/US7102165B2/en
Priority to KR1020060041215A priority patent/KR100864798B1/ko
Priority to US11/514,274 priority patent/US7323715B2/en
Publication of JP2001318626A5 publication Critical patent/JP2001318626A5/ja
Priority to US12/010,487 priority patent/US7902550B2/en
Priority to KR1020080024222A priority patent/KR100884700B1/ko
Priority to KR1020090036546A priority patent/KR100920321B1/ko
Priority to US13/037,927 priority patent/US8525173B2/en
Application granted granted Critical
Publication of JP4785229B2 publication Critical patent/JP4785229B2/ja
Priority to KR1020120083391A priority patent/KR20120090923A/ko
Priority to KR1020130012042A priority patent/KR20130026465A/ko
Priority to US14/013,443 priority patent/US8823004B2/en
Priority to KR1020130162265A priority patent/KR20140012921A/ko
Priority to US14/471,594 priority patent/US9048146B2/en
Priority to US14/721,482 priority patent/US9429807B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/03—Function characteristic scattering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Abstract

(57)【要約】 【課題】 工程を増やすことなく、画素電極の鏡面反射
を防ぐ凸凹を形成する手段を提供する。 【解決手段】反射型の液晶表示装置の作製方法におい
て、画素電極の表面に凹凸を持たせて光散乱性を図るた
めの凸部の形成をチャネル・エッチ型ＴＦＴの形成と同
じフォトマスクで行い、画素電極１０８ｄの表面に凸凹
（凸部において曲率半径ｒを有する）を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。
【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
【０００３】
【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
【０００４】従来から画像表示装置として液晶表示装置
が知られている。パッシブ型の液晶表示装置に比べ高精
細な画像が得られることからアクティブマトリクス型の
液晶表示装置が多く用いられるようになっている。アク
ティブマトリクス型の液晶表示装置においては、マトリ
クス状に配置された画素電極を駆動することによって、
画面上に表示パターンが形成される。詳しくは選択され
た画素電極と該画素電極に対応する対向電極との間に電
圧が印加されることによって、画素電極と対向電極との
間に配置された液晶層の光学変調が行われ、この光学変
調が表示パターンとして観察者に認識される。
【０００５】アクティブマトリクス型液晶表示装置には
大きく分けて透過型と反射型の二種類のタイプが知られ
ている。
【０００６】特に、反射型の液晶表示装置は、透過型の
液晶表示装置と比較して、バックライトを使用しないた
め、消費電力が少ないといった長所を有しており、モバ
イルコンピュータやビデオカメラ用の直視型表示ディス
プレイとしての需要が高まっている。
【０００７】なお、反射型の液晶表示装置は、液晶の光
学変調作用を利用して、入射光が画素電極で反射して装
置外部に出力される状態と、入射光が装置外部に出力さ
れない状態とを選択し、明と暗の表示を行わせ、さらに
それらを組み合わせることで、画像表示を行うものであ
る。また、カラー表示するためのカラーフィルタは対向
基板に貼りつけられている。そして、素子基板と対向基
板にそれぞれ光シャッタとして偏光板を配置し、カラー
画像を表示している。一般に反射型の液晶表示装置にお
ける画素電極は、アルミニウム等の光反射率の高い金属
材料からなり、薄膜トランジスタ（以下、ＴＦＴと呼
ぶ）等のスイッチング素子に電気的に接続している。
【０００８】このようなアクティブマトリクス型の電気
光学装置の用途は広がっており、画面サイズの大面積化
とともに高精細化や高開口率化や高信頼性の要求が高ま
っている。また、同時に生産性の向上や低コスト化の要
求も高まっている。
【０００９】従来では、３００℃以下の低温で大面積の
基板上に形成可能であることから非晶質半導体膜として
非晶質シリコン膜が好適に用いられている。また、非晶
質半導体膜で形成されたチャネル形成領域を有する逆ス
タガ型（若しくはボトムゲート型）のＴＦＴが多く用い
られている。
【００１０】また、カラーフィルタは、Ｒ（赤）、Ｇ
（緑）、Ｂ（青）の着色層と、画素の間隙だけを覆う遮
光マスクとを有し、光を透過させることによって赤色、
緑色、青色の光を抽出する。また、遮光マスクは、一般
的に金属膜（クロム等）または黒色顔料を含有した有機
膜で構成されている。このカラーフィルタは、画素に対
応する位置に形成され、これにより画素ごとに取り出す
光の色を変えることができる。なお、画素に対応した位
置とは、画素電極と一致する位置を指す。
【００１１】
【発明が解決しようとする課題】従来、アクティブマト
リクス型の電気光学装置は、写真蝕刻（フォトリソグラ
フィー）技術により、最低でも５枚以上のフォトマスク
を使用してＴＦＴを基板上に作製していたため製造コス
トが大きかった。生産性を向上させ歩留まりを向上させ
るためには、工程数を削減することが有効な手段として
考えられる。
【００１２】具体的には、ＴＦＴの製造に要するフォト
マスクの枚数を削減することが必要である。フォトマス
クはフォトリソグラフィーの技術において、エッチング
工程のマスクとするフォトレジストパターンを基板上に
形成するために用いる。
【００１３】このフォトマスクを１枚使用することによ
って、レジスト塗布、プレベーク、露光、現像、ポスト
ベークなどの工程と、その前後の工程において、被膜の
成膜およびエッチングなどの工程、さらにレジスト剥
離、洗浄や乾燥工程などが付加され、煩雑なものとな
り、問題となっていた。
【００１４】また、反射型の液晶表示装置において、従
来では、画素電極を形成した後、サンドブラスト法やエ
ッチング法等の工程を追加して表面を凹凸化させて、鏡
面反射を防ぎ、反射光を散乱させることによって白色度
を増加させていた。
【００１５】また、カラーフィルタの遮光マスクとして
金属膜を用いた従来の液晶表示パネルでは、他の配線と
の寄生容量が形成され信号の遅延が生じやすいという問
題が生じていた。また、カラーフィルタの遮光マスクと
して黒色顔料を含有した有機膜を用いた場合、製造工程
が増加するという問題が生じていた。
【００１６】本発明はこのような問題に答えるものであ
り、アクティブマトリクス型の液晶表示装置に代表され
る電気光学装置において、ＴＦＴを作製する工程数を削
減して製造コストの低減および歩留まりの向上を実現す
ることを課題としている。
【００１７】また、本発明では、工程を増やすことな
く、画素電極の鏡面反射を防ぐ凸凹を形成する作製方法
を提供することを課題としている。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、反射型の液晶表示装置の作製方法にお
いて、画素電極の表面に凹凸を持たせて光散乱性を図る
ための凸部の形成をＴＦＴの形成と同じフォトマスクで
行うことを特徴とする。なお、この凸部は配線（ゲート
配線、ソース配線）及びＴＦＴ部以外の表示領域となる
領域に適宜設ける。そして、凸部を覆う絶縁膜の表面に
形成された凸凹に沿って画素電極の表面に凸凹が形成さ
れる。こうすることによってマスク数の増加させること
なく画素電極の表面に凸凹を形成することを可能とす
る。
【００１９】本明細書で開示する発明の構成は、絶縁表
面上にゲート電極と、前記ゲート電極上の絶縁膜と、前
記絶縁膜上の半導体層と、前記半導体層上のｎ型半導体
層と、前記ｎ型半導体層上の導電層とを含むＴＦＴと、
絶縁表面上に複数の凸部と、前記複数の凸部と接し、且
つ、凸凹の表面を有し、且つ、前記ＴＦＴと電気的に接
続された画素電極と、を有することを特徴とする半導体
装置である。
【００２０】上記構成において、前記表面に凸凹を有す
る画素電極における凸部の曲率半径ｒは、０．１〜４μ
ｍ、好ましくは０．２〜２μｍであることを特徴として
いる。
【００２１】上記各構成において、前記複数の凸部は、
前記ＴＦＴのゲート電極と同じ材料で形成された材料層
と、前記ＴＦＴの絶縁膜と同じ材料で形成された材料層
と、前記ＴＦＴの半導体層と同じ材料で形成された材料
層と、前記ＴＦＴのｎ型半導体層と同じ材料で形成され
た材料層と、前記導電層と同じ材料で形成された材料層
との積層物であることを特徴としている。
【００２２】また、上記各構成において、前記凸部を構
成する積層物のうち、前記ＴＦＴのゲート電極と同じ材
料で形成された材料層をパターニングしたマスクと、前
記ＴＦＴの半導体層と同じ材料で形成された材料層をパ
ターニングしたマスクは異なることを特徴としている。
【００２３】また、上記各構成において、前記凸部を構
成する積層物のうち、前記ＴＦＴの半導体層と同じ材料
で形成された材料層と、前記ＴＦＴのｎ型半導体層と同
じ材料で形成された材料層と、前記導電層と同じ材料で
形成された材料層は、同じマスクを用いて形成されたこ
とを特徴としている。
【００２４】また、上記各構成において、前記複数の凸
部のうち、高さが異なる複数の凸部を有することを特徴
としている。
【００２５】また、上記各構成において、前記複数の凸
部のうち、積層構造が異なる複数の凸部を有することを
特徴としている。
【００２６】また、上記各構成において、前記半導体装
置は、前記画素電極がＡｌまたはＡｇを主成分とする
膜、またはそれらの積層膜からなる反射型の液晶表示装
置であることを特徴としている。
【００２７】また、上記各構成において、前記半導体層
は、非晶質半導体膜であることを特徴とする半導体装
置。
【００２８】また、上記各構成において、前記ゲート電
極は、Ａｌ、Ｃｕ、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、Ｎｄまたは
Ｃｒから選ばれた元素を主成分とする膜またはそれらの
合金膜またはそれらの積層膜からなることを特徴として
いる。
【００２９】また、本発明は、遮光マスク（ブラックマ
トリクス）を用いることなく、ＴＦＴ及び画素間を遮光
する画素構造を特徴としている。遮光する手段の一つと
して、対向基板上に遮光部として２層の着色層を積層し
た膜（赤色の着色層と青色の着色層との積層膜、あるい
は赤色の着色層と緑色の着色層との積層膜）を素子基板
のＴＦＴと重なるよう形成することも特徴としている。
【００３０】本明細書では、「赤色の着色層」とは、着色
層に照射された光の一部を吸収し、赤色の光を抽出する
ものである。また、同様に「青色の着色層」とは、着色層
に照射された光の一部を吸収し、青色の光を抽出するも
のであり、「緑色の着色層」とは、着色層に照射された光
の一部を吸収し、緑色の光を抽出するものである。
【００３１】また、上記発明の各構成において、第１の
着色層と第２の着色層の積層からなる第１の遮光部と、
前記第１の着色層と第３の着色層の積層からなる第２の
遮光部とを有し、前記第１の遮光部及び前記第２の遮光
部は、任意の画素電極と、該画素電極と隣り合う画素電
極との間に重なって形成されていることを特徴としてい
る。
【００３２】上記構成において、前記第１の遮光部の反
射光量と前記第２の遮光部の反射光量は、それぞれ異な
ることを特徴としている。また、前記第１の着色層は赤
色である。また、前記第２の着色層は青色である。ま
た、前記第３の着色層は緑色である。
【００３３】また、上記構成において前記第１の遮光部
および前記第２の遮光部は、対向基板に設けられている
ことを特徴としている。
【００３４】加えて、本発明では、チャネル・エッチ型
のボトムゲートＴＦＴ構造を採用し、ソース領域及びド
レイン領域のパターニングと画素電極のパターニングを
同じフォトマスクで行うことを特徴とする。こうするこ
とによってマスク数の低減を可能とする。
【００３５】また、上記構造を実現するための発明の構
成は、絶縁表面上に第１の導電膜をパターニングして第
１の導電層を形成する第１の工程と、前記第１の導電層
上に絶縁膜と、半導体膜と、ｎ型半導体膜とを積層形成
する第２の工程と、ｎ型半導体膜上に第２の導電膜を形
成する第３の工程と、前記第１の導電層と重なる半導体
膜と、前記半導体膜と重なるｎ型半導体膜と、前記ｎ型
半導体膜と重なる第２の導電膜とをパターニングして、
前記第１の導電層と前記絶縁膜と前記半導体層と前記ｎ
型半導体層と第２の導電層との積層構造からなる凸部を
形成する第４の工程と、前記凸部を覆う画素電極を形成
する第５の工程とを有し、前記画素電極は前記凸部と重
なり、表面に凸凹を有していることを特徴とする半導体
装置の作製方法である。
【００３６】上記作製工程において、前記第１の工程と
同時にゲート電極を形成し、前記第４の工程と同時に半
導体層、ｎ型半導体層、第２の導電層を形成し、前記第
５の工程と同時に前記半導体層の一部を除去し、且つ、
前記ｎ型半導体層からなるソース領域及びドレイン領域
と、前記第２の導電層からなるソース電極及びドレイン
電極とを形成してチャネル・エッチ型のＴＦＴを形成す
ることを特徴とする半導体装置の作製方法である。
【００３７】また、上記作製工程において、前記画素電
極は、凸部と同じ工程で形成されたチャネル・エッチ型
のＴＦＴと電気的に接続していることを特徴としてい
る。
【００３８】また、上記作製工程において、前記半導体
装置は、前記画素電極がＡｌまたはＡｇを主成分とする
膜、またはそれらの積層膜からなる反射型の液晶表示装
置であることを特徴としている。
【００３９】また、上記作製工程において、前記絶縁
膜、前記半導体膜、及び前記ｎ型半導体膜は、大気に曝
されることなく連続的に形成することを特徴としてい
る。
【００４０】また、上記作製工程において、前記絶縁
膜、前記半導体膜、前記ｎ型半導体膜は、プラズマＣＶ
Ｄ法により形成することを特徴としている。
【００４１】また、上記作製工程において、前記絶縁
膜、前記半導体膜、前記ｎ型半導体膜は、スパッタ法に
より形成することを特徴としている。
【００４２】
【発明の実施の形態】本願発明の実施形態について、図
１〜図４、図６、及び図１０を用いて以下に説明する。
【００４３】本発明は、画素部において、画素ＴＦＴと
同時に凸部１０７を形成し、その上に形成される画素電
極１０８ｄの表面に凹凸部を持たせている。
【００４４】また、本発明は、図１に示すように画素電
極１０８ｄの凸部の曲率半径ｒを、０．１〜４μｍ、好
ましくは０．２〜２μｍとすることによって、画素電極
１０８ｄの鏡面反射を防ぐことを特徴としている。
【００４５】なお、本発明は、この画素電極１０８ｄの
鏡面反射を防ぐ凸凹を作製するにあたって、図２〜図４
に示すように、追加する作製工程数を必要としないこと
を特徴としている。
【００４６】凸部１０７は、図２〜図４に示すように、
ゲート配線形成時のマスクパターンまたは画素電極形成
時のマスクパターンを用いて形成する。また、ここで
は、凸部１０７として、画素ＴＦＴの作製時に成膜され
た第１の導電層１０１ｃと、絶縁膜１０２ｂと、半導体
層１０３ｃと、ｎ型半導体層１０４ｃと、第２の導電層
１０５ｃとの積層物を用いた例を示したが、特に限定さ
れることなく、これらの膜の単層または組み合わせた積
層を用いることができる。例えば、図２〜図４における
容量部に示したように半導体層、ｎ型半導体層、第２の
導電層との積層物からなる凸部を形成してもよいし、第
１の導電層と、絶縁膜との積層物からなる凸部を形成し
てもよい。こうすることによって、工程数を増加させる
ことなく複数種類の高さを有する凸部を形成することが
できる。また、相互に近接する凸部は、それぞれ０．１
μｍ以上、好ましくは１μｍ以上隔離する。
【００４７】なお、ここでは第１の導電層１０１ｃと半
導体層１０３ｃとの大きさが異なる凸部を形成した例を
示したが、特に限定されない。なお、凸部の大きさはラ
ンダムであるほうが、より反射光を散乱させるため望ま
しい。例えば、径方向の断面が多角形であってもよい
し、左右対称でない形状であってもよい。例えば、図１
０（Ａ）〜（Ｇ）で示された形状のうち、いずれのもの
でもよい。また、凸部を規則的に配置しても不規則に配
置してもよい。
【００４８】また、凸部の配置は、画素部の表示領域と
なる画素電極の下方にあたる領域であれば特に限定され
ない。図６に画素上面図の一例を示したが、図６におい
ては、容量配線１０１ｄと画素電極が重なる領域も表示
領域となるため、容量配線１０１ｄと絶縁膜１０２ｂと
半導体層、ｎ型半導体層、第２の導電層との積層物によ
って画素電極の表面に凸凹を形成している。
【００４９】また、凸部の大きさ（上面から見た面積）
も特に限定されないが１μｍ2〜４００μｍ2の範囲内、
好ましくは２５〜１００μｍ2であればよい。
【００５０】このようにして、本発明は、作製工程数を
増やすことなく、表面に凸凹を有する画素電極を形成す
ることができる。
【００５１】ここでは、凸部に接して画素電極を形成し
た例を示したが、絶縁膜で覆った後、マスクを１枚追加
してコンタクトホールを形成してもよい。
【００５２】絶縁膜で凸部を覆う場合は、表面に凸凹が
形成され、その上に形成される画素電極の表面も凸凹化
される。この画素電極の凸部の高さは０．３〜３μｍ、
好ましくは０．５〜１．５μｍとする。この画素電極の
表面に形成された凸凹によって、図４に示すように入射
光を反射する際に光を散乱させることができる。
【００５３】なお、絶縁膜としては、無機絶縁膜や有機
樹脂膜を用いることができる。この絶縁膜の材料によっ
て画素電極の凸凹の曲率を調節することも可能である。
なお、また、絶縁膜として有機樹脂膜を用いる場合は、
粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃ
ｐのものを用い、十分に凸部の影響を受けて表面に凸凹
が形成されるものを用いる。ただし、蒸発しにくい溶剤
を用いれば、有機樹脂膜の粘度が低くても凸凹を形成す
ることができる。
【００５４】また、絶縁膜として、無機絶縁膜を用いれ
ばパッシベーション膜として機能する。
【００５５】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。
【００５６】
【実施例】［実施例１］本発明の実施例を図２〜図６を
用いて説明する。本実施例は液晶表示装置の作製方法を
示し、基板上に画素部のＴＦＴとしてチャネル・エッチ
型を形成し、該ＴＦＴに接続する保持容量を作製する方
法について工程に従って詳細に説明する。また、同図に
は該基板の端部に設けられ、他の基板に設けた回路の配
線と電気的に接続するための端子部の作製工程を同時に
示す。
【００５７】図２（Ａ）において、透光性を有する基板
１００にはコーニング社の＃７０５９ガラスや＃１７３
７ガラスなどに代表されるバリウムホウケイ酸ガラスや
アルミノホウケイ酸ガラスなどのガラス基板を用いるこ
とができる。その他に、石英基板、プラスチック基板な
どの透光性基板を使用することもできる。
【００５８】次いで、第１の導電膜を基板全面に形成し
た後、第１のフォトリソグラフィー工程を行い、レジス
トマスクを形成し、エッチングにより不要な部分を除去
して配線及び電極（ゲート電極を含むゲート配線１０１
ｂ、第１の導電層１０１ｃ、容量配線１０１ｄ、及び端
子１０１ａ）を形成する。この第１の導電層１０１ｃ
は、ゲート配線とソース配線とで囲まれた領域、即ち画
素電極が形成されて表示領域となる領域に配置する。な
お、第１の導電層１０１ｃの形状は特に限定されず、径
方向の断面が多角形であってもよいし、左右対称でない
形状であってもよい。例えば、第１の導電層１０１ｃの
形状は円柱状や角柱状であってもよいし、円錐状や角錐
状であってもよい。また、このとき少なくともゲート電
極１０１ｂの端部にテーパー部が形成されるようにエッ
チングする。
【００５９】ゲート電極を含むゲート配線１０１ｂ、第
１の導電層１０１ｃ、容量配線１０１ｄ、及び端子１０
１ａは、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵
抗導電性材料で形成することが望ましいが、Ａｌ単体で
は耐熱性が劣り、また腐蝕しやすい等の問題点があるの
で耐熱性導電性材料と組み合わせて形成する。また、低
抵抗導電性材料としてＡｇＰｄＣｕ合金を用いてもよ
い。耐熱性導電性材料としては、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた
元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜、または前記元素を成分とする窒化
物で形成する。例えば、ＴｉとＣｕの積層、ＴａＮとＣ
ｕとの積層が挙げられる。また、Ｔｉ、Ｓｉ、Ｃｒ、Ｎ
ｄ等の耐熱性導電性材料と組み合わせて形成した場合、
平坦性が向上するため好ましい。また、このような耐熱
性導電性材料のみ、例えばＭｏとＷを組み合わせて形成
しても良い。
【００６０】液晶表示装置を実現するためには、ゲート
電極およびゲート配線は耐熱性導電性材料と低抵抗導電
性材料とを組み合わせて形成することが望ましい。この
場合の適した組み合わせを説明する。
【００６１】画面サイズが５型程度までなら耐熱性導電
性材料の窒化物から成る導電層（Ａ）と耐熱性導電性材
料から成る導電層（Ｂ）とを積層したニ層構造とする。
導電層（Ｂ）はＡｌ、Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃ
ｒから選ばれた元素、または前記元素を成分とする合金
か、前記元素を組み合わせた合金膜で形成すれば良く、
導電層（Ａ）は窒化タンタル（ＴａＮ）膜、窒化タング
ステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成
する。例えば、導電層（Ａ）としてＣｒ、導電層（Ｂ）
としてＮｄを含有するＡｌとを積層したニ層構造とする
ことが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好
ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００
〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とす
る。
【００６２】一方、大画面に適用するには耐熱性導電性
材料から成る導電層（Ａ）と低抵抗導電性材料から成る
導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）
とを積層した三層構造とすることが好ましい。低抵抗導
電性材料から成る導電層（Ｂ）は、アルミニウム（Ａ
ｌ）を成分とする材料で形成し、純Ａｌの他に、０．０
１〜５atomic％のスカンジウム（Ｓｃ）、Ｔｉ、Ｎｄ、
シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層
（Ｃ）は導電層（Ｂ）のＡｌにヒロックが発生するのを
防ぐ効果がある。導電層（Ａ）は１０〜１００ｎｍ（好
ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００
〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とし、
導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５
０ｎｍ）とする。本実施例では、Ｔｉをターゲットとし
たスパッタ法により導電層（Ａ）をＴｉ膜で５０nmの厚
さに形成し、Ａｌをターゲットとしたスパッタ法により
導電層（Ｂ）をＡｌ膜で２００nmの厚さに形成し、Ｔｉ
をターゲットとしたスパッタ法により導電層（Ｃ）をＴ
ｉ膜で５０nmの厚さに形成した。
【００６３】次いで、絶縁膜１０２ａを全面に成膜す
る。絶縁膜１０２ａはスパッタ法を用い、膜厚を５０〜
２００ｎｍとする。
【００６４】例えば、絶縁膜１０２ａとして窒化シリコ
ン膜を用い、１５０ｎｍの厚さで形成する。勿論、ゲー
ト絶縁膜はこのような窒化シリコン膜に限定されるもの
でなく、酸化シリコン膜、酸化窒化シリコン膜、酸化タ
ンタル膜などの他の絶縁膜を用い、これらの材料から成
る単層または積層構造として形成しても良い。例えば、
下層を窒化シリコン膜とし、上層を酸化シリコン膜とす
る積層構造としても良い。
【００６５】次に、絶縁膜１０２ａ上に５０〜２００ｎ
ｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質半
導体膜１０３ａを、プラズマＣＶＤ法やスパッタ法など
の公知の方法で全面に形成する（図示せず）。代表的に
は、シリコンのターゲットを用いたスパッタ法で非晶質
シリコン（ａ−Ｓｉ）膜を１００ｎｍの厚さに形成す
る。その他、この非晶質半導体膜には、微結晶半導体
膜、非晶質シリコンゲルマニウム膜（ＳｉXＧｅ(1-X)、
（０＜Ｘ＜１））、非晶質シリコンカーバイト（ＳｉX
ＣY）などの非晶質構造を有する化合物半導体膜を適用
することも可能である。
【００６６】次に、一導電型（ｎ型またはｐ型）の不純
物元素を含有する第２の非晶質半導体膜１０４ａを２０
〜８０ｎｍの厚さで形成する。一導電型（ｎ型またはｐ
型）を付与する不純物元素を含む第２の非晶質半導体膜
（以下、ｎ型半導体膜とも呼ぶ）は、プラズマＣＶＤ法
やスパッタ法などの公知の方法で全面に形成する。本実
施例では、リン（Ｐ）が添加されたシリコンターゲット
を用いてｎ型の不純物元素を含有するｎ型半導体膜１０
６を形成した。あるいは、シリコンターゲットを用い、
リンを含む雰囲気中でスパッタリングを行い成膜しても
よい。或いは、ｎ型を付与する不純物元素を含むｎ型半
導体膜を水素化微結晶シリコン膜（μｃ−Ｓｉ：Ｈ）で
形成しても良い。
【００６７】次に、金属材料からなる第２の導電膜１０
５ａをスパッタ法や真空蒸着法で形成する。第２の導電
膜１０５ａの材料としては、ｎ型半導体膜１０４ａとオ
ーミックコンタクトのとれる金属材料であれば特に限定
されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、ま
たは前記元素を成分とする合金か、前記元素を組み合わ
せた合金膜等が挙げられる。本実施例ではスパッタ法を
用い、第２の導電膜１０５ａとして、５０〜１５０nmの
厚さで形成したＴｉ膜と、そのＴｉ膜上に重ねてアルミ
ニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さ
らにその上にＴｉ膜を１００〜１５０nmの厚さで形成し
た。（図２（Ａ））
【００６８】絶縁膜１０２ａ、非晶質半導体膜１０３
ａ、ｎ型を付与する不純物元素を含むｎ型半導体膜１０
４ａ、及び第２の導電膜１０５ａはいずれも公知の方法
で作製するものであり、プラズマＣＶＤ法やスパッタ法
で作製することができる。本実施例では、これらの膜
（１０２ａ、１０３ａ、１０４ａ、１０５ａ）をスパッ
タ法で、ターゲット及びスパッタガスを適宣切り替える
ことにより連続的に形成した。この時、スパッタ装置に
おいて、同一の反応室または複数の反応室を用い、これ
らの膜を大気に晒すことなく連続して積層させることが
好ましい。このように、大気に曝さないことで不純物の
混入を防止することができる。
【００６９】次に、第２のフォトリソグラフィー工程を
行い、レジストマスク１０６を形成し、エッチングによ
り不要な部分を除去して配線（後の工程によりソース配
線及びドレイン電極となる）１０５ｂを形成する。この
際のエッチング方法としてウエットエッチングまたはド
ライエッチングを用いる。この時、第２の導電膜１０５
ａ、ｎ型を付与する不純物元素を含むｎ型半導体膜１０
４ａ、及び非晶質半導体膜１０３ａが順次、レジストマ
スク１０６をマスクとしてエッチングされ、画素ＴＦＴ
部においては、第２の導電膜からなる配線１０５ｂ、ｎ
型を付与する不純物元素を含むｎ型半導体膜１０４ｂ、
及び非晶質半導体膜１０３ｂがそれぞれ形成される。本
実施例では、ＳｉＣｌ4とＣｌ2とＢＣｌ3の混合ガスを
反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ
膜とＴｉ膜を順次積層した第２の導電膜１０５ａをエッ
チングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて非
晶質半導体膜１０３ａ及びｎ型を付与する不純物元素を
含むｎ型半導体膜１０４ａを選択的に除去した。（図２
（Ｂ））また、画素部の表示領域となる部分には、半導
体層１０３ｃ、ｎ型半導体層１０４ｃ、第２の導電層１
０５ｃとの積層物が形成される。また、容量部において
は容量配線１０１ｄと絶縁膜１０２ａを残し、同様に端
子部においても、端子１０１ａと絶縁膜１０２ａが残
る。
【００７０】次に、レジストマスク１０６を除去した
後、シャドーマスクを用いてレジストマスクを形成し、
端子部のパッド部分を覆っている絶縁膜１０２ａを選択
的に除去して絶縁膜１０２ｂを形成した後、レジストマ
スクを除去する。（図２（Ｄ））また、シャドーマスク
に代えてスクリーン印刷法によりレジストマスクを形成
してエッチングマスクとしてもよい。
【００７１】また、第２のフォトリソグラフィー工程に
より、画素部の表示領域となる部分には、第１の導電層
１０１ｃ、絶縁膜１０２ｂと、半導体層１０３ｃ、ｎ型
半導体層１０４ｃ、第２の導電層１０５ｃとの積層物か
らなる凸部１０７が形成される。図２（Ｂ）に示したよ
うに、第２のフォトリソグラフィー工程時のエッチング
条件によって、凸部１０７のエッチング断面が階段状に
なっており、基板１００に向けて徐々に断面寸法が大き
くなっている。
【００７２】次に、全面に反射性を有する導電膜からな
る第３の導電膜１０８ａを成膜する。（図３（Ａ））第
３の導電膜１０８ａとしては、Ａｌ、Ａｇ等の反射性を
有する材料を用いればよい。
【００７３】次に、第３のフォトリソグラフィー工程を
行い、レジストマスク１０９を形成し、エッチングによ
り不要な部分を除去して非晶質半導体膜１０３ｅ、ソー
ス領域１０４ｅ及びドレイン領域１０４ｆ、ソース電極
１０５ｅ及びドレイン電極１０５ｆ、画素電極１０８ｄ
を形成する。（図３（Ｂ））
【００７４】この第３のフォトリソグラフィー工程は、
第３の導電膜１０８ａをパターニングすると同時に、配
線１０５ｂとｎ型を付与する不純物元素を含むｎ型半導
体膜１０４ｂと非晶質半導体膜１０３ｂの一部をエッチ
ングにより除去して開孔を形成する。なお、この第３の
フォトリソグラフィー工程において、実施者が反応ガス
を適宜選択してドライエッチングのみで行ってもよい
し、反応溶液を適宜選択してウエットエッチングのみで
行ってもよいし、ドライエッチングとウエットエッチン
グを使い分けて行ってもよい。
【００７５】また、上記開孔の底部は非晶質半導体膜に
達しており、凹部を有する非晶質半導体膜１０３ｅが形
成される。この開孔によって配線１０５ｂはソース配線
１０５ｅとドレイン電極１０５ｆに分離され、ｎ型を付
与する不純物元素を含むｎ型半導体膜１０４はソース領
域１０４ｅとドレイン領域１０４ｆに分離される。ま
た、ソース配線と接する第３の導電膜１０８ｃは、ソー
ス配線を覆い、後の製造工程、特にラビング処理で生じ
る静電気を防止する役目を果たす。本実施例では、ソー
ス配線上に第３の導電膜１０８ｃを形成した例を示した
が、第３の導電膜１０８ｃを除去してもよい。
【００７６】また、この第３のフォトリソグラフィー工
程において、容量部における絶縁膜１０２ｂを誘電体と
して、容量配線１０１ｄと画素電極１０８ｄとで保持容
量が形成される。
【００７７】また、凸部１０７上に画素電極１０８ｄが
形成されるので、画素電極１０８ｄの表面に凹凸を持た
せて光散乱性を図ることができる。なお、図６に画素部
の上面図の一例を示した。なお、図２及び図３に対応す
る部分には同じ符号を用いている。
【００７８】また、この第３のフォトリソグラフィー工
程において、レジストマスク１０９で覆い、端子部に形
成された導電膜からなる第３の導電膜１０８ｂを残す。
【００７９】こうして３回のフォトリソグラフィー工程
により、３枚のフォトマスクを使用して、逆スタガ型の
ｎチャネル型ＴＦＴを有する画素ＴＦＴ部、保持容量を
完成させることができる。
【００８０】なお、図６に画素上面図の一例を示した
が、図６においては、容量配線１０１ｄと画素電極が重
なる領域も表示領域となるため、容量配線１０１ｄと絶
縁膜１０２ｂと半導体層、ｎ型半導体層、第２の導電層
との積層物によって画素電極の表面に凸凹を形成してい
る。また、図２〜図４に対応する部分には同じ符号を用
いた。
【００８１】従来では、凸凹部を形成する工程を増やす
必要があったが、本実施例はＴＦＴと同時に凸部を作製
するため、全く工程を増やすことなく画素電極に凸凹部
を形成することができた。
【００８２】こうして、これらを個々の画素に対応して
マトリクス状に配置して画素部を構成することによりア
クティブマトリクス型の電気光学装置を作製するための
一方の基板とすることができた。本明細書では便宜上こ
のような基板をアクティブマトリクス基板と呼ぶ。
【００８３】次に、アクティブマトリクス基板の画素部
のみに配向膜１１０を選択的に形成する。配向膜１１０
を選択的に形成する方法としては、スクリーン印刷法を
用いてもよいし、配向膜を塗布後、シャドーマスクを用
いてレジストマスクを形成して除去する方法を用いても
よい。通常、液晶表示素子の配向膜にはポリイミド樹脂
が多く用いられている。
【００８４】次に、配向膜１１０にラビング処理を施し
て液晶分子がある一定のプレチルト角を持って配向する
ようにする。
【００８５】次いで、対向基板１１２を用意する。対向
基板１１２上に着色層１１３、１１４、平坦化膜１１５
を形成する。赤色の着色層１１３と青色の着色層１１４
とを一部重ねて、第２遮光部を形成する。なお、図４で
は図示しないが、赤色の着色層と緑色の着色層とを一部
重ねて、第１遮光部を形成する。
【００８６】次いで、対向電極１１６を画素部に形成
し、対向基板の全面に配向膜１１７を形成し、ラビング
処理を施して、液晶分子がある一定のプレチルト角を持
って配向するようにする。
【００８７】次いで、アクティブマトリクス基板と、対
向基板１１２とを柱状または球状スペーサで基板間隔を
保持しながらシール剤により貼り合わせた後、アクティ
ブマトリクス基板と対向基板の間に液晶材料１１１を注
入する。液晶材料１１１には公知の液晶材料を用いれば
良い。液晶材料を注入した後、注入口は樹脂材料で封止
する。
【００８８】次に、端子部の入力端子１０１ａにフレキ
シブルプリント配線板（Flexible Printed Circuit：Ｆ
ＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂
フィルム１１８に銅配線１１９が形成されていて、異方
性導電性接着剤で入力端子を覆う第３の導電膜と接続す
る。異方性導電性接着剤は接着剤１２０と、その中に混
入され金などがメッキされた数十〜数百μｍ径の導電性
表面を有する粒子１２１により構成され、この粒子１２
１が入力端子１０１ａ上の第３の導電膜１０８ｂと銅配
線１１９とに接触することによりこの部分で電気的な接
触が形成される。さらに、この部分の機械的強度を高め
るために樹脂層１２２を設ける。
【００８９】図５はアクティブマトリクス基板の画素部
と端子部の配置を説明する図である。基板２１０上には
画素部２１１が設けられ、画素部にはゲート配線２０８
とソース配線２０７が交差して形成され、これに接続す
るｎチャネル型ＴＦＴ２０１が各画素に対応して設けら
れている。ｎチャネル型ＴＦＴ２０１のドレイン側には
画素電極１０８ｂ及び保持容量２０２が接続し、保持容
量２０２のもう一方の端子は容量配線２０９に接続して
いる。ｎチャネル型ＴＦＴと保持容量の構造は図４で示
すｎチャネル型ＴＦＴと保持容量とそれぞれ同じものと
する。
【００９０】基板の一方の端部には、走査信号を入力す
る入力端子部２０５が形成され、接続配線２０６によっ
てゲート配線２０８に接続している。また、他の端部に
は画像信号を入力する入力端子部２０３が形成され、接
続配線２０４によってソース配線２０７に接続してい
る。ゲート配線２０８、ソース配線２０７、容量配線２
０９は画素密度に応じて複数本設けられるものである。
また、画像信号を入力する入力端子部２１２と接続配線
２１３を設け、入力端子部２０３と交互にソース配線と
接続させても良い。入力端子部２０３、２０５、２１２
はそれぞれ任意な数で設ければ良いものとし、実施者が
適宣決定すれば良い。
【００９１】［実施例２］図７は液晶表示装置の実装方
法の一例である。液晶表示装置は、ＴＦＴが作製された
基板３０１の端部には、入力端子部３０２が形成され、
これは実施例１で示したようにゲート配線と同じ材料で
形成される端子３０３で形成される。そして、対向基板
３０４とスペーサ３０６を内包するシール剤３０５によ
り貼り合わされ、さらに偏光板３０７が設けられてい
る。そして、スペーサ３２２によって筐体３２１に固定
される。
【００９２】なお、実施例１により得られる非晶質シリ
コン膜で活性層を形成したＴＦＴは、電界効果移動度が
小さく１cm2/Vsec程度しか得られていない。そのため
に、画像表示を行うための駆動回路はＩＣチップで形成
され、ＴＡＢ（tape automatedbonding）方式やＣＯＧ
（chip on glass）方式で実装されている。本実施例で
は、ＩＣチップ３１３に駆動回路を形成し、ＴＡＢ方式
で実装する例を示す。これにはフレキシブルプリント配
線板（Flexible Printed Circuit：ＦＰＣ）が用いら
れ、ＦＰＣはポリイミドなどの有機樹脂フィルム３０９
に銅配線３１０が形成されていて、異方性導電性接着剤
で入力端子３０２と接続する。入力端子は配線３０３上
に接して設けられた導電膜である。異方性導電性接着剤
は接着剤３１１と、その中に混入され金などがメッキさ
れた数十〜数百μｍ径の導電性表面を有する粒子３１２
により構成され、この粒子３１２が入力端子３０２と銅
配線３１０とに接触することにより、この部分で電気的
な接触が形成される。そしてこの部分の機械的強度を高
めるために樹脂層３１８が設けられている。
【００９３】ＩＣチップ３１３はバンプ３１４で銅配線
３１０に接続し、樹脂材料３１５で封止されている。そ
して銅配線３１０は接続端子３１６でその他の信号処理
回路、増幅回路、電源回路などが形成されたプリント基
板３１７に接続されている。ここで示す反射型液晶表示
装置は、外部からの光量が少ない場合でも、光導光板３
２０を利用して光源からの光を導いて表示可能としたも
の、即ちフロントライトを備えた反射型液晶表示装置で
は対向基板３０４にＬＥＤ光源３１９と拡散板３２３と
光導光板３２０が設けられている。
【００９４】［実施例３］図８はＣＯＧ方式を用いて、
電気光学装置の組み立てる様子を模式的に示す図であ
る。第１の基板には画素領域８０３、外部入出力端子８
０４、接続配線８０５が形成されている。点線で囲まれ
た領域は、走査線側のＩＣチップ貼り合わせ領域８０１
とデータ線側のＩＣチップ貼り合わせ領域８０２であ
る。第２の基板８０８には対向電極８０９が形成され、
シール材８１０で第１の基板８００と貼り合わせる。シ
ール材８１０の内側には液晶が封入され液晶層８１１を
形成する。第１の基板と第２の基板とは所定の間隔を持
って貼り合わせるが、ネマチック液晶の場合には３〜８
μm、スメチック液晶の場合には１〜４μmとする。
【００９５】ＩＣチップ８０６、８０７は、データ線側
と走査線側とで回路構成が異なる。ＩＣチップは第１の
基板に実装する。外部入出力端子８０４には、外部から
電源及び制御信号を入力するためのＦＰＣ（フレキシブ
ルプリント配線板：Flexible Printed Circuit）８１２
を貼り付ける。ＦＰＣ８１２の接着強度を高めるために
補強板８１３を設けても良い。こうして電気光学装置を
完成させることができる。ＩＣチップは第１の基板に実
装する前に電気検査を行えば電気光学装置の最終工程で
の歩留まりを向上させることができ、また、信頼性を高
めることができる。
【００９６】また、ＩＣチップを第１の基板上に実装す
る方法は、異方性導電材を用いた接続方法やワイヤボン
ディング方式などを採用することができる。図９にその
一例を示す。図９（Ａ）は第１の基板９０１にＩＣチッ
プ９０８が異方性導電材を用いて実装する例を示してい
る。第１の基板９０１上には画素領域９０２、引出線９
０６、接続配線及び入出力端子９０７が設けられてい
る。第２の基板はシール材９０４で第１の基板９０１と
接着されており、その間に液晶層９０５が設けられてい
る。
【００９７】また、接続配線及び入出力端子９０７の一
方の端にはＦＰＣ９１２が異方性導電材で接着されてい
る。異方性導電材は樹脂９１５と表面にＡｕなどがメッ
キされた数十〜数百μm径の導電性粒子９１４から成
り、導電性粒子９１４により接続配線及び入出力端子９
０７とＦＰＣ９１２に形成された配線９１３とが電気的
に接続されている。ＩＣチップ９０８も同様に異方性導
電材で第１の基板に接着され、樹脂９１１中に混入され
た導電性粒子９１０により、ＩＣチップ９０８に設けら
れた入出力端子９０９と引出線９０６または接続配線及
び入出力端子９０７と電気的に接続されている。
【００９８】また、図９（Ｂ）で示すように第１の基板
にＩＣチップを接着材９１６で固定して、Ａｕワイヤ９
１７によりスティックドライバの入出力端子と引出線ま
たは接続配線とを接続しても良い。そして樹脂９１８で
封止する。
【００９９】ＩＣチップの実装方法は図８及び図９を基
にした方法に限定されるものではなく、ここで説明した
以外にも公知のＣＯＧ方法やワイヤボンディング方法、
或いはＴＡＢ方法を用いることが可能である。
【０１００】本実施例は実施例１または実施例２と組み
合わせることが可能である。
【０１０１】［実施例４］本実施例では、作製工程数を
増やすことなく、表面に凸凹を有する画素電極を形成す
る例を示す。なお、簡略化のため、実施例１と異なる点
についてのみ以下に説明する。
【０１０２】本実施例は、図１１に示すように、第１の
導電層１１０１ａ、１１０１ｂを形成し、絶縁膜１１０
２を形成した後、絶縁膜１１０２上に第１の導電層１１
０１ａ、１１０１ｂとは異なるピッチで非晶質半導体
膜、ｎ型を付与する不純物元素を含むｎ型半導体膜、及
び第２の導電膜からなる積層物１１０３を形成した例で
ある。
【０１０３】第１の導電層１１０１ａ、１１０１ｂは、
マスク数を増やすことなく実施例１のマスクを変更する
ことにより形成することができる。実施例１のゲート電
極１１００形成時の第１のマスクを変更して第１の導電
層１１０１ａ、１１０１ｂを形成する。さらに実施例１
の第２のマスクを変更して、積層物１１０３を形成す
る。
【０１０４】こうすることにより、作製工程数を増やす
ことなく、画素電極１１０４の表面に形成される凹凸の
大きさを異ならせるとともに、配置をランダムにするこ
とができ、さらに反射光を散乱させることができる。
【０１０５】なお、本実施例は、実施例１乃至３のいず
れか一と自由に組み合わせることができる。
【０１０６】［実施例５］本実施例では、作製工程数を
増やすことなく、表面に凸凹を有する画素電極を形成す
る例を示す。なお、簡略化のため、実施例１と異なる点
についてのみ以下に説明する。
【０１０７】本実施例は、図１２に示すように、高さの
異なる凸部１２０１、１２０２を形成した例である。
【０１０８】凸部１２０１、１２０２は、マスク数を増
やすことなく実施例７のマスクを変更することにより形
成することができる。本実施例では、図１２に示すよう
に、ゲート電極のパターニングの際、凸部１２０２にお
いて第１の導電層を形成しないマスクを用いたため、凸
部１２０２の高さは凸部１２０１よりも第１の導電層の
膜厚分、低くなっている。本実施例では実施例７で使用
した第１の導電層のパターニングで使用するマスクを変
更し、高さの異なる２種類の凸部１２０１、１２０２を
表示領域となる箇所にランダムに形成した。
【０１０９】こうすることにより、作製工程数を増やす
ことなく、画素電極１２００の表面に形成される凹凸の
高低差を大きくすることができ、さらに反射光を散乱さ
せることができる。
【０１１０】なお、本実施例は、実施例１乃至４のいず
れか一と自由に組み合わせることができる。
【０１１１】［実施例６］本実施例では、保護膜を形成
した例を図１３に示す。なお、本実施例は、実施例１の
図３（Ｂ）の状態まで同一であるので異なる点について
以下に説明する。
【０１１２】まず、実施例１に従って図３（Ｂ）の状態
を得た後、薄い無機絶縁膜を全面に形成する。この薄い
無機絶縁膜としては、スパッタ法またはプラズマＣＶＤ
法で形成する酸化シリコン膜、窒化シリコン膜、酸化窒
化シリコン膜、酸化タンタル膜などの無機絶縁膜を用
い、これらの材料から成る単層または積層構造として形
成しても良い。
【０１１３】次いで、第４のフォトリソグラフィー工程
を行い、レジストマスクを形成し、エッチングにより不
要な部分を除去して、画素ＴＦＴ部においては絶縁膜１
３００をそれぞれ形成する。この無機絶縁膜１３００
は、パッシベーション膜として機能する。また、端子部
においては、第４のフォトリソグラフィー工程により薄
い無機絶縁膜１３００を除去して、端子部の端子１０１
ａ上に形成された導電膜からなる第３の導電膜を露呈さ
せる。
【０１１４】こうして本実施例では、４回のフォトリソ
グラフィー工程により、４枚のフォトマスクを使用し
て、無機絶縁膜で保護された逆スタガ型のｎチャネル型
ＴＦＴ、保持容量を完成させることができる。そして、
これらを個々の画素に対応してマトリクス状に配置し、
画素部を構成することによりアクティブマトリクス型の
電気光学装置を作製するための一方の基板とすることが
できる。
【０１１５】なお、本実施例は、実施例１乃至４のいず
れか一と自由に組み合わせることが可能である。
【０１１６】［実施例７］実施例１では、絶縁膜、非晶
質半導体膜、ｎ型を付与する不純物元素を含むｎ型半導
体膜、及び第２の導電膜をスパッタ法で積層形成した例
を示したが、本実施例では、プラズマＣＶＤ法を用いた
例を示す。
【０１１７】本実施例では、絶縁膜、非晶質半導体膜、
及びｎ型を付与する不純物元素を含むｎ型半導体膜をプ
ラズマＣＶＤ法で形成した。
【０１１８】本実施例では、絶縁膜として酸化窒化シリ
コン膜を用い、プラズマＣＶＤ法により１５０ｎｍの厚
さで形成する。この時、プラズマＣＶＤ装置において、
電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０Ｍ
Ｈｚで行えばよい。電源周波数２７〜６０ＭＨｚを使う
ことにより緻密な絶縁膜を形成することができ、ゲート
絶縁膜としての耐圧を高めることができる。また、Ｓｉ
Ｈ4とＮＨ3にＮ2Ｏを添加させて作製された酸化窒化シ
リコン膜は、膜中の固定電荷密度が低減されているの
で、この用途に対して好ましい材料となる。勿論、ゲー
ト絶縁膜はこのような酸化窒化シリコン膜に限定される
ものでなく、酸化シリコン膜、窒化シリコン膜、酸化タ
ンタル膜などの他の絶縁膜を用い、これらの材料から成
る単層または積層構造として形成しても良い。また、下
層を窒化シリコン膜とし、上層を酸化シリコン膜とする
積層構造としても良い。
【０１１９】例えば、酸化シリコン膜を用いる場合に
は、プラズマＣＶＤ法で、オルトケイ酸テトラエチル
（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混
合し、反応圧力４０Pa、基板温度２５０〜３５０℃と
し、高周波（１３．５６MHz）電力密度０．５〜０．８W
/cm2で放電させて形成することができる。このようにし
て作製された酸化シリコン膜は、その後３００〜４００
℃の熱アニールによりゲート絶縁膜として良好な特性を
得ることができる。
【０１２０】また、非晶質半導体膜として、代表的に
は、プラズマＣＶＤ法で水素化非晶質シリコン（ａ−Ｓ
ｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プ
ラズマＣＶＤ装置において、電源周波数１３〜７０ＭＨ
ｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周
波数２７〜６０ＭＨｚを使うことにより成膜速度を向上
することが可能となり、成膜された膜は、欠陥密度の少
ないａ−Ｓｉ膜となるため好ましい。その他、この非晶
質半導体膜には、微結晶半導体膜、非晶質シリコンゲル
マニウム膜などの非晶質構造を有する化合物半導体膜を
適用することも可能である。
【０１２１】また、上記絶縁膜及び上記非晶質半導体膜
のプラズマＣＶＤ法による成膜において、１００〜１０
０ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法
の気相反応によるパーティクルの発生を防ぐことがで
き、成膜においてピンホールの発生を防ぐことができる
ため好ましい。
【０１２２】また、本実施例では、一導電型の不純物元
素を含有する半導体膜として、ｎ型を付与する不純物元
素を含むｎ型半導体膜を２０〜８０ｎｍの厚さで形成す
る。例えば、ｎ型の不純物元素を含有するａ−Ｓｉ：Ｈ
膜を形成すれば良く、そのためにシラン（ＳｉＨ4）に
対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を
添加する。或いは、ｎ型を付与する不純物元素を含むｎ
型半導体膜１０６に代えて水素化微結晶シリコン膜（μ
ｃ−Ｓｉ：Ｈ）を用いても良い。
【０１２３】これらの膜は、反応ガスを適宣切り替える
ことにより、連続的に形成することができる。また、プ
ラズマＣＶＤ装置において、同一の反応室または複数の
反応室を用い、これらの膜を大気に晒すことなく連続し
て積層させることもできる。このように、大気に曝さな
いで連続成膜することで特に、非晶質半導体膜への不純
物の混入を防止することができる。
【０１２４】なお、本実施例は、実施例１乃至６のいず
れか一と組み合わせることが可能である。
【０１２５】［実施例８］実施例１または実施例７で
は、絶縁膜、非晶質半導体膜、ｎ型を付与する不純物元
素を含むｎ型半導体膜、第２の導電膜を順次、連続的に
積層する例を示した。このように連続的に成膜する場合
において使用する複数のチャンバーを備えた装置の一例
を図１４に示した。
【０１２６】図１４に本実施例で示す装置（連続成膜シ
ステム）の上面からみた概要を示す。図１４において、
１０〜１５が気密性を有するチャンバーである。各チャ
ンバーには、真空排気ポンプ、不活性ガス導入系が配置
されている。
【０１２７】１０、１５で示されるチャンバーは、試料
（処理基板）３０をシステムに搬入するためのロードロ
ック室である。１１は絶縁膜１０２ａを成膜するための
第１のチャンバーである。１２は非晶質半導体膜１０３
ａを成膜するための第２のチャンバーである。１３はｎ
型半導体膜１０４ａを成膜するための第３のチャンバー
である。１４は第２の導電膜１０５ａを成膜するための
第４のチャンバーである。また、２０は各チャンバーに
対して共通に配置された試料の共通室である。
【０１２８】以下に動作の一例を示す。
【０１２９】最初、全てのチャンバーは、一度高真空状
態に真空引きされた後、さらに不活性ガス、ここでは窒
素によりパージされている状態（常圧）とする。また、
全てのゲート弁２２〜２７を閉鎖した状態とする。
【０１３０】まず、処理基板は多数枚が収納されたカセ
ット２８ごとロードロック室１０に搬入される。カセッ
トの搬入後、図示しないロードロック室の扉を閉鎖す
る。この状態において、ゲート弁２２を開けてカセット
から処理基板３０を１枚取り出し、ロボットアーム２１
によって共通室２０に取り出す。この際、共通室におい
て位置合わせが行われる。なお、この基板３０は実施例
１に従って得られた第１の導電層１０１ａ〜１０１ｄが
形成されたものを用いた。
【０１３１】ここでゲート弁２２を閉鎖し、次いでゲー
ト弁２３を開ける。そして第１のチャンバー１１へ処理
基板３０を移送する。第１のチャンバー内では１５０℃
から３００℃の温度で成膜処理を行い、絶縁膜１０２ａ
を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、またはこれらの積層膜等を使用す
ることができる。本実施例では単層の窒化珪素膜を採用
しているが、二層または三層以上の積層構造としてもよ
い。なお、ここではプラズマＣＶＤ法が可能なチャンバ
ーを用いたが、ターゲットを用いたスパッタ法が可能な
チャンバーを用いても良い。
【０１３２】絶縁膜の成膜終了後、処理基板はロボット
アームによって共通室に引き出され、第２のチャンバー
１２に移送される。第２のチャンバー内では第１のチャ
ンバーと同様に１５０℃〜３００℃の温度で成膜処理を
行い、プラズマＣＶＤ法で非晶質半導体膜１０３ａを得
る。なお、非晶質半導体膜としては、微結晶半導体膜、
非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム
膜、またはこれらの積層膜等を使用することができる。
また、非晶質半導体膜の形成温度を３５０℃〜５００℃
として水素濃度を低減するための熱処理を省略してもよ
い。なお、ここではプラズマＣＶＤ法が可能なチャンバ
ーを用いたが、ターゲットを用いたスパッタ法が可能な
チャンバーを用いても良い。
【０１３３】非晶質半導体膜の成膜終了後、処理基板は
共通室に引き出され、第３のチャンバー１３に移送され
る。第３のチャンバー内では第２のチャンバーと同様に
１５０℃〜３００℃の温度で成膜処理を行い、プラズマ
ＣＶＤ法でｎ型を付与する不純物元素（ＰまたはＡｓ）
を含むｎ型半導体膜１０４ａを得る。なお、ここではプ
ラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲ
ットを用いたスパッタ法が可能なチャンバーを用いても
良い。
【０１３４】ｎ型を付与する不純物元素を含むｎ型半導
体膜の成膜終了後、処理基板は共通室に引き出され、第
４のチャンバー１４に移送される。第４のチャンバー内
では金属ターゲットを用いたスパッタ法で第２の導電膜
１０５ａを得る。
【０１３５】このようにして四層が連続的に成膜された
被処理基板はロボットアームによってロードロック室１
５に移送されカセット２９に収納される。
【０１３６】なお、図１４に示した装置は一例に過ぎな
いことはいうまでもない。また、本実施例は実施例１乃
至７のいずれか一と自由に組み合わせることが必要であ
る。
【０１３７】［実施例９］実施例８では、複数のチャン
バーを用いて連続的に積層する例を示したが、本実施例
では図１５に示した装置を用いて一つのチャンバー内で
高真空を保ったまま連続的に積層した。
【０１３８】本実施例では図１５に示した装置システム
を用いた。図１５において、４０は処理基板、５０は共
通室、４４、４６はロードロック室、４５はチャンバ
ー、４２、４３はカセットである。本実施例では基板搬
送時に生じる汚染を防ぐために同一チャンバーで積層形
成した。
【０１３９】本実施例は実施例１乃至７のいずれか一と
自由に組み合わせることができる。
【０１４０】ただし、実施例１に適用する場合には、チ
ャンバー４５に複数のターゲットを用意し、順次、反応
ガスを入れ替えて絶縁膜１０２ａ、非晶質半導体膜１０
３ａ、ｎ型を付与する不純物元素を含むｎ型半導体膜１
０４ａ、第２の導電膜１０５ａを積層形成すればよい。
【０１４１】［実施例１０］実施例１では、ｎ型を付与
する不純物元素を含むｎ型半導体膜をスパッタ法で形成
した例を示したが、本実施例では、プラズマＣＶＤ法で
形成する例を示す。なお、本実施例はｎ型を付与する不
純物元素を含むｎ型半導体膜の形成方法以外は実施例１
と同一であるため異なる点についてのみ以下に述べる。
【０１４２】プラズマＣＶＤ法を用い、反応ガスとして
シラン（ＳｉＨ4）に対して０．１〜５％の濃度でフォ
スフィン（ＰＨ3）を添加すれば、ｎ型を付与する不純
物元素を含むｎ型半導体膜を得ることができる。
【０１４３】［実施例１１］実施例１０では、ｎ型を付
与する不純物元素を含むｎ型半導体膜をプラズマＣＶＤ
法で形成した例を示したが、本実施例では、ｎ型を付与
する不純物元素を含む微結晶半導体膜を用いた例を示
す。
【０１４４】形成温度を８０〜３００℃、好ましくは１
４０〜２００℃とし、水素で希釈したシランガス（Ｓｉ
Ｈ4：Ｈ2＝１：１０〜１００）とフォスフィン（Ｐ
Ｈ3）との混合ガスを反応ガスとし、ガス圧を０．１〜
１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2と
することで微結晶珪素膜を得ることができる。また、こ
の微結晶珪素膜成膜後にリンをプラズマドーピングして
形成してもよい。
【０１４５】［実施例１２］上記各実施例１乃至１１の
いずれか一を実施して形成されたボトムゲート型ＴＦＴ
は様々な電気光学装置（アクティブマトリクス型液晶デ
ィスプレイ、アクティブマトリクス型ＥＣディスプレ
イ）に用いることができる。即ち、それら電気光学装置
を表示部に組み込んだ電子機器全てに本願発明を実施で
きる。
【０１４６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末（モバ
イルコンピュータ、携帯電話または電子書籍等）などが
挙げられる。それらの一例を図１６及び図１７に示す。
【０１４７】図１６（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。
【０１４８】図１６（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。
【０１４９】図１６（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。
【０１５０】図１６（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。
【０１５１】図１６（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。
【０１５２】図１６（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２に適用することができる。
【０１５３】図１７（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を表示部２９０４に適用することが
できる。
【０１５４】図１７（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。
【０１５５】図１７（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１５６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１１のど
のような組み合わせからなる構成を用いても実現するこ
とができる。
【０１５７】
【発明の効果】本発明により、３回のフォトリソグラフ
ィー工程により、３枚のフォトマスクを使用して、逆ス
タガ型のｎチャネル型ＴＦＴ及びを有する画素ＴＦＴ
部、凸凹を表面に有する画素電極及び保持容量を備えた
電気光学装置を実現することができる。
【図面の簡単な説明】
【図１】 画素電極における凸部の曲率半径ｒを示す
図。
【図２】 ＡＭ−ＬＣＤの作製工程を示す図。
【図３】 ＡＭ−ＬＣＤの作製工程を示す図。
【図４】 ＡＭ−ＬＣＤの作製工程を示す図。
【図５】 ＡＭ−ＬＣＤの外観図を示す図。
【図６】 画素上面図を示す図。
【図７】 ＣＯＧ方式の断面図を示す図。
【図８】 ＣＯＧ方式の外観図を示す図。
【図９】 ＣＯＧ方式の断面図を示す図。
【図１０】 凸部の上面図。
【図１１】 ＡＭ−ＬＣＤの断面図を示す図。
【図１２】 ＡＭ−ＬＣＤの断面図を示す図。
【図１３】 ＡＭ−ＬＣＤの断面図を示す図。
【図１４】 マルチチャンバー成膜装置を示す図。
【図１５】 シングルチャンバー成膜装置を示す図。
【図１６】 電子機器の一例を示す図。
【図１７】 電子機器の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｄ 21/336 ６１９Ｂ ６２７Ｂ Ｆターム(参考） 2H091 FA02Y FA08X FA16Y FB08 FC02 FC26 GA13 LA16 LA19 LA20 2H092 GA25 GA42 JA26 JB07 JB08 KA05 MA05 MA08 MA17 MA37 NA27 PA08 PA12 5C094 AA43 BA03 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA07 FB12 FB14 FB15 GB10 5F033 GG04 HH08 HH10 HH11 HH14 HH17 HH18 HH19 HH20 HH21 HH32 HH33 HH34 MM05 PP12 PP15 VV15 XX01 XX10 XX16 5F110 AA16 AA26 BB01 CC07 DD01 DD02 DD03 EE01 EE02 EE03 EE04 EE06 EE14 EE15 EE23 EE44 FF01 FF02 FF03 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG03 GG14 GG15 GG25 GG43 GG45 HK02 HK03 HK04 HK06 HK09 HK15 HK16 HK22 HK25 HK33 HK35 HK39 NN03 NN22 NN23 NN24 NN34 NN35 NN72 NN73 QQ01 QQ04 QQ08 QQ09

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面上にゲート電極と、前記ゲート電
    極上の絶縁膜と、前記絶縁膜上の半導体層と、前記半導
    体層上のｎ型半導体層と、前記ｎ型半導体層上の導電層
    とを含むＴＦＴと、 絶縁表面上に複数の凸部と、 前記複数の凸部と接し、且つ、凸凹の表面を有し、且
    つ、前記ＴＦＴと電気的に接続された画素電極と、を有
    することを特徴とする半導体装置。
  2. 【請求項２】請求項１において、前記表面に凸凹を有す
    る画素電極における凸部の曲率半径ｒは、０．１〜４μ
    ｍ、好ましくは０．２〜２μｍであることを特徴とする
    半導体装置。
  3. 【請求項３】請求項１または請求項２において、前記複
    数の凸部は、前記ＴＦＴのゲート電極と同じ材料で形成
    された材料層と、前記ＴＦＴの絶縁膜と同じ材料で形成
    された材料層と、前記ＴＦＴの半導体層と同じ材料で形
    成された材料層と、前記ＴＦＴのｎ型半導体層と同じ材
    料で形成された材料層と、前記導電層と同じ材料で形成
    された材料層との積層物であることを特徴とする半導体
    装置。
  4. 【請求項４】請求項３において、前記凸部を構成する積
    層物のうち、前記ＴＦＴのゲート電極と同じ材料で形成
    された材料層をパターニングしたマスクと、前記ＴＦＴ
    の半導体層と同じ材料で形成された材料層をパターニン
    グしたマスクは異なることを特徴とする半導体装置。
  5. 【請求項５】請求項３または請求項４において、前記凸
    部を構成する積層物のうち、前記ＴＦＴの半導体層と同
    じ材料で形成された材料層と、前記ＴＦＴのｎ型半導体
    層と同じ材料で形成された材料層と、前記導電層と同じ
    材料で形成された材料層は、同じマスクを用いて形成さ
    れたことを特徴とする半導体装置の作製方法。
  6. 【請求項６】請求項１乃至５のいずれか一において、前
    記複数の凸部のうち、高さが異なる複数の凸部を有する
    ことを特徴とする半導体装置。
  7. 【請求項７】請求項１乃至６のいずれか一において、前
    記複数の凸部のうち、積層構造が異なる複数の凸部を有
    することを特徴とする半導体装置。
  8. 【請求項８】請求項１乃至７のいずれか一において、前
    記半導体装置は、前記画素電極がＡｌまたはＡｇを主成
    分とする膜、またはそれらの積層膜からなる反射型の液
    晶表示装置であることを特徴とする半導体装置。
  9. 【請求項９】請求項１乃至８のいずれか一において、前
    記半導体層は、非晶質半導体膜であることを特徴とする
    半導体装置。
  10. 【請求項１０】請求項１乃至９のいずれか一において、
    前記ゲート電極は、Ａｌ、Ｃｕ、Ｔｉ、Ｍｏ、Ｗ、Ｔ
    ａ、ＮｄまたはＣｒから選ばれた元素を主成分とする膜
    またはそれらの合金膜またはそれらの積層膜からなるこ
    とを特徴とする半導体装置。
  11. 【請求項１１】請求項１乃至１０のいずれか一におい
    て、 第１の着色層と第２の着色層の積層からなる第１の遮光
    部と、 前記第１の着色層と第３の着色層の積層からなる第２の
    遮光部とを有し、 前記第１の遮光部及び前記第２の遮光部は、任意の画素
    電極と、該画素電極と隣り合う画素電極との間に重なっ
    て形成されていることを特徴とする半導体装置。
  12. 【請求項１２】請求項１１において、前記第１の遮光部
    の反射光量と前記第２の遮光部の反射光量は、それぞれ
    異なることを特徴とする半導体装置。
  13. 【請求項１３】請求項１１または請求項１２において、
    前記第１の着色層は赤色であることを特徴とする半導体
    装置。
  14. 【請求項１４】請求項１１乃至１３のいずれか一におい
    て、前記第２の着色層は青色であることを特徴とする半
    導体装置。
  15. 【請求項１５】請求項１１乃至１４のいずれか一におい
    て、前記第３の着色層は緑色であることを特徴とする半
    導体装置。
  16. 【請求項１６】請求項１１乃至１５のいずれか一におい
    て、前記第１の遮光部および前記第２の遮光部は、対向
    基板に設けられていることを特徴とする半導体装置。
  17. 【請求項１７】請求項１乃至１６のいずれか一におい
    て、前記半導体装置は、パーソナルコンピュータ、ビデ
    オカメラ、携帯型情報端末、デジタルカメラ、デジタル
    ビデオディスクプレーヤー、または電子遊技機器であ
    る。
  18. 【請求項１８】絶縁表面上に第１の導電膜をパターニン
    グして第１の導電層を形成する第１の工程と、 前記第１の導電層上に絶縁膜と、半導体膜と、ｎ型半導
    体膜とを積層形成する第２の工程と、 ｎ型半導体膜上に第２の導電膜を形成する第３の工程
    と、 前記第１の導電層と重なる半導体膜と、前記半導体膜と
    重なるｎ型半導体膜と、前記ｎ型半導体膜と重なる第２
    の導電膜とをパターニングして、前記第１の導電層と前
    記絶縁膜と前記半導体層と前記ｎ型半導体層と第２の導
    電層との積層構造からなる凸部を形成する第４の工程
    と、 前記凸部を覆う画素電極を形成する第５の工程とを有
    し、 前記画素電極は前記凸部と重なり、表面に凸凹を有して
    いることを特徴とする半導体装置の作製方法。
  19. 【請求項１９】請求項１８において、前記第１の工程と
    同時にゲート電極を形成し、 前記第４の工程と同時に半導体層、ｎ型半導体層、第２
    の導電層を形成し、 前記第５の工程と同時に前記半導体層の一部を除去し、
    且つ、前記ｎ型半導体層からなるソース領域及びドレイ
    ン領域と、前記第２の導電層からなるソース電極及びド
    レイン電極とを形成してチャネル・エッチ型のＴＦＴを
    形成することを特徴とする半導体装置の作製方法。
  20. 【請求項２０】請求項１８または請求項１９において、
    前記画素電極は、凸部と同じ工程で形成されたチャネル
    ・エッチ型のＴＦＴと電気的に接続していることを特徴
    とする半導体装置の作製方法。
  21. 【請求項２１】請求項１８乃至２０のいずれか一におい
    て、前記半導体装置は、前記画素電極がＡｌまたはＡｇ
    を主成分とする膜、またはそれらの積層膜からなる反射
    型の液晶表示装置であることを特徴とする半導体装置の
    作製方法。
  22. 【請求項２２】請求項１８乃至２１のいずれか一におい
    て、前記絶縁膜、前記半導体膜、及び前記ｎ型半導体膜
    は、大気に曝されることなく連続的に形成することを特
    徴とする半導体装置の作製方法。
  23. 【請求項２３】請求項１８乃至２１のいずれか一におい
    て、前記絶縁膜、前記半導体膜、前記ｎ型半導体膜は、
    プラズマＣＶＤ法により形成することを特徴とする半導
    体装置の作製方法。
  24. 【請求項２４】請求項１８乃至２１のいずれか一におい
    て、前記絶縁膜、前記半導体膜、前記ｎ型半導体膜は、
    スパッタ法により形成することを特徴とする半導体装置
    の作製方法。
JP2000135602A 2000-05-09 2000-05-09 半導体装置の作製方法 Expired - Fee Related JP4785229B2 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
US09/566,733 US6900084B1 (en) 2000-05-09 2000-05-09 Semiconductor device having a display device
JP2000135602A JP4785229B2 (ja) 2000-05-09 2000-05-09 半導体装置の作製方法
TW90105335A TW497122B (en) 2000-05-09 2001-03-07 Semiconductor device and manufacturing method thereof
KR20010025175A KR101253485B1 (ko) 2000-05-09 2001-05-09 반도체 디바이스 및 그의 제조 방법
US11/132,276 US7102165B2 (en) 2000-05-09 2005-05-19 Semiconductor device and manufacturing method thereof
KR1020060041215A KR100864798B1 (ko) 2000-05-09 2006-05-08 반도체 디바이스
US11/514,274 US7323715B2 (en) 2000-05-09 2006-09-01 Semiconductor device and manufacturing method thereof
US12/010,487 US7902550B2 (en) 2000-05-09 2008-01-25 Semiconductor device and manufacturing method thereof
KR1020080024222A KR100884700B1 (ko) 2000-05-09 2008-03-17 반도체 디바이스
KR1020090036546A KR100920321B1 (ko) 2000-05-09 2009-04-27 반도체 디바이스
US13/037,927 US8525173B2 (en) 2000-05-09 2011-03-01 Semiconductor device and manufacturing method thereof
KR1020120083391A KR20120090923A (ko) 2000-05-09 2012-07-30 액정 디스플레이 디바이스
KR1020130012042A KR20130026465A (ko) 2000-05-09 2013-02-01 반도체 디바이스 제조 방법
US14/013,443 US8823004B2 (en) 2000-05-09 2013-08-29 Semiconductor device and manufacturing method thereof
KR1020130162265A KR20140012921A (ko) 2000-05-09 2013-12-24 반도체 디바이스 제조 방법
US14/471,594 US9048146B2 (en) 2000-05-09 2014-08-28 Semiconductor device and manufacturing method thereof
US14/721,482 US9429807B2 (en) 2000-05-09 2015-05-26 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000135602A JP4785229B2 (ja) 2000-05-09 2000-05-09 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2001318626A true JP2001318626A (ja) 2001-11-16
JP2001318626A5 JP2001318626A5 (ja) 2007-08-23
JP4785229B2 JP4785229B2 (ja) 2011-10-05

Family

ID=18643655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000135602A Expired - Fee Related JP4785229B2 (ja) 2000-05-09 2000-05-09 半導体装置の作製方法

Country Status (4)

Country Link
US (8) US6900084B1 (ja)
JP (1) JP4785229B2 (ja)
KR (7) KR101253485B1 (ja)
TW (1) TW497122B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP2005215478A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp Ｔｆｔ基板とその製造方法、有機ｅｌ表示装置、並びに電子機器
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007023380A (ja) * 2005-07-19 2007-02-01 Applied Materials Inc ハイブリッドｐｖｄ−ｃｖｄシステム
JP2007183663A (ja) * 2007-02-23 2007-07-19 Kyocera Corp 液晶表示装置
US7271041B2 (en) 2002-07-19 2007-09-18 Nec Lcd Technologies, Ltd. Method for manufacturing thin film transistor
WO2008072423A1 (ja) * 2006-12-14 2008-06-19 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の製造方法
WO2010098101A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
WO2010098100A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
JP2017139381A (ja) * 2016-02-04 2017-08-10 株式会社コベルコ科研 表示装置用配線構造
JP2018077476A (ja) * 2009-02-27 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2019024145A (ja) * 2011-12-27 2019-02-14 株式会社半導体エネルギー研究所 ゲート絶縁膜の作製方法、及び半導体装置の作製方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US6831623B2 (en) * 1996-10-22 2004-12-14 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US7226798B2 (en) * 1999-07-19 2007-06-05 United Microelectronics Corp. Fabrication method for a multi-layered thin film protective layer
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
US6461886B1 (en) * 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6503833B1 (en) * 2000-11-15 2003-01-07 International Business Machines Corporation Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby
US6891194B2 (en) * 2001-02-07 2005-05-10 Sharp Kabushiki Kaisha Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus
JP4087620B2 (ja) * 2002-03-01 2008-05-21 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4237442B2 (ja) * 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
KR100840323B1 (ko) * 2002-03-15 2008-06-20 삼성전자주식회사 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4499481B2 (ja) * 2004-06-03 2010-07-07 富士通株式会社 液晶表示装置及びその製造方法
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US8023302B2 (en) * 2005-01-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2006085633A1 (en) * 2005-02-10 2006-08-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7432201B2 (en) * 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
US7995887B2 (en) * 2005-08-03 2011-08-09 Sharp Kabushiki Kaisha Liquid crystal display device and electronic device using the same
WO2007039954A1 (ja) * 2005-09-30 2007-04-12 Sharp Kabushiki Kaisha 薄膜トランジスタアレイ基板の製造方法、及び薄膜トランジスタアレイ基板
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
WO2007108268A1 (ja) 2006-03-23 2007-09-27 Sharp Kabushiki Kaisha 液晶表示装置
JPWO2008001595A1 (ja) * 2006-06-30 2009-11-26 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
CN101517462B (zh) 2006-09-12 2011-09-14 夏普株式会社 带有微透镜阵列的液晶显示面板、其制造方法和液晶显示装置
WO2008047788A1 (fr) * 2006-10-18 2008-04-24 Sharp Kabushiki Kaisha Écran à cristaux liquides et procédé de fabrication associé
US8243236B2 (en) * 2006-10-18 2012-08-14 Sharp Kabushiki Kaisha Liquid crystal display and method for manufacturing liquid crystal display
US7879631B2 (en) * 2006-10-24 2011-02-01 Hong Jim T Systems and methods for on-die light sensing with low leakage
CN101589331B (zh) * 2007-01-24 2011-06-22 夏普株式会社 液晶显示装置
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2008093467A1 (ja) * 2007-01-31 2008-08-07 Sharp Kabushiki Kaisha 液晶表示装置
EP2144109B1 (en) 2007-04-13 2012-05-23 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing liquid crystal display
EP2166403A4 (en) * 2007-06-26 2011-05-25 Sharp Kk Liquid crystal display arrangement and method for producing a liquid crystal display
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app
TW202404099A (zh) * 2008-11-07 2024-01-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
JP5488136B2 (ja) * 2010-04-05 2014-05-14 セイコーエプソン株式会社 電気光学装置及び電子機器並びにトランジスター
CN102959708B (zh) 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
US9231178B2 (en) 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods
TWI612689B (zh) 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
US9494792B2 (en) * 2013-07-30 2016-11-15 Global Oled Technology Llc Local seal for encapsulation of electro-optical element on a flexible substrate
WO2015189735A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2016194804A1 (ja) * 2015-06-05 2016-12-08 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
TWI744383B (zh) * 2016-10-19 2021-11-01 日商索尼股份有限公司 液晶顯示裝置及投射型顯示裝置
JP2018124480A (ja) 2017-02-02 2018-08-09 株式会社ジャパンディスプレイ 表示装置
CN107065328A (zh) * 2017-05-23 2017-08-18 京东方科技集团股份有限公司 一种像素结构、显示面板、显示装置及像素结构制作方法
CN110085740B (zh) * 2018-01-25 2022-01-11 绵阳京东方光电科技有限公司 柔性基板及其制作方法、面板以及电子装置
CN108241240B (zh) * 2018-02-08 2021-05-14 上海天马微电子有限公司 一种显示面板以及显示装置
CN111352262A (zh) * 2018-12-21 2020-06-30 群创光电股份有限公司 电子装置
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel
WO2022134029A1 (zh) * 2020-12-25 2022-06-30 京东方科技集团股份有限公司 显示面板、显示面板的制造方法以及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382405A (ja) * 1986-09-27 1988-04-13 Canon Inc 強誘電性液晶素子
JPH0627481A (ja) * 1992-07-10 1994-02-04 Sharp Corp 反射型アクティブマトリクス基板及びその製造方法並びに液晶表示装置
JPH0713196A (ja) * 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法
JPH10170959A (ja) * 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JPH1124063A (ja) * 1997-07-03 1999-01-29 Seiko Instr Inc 反射型液晶表示装置およびその製造方法
JPH11258596A (ja) * 1998-03-11 1999-09-24 Nec Corp 反射型液晶表示装置及びその製造方法
JPH11352322A (ja) * 1998-04-07 1999-12-24 Toray Ind Inc カラ―フィルタ及びそれを用いたカラ―液晶表示装置
JP2000111901A (ja) * 1998-10-08 2000-04-21 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器

Family Cites Families (243)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967981A (en) 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
JPS5724917A (en) 1980-07-23 1982-02-09 Hitachi Ltd Multilayer liquid crystal panel
JPH0682839B2 (ja) 1984-08-21 1994-10-19 セイコー電子工業株式会社 表示用パネルの製造方法
US4730903A (en) 1985-01-23 1988-03-15 Semiconductor Energy Laboratory Co., Ltd. Ferroelectric crystal display panel and manufacturing method thereof
JPH0618215B2 (ja) 1985-12-03 1994-03-09 セイコー電子工業株式会社 薄膜トランジスタの製造方法
DE3689843T2 (de) 1986-03-06 1994-09-01 Toshiba Kawasaki Kk Steuerschaltung einer Flüssigkristallanzeige.
JPS6344742A (ja) 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置
US4960719A (en) 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH01210989A (ja) 1988-02-19 1989-08-24 Hitachi Ltd 液晶表示装置
US5231039A (en) 1988-02-25 1993-07-27 Sharp Kabushiki Kaisha Method of fabricating a liquid crystal display device
JPH0242761A (ja) 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5130833A (en) 1989-09-01 1992-07-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device and manufacturing method therefor
US5264728A (en) 1989-11-30 1993-11-23 Kabushiki Kaisha Toshiba Line material, electronic device using the line material and liquid crystal display
JP2657429B2 (ja) 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
US5151806A (en) 1990-04-27 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display apparatus having a series combination of the storage capacitors
JP2875363B2 (ja) 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
US5198694A (en) 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950001360B1 (ko) 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
US5261156A (en) 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US5391920A (en) 1991-07-09 1995-02-21 Yamaha Corporation Semiconductor device having peripheral metal wiring
JPH0534717A (ja) 1991-07-26 1993-02-12 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JP2866516B2 (ja) 1991-10-30 1999-03-08 京セラ株式会社 アクティブマトリックス基板およびその製造方法
US5739882A (en) 1991-11-18 1998-04-14 Semiconductor Energy Laboratory Co., Ltd. LCD polymerized column spacer formed on a modified substrate, from an acrylic resin, on a surface having hydrophilic and hydrophobic portions, or at regular spacings
JPH05142558A (ja) 1991-11-26 1993-06-11 Fujitsu Ltd 液晶表示装置
JPH05175500A (ja) 1991-12-26 1993-07-13 Kyocera Corp アクティブマトリックス基板の製造方法
GB9200839D0 (en) 1992-01-15 1992-03-11 Emi Plc Thorn Optical modulation device
TW540747U (en) 1992-02-19 2003-07-01 Sharp Kk A reflective substrate and a liquid crystal display device using the same
JPH05265020A (ja) 1992-03-18 1993-10-15 Hitachi Ltd テープキャリアパッケージ
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP2793076B2 (ja) 1992-05-20 1998-09-03 シャープ株式会社 反射型液晶表示装置およびその製造方法
JPH0682754A (ja) 1992-07-16 1994-03-25 Toshiba Corp アクティブマトリクス型表示装置
JP3120200B2 (ja) 1992-10-12 2000-12-25 セイコーインスツルメンツ株式会社 光弁装置、立体画像表示装置および画像プロジェクタ
JP2988159B2 (ja) 1992-11-13 1999-12-06 日本電気株式会社 液晶表示装置
JPH06194615A (ja) 1992-12-24 1994-07-15 Casio Comput Co Ltd 強誘電性液晶素子の製造方法
JPH06250210A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示装置およびその製造方法
US5821622A (en) 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
FR2702882B1 (fr) 1993-03-16 1995-07-28 Thomson Lcd Procédé de fabrication de transistors à couches minces étagés directs.
JP3512849B2 (ja) 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
JPH07152024A (ja) 1993-05-17 1995-06-16 Sharp Corp 液晶表示素子
GB9311129D0 (en) 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
DE69413624T2 (de) 1993-07-27 1999-05-06 Sharp Kk Flüssigkristall-Anzeigevorrichtung
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07159776A (ja) 1993-12-07 1995-06-23 Casio Comput Co Ltd 反射型液晶表示装置
JPH07191348A (ja) 1993-12-27 1995-07-28 Rohm Co Ltd 液晶表示装置の製法
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
US5822026A (en) 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
KR0139346B1 (ko) * 1994-03-03 1998-06-15 김광호 박막 트랜지스터 액정표시장치의 제조방법
US5668651A (en) 1994-03-18 1997-09-16 Sharp Kabushiki Kaisha Polymer-wall LCD having liquid crystal molecules having a plane-symmetrical bend orientation
US5729312A (en) 1994-03-18 1998-03-17 Sharp Kabushiki Kaisha LCD and method for producing the same in which a larger number of substrate gap control materials is larger in the polymer walls than in the liquid crystal regions
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
DE69525558T2 (de) 1994-04-22 2002-08-22 Nec Corp Methode zur Herstellung eines Dünnfilm-Transistors mit invertierter Struktur
TW269743B (ja) 1994-04-26 1996-02-01 Toshiba Eng Co
JPH07318975A (ja) 1994-05-25 1995-12-08 Sanyo Electric Co Ltd 液晶表示装置
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW321731B (ja) 1994-07-27 1997-12-01 Hitachi Ltd
JPH0864829A (ja) * 1994-08-24 1996-03-08 Hitachi Ltd 半導体装置とこれを用いた液晶表示装置
JPH0864828A (ja) 1994-08-24 1996-03-08 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3122003B2 (ja) 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
JP3238020B2 (ja) 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH0887030A (ja) 1994-09-16 1996-04-02 Hitachi Ltd 液晶表示装置の製造方法
JP3097945B2 (ja) * 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
TW344043B (en) 1994-10-21 1998-11-01 Hitachi Ltd Liquid crystal display device with reduced frame portion surrounding display area
KR100336554B1 (ko) 1994-11-23 2002-11-23 주식회사 하이닉스반도체 반도체소자의배선층형성방법
JPH08201853A (ja) 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JPH08220562A (ja) 1994-12-14 1996-08-30 Toshiba Corp 表示装置用アレイ基板およびその製造方法
JPH08228011A (ja) 1994-12-14 1996-09-03 Toshiba Corp 半導体装置およびその製造方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08227283A (ja) 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3499327B2 (ja) 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR0139346Y1 (ko) 1995-05-03 1999-03-20 김광호 강제대류형 로타리 히터의 방열장치
KR100303134B1 (ko) 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US5539219A (en) 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
US5994721A (en) 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JPH095767A (ja) 1995-06-22 1997-01-10 Sanyo Electric Co Ltd 液晶パネルの入力端構造
JPH0915621A (ja) 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
KR100338480B1 (ko) 1995-08-19 2003-01-24 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
JPH0964366A (ja) 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR100204071B1 (ko) 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
JPH0974257A (ja) 1995-09-01 1997-03-18 Dainippon Printing Co Ltd 厚膜配線およびその製造方法
JP3474975B2 (ja) 1995-09-06 2003-12-08 株式会社 日立ディスプレイズ 液晶表示装置およびその製造方法
JP3199215B2 (ja) 1995-09-14 2001-08-13 シャープ株式会社 液晶表示素子およびその製造方法
JP3650405B2 (ja) 1995-09-14 2005-05-18 株式会社 日立製作所 アクティブマトリクス型液晶表示装置
JPH0990397A (ja) 1995-09-28 1997-04-04 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置
JPH09127551A (ja) 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板
US5959599A (en) 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
TW329500B (en) 1995-11-14 1998-04-11 Handotai Energy Kenkyusho Kk Electro-optical device
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
KR0175409B1 (ko) 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR0175410B1 (ko) 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
EP1338914A3 (en) 1995-11-21 2003-11-19 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100219118B1 (ko) 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
KR0161466B1 (ko) 1995-11-29 1999-01-15 김광호 액정표시장치의 제조방법
JPH09152626A (ja) 1995-11-29 1997-06-10 Kyocera Corp 液晶表示装置およびその製造方法
JPH09153618A (ja) 1995-11-30 1997-06-10 Sanyo Electric Co Ltd 液晶表示装置の製造方法
US5739880A (en) 1995-12-01 1998-04-14 Hitachi, Ltd. Liquid crystal display device having a shielding film for shielding light from a light source
KR100268069B1 (ko) * 1995-12-11 2000-10-16 마찌다 가쯔히꼬 반사판, 반사판이 결합된 반사형 액정 표시 장치 및 그 제조 방 법
JPH09160071A (ja) 1995-12-12 1997-06-20 Toshiba Corp 液晶表示装置
JP3963974B2 (ja) 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JPH09203890A (ja) 1996-01-25 1997-08-05 Sharp Corp 入力機能付き液晶表示素子および反射型入力機能付き液晶表示素子、並びにそれらの製造方法
US6697129B1 (en) 1996-02-14 2004-02-24 Semiconductor Energy Laboratory Co., Ltd. Guest-host mode liquid crystal display device of lateral electric field driving type
US6055028A (en) 1996-02-14 2000-04-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal electro-optical device
US5793072A (en) 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
US5986724A (en) 1996-03-01 1999-11-16 Kabushiki Kaisha Toshiba Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
JP3708620B2 (ja) 1996-03-01 2005-10-19 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶電気光学装置
JP3597305B2 (ja) 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JPH09304757A (ja) * 1996-03-11 1997-11-28 Sharp Corp 液晶表示素子及びその製造方法
KR100213969B1 (ko) 1996-03-15 1999-08-02 구자홍 액티브 매트릭스의 제조방법 및 구조
US5847687A (en) 1996-03-26 1998-12-08 Semiconductor Energy Laboratory Co., Ltd. Driving method of active matrix display device
US6911962B1 (en) 1996-03-26 2005-06-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of active matrix display device
JPH09265113A (ja) 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
JPH09274444A (ja) 1996-04-04 1997-10-21 Hitachi Ltd 液晶表示装置
JPH1010583A (ja) * 1996-04-22 1998-01-16 Sharp Corp アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
KR100223158B1 (ko) 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
KR100196336B1 (en) 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
JP3622934B2 (ja) 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
KR100240818B1 (ko) 1996-08-01 2000-01-15 나시모토 류조 테이프캐리어패키지를 구비한 액정표시장치
JP3657702B2 (ja) 1996-08-06 2005-06-08 株式会社東芝 液晶表示装置
JPH1068931A (ja) 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
US6437844B1 (en) 1996-09-04 2002-08-20 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and associated fabrication method
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
KR100268103B1 (ko) 1996-10-11 2000-10-16 윤종용 질화크롬을사용한배선및그제조방법,이를이용한액정표시장치및그제조방법
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH10123574A (ja) 1996-10-17 1998-05-15 Hitachi Ltd アクティブマトリクス基板
EP1967899B1 (en) 1996-10-22 2013-01-23 Seiko Epson Corporation Reflective liquid crystal panel substrate
JP3043638B2 (ja) * 1996-11-05 2000-05-22 日本電気株式会社 反射型液晶表示装置およびその製造方法
JPH10144928A (ja) 1996-11-08 1998-05-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100212284B1 (ko) 1996-11-13 1999-08-02 윤종용 채널 보호형 박막 트랜지스터 기판
JP3788649B2 (ja) 1996-11-22 2006-06-21 株式会社半導体エネルギー研究所 液晶表示装置
JP3204989B2 (ja) 1996-11-27 2001-09-04 株式会社日立製作所 アクティブマトリクス型液晶表示装置
US6266121B1 (en) 1996-11-28 2001-07-24 Sharp Kabushiki Kaisha Liquid crystal display element and method of manufacturing same
KR100244182B1 (ko) 1996-11-29 2000-02-01 구본준 액정표시장치
US6075257A (en) 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
KR19980042096U (ko) 1996-12-24 1998-09-25 김영귀 이동식 헤드레스트가 구비된 자동차 시트
JPH10198292A (ja) 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3883244B2 (ja) 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
US5831710A (en) 1997-02-06 1998-11-03 International Business Machines Corporation Liquid crystal display
JPH10221704A (ja) 1997-02-07 1998-08-21 Sharp Corp 反射型液晶表示装置およびその製造方法
KR100537020B1 (ko) 1997-03-03 2006-03-03 삼성전자주식회사 Ips모드박막트랜지스터용액정표시소자제조방법
JPH10253983A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 反射型液晶表示装置および反射電極
JPH10307288A (ja) 1997-05-09 1998-11-17 Minolta Co Ltd 液晶素子及びその製造方法
KR100257370B1 (ko) 1997-05-19 2000-05-15 구본준 횡전계방식액정표시장치
KR100268006B1 (ko) 1997-05-22 2000-10-16 구본준 액정표시소자용반사판의제조방법
US6465268B2 (en) 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
KR100262953B1 (ko) 1997-06-11 2000-08-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
TWI271590B (en) 1997-06-12 2007-01-21 Sharp Kk Liquid crystal display device
JP3297372B2 (ja) * 1997-06-17 2002-07-02 シャープ株式会社 反射型液晶表示装置の製造方法
US5943559A (en) 1997-06-23 1999-08-24 Nec Corporation Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process
KR100257976B1 (ko) 1997-07-22 2000-06-01 구본준, 론 위라하디락사 횡전계방식액정표시장치
KR100510439B1 (ko) 1997-08-20 2005-10-21 삼성전자주식회사 더미돌출패드를 구비한 액정구동칩의 칩온글라스 패키지 구조 및 패키징 방법
US6177968B1 (en) 1997-09-01 2001-01-23 Canon Kabushiki Kaisha Optical modulation device with pixels each having series connected electrode structure
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6265889B1 (en) 1997-09-30 2001-07-24 Kabushiki Kaisha Toshiba Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit
JPH11109372A (ja) 1997-09-30 1999-04-23 Toshiba Electronic Engineering Corp 液晶表示素子用基板の製造方法、液晶表示素子の製造方法、液晶表示素子用基板及び液晶表示素子
JP3907804B2 (ja) 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
KR100476622B1 (ko) 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6133977A (en) 1997-10-21 2000-10-17 Samsung Electronics Co., Ltd. Liquid crystal displays having common electrode overlap with one or more data lines
JP4131297B2 (ja) 1997-10-24 2008-08-13 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置の製造方法
US5907380A (en) 1997-10-30 1999-05-25 International Business Machines Corporation Liquid crystal cell employing thin wall for pre-tilt control
AU9652098A (en) 1997-11-18 1999-06-07 Mitsubishi Chemical Corporation Chemical conversion fluid for forming metal oxide film
US6215541B1 (en) 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3934236B2 (ja) 1998-01-14 2007-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH11160734A (ja) 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP4217287B2 (ja) 1997-11-28 2009-01-28 三菱電機株式会社 Ｔｆｔアレイ基板およびこれを用いた液晶表示装置
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JPH11183915A (ja) 1997-12-22 1999-07-09 Nec Corp アクティブマトリクス型液晶表示装置
JP3481843B2 (ja) 1997-12-26 2003-12-22 シャープ株式会社 液晶表示装置
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JPH11264991A (ja) 1998-01-13 1999-09-28 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法
TWI226470B (en) 1998-01-19 2005-01-11 Hitachi Ltd LCD device
US5998229A (en) * 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
US6617648B1 (en) * 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
KR100502805B1 (ko) 1998-03-12 2005-11-21 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JPH11258625A (ja) * 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
US6528357B2 (en) 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
JP3050199B2 (ja) 1998-03-18 2000-06-12 日本電気株式会社 配線端子およびその形成方法
KR19990075407A (ko) 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 기판의 제조 방법
JPH11271718A (ja) 1998-03-25 1999-10-08 Sharp Corp 液晶表示装置、プラズマアドレス型液晶表示装置及びその製造方法
KR100320661B1 (ko) 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
TW530180B (en) 1998-04-27 2003-05-01 Hitachi Ltd Active matrix type liquid crystal display
JPH11337961A (ja) * 1998-05-26 1999-12-10 Sharp Corp 反射型液晶表示装置およびその製造方法
JP3726495B2 (ja) 1998-05-27 2005-12-14 セイコーエプソン株式会社 ２端子型非線形素子、その非線形素子を用いた液晶表示パネルおよび電子機器
US6317185B1 (en) 1998-05-29 2001-11-13 Hitachi, Ltd. Liquid crystal display apparatus
KR100301803B1 (ko) 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP2000002886A (ja) 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置の製造方法
JP3335578B2 (ja) 1998-06-30 2002-10-21 シャープ株式会社 液晶表示装置およびその製造方法
KR100333180B1 (ko) 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP4190089B2 (ja) 1998-06-30 2008-12-03 シャープ株式会社 液晶表示装置およびその製造方法
JP3565547B2 (ja) 1998-07-31 2004-09-15 シャープ株式会社 カラー液晶表示装置およびその製造方法
JP3526532B2 (ja) 1998-08-26 2004-05-17 シャープ株式会社 液晶表示装置
JP3104687B2 (ja) 1998-08-28 2000-10-30 日本電気株式会社 液晶表示装置
US6297519B1 (en) 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP3406242B2 (ja) * 1998-10-15 2003-05-12 シャープ株式会社 液晶表示装置
US5998230A (en) 1998-10-22 1999-12-07 Frontec Incorporated Method for making liquid crystal display device with reduced mask steps
EP2309482A3 (en) 1998-10-30 2013-04-24 Semiconductor Energy Laboratory Co, Ltd. Field sequantial liquid crystal display device and driving method thereof, and head mounted display
US6519018B1 (en) 1998-11-03 2003-02-11 International Business Machines Corporation Vertically aligned liquid crystal displays and methods for their production
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100556345B1 (ko) 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
EP2264771A3 (en) 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
JP2000180891A (ja) 1998-12-11 2000-06-30 Hitachi Ltd 液晶表示装置
TW413949B (en) 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
JP2000193984A (ja) 1998-12-25 2000-07-14 Sony Corp 液晶ライトバルブ装置
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP3763381B2 (ja) 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6218221B1 (en) * 1999-05-27 2001-04-17 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure and a method of manufacturing the same
JP3787041B2 (ja) 1999-06-01 2006-06-21 日本放送協会 回り込みキャンセラ
US6583065B1 (en) 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
JP2001085698A (ja) 1999-09-16 2001-03-30 Toshiba Corp 半導体装置の製造方法
US6493050B1 (en) 1999-10-26 2002-12-10 International Business Machines Corporation Wide viewing angle liquid crystal with ridge/slit pretilt, post spacer and dam structures and method for fabricating same
US6363866B1 (en) * 2000-01-20 2002-04-02 Hou Technology Inc. Table construction
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
JP3384397B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382405A (ja) * 1986-09-27 1988-04-13 Canon Inc 強誘電性液晶素子
JPH0627481A (ja) * 1992-07-10 1994-02-04 Sharp Corp 反射型アクティブマトリクス基板及びその製造方法並びに液晶表示装置
JPH0713196A (ja) * 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
JPH0954318A (ja) * 1995-08-16 1997-02-25 Nec Corp 反射型液晶表示装置及びその製造方法
JPH10170959A (ja) * 1996-12-16 1998-06-26 Casio Comput Co Ltd 液晶表示装置
JPH1124063A (ja) * 1997-07-03 1999-01-29 Seiko Instr Inc 反射型液晶表示装置およびその製造方法
JPH11258596A (ja) * 1998-03-11 1999-09-24 Nec Corp 反射型液晶表示装置及びその製造方法
JPH11352322A (ja) * 1998-04-07 1999-12-24 Toray Ind Inc カラ―フィルタ及びそれを用いたカラ―液晶表示装置
JP2000111901A (ja) * 1998-10-08 2000-04-21 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9429807B2 (en) 2000-05-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9048146B2 (en) 2000-05-09 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
US7102165B2 (en) 2000-05-09 2006-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7323715B2 (en) 2000-05-09 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8053781B2 (en) 2001-03-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7420209B2 (en) 2001-03-06 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8461596B2 (en) 2001-03-06 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor film with outer end having tapered shape
US7875886B2 (en) 2001-03-06 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a thin film transistor
US7271041B2 (en) 2002-07-19 2007-09-18 Nec Lcd Technologies, Ltd. Method for manufacturing thin film transistor
JP2005215478A (ja) * 2004-01-30 2005-08-11 Seiko Epson Corp Ｔｆｔ基板とその製造方法、有機ｅｌ表示装置、並びに電子機器
JP4654581B2 (ja) * 2004-01-30 2011-03-23 セイコーエプソン株式会社 Ｔｆｔ基板の製造方法
JP2007023380A (ja) * 2005-07-19 2007-02-01 Applied Materials Inc ハイブリッドｐｖｄ−ｃｖｄシステム
WO2008072423A1 (ja) * 2006-12-14 2008-06-19 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の製造方法
JP5284106B2 (ja) * 2006-12-14 2013-09-11 シャープ株式会社 液晶表示装置および液晶表示装置の製造方法
JP4658979B2 (ja) * 2007-02-23 2011-03-23 京セラ株式会社 液晶表示装置
JP2007183663A (ja) * 2007-02-23 2007-07-19 Kyocera Corp 液晶表示装置
WO2010098101A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
JPWO2010098100A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
JPWO2010098101A1 (ja) * 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
WO2010098100A1 (ja) * 2009-02-27 2010-09-02 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
JP2018077476A (ja) * 2009-02-27 2018-05-17 株式会社半導体エネルギー研究所 半導体装置
JP2019211786A (ja) * 2009-02-27 2019-12-12 株式会社半導体エネルギー研究所 半導体装置
US10930787B2 (en) 2009-02-27 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
US11387368B2 (en) 2009-02-27 2022-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP2019024145A (ja) * 2011-12-27 2019-02-14 株式会社半導体エネルギー研究所 ゲート絶縁膜の作製方法、及び半導体装置の作製方法
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2017139381A (ja) * 2016-02-04 2017-08-10 株式会社コベルコ科研 表示装置用配線構造

Also Published As

Publication number Publication date
US20150346530A1 (en) 2015-12-03
US6900084B1 (en) 2005-05-31
KR20010103683A (ko) 2001-11-23
US9429807B2 (en) 2016-08-30
US7902550B2 (en) 2011-03-08
KR20090047442A (ko) 2009-05-12
KR100884700B1 (ko) 2009-02-19
KR20130026465A (ko) 2013-03-13
US8823004B2 (en) 2014-09-02
US9048146B2 (en) 2015-06-02
KR100920321B1 (ko) 2009-10-07
US20150108487A1 (en) 2015-04-23
US7323715B2 (en) 2008-01-29
TW497122B (en) 2002-08-01
KR20080037632A (ko) 2008-04-30
KR101253485B1 (ko) 2013-04-11
US20070001171A1 (en) 2007-01-04
JP4785229B2 (ja) 2011-10-05
US8525173B2 (en) 2013-09-03
US20140001476A1 (en) 2014-01-02
US7102165B2 (en) 2006-09-05
US20050205870A1 (en) 2005-09-22
KR20060063831A (ko) 2006-06-12
KR100864798B1 (ko) 2008-10-23
US20090152551A1 (en) 2009-06-18
US20110147752A1 (en) 2011-06-23
KR20120090923A (ko) 2012-08-17
KR20140012921A (ko) 2014-02-04

Similar Documents

Publication Publication Date Title
JP4785229B2 (ja) 半導体装置の作製方法
US9786687B2 (en) Semiconductor device and manufacturing method thereof
US8558983B2 (en) Liquid crystal display device and manufacturing method thereof
JP4118485B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110712

R150 Certificate of patent or registration of utility model

Ref document number: 4785229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees