KR100190041B1 - 액정표시장치의 제조방법 - Google Patents

액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100190041B1
KR100190041B1 KR1019960018516A KR19960018516A KR100190041B1 KR 100190041 B1 KR100190041 B1 KR 100190041B1 KR 1019960018516 A KR1019960018516 A KR 1019960018516A KR 19960018516 A KR19960018516 A KR 19960018516A KR 100190041 B1 KR100190041 B1 KR 100190041B1
Authority
KR
South Korea
Prior art keywords
film
metal film
gate
electrode
pad
Prior art date
Application number
KR1019960018516A
Other languages
English (en)
Other versions
KR970048855A (ko
Inventor
권영찬
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26631545&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100190041(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960018516A priority Critical patent/KR100190041B1/ko
Priority to JP31462096A priority patent/JP3830593B2/ja
Priority to TW085114772A priority patent/TW387998B/zh
Priority to DE69633378T priority patent/DE69633378T2/de
Priority to EP96308925A priority patent/EP0782040B1/en
Priority to EP03010222A priority patent/EP1380880A1/en
Priority to US08/770,796 priority patent/US5811318A/en
Publication of KR970048855A publication Critical patent/KR970048855A/ko
Publication of KR100190041B1 publication Critical patent/KR100190041B1/ko
Application granted granted Critical
Priority to US10/613,064 priority patent/USRE39211E1/en
Priority to JP2004000532A priority patent/JP3891988B2/ja
Priority to JP2005347737A priority patent/JP3976770B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

마스크 공정수를 줄이면서 액정표시장치를 적합하게 제조할 수 있는 액정표시장치의 제조방법에 관하여 개시한다. 본 발명은 TFT부 및 게이트-패드 연결부를 갖는 액정표시장치의 제조방법에 있어서, 게이트전극을 제1금속막 및 제2금속막의 이중막으로 형성하고, 상기 게이트-패드 연결부에 위치하는 제2금속막을 식각하여 상기 제1금속막과 패드전극을 화소전극을 통해 연결한다. 본 발명에 의하면, 종래 기술보다 적은 5차의 사진식각공정을 통해 제조비용이 절감되고, 대면적에 적합한 액정표시장치를 제조할 수 있다.

Description

액정표시장치의 제조방법
제1도 내지 제4도는 종래기술에 의한 액정표시장치의 제조방법을 설명하기 위하여 도시한 단면도들이다.
제5도는 본 발명에 의한 액정표시장치의 평면도이다.
제6도 내지 제11도는 본 발명의 제1실시예를 설명하기 위하여 도시한 단면도들이다.
제12도는 본 발명의 제2실시예에 의한 결과물에서 TFT부를 나타내는 단면도이다.
제13도는 본 발명의 제2실시예에 의한 결과물에서 게이트-패드 연결부를 나타내는 단면도이다.
제14도는 본 발명의 제2실시예에 의한 결과물에서 게이트패드-본딩부를 나타내는 단면도이다.
본 발명은 액정표시장치의 제조방법에 관한 것으로 특히 마스크 공정수를 줄이면서 액정표시장치를 적합하게 제조할 수 있는 액정표시장치의 제조방법에 관한 것이다.
인간과 컴퓨터(및 기타의 컴퓨터화된 기계)의 인터페이스를 담당하는 표시장치의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 표시장치 특히 비교적 거대하고 거슬리는 음극선관(CRT)에 대신하여 LCD(Liquid Crystal Display), PDP(Plasma Display Pannel), EL(Electoluminescence)등 각종 평면 스크린이나 평판 표시장치가 개발되어 왔다. 이들 평판 패널 디스플레이 중에서도 액정표시장치(LCD)의 기술의 진전은 가장 관심을 끌고 있는 분야이다. 상기 액정표시장치(LCD)는 일부 분야에서 상기 음극선관(CRT)의 컬러화질에 필적하거나 그 이상을 실현하기까지 되었다.
이하, 종래 기술에 의한 종래의 액정표시장치(LCD) 제조방법을 첨부도면을 참조하여 상세히 설명하고자 한다.
제1도 내지 제4도는 종래기술에 의한 액정표시장치의 제조방법을 시간의 순서대로 설명하기 위하여 도시한 단면도들이다. 제1도 내지 제4도에서, 참조부호 A는 TFT를 나타내고, B는 게이트-패드 연결부를 나타낸다.
제1도는 기판(10) 상에 게이트 전극(11) 및 양극산화막(13)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 기판(10) 상에 알루미늄(A1)으로 금속막을 형성한 후 1차로 사진식각하여 게이트 전극(11)을 형성한다. 이어서, 2차로 사진공정을 이용하여 게이트-패드 연결부 상에 포토레지스트 패턴(도시 안함)을 형성한 후 상기 기판(10)전면을 양극산화함으로써 TFT부의 게이트전극(11)상에 양극산화막(13)을 형성한다. 이때 게이트-패드 연결부는 상기 포토레지스트 패턴(도시되지 않음)이 덮혀 있기 때문에 그에 의해 양극산화되지 않는다. 그 후, 상기 포토레지스트 패턴(도시되지 않음)을 제거한다.
제2도는 TFT부의 게이트 전극(11)상부에 반도체 패턴층을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 양극산화막(13)이 형성된 기판(10)의 전면 상부에 절연막(15)을 형성한다. 계속하여, 상기 절연막(15)이 형성된 기판(10)의 전면에 비정질실리콘막과 불순물이 도핑된 비정질실리콘막이 순차적으로 적층되어 구성된 반도체막을 형성한 후, 3차로 사진식각하여 TFT부에 비정질실리콘막 패턴(17)과 불순물이 도핑된 비정질실리콘막 패턴(19)으로 이루어진 반도체 패턴층을 형성한다.
제3도는 TFT부에 소오스 전극(21a) 및 드레인 전극(21b)을 형성하는 동시에 게이트-패드 연결부에 패드 전극(21c)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기 게이트-패드 연결부에 형성된 상기 게이트 전극(11)의 상면 일부가 드러나도록 상기 절연막(15)을 4차로 사진식각하여 콘택홀을 형성한다. 계속해서, 상기 기판(10)의 전면에 크롬(Cr)등의 금속을 적층한 후 5차로 사진식각하여 상기 TFT부에서는 상기 게이트 전극(11)의 상부에서 이격된 소오스 전극(21a)및 드레인 전극(21b)을 형성하고, 상기 게이트-패드 연결부에서는 상기의 콘택홀을 통해 상기 게이트 전극(11)과 연결되는 패드 전극(21c)을 형성한다. 이때, 상기 TFT부에서는 소오스 전극(21a)및 드레인 전극(21b)을 형성하기 위한 5차의 사진식각 수행시 상기 게이트 전극(11)상부의 불순물이 도핑된 비정질실리콘막(19)도 일부 식각되어 상기 게이트 전극(11) 상부에 형성된 비정질실리콘막 패턴(17)의 일부가 노출된다.
제4도는 TFT부에 보호층(23) 및 화소 전극(25)을 형성하는 단계를 설명하기 위한 단면도이다. 먼저, 상기와 같은 공정이 진행되어 소오스 전극(21a) 및 드레인 전극(21b)이 형성된 기판(10)의 TFT부 전면 상부에 보호층(23)을 형성한 후 6차로 사진식각하여 상기 드레인 전극(21b)상에 화소 전극용 콘택홀을 형성한다. 이때, 게이트-패드 연결부에는 보호층을 형성하지 않는다. 이어서, 투명전극물질은 ITO(Indium Tin Oxide)를 형성한 후 7차로 사진식각하여 화소 전극(25)을 형성한다. 이 때, 상기 6차 사진식각시 상기 드레인 전극(21b)상의 보호막(23)이 일부 제거되어 형성된 화소 전극용 콘택홀에 의해 상기 7차 사진식각시 상기 드레인 전극(21b)과 화소 전극(25)이 연결된다.
상술한 바와 같이 종래의 액정표시장치의 제조방법은 게이트 전극(11)을 형성하는1차 사진식각, 양극산화막(13)을 형성하는 2차 사진식각, 반도체 패턴층을 형성하는 3차 사진식각, 콘택홀을 형성하는 4차 사진식각, 소오스 전극(21a) 및 드레인 전극(21b) 및 패드 전극(21c)을 형성하는 5차 사진식각, 화소 전극용 콘택홀을 형성하는 6차 사진식각, 화소 전극(25)을 형성하는 7차 사진식각 등 7차례의 사진식각 공정이 요구되기 때문에 제조시간이 길어지는 동시에 제조비용이 증가할 뿐 아니라 제조수율이 떨어지는 단점이 있다.
상기와 같은 사진식각 공정의 수를 줄이기 위한 방법으로서 종래에는 양극산화 공정을 없애는 대신 게이트 전극으로서 고저항을 갖는 내화 금속막을 사용하였다. 그러나 이는 10인치 이상의 대면적 LCD 제조시 게이트 신호의 왜곡을 발생시킴으로써 구동상의 문제점이 있다. 또한 게이트-패드 연결부를 ITO와 알루미늄을 연결하는 구조로 하는 경우에는 고온 공정시 인듐(In)이 상기 알루미늄으로 확산하여 콘택저항이 증가하게 되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 양극산화막을 형성하는 사진식각 공정 및 콘택홀을 형성하는 사진식각 공정을 제거하여 전체적인 사진식각 공정수를 줄이면서도 게이트-패드 연결부의 콘택저항을 낮출 수있는 액정표시장치의 제조방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명은, TFT부 및 게이트-패드 연결부를 갖는 액정표시장치의 제조방법에 있어서, 기판의 전면에 제1금속막 및 제2금속막을 순차적으로 적층한 후 상기 제2금속막 및 제1금속막을 1차로 사진식각하여 게이트 전극을 형성하는 제1단계, 상기 게이트 전극이 형성된 기판의 전면에 절연막 및 반도체막을 형성한 후 상기 반도체막을 2차로 사진식각하여 상기 TFT부에 활성영역으로 사용하기 위한 반도체 패턴층을 형성하는 제2단계, 상기 반도체 패턴층이 형성된 기판의 전면에 제3금속막을 형성한 후 상기 제3금속막 및 반도체 패턴층을 3차로 사진식각하여 상기 TFT부에 소오스 전극과 드레인 전극을 형성하고, 상기 게이트-패드 연결부에 패드 전극을 형성하는 제3단계, 상기 소오스 전극과 드레인 전극 및 패드 전극이 형성된 기판의 전면에 보호막을 형성한 후 상기 보호막 및 절연막을 4차로 사진식각하여 상기 TFT부에 위치한 드레인 전극과, 상기 게이트-패드 연결부에 위치한 상기 게이트 전극 및 패드 전극의 표면 일부를 노출하는 콘택홀이 형성된 보호막 패턴을 형성하는 제4단계, 상기 보호막 패턴을 식각마스크로 상기 제2금속막을 식각하여 상기 게이트-패드 연결부에 위치한 제1금속막의 표면을 노출한 후 화소 전극용 제4금속막을 증착하여 상기 드레인 전극과 접속되고 상기 패드 전극과 게이트 전극을 연결하는 화소 전극을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1단계에서 제1금속막은 크롬(Cr), 타륨(Ta), 티타늄(Ti)등의 내화성 금속을 이용하여 300Å 내지 4000Å의 두께로 증착함으로서 형성하고, 제2금속막은 알루미늄(A1) 또는 알루미늄 합금(Al alloy)을 이용하여 1000Å 내지 4000Å의 두께로 증착함으로서 형성하는 것이 바람직하다. 또한, 상기 1차 사진식각은 제2 금속막에 대하여 테이퍼 에치(taper etch)를 수행하고 그에 연속하여 제1금속막에 대하여 에치를 수행하는것이 바람직하다. 이 때, 게이트 전극에서 제1금속막의 폭은 제2금속막보다 크게 형성되고, 게이트 전극을 형성하는 단계 후에 양극산화를 실시하는 단계를 더 구비할 수 있다.
상기 제2단계에서 절연막은 SiNx를 사용하여 2000Å 내지 9000Å의 두께로 형성되고, 상기 반도체막은 비정질 실리콘(a-Si)과 불순물이 도우프된 비정질 실리콘(n+ a-Si)을 연속으로 증착되어 이루어지는 이중막으로 형성되는 것이 바람직하다.
상기 제3단계에서 제3금속막은 크롬(Cr), 티타늄(Ti)중 어느 하나를 사용하여 300Å 내지 4000Å의 두께로 증착되고, 상기 제4단계에서 보호막은 SiNx를 사용하여 형성되는 것이 바람직하다.
상기 제5단계에서 화소 전극용 제4금속막은 인듐-틴옥사이드(ITO)로 형성되는 것이 바람직하다.
상기의 목적을 달성하기 위한 다른 방법의 본 발명은, TFT부, 게이트-패드 연결부 및 게이트-패드 본딩부를 갖는 액정표시장치의 제조방법에 있어서, 기판의 전면에 제1금속막 및 제2금속막을 순차적으로 적층한 후 상기 제2금속막 및 제1금속막을 1차로 사진식각하여 게이트 전극 및 게이트 패드 패턴을 형성하는 제1단계, 상기 게이트 전극 및 게이트 패드 패턴이 형성된 기판의 전면에 절연막 및 반도체막을 형성한 후 상기 반도체막을 2차로 사진식각하여 상기 TFT부에 활성영역으로 사용하기 위한 반도체 패턴층을 형성하는 제2단계, 상기 반도체 패턴층이 형성된 기판의 전면에 제3금속막을 형성한후 상기 제3금속막 및 반도체 패턴층을 3차로 사진식각하여 상기 TFT부에 소오스/드레인 전극을 형성하고 소오스/드레인 패드 패턴을 형성하는 제3단계, 상기 소오스/드레인 전극 및 소오스/드레인 패드 패턴이 형성된 기판의 전면에 보호막을 형성한 후 상기 보호막 및 절연막을 4차로 사진식각하여 상기 TFT부에 위치한 드레인 전극과, 상기 게이트-패드 연결부에 위치한 상기 게이트 전극 및 게이트 패드 패턴의 표면 일부를 노출하는 콘택홀이 형성된 보호막 패턴을 형성하는 제4단계, 및 상기 보호막 패턴을 식각마스크로하여 상기 제2금속막을 5차로 사진식각하여 상기 게이트-패드 본딩부에 위치한 제1금속막의 표면을 노출시킨 후 화소 전극용 제4금속막을 증착하여 상기 드레인전극과 접속되고 상기 패드 전극과 게이트 전극을 연결하는 화소 전극을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1단계에서 제1금속막은 크롬(Cr), 타륨(Ta), 티타늄(Ti)등의 내화성 금속을 이용하여 300Å 내지 4000Å의 두께로 증착 형성되고, 제2금속막은 알루미늄(Al)(Al alloy)을 이용하여 1000Å 내지 4000Å의 두께로 증착 형성된다. 이 때, 게이트 전극 패턴 및 패드 전극 패턴은 동시에 형성되고, 1차 사진식각은 제2금속막에 대하여 테이퍼 에치(taper etch)를 수행하고 그에 연속하여 제1금속막에 대하여 에치를 수행하는 것이 바람직하다.
상기 제2단계에서 절연막은 SiNx의 단일막 또는 SiNx 및 SiOx의 이중막을 사용하여 2000Å 내지 9000Å의 두께로 형성되고, 반도체막은 비정질 실리콘(a-Si)과 불순물이 도우프된 비정질 실리콘(n+a-Si)을 연속으로 증착하여 형성된다.
상기 제3단계에서 제3금속막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo)중 어느 하나를 사용하여 300Å 내지 4000Å의 두께로 증착 형성되고, 상기 제4단계에서 보호막은 SiNx를 사용하여 형성되며, 상기 제5단계에서 화소 전극용 제4금속막은 인듐-틴 옥사이드(ITO)로 형성된다.
이상의 본 발명에 의하면, 종래 기술보다 적은 5차의 사진식각 공정을 통해 제조비용이 절감되고, 대면적에 적합한 액정표시장치를 제조할 수 있다.
이하, 첨부도면을 참조하여 본 발명에 의한 액정표시장치의 제조방법의 바람직한 실시예를 상세히 설명한다.
제1실시예
제5도는 본 발명에 의한 액정표시장치의 평면도이다.
제5도에서, 가로방향으로 게이트 라인(게이트 : 1)이 형성되어 있고, 상기 게이트 라인(1)과 연결되는 게이트 패드(3)가 형성되어 있다. 상기 게이트 라인(1)에 박막트랜지스터(5)와 화소전극(7)이 연결되어 있다. 또한, 세로방향으로 데이터 라인(8)이 형성되어 있고, 상기 데이터 라인(8)에 연결되는 데이터 패드(9)가 형성되어 있다.
제6도 내지 제11도는 본 발명에 의한 액정표시장치의 제조방법의 제1실시예를 설명하기 위하여 도시한 단면도들이다. 제6도 내지 제11도에서, 참조부호 C 및 D는 각각 TFT부 및 게이트-패드 연결부를 나타낸다.
제6도에서, 기판(30)상에 크롬(Cr)을 이용하여 300Å 내지 4000Å의 두께로 제1금속막(31)을 형성한다. 이어서, 상기 제1금속막(31)상에 알루미늄 합금을 이용하여 1000Å 내지 4000Å의 두께로 제2금속막(33)을 형성한다. 이때, 상기 제1금속막(31)과 제2금속막(33)은 연속적으로 형성할 수도 있다. 계속하여, 상기 제2금속막(33) 및 제1금속막(31)을 1차로 사진식각하여 게이트 전극을 형성한다. 이때, 상기 1차 사진식각은 제2금속막에 대하여 테어퍼 에치(taper etch)를 수행하고 그에 연속하여 제1금속막에 대하여 에치를 수행함으로서 상기 제1금속막(31)의 폭은 제2금속막(33)보다 크게 형성한다.
제7도에서,상기 기판(30)의 전면에 질화막 또는 산화막으로 절연막(35)을 형성한다. 이어서, 절연막(35)이 형성된 기판(30)의 전면에 비정질실리콘막(37)과 불순물이 도핑된 비정질실리콘막(39)으로 구성된 반도체막을 연속적으로 형성한다. 상기 절연막(35)은 2000∼9000Å의 두께로 형성하며, 상기 비정질실리콘막(37)은 1000∼4000Å의 두께로 형성하며, 상기 불순물이 도핑된 비정질실리콘막(39)은 300∼1000Å의 두께로 형성한다. 이어서, 상기 반도체막을 2차로 사진식각하며 TFT부에 비정질실리콘막(37)과 불순물이 도핑된 비정질실리콘막(39)으로 구성된 반도체 패턴층(37+39)을 형성한다.
제8도에서, 반도체 패턴층 및 절연막(35)이 형성된 기판(30)의 전면에 크롬(Cr), 티타늄(Ti) 중 어느 하나를 이용하여 300Å 내지 4000Å의 두께로 제3금속막을 형성한다. 이어서, 상기 제3금속막을 3차로 사진식각하여 TFT부에 소오스전극(41b), 드레인전극(41c)을 형성하고, 게이트-패드연결부에 패드전극(41a)을 형성한다. 이때, TFT부에 위치한 불순물이 도핑된 비정질실리콘막(39)도 식각되어 상기 비정질실리콘막(37)을 노출시킨다.
제9도에서, 상기 기판(30)의 전면에 질화막등으로 보호막을 형성한 후 4차로 사진식각하여 보호막 패턴(43)을 형성한다. 이때, TFT부의 드레인 전극(41c)상의 보호막이 일부 식각되어 상기 드레인 전극(41c)의 일부를 노출시키고, 게이트-패드 연결부에 위치한게이트전극, 즉 제2금속막(33) 상의 절연막(35)이 식각되어 게이트전극의 표면을 노출시키며, 패드전극(41a)상의 보호막도 일부 식각된다.
제10도에서, 참조번호 45로 표시한 게이트전극-패드 연결부에 위치하고, 상기 보호막 패턴(43)에 의해 오픈되는 제2금속막(33)을 식각한다. 이 과정에 의해 후공정에서 화소전극과 제2금속막간의 콘택저항을 줄일 수 있다.
제11도에서, 보호막 패턴(43)이 형성된 기판(30)의 전면에 투명전극물질인 인듐-틴 옥사이드(ITO)를 형성한 후 5차로 사진식각하여 화소전극(47)을 형성한다. 이렇게 되면, TFT부에는 드레인전극(41c)과 화소전극(47)이 연결되며, 게이트-패드 연결부에는 제1금속막(31) 및 제2금속막(33)으로 이루어진 게이트전극(31)과 패드전극(41a)이 화소전극(47)을 통해 연결된다.
제2실시예
제12도 내지 제14도는 본 발명의 제2실시예에 의한 결과물을 나타내는 단면도로서, 제12도는 TFT부를 나타내고, 제13도는 게이트-패드 연결부를 나타내고, 제14도는 게이트패드-본딩부를 나타낸다.
본 발명의 제2실시예를 첨부한 제12도 내지 제14도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 기판(50)의 전면에 크롬(Cr), 타륨(Ta), 티타늄(Ti) 등의 내화성 금속을 이용하여 300Å 내지 4000Å의 두께로 제1금속막(51)을 증착 형성한 후 알루미늄(Al)또는 알루미늄 합금(Al alloy)을 이용하여 1000Å 내지 4000Å의 두께로 제2금속막(53)을 적층한다. 그 후 상기 제2금속막(53) 및 제1금속막(51)을 순차적으로 1차로 사진식각하여 게이트 전극 및 게이트 패드 패턴을 형성한다. 이때, 게이트 전극 패턴 및 패드 전극 패턴은 동시에 형성된다. 상기 1차 사진식각은 제2금속막(53)에 대하여 테이퍼 에치(taper etch)를 수행하고 그에 연속하여 제1금속막(51)에 대하여 에치를 수행함으로서 상기 제1금속막(51)의 폭이 제2금속막(52)의 폭보다 넓게 형성된다.
그 후, 상기 게이트 전극 및 게이트 패드 패턴이 형성된 기판(50)의 전면에 절연막(55) 및 반도체막을 형성한 후 상기 반도체막을 2차로 사진식각하여 상기 TFT부에 활성영역으로 사용하기 위한 반도체 패턴층(57)을 형성한다. 이때 상기 절연막(55) SiNx의 단일막 또는 SiNx 및 SiOx의 이중막을 사용하여 2000Å 내지 9000Å의 두께로 형성되고, 반도체 패턴층(57)은 비정질 실리콘(a-Si)과 불순물이 도우프된 비정질 실리콘(n+ a-Si)을 연속으로 증착하여 형성된다.
그 후, 상기 반도체 패턴층(57)이 형성된 기판(50)의 전면에 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo) 중 어느 하나를 사용하여 300Å 내지 4000Å의 두께로 제3금속막을 증착 형성한 후 상기 제3금속막(61)및 반도체 패턴층(57)을 3차로 사진식각하여 상기 TFT부에 소오스/드레인 전극(61)을 형성한다.
그 후, 상기 소오스/드레인 전극(61)이 형성된 기판(50)의 전면에 SiNx를 사용하여 보호막(63)을 형성한 후 상기 보호막(63)을 4차로 사진식각하여 상기 TFT부에 위치한 드레인 전극의 표면 일부를 노출하는 콘택홀을 형성한다.
그 후, 인듐-틴 옥사이드(ITO)를 이용하여 화소 전극용 제4금속막(67)을 증착하여 상기 드레인 전극과 접속되는 화소 전극을 형성한다.
상술한 바와 같이, 본 발명의 액정표시장치의 제조방법은 이중의 게이트전극을 사용하면서도 5∼6차례의 사진식각공정을 적용하여 최소한 7차례의 사진식각공정이 적용되는 종래기술에 비하여 제조원가를 대폭적으로 줄일 수 있으며, 제조수율을 향상시킬 수 있다.
또한, 게이트전극으로 크롬막과 그 상부에 알루미늄막의 이중막으로 형성함으로써 크롬막의 알루미늄막의 스트레스 이완작용으로 알루미늄막의 힐록성장을 억제할 수 있다.
또한, 제10도에 도시한 바와 같이, 게이트-패드 연결부에서 화소전극을 형성하기 전에 게이트전극을 구성하는 알루미늄막을 식각하여, 후공정에서 형성되는 화소전극과 알루미늄막 간의 접촉저항을 줄일 수 있다.
이상, 본 발명의 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.

Claims (28)

  1. TFT부 및 게이트-패드 연결부를 갖는 액정표시장치의 제조방법에 있어서, 기판의 전면에 제1금소막 및 제2금속막을 순차적으로 적층한 후 상기 제2금속막 및 제1금속막을 1차로 사진식각하여 게이트 전극을 형성하는 제1단계, 상기 게이트 전극이 형성된 기판의 전면에 절연막 및 반도체막을 형성한 후 상기 반도체막을 2차로 사진식각하여 상기 TFT부에 활성영역으로 사용하기 위한 반도체 패턴층을 형성하는 제2단계, 상기 반도체 패턴층이 형성된 기판의 전면에 제3금속막을 형성한 후 상기 제3금속막 및 반도체 패턴층을 3차로 사진식각하여 상기 TFT부에 소오스 전극과 드레인 전극을 형성하고, 상기 게이트-패드 연결부에 패드 전극을 형성하는 제3단계, 상기 소오스 전극과 드레인 전극 및 패드 전극이 형성된 기판의 전면에 보호막을 형성한 후 상기 보호막 및 절연막을 4차로 사진식각하여 상기 TFT부에 위치한 드레인 전극과, 상기 게이트-패드 연결부에 위치한 상기 게이트 전극 및 패드 전극의 표면 일부를 노출하는 콘택홀이 형성된 보호막 패턴을 형성하는 제4단계, 상기 보호막 패턴을 식각마스크로 상기 제2금속막을 식각하여 상기 게이트-패드 연결부에 위치한 제1금속막의 표면을 노출한 후 화소 전극용 제4금속막을 증착하여 상기 드레인 전극과 접속되고 상기 패드 전극과 게이트 전극을 연결하는 화소 전극을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  2. 제1항에 있어서, 상기 제1단계에서 제1금속막은 내화성 금속을 이용하여 형성되고, 제2금속막은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 이용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  3. 제2항에 있어서, 상기 내화성 금속은 크롬(Cr), 타륨(Ta), 티타늄(Ti)중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  4. 제2항에 있어서, 상기 제1금속막은 300Å 내지 4000Å의 두께로 증착되고, 제2금속막은 1000Å 내지 4000Å의 두께로 증착되는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제1항에 있어서, 상기 제1단계에서 1차 사진식각은 제2금속막에 대하여 테이퍼 에치(taper etch)를 수행하고 그에 연속하여 제1금속막에 대하여 에치를 수행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  6. 제1항에 있어서, 상기 제1단계의 게이트 패턴에서 제1금속막의 폭은 제2금속막 보다 크게 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제1항에 있어서, 상기 게이트 전극을 형성하는 단계 직후에 양극산화를 실시하는 단계가 더 구비된 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제1항에 있어서, 상기 제2단계에서 절연막은 SiNx를 사용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제8항에 있어서, 상기 절연막은 2000Å 내지 9000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제1항에 있어서, 상기 제2단계에서 반도체막은 비정질 실리콘(a+Si)과 불순물이 도우프된 비정질 실리콘(n+ a-Si)을 연속으로 증착되어 이루어지는 이중막으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제1항에 있어서, 상기 제3단계에서 제3금속막은 크롬(Cr), 티타늄(Ti)중 어느 하나를 사용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제11항에 있어서, 상기 제3금속막은 300Å 내지 4000Å의 두께로 증착되는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제1항에 있어서, 상기 제4단계에서 보호막 SiNx를 사용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제1항에 있어서, 상기 제5단계에서 화소 전극용 제4금속막은 인듐-틴 옥사이드(ITO)로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. TFT부, 게이트-패드 연결부 및 게이트-패드 본딩부를 갖는 액정표시장치의 제조방법에 있어서, 기판의 전면에 제1금속막 및 제2금속막을 순차적으로 적층한 후 상기 제2금속막 및 제1금속막을 1차로 사진식각하여 게이트 전극 및 게이트 패드 패턴을 형성하는 제1단계, 상기 게이트 전극 및 게이트 패드 패턴이 형성된 기판의 전면에 절연막 및 반도체막을 형성한 후 상기 반도체막을 2차로 사진식각하여 상기 TFT부에 활성영역으로 사용하기 위한 반도체 패턴층을 형성하는 제2단계, 상기 반도체 패턴층이 형성된 기판의 전면에 제3금속막을 형성한 후 상기 제3금속막 및 반도체 패턴층을 3차로 사진식각하여 상기 TFT부에 소오스/드레인 전극을 형성하고 소오스/드레인 패드 패턴을 형성하는 제3단계, 상기 소오스/드레인 전극 및 소오스/드레인 패드 패턴이 형성된 기판의 전면에 보호막을 형성한 후 상기 보호막 및 절연막을 4차로 사진식각하여 상기 TFT부에 위치한 드레인 전극과, 상기 게이트-패드 연결부에 위치한 상기 게이트 전극 및 게이트 패드 패턴의 표면 일부를 노출하는 콘택홀이 형성된 보호막 패턴을 형성하는 제4단계, 및 상기 보호막 패턴을 식각마스크로하여 상기 제2금속막을 5차로 사진식각하여 상기 게이트-패드 본딩부를 위치한 제1금속막의 표면을 노출시킨 후 화소 전극용 제4금속막을 증착하여 상기 드레인 전극과 접속되고 상기 패드 전극과 게이트 전극을 연결하는 화소 전극을 형성하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제15항에 있어서, 상기 제1단계에서 제1금속막은 내화성 금속을 이용하여 형성되고, 제2금속막은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)을 이용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제16항에 있어서, 상기 내화성 금속은 크롬(Cr), 타륨(Ta), 티타늄(Ti) 중 어느 하나인 것은 특징으로 하는 액정표시장치의 제조방법.
  18. 제16항에 있어서, 상기 제1금속막은 300Å 내지 4000Å의 두께로 증착되고, 제2금속막은 1000Å 내지 4000Å의 두께로 증착되는 것은 특징으로 하는 액정표시장치의 제조방법.
  19. 제15항에 있어서, 상기 제1단계에서 게이트 전극 패턴 및 패드 전극 패턴은 동시에 형성되는 것은 특징으로 하는 액정표시장치의 제조방법.
  20. 제15항에 있어서, 상기 제1단계에서 1차 사진식각은 제2금속막에 대하여 테이퍼 에치(taper etch)를 수행하고 그에 연속하여 제1금속막에 대하여 에치를 수행하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제15항에 있어서, 상기 제2단계에서 절연막은 SiNx를 사용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  22. 제21항에 있어서, 상기 절연막은 2000Å 내지 9000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  23. 제15항에 있어서, 상기 제2단계에서 절연막은 SiNx 및 SiOx가 순차적으로 증착되어 이루어지는 이중막으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  24. 제15항에 있어서, 상기 제2단계에서 반도체막은 비정질 실리콘(a-Si)과 불순물이 도우프된 비정질 실리콘(n+ a-Si)을 연속으로 증착하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  25. 제1항에 있어서, 상기 제3단계에서 제3금속막은 크롬(Cr), 티타늄(Ti), 몰리브덴(Mo) 중 어느 하나를 사용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  26. 제25항에 있어서, 상기 제3금속막은 300Å 내지 4000Å의 두께로 증착되는 것을 특징으로 하는 액정표시장치의 제조방법.
  27. 제15항에 있어서, 상기 제4단계에서 보호막은 SiNx를 사용하여 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  28. 제15항에 있어서, 상기 제5단계에서 화소 전극용 제4금속막은 인듐-틴 옥사이드(ITO)로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019960018516A 1995-12-28 1996-05-29 액정표시장치의 제조방법 KR100190041B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1019960018516A KR100190041B1 (ko) 1995-12-28 1996-05-29 액정표시장치의 제조방법
JP31462096A JP3830593B2 (ja) 1995-12-28 1996-11-26 液晶表示装置の製造方法
TW085114772A TW387998B (en) 1995-12-28 1996-11-29 Method for manufacturing liquid crystal display
EP96308925A EP0782040B1 (en) 1995-12-28 1996-12-10 Method of manufacturing a liquid crystal display
DE69633378T DE69633378T2 (de) 1995-12-28 1996-12-10 Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
EP03010222A EP1380880A1 (en) 1995-12-28 1996-12-10 Method for manufacturing liquid crystal display
US08/770,796 US5811318A (en) 1995-12-28 1996-12-20 Method for manufacturing a liquid crystal display
US10/613,064 USRE39211E1 (en) 1995-12-28 2003-07-07 Method for manufacturing a liquid crystal display
JP2004000532A JP3891988B2 (ja) 1995-12-28 2004-01-05 液晶表示装置の製造方法およびｔｆｔ基板
JP2005347737A JP3976770B2 (ja) 1995-12-28 2005-12-01 液晶表示装置の製造方法およびｔｆｔ基板を有する液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR95-62170 1995-12-28
KR19950062170 1995-12-28
KR101995062170 1995-12-28
KR1019960018516A KR100190041B1 (ko) 1995-12-28 1996-05-29 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970048855A KR970048855A (ko) 1997-07-29
KR100190041B1 true KR100190041B1 (ko) 1999-06-01

Family

ID=26631545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018516A KR100190041B1 (ko) 1995-12-28 1996-05-29 액정표시장치의 제조방법

Country Status (6)

Country Link
US (2) US5811318A (ko)
EP (2) EP1380880A1 (ko)
JP (3) JP3830593B2 (ko)
KR (1) KR100190041B1 (ko)
DE (1) DE69633378T2 (ko)
TW (1) TW387998B (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
DE69635239T2 (de) 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
EP0896243A3 (en) * 1997-08-04 1999-09-08 Matsushita Electric Industrial Co., Ltd. Reflection type liquid crystal display apparatus
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JPH11233784A (ja) * 1998-02-17 1999-08-27 Matsushita Electron Corp 薄膜トランジスタの製造方法
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP2000081638A (ja) * 1998-09-04 2000-03-21 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR100595416B1 (ko) * 1998-09-11 2006-09-18 엘지.필립스 엘시디 주식회사 회절노광을 이용한 액정 표시 장치 제조 방법
US6493048B1 (en) 1998-10-21 2002-12-10 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100556345B1 (ko) * 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
US6448579B1 (en) 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US6140701A (en) * 1999-08-31 2000-10-31 Micron Technology, Inc. Suppression of hillock formation in thin aluminum films
KR100498630B1 (ko) * 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100635943B1 (ko) * 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100806808B1 (ko) * 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100799465B1 (ko) * 2001-03-26 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100473225B1 (ko) * 2001-12-31 2005-03-08 엘지.필립스 엘시디 주식회사 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
TWI241430B (en) * 2002-03-01 2005-10-11 Prime View Int Corp Ltd Method for forming a bonding pad in a TFT array process for a reflective LCD and bonding pad formed by the same
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100497297B1 (ko) * 2002-04-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
JP3730958B2 (ja) 2002-12-25 2006-01-05 鹿児島日本電気株式会社 積層膜のパターン形成方法及び積層配線電極
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
TWI234124B (en) * 2003-06-30 2005-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
KR20060125066A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070001647A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
JP5262161B2 (ja) * 2008-02-14 2013-08-14 カシオ計算機株式会社 半導体集積回路装置
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101750431B1 (ko) * 2010-11-10 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101774484B1 (ko) 2011-02-15 2017-09-05 삼성디스플레이 주식회사 인듐 산화막의 비할로겐성 식각액 및 이를 이용한 표시 기판의 제조 방법
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
KR20130027188A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102086422B1 (ko) 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
KR102400212B1 (ko) * 2014-03-28 2022-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
CN107369614A (zh) * 2017-08-07 2017-11-21 深圳市华星光电技术有限公司 金属膜镀制方法、薄膜晶体管和阵列基板的制作方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545112A (en) 1983-08-15 1985-10-08 Alphasil Incorporated Method of manufacturing thin film transistors and transistors made thereby
US4651185A (en) 1983-08-15 1987-03-17 Alphasil, Inc. Method of manufacturing thin film transistors and transistors made thereby
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JP2846351B2 (ja) * 1989-07-27 1999-01-13 株式会社日立製作所 液晶表示装置
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
DE69223118T2 (de) * 1991-11-26 1998-03-05 Casio Computer Co Ltd Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
JPH05152573A (ja) * 1991-11-29 1993-06-18 Nec Corp 薄膜トランジスタ及びその製造方法
JPH05267670A (ja) 1992-03-23 1993-10-15 Matsushita Electron Corp 薄膜トランジスタおよびその製造方法
JPH05292434A (ja) 1992-04-13 1993-11-05 Fujitsu General Ltd 液晶表示装置の交流駆動方法
JPH05341315A (ja) 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
JPH06138487A (ja) 1992-10-29 1994-05-20 Hitachi Ltd 半導体装置と液晶表示装置
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3116149B2 (ja) * 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JPH06230428A (ja) 1993-02-08 1994-08-19 Hitachi Ltd 液晶表示装置およびその製造方法
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
US5821622A (en) 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH06337437A (ja) 1993-05-28 1994-12-06 Sanyo Electric Co Ltd 液晶表示装置
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
TW321731B (ko) * 1994-07-27 1997-12-01 Hitachi Ltd
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US5693567A (en) 1995-06-07 1997-12-02 Xerox Corporation Separately etching insulating layer for contacts within array and for peripheral pads
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
KR0161462B1 (ko) 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100244449B1 (ko) * 1997-02-11 2000-02-01 구본준 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
US5990986A (en) 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same

Also Published As

Publication number Publication date
DE69633378T2 (de) 2005-09-22
EP0782040A3 (en) 1998-07-15
USRE39211E1 (en) 2006-08-01
EP0782040A2 (en) 1997-07-02
EP0782040B1 (en) 2004-09-15
JP2006091918A (ja) 2006-04-06
JP3830593B2 (ja) 2006-10-04
EP1380880A1 (en) 2004-01-14
JP3976770B2 (ja) 2007-09-19
DE69633378D1 (de) 2004-10-21
KR970048855A (ko) 1997-07-29
US5811318A (en) 1998-09-22
JP2004157555A (ja) 2004-06-03
TW387998B (en) 2000-04-21
JP3891988B2 (ja) 2007-03-14
JPH09189924A (ja) 1997-07-22

Similar Documents

Publication Publication Date Title
KR100190041B1 (ko) 액정표시장치의 제조방법
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP3625598B2 (ja) 液晶表示装置の製造方法
US6081308A (en) Method for manufacturing liquid crystal display
JP4021194B2 (ja) 薄膜トランジスタ装置の製造方法
KR100190023B1 (ko) 박막트랜지스터-액정표시장치 및 그 제조방법
US9001299B2 (en) Low resistance wiring structure and liquid crystal display device using the same
US20010040649A1 (en) Manufacturing method of a liquid crystal display
US7417693B2 (en) Liquid crystal display device and its manufacturing method
JPH10213809A (ja) 液晶表示装置及びその製造方法
JP2803713B2 (ja) アクティブマトリクス基板及びその製造方法
JP4312177B2 (ja) 液晶表示素子及びその製造方法
JPH06208137A (ja) 薄膜トランジスタマトリクスの製造方法
JP2625585B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
US7982837B2 (en) Liquid crystal display device and its manufacturing method
KR0161466B1 (ko) 액정표시장치의 제조방법
JPH09101541A (ja) 表示装置用アレイ基板及びその製造方法
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR100394028B1 (ko) 액정표시장치 및 그 제조방법
KR100190035B1 (ko) 액정표시장치의 제조방법
KR100195268B1 (ko) 액정표시장치의 제조방법
JP3265862B2 (ja) 液晶表示装置とその製造方法
KR100195278B1 (ko) 액정표시장치의 제조방법
JP3593391B2 (ja) アクティブマトリクス型液晶表示装置
JPH09101542A (ja) 表示装置用アレイ基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 18