JPH09189924A - 液晶表示装置の製造方法 - Google Patents

液晶表示装置の製造方法

Info

Publication number
JPH09189924A
JPH09189924A JP31462096A JP31462096A JPH09189924A JP H09189924 A JPH09189924 A JP H09189924A JP 31462096 A JP31462096 A JP 31462096A JP 31462096 A JP31462096 A JP 31462096A JP H09189924 A JPH09189924 A JP H09189924A
Authority
JP
Japan
Prior art keywords
metal film
pad
film
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31462096A
Other languages
English (en)
Other versions
JP3830593B2 (ja
Inventor
Neisan Ken
寧贊 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26631545&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH09189924(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09189924A publication Critical patent/JPH09189924A/ja
Application granted granted Critical
Publication of JP3830593B2 publication Critical patent/JP3830593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 写真工程の数を減らすことのできる液晶表示
装置の製造方法を提供する。 【解決手段】 １次写真工程で基板３０上に第１及び第
２金属膜３１、３３が順次に積層されてなるゲート電極
及びゲートパッドを形成する段階と、基板３０の全面に
絶縁膜３５を形成する段階と、２次写真工程でＴＦＴ部
Ｃの絶縁膜３５上に半導体膜パターンを形成する段階
と、３次写真工程でＴＦＴ部Ｃにソース電極４１ａ及び
ドレイン電極４１ｂを形成しパッド部Ｅにパッド電極４
１ｃを形成する段階と、４次写真工程でドレイン電極４
１ｂの一部、ゲートパッドの一部及びパッド電極４１ｃ
の一部を露出させる保護膜パターン４３を形成する段階
と、保護膜パターン４３をマスクとしてゲートパッドを
構成する第２金属膜３３を蝕刻して第１金属膜３１を露
出させる段階と、５次写真工程でドレイン電極４１ｂと
連結されゲートパッドと連結された画素電極４７を形成
する段階とを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は液晶表示装置の製造
方法に係り、特に能動素子として薄膜トランジスタを具
備して写真工程の数が減らすことのできる液晶表示装置
の製造方法に関する。
【０００２】
【従来の技術】情報表示装置は電気的な信号を視覚映像
に変換させ、人間が直接情報を解読可能にする電子シス
テムの一種であって、電子光学的素子である。このよう
な表示装置としては液晶表示装置（Liquid Crystal Dis
play：LCD ）が最も広く使用されており、その他にもプ
ラズマ放電を用いるプラズマ表示装置（Plasma Display
Panel：PDP ）、エレクトロルミネセンス（Electro Lum
inescence：EL）、最近多く研究されている電界放出表
示装置（Field Emission Display：FED ）、そして反射
形としてミラーの動きを制御する可変ミラー素子（Defo
rmable Mirror Device：DMD ）等が開発され急速に普及
している。
【０００３】その中で、液晶表示装置は電場により分子
の配列が変化する液晶の光学的性質を用いる液晶技術
と、微細パターンを形成することができる半導体技術と
を合わせた表示装置であって平板表示装置の代名詞と言
われる。液晶表示装置の中の、薄膜トランジスタを能動
素子として使用する薄膜トランジスタ液晶表示装置（Th
in Film Transistor LCD：TFT-LCD ）は低消費電力、低
電圧駆動力、薄形、軽量等の多様な長所を有している。
【０００４】一方、薄膜トランジスタ（以下ＴＦＴと称
する）は一般トランジスタに比べて非常に薄いので、こ
の製造工程は一般トランジスタの製造工程より複雑で生
産性が低く、製造コストも高い。特に製造段階毎にマス
クが使用され少なくとも７枚のマスクが必要である。従
って、ＴＦＴの生産性を高め、製造コストを低めるため
の様々の方法が研究されており、特に製造工程に使用さ
れるマスクの数を減らすための方法が広く研究されてい
る。
【０００５】以下、添付した図面に基づき従来の技術に
よる液晶表示装置の製造方法を説明する。図１乃至図４
は従来の技術による液晶表示装置の製造方法を説明する
ため示した断面図であって、米国特許５，０５４，８８
７号を参照したものである。各図で部材符号ＡはＴＦＴ
部を示し、Ｂはゲート−パッド連結部を示す。
【０００６】図１を参照すれば、透明な基板２上に純粋
アルミニウムを使用して第１金属膜を形成した後、前記
第１金属膜を１次写真蝕刻してゲートパターン４、４ａ
を形成する。前記ゲートパターンはＴＦＴ部ではゲート
電極４として、ゲート−パッド連結部ではゲートパッド
４ａとして使用される。図２を参照すれば、通常の写真
工程を行ってゲート−パッド連結部の一部領域を遮断す
るフォトレジストパターン（図示せず）を形成した後、
前記フォトレジストパターンを酸化防止膜にて使用して
前記第１金属膜を酸化させ陽極酸化膜６を形成する。こ
の際、前記陽極酸化膜６はＴＦＴ部に形成されたゲート
電極４の全面と、ゲート−パッド連結部に位置するゲー
トパッド４ａの一部領域上に形成される。
【０００７】図３を参照すれば、陽極酸化膜６が形成さ
れた前記基板２の全面に、例えば窒化膜を蒸着して絶縁
膜８を形成する。次いで、絶縁膜８が形成された基板２
の全面に非晶質のシリコン膜１２を連続的に蒸着して半
導体膜を形成した後、前記半導体膜を３次写真蝕刻して
ＴＦＴ部に活性領域として使用される半導体膜パターン
１０、１２を形成する。
【０００８】図４を参照すれば、半導体膜パターンが形
成された基板２の全面に４次写真工程を行ってゲート−
パッド連結部に形成されたゲートパッド４ａの一部を露
出させるフォトレジストパターン（図示せず）を形成す
る。次いで、前記フォトレジストパターンをマスクとし
て使用して前記絶縁膜８を蝕刻することによりゲートパ
ッド４ａの一部を露出させるコンタクトホールを形成す
る。
【０００９】引続き、コンタクトホールが形成された基
板の全面に、例えばクロム（Ｃｒ）を蒸着した後、前記
クロム膜を５次写真蝕刻してＴＦＴ部にはソース電極１
４ａ及びドレイン電極１４ｂを形成し、ゲート−パッド
連結部には前記コンタクトホールを通して前記ゲートパ
ッド４ａと連結されるパッド電極１４ｃを形成する。こ
の際、前記５次写真蝕刻工程の進行時、ＴＦＴ部に形成
された前記ゲート電極４の上部の不純物がドーピングさ
れた非晶質シリコン膜１２も一部蝕刻され、ゲート電極
の上部の非晶質シリコン膜１０の一部が露出される。
【００１０】図５を参照すれば、ソース電極１４ａ、ド
レイン電極１４ｂ及びパッド電極１４ｃが形成された基
板２の全面に、例えば酸化膜を蒸着して保護膜１６を形
成した後、前記保護膜を６次に写真蝕刻してＴＦＴ部の
ドレイン電極１４ｂの一部とゲート−パッド連結部のパ
ッド電極１４ｃの一部を露出させるコンタクトホールを
形成する。
【００１１】次いで、コンタクトホールの形成された基
板の全面に透明導電物質であるＩＴＯ（Indium Tin Oxi
de）を蒸着した後、ＩＴＯ膜を７次写真蝕刻することに
より画素電極１８、１８ａを形成する。これにより、Ｔ
ＦＴではドレイン電極１４ｂと画素電極１８が連結さ
れ、ゲート−パッド連結部ではパッド電極１４ｃと画素
電極１８ａが連結される。
【００１２】
【発明が解決しようとする課題】前述した従来の液晶表
示装置の製造方法によれば、ゲートラインの低抵抗化の
ためゲート電極の物質として純粋アルミニウムを使用し
た。従って、アルミニウムによるヒロック（hillock ）
を防止するため陽極酸化工程が伴うので、複雑な工程、
生産性の減少及び製造コストの上昇の原因となった。
【００１３】本発明の目的は写真工程の数を減らして製
造費用の減少及び生産性を向上させうる液晶表示装置の
製造方法を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
の本発明の液晶表示装置の製造方法は、１次写真工程を
用いてＴＦＴ部及びゲート−パッド連結部の基板上に第
１金属膜及び第２金属膜が順次に積層されてなるゲート
電極及びゲートパッドを各々形成する段階と、ゲート電
極及びゲートパッドが形成された前記基板の全面に絶縁
膜を形成する段階と、２次写真工程を用いてＴＦＴ部の
前記絶縁膜上に半導体膜パターンを形成する段階と、３
次写真工程を用いてＴＦＴ部に第３金属膜よりなるソー
ス電極及びドレイン電極を形成し、パッド部に第３金属
膜よりなるパッド電極を形成する段階と、４次写真工程
を用いて前記ドレイン電極の一部、ゲートパッドの一部
及びパッド電極の一部を露出させる保護膜パターンを形
成する段階と、前記保護膜パターンをマスクとして前記
ゲートパッドを構成する第２金属膜を蝕刻して第１金属
膜を露出させる段階と、５次写真工程を用いて前記ＴＦ
Ｔ部のドレイン電極と連結され、前記ゲート−パッド連
結部のゲートパッドとパッド部のパッド電極を連結する
画素電極を形成する段階とを含むことを特徴とする。
【００１５】前記第１金属膜は耐火性金属として、Ｃ
ｒ、Ｔａ、Ｍｏ及びＴｉよりなるグループから選択され
た何れか１つで形成し、前記２金属膜はアルミニウムま
たはアルミニウム合金で形成することが望ましい。前記
第３金属膜はＣｒ、Ｔａ、Ｍｏ及びＴｉよりなるグルー
プから選択された何れか１つで形成することが望まし
い。
【００１６】前記１次写真工程で第２金属膜に対してテ
ーパ蝕刻を行い、引続き第１金属膜に対して蝕刻を行う
ことにより、第１金属膜の幅を第２金属膜の幅より大き
く形成することができる。前記目的を達成するための本
発明による液晶表示装置の他の製造方法は、１次写真蝕
刻工程を用いてＴＦＴ部及びパッド部の基板上に、第１
金属膜及び第２金属膜が順次に積層されてなるゲート電
極及びゲートパッドを各々形成する段階と、ゲート電極
及びゲートパッドが形成された前記基板の全面に絶縁膜
を形成する段階と、２次写真工程を用いてＴＦＴ部の前
記絶縁膜上に半導体膜パターンを形成する段階と、３次
写真工程を用いてＴＦＴ部に第３金属膜よりなるソース
電極及びドレイン電極を形成する段階と、ソース電極及
びドレイン電極が形成された基板の全面に保護膜を形成
した後、前記保護膜及び絶縁膜を４次写真蝕刻して前記
ＴＦＴ部のドレイン電極と前記パッド部のゲートパッド
の一部を露出させる保護膜パターンを形成する段階と、
前記保護膜パターンをマスクとして前記第２金属膜を蝕
刻してパッド部の第１金属膜を露出させる段階と、５次
写真工程を用いて前記ＴＦＴ部のドレイン電極と連結さ
れ、前記パッドの第１金属膜と接触する画素電極を形成
する段階とを含むことを特徴とする。
【００１７】前記第１金属膜は耐火性金属として、Ｃ
ｒ、Ｔａ、Ｍｏ及びＴｉよりなるグループから選択され
た何れか１つで形成し、前記第２金属膜はアルミニウム
またはアルミニウム合金で形成することが望ましい。前
記第３金属膜はＣｒ、Ｔａ、Ｍｏ及びＴｉよりなるグル
ープから選択された何れか１つで形成し、前記絶縁膜は
ＳｉＮX 及びＳｉＮX とＳｉＯX との二重膜よりなるグ
ループから選択された何れか１つで形成することが望ま
しい。
【００１８】そして、前記１次写真蝕刻工程で第２金属
膜に対してテーパ蝕刻を行い、引続き第１金属膜に対し
て蝕刻を行う。
【００１９】
【発明の実施の形態】以下、添付された図面に基づき本
発明の望ましい実施例を詳しく説明する。図６は本発明
による液晶表示装置を製造するための概略レイアウト図
である。部材番号１００はゲートラインを形成するため
のマスクパターンを、１０５はゲートパッドを形成する
ためのマスクパターンを、１１０はデータラインを形成
するためのマスクパターンを、１２０は半導体膜を形成
するためのマスクパターンを、１３０はソース電極／ド
レイン電極を形成するためのマスクパターンを、１４０
はＴＦＴ部の画素電極とドレイン電極を連結するコンタ
クトホールを形成するためのマスクパターンを、１４５
はパッド部のゲートパッドと画素電極を連結するコンタ
クトホールを形成するためのマスクパターンを、１５０
はＴＦＴ部の画素電極を形成するためのマスクパターン
を、１５５はパッド部の画素電極を形成するためのマス
クパターンを各々示す。
【００２０】図６を参照すれば、ゲートライン１００が
横に配列され、前記ゲートラインと直角方向にデータラ
イン１１０がマトリックス状に配列され、前記ゲートラ
イン１００の末端にはゲートパッド１０５が、前記デー
タラインの末端にはデータパッド１１５が備えられてい
る。前記相互隣接した２つのゲートラインとデータライ
ンに境界される領域に各々マトリックス状に画素領域が
配列される。各ＴＦＴのゲート電極は各ゲートラインか
ら画素領域内に突出された形で形成され、各ＴＦＴのド
レイン電極とゲート電極との間に半導体膜１２０が形成
され、ＴＦＴのソース電極は前記データライン１１０か
ら突出された形で形成され、透明なＩＴＯで構成される
画素電極１５０が各画素領域内に形成される。
【００２１】図７乃至図１２は本発明の第１実施例によ
る液晶表示装置の製造方法を説明するための断面図であ
る。部材符号ＣはＴＦＴ部であって図６のI − I’線の
断面図であり、Ｄ及びＥはゲート−パッド連結部及びパ
ッド部であって図６のII−II’の断面図である。図７は
ゲート電極を形成する段階を示す。
【００２２】詳しくは、透明な基板３０上にＣｒのよう
な耐火性金属を３００Å〜４０００Åほどの厚さで蒸着
して第１金属膜３１を形成した後、前記第１金属膜上に
アルミニウムまたはアルミニウム合金を１０００Å〜４
０００Åほどの厚さで蒸着して第２金属膜３３を形成す
る。前記第１金属膜３１はＣｒ以外にＴａ、Ｍｏ及びＴ
ｉよりなるグループから選択された何れか１つを使用し
て形成することができる。そして、前記アルミニウム合
金としてはアルミニウム−ネオジム（Ａｌ−Ｎｄ）、ア
ルミニウム−タンタル（Ａｌ−Ｔａ）を使用することが
できる。
【００２３】次いで、前記第２金属膜３３及び第１金属
膜３１を１次写真蝕刻してＴＦＴ部及びゲート−パッド
連結部にゲート電極を形成する。この際、前記１次写真
蝕刻工程は第２金属膜３３に対してテーパ蝕刻を行い、
連続して第１金属膜３１を蝕刻することにより成され
る。従って、第１金属膜３１の幅が第２金属膜３３の幅
より大きく形成される。
【００２４】このようにアルミニウム膜またはアルミニ
ウム合金膜の下部に耐火性金属膜を形成することによ
り、アルミニウムまたはアルミニウム合金膜と基板との
間の熱膨張率の差に因したアルミニウムヒロックの発生
を防止することができる。また、既存の蝕刻工程をその
まま適用すると共にアルミニウムまたはアルミニウム合
金膜と耐火性金属膜との蝕刻率の差を用いてテーパ蝕刻
ができる。従って、ゲート電極の形成後、後続物質の蒸
着時に段差を良好にすることができる。
【００２５】図８は半導体膜パターンを形成する段階を
示す。詳しくは、ゲート電極が形成された前記基板３０
の全面に、例えば窒化膜または酸化膜を蒸着して絶縁膜
３５を形成する。次いで、絶縁膜が形成された前記基板
３０の全面に非晶質シリコン膜３７及び不純物がドーピ
ングされた非晶質シリコン膜３９を順次に蒸着して半導
体膜を形成した。次いで、前記半導体膜を２次写真蝕刻
してＴＦＴ部に非晶質シリコン膜３７及び不純物がドー
ピングされた非晶質シリコン膜３９よりなる半導体膜パ
ターンを形成する。
【００２６】前記絶縁膜３５は２０００Å〜９０００Å
ほどの厚さ、前記非晶質シリコン膜３７は１０００Å〜
４０００Åほどの厚さ、そして前記不純物がドーピング
された非晶質シリコン膜３９は３００Å〜１０００Åほ
どの厚さで形成する。図９はソース電極、ドレイン電極
及びパッド電極を形成する段階を示す。詳しくは、半導
体膜パターンが形成された基板の全面にＣｒのような耐
火性金属を３００Å〜４０００Åほど蒸着して第３金属
膜を形成した後、前記第３金属膜を３次写真蝕刻してＴ
ＦＴ部にソース電極４１ａ及びドレイン電極４１ｂを形
成し、パッド部にパッド電極４１ｃを形成する。この
際、前記３次写真蝕刻時、ＴＦＴ部に形成された不純物
がドーピングされた非晶質シリコン膜３９も一部蝕刻さ
れて非晶質シリコン膜３７の一部が露出される。
【００２７】図１０は保護膜パターンを形成する段階を
示す。詳しくは、前記基板３０の全面に、例えば窒化膜
を使用して保護膜を形成した後、前記保護膜を４次写真
蝕刻して保護膜パターン４３を形成する。この際、ＴＦ
Ｔ部のドレイン電極４１ｂ及びパッド部のパッド電極４
１ｃの一部が露出される。そして、ゲート−パッド連結
部に形成されたゲート電極、即ち第２金属膜３３上に形
成されていた保護膜と絶縁膜３５が同時に蝕刻され前記
第２金属膜３３が露出される。
【００２８】図１１はゲート−パッド連結部の露出され
た第２金属膜を蝕刻する段階を示す。詳しくは、部材番
号４５にて示された部分、即ちゲート−パッド連結部に
位置し、前記保護膜パターン４３により露出された第２
金属膜３３を蝕刻して第１金属膜３１を露出させる。こ
の工程により後続工程で形成される画素電極と第２金属
膜との間のコンタクト抵抗を減少させうる。
【００２９】図１２は画素電極を形成する段階を示す。
詳しくは、保護膜パターンが形成された基板３０の全面
に透明導電膜であるＩＴＯを蒸着した後、前記ＩＴＯ膜
を５次写真蝕刻して画素電極４７を形成する。これによ
りＴＦＴ部ではドレイン４１ｂと画素電極４７が連結さ
れ、ゲート−パッド連結部のゲート電極とパッド部のパ
ッド電極４１ｃが画素電極４７を通して連結される。
【００３０】図１３乃至図１６は本発明の第２実施例に
よる液晶表示装置の製造方法を説明するための断面図で
ある。部材符号ＦはＴＦＴ部であって図６のI − I’線
の断面図であり、Ｇはパッド部であって図６のII−II’
の断面図である。図１３はゲート電極を形成する段階を
示す。詳しくは、透明な基板５０の全面にＣｒ、Ｔａ、
Ｔｉ等の耐火性金属を３００Å〜４０００Åほどの厚さ
で蒸着して第１金属膜５１を形成した後、アルミニウム
またはアルミニウム合金を１０００Å〜４０００Åほど
の厚さで蒸着して第２金属膜５３を形成する。その後、
前記第２金属膜５３及び前記第１金属膜５１を１次写真
蝕刻してＴＦＴ部及びパッド部にゲート電極及びゲート
パッドを形成する。
【００３１】前記ゲート電極及びゲートパッドは一枚の
マスクを使用して同時に形成される。前記１次写真蝕刻
はまず第２金属膜５３に対してテーパ蝕刻を行い、引続
き第１金属膜５１に対して蝕刻を行う。よって、第１金
属膜５１の幅が第２金属膜５３の幅より広く形成され
る。図１４は半導体膜パターンを形成する段階を示す。
【００３２】詳しくは、ゲート電極及びゲートパッドが
形成された基板５０の全面に絶縁膜５５及び半導体膜を
形成した後、前記半導体膜を２次写真蝕刻してＴＦＴ部
に活性領域にて使用される半導体膜パターン５７を形成
する。この際、前記絶縁膜５５は窒化膜（ＳｉＮX ）の
単一膜または窒化膜（ＳｉＮX ）及び酸化膜（Ｓｉ
Ｏ X ）の二重膜を使用して２０００Å〜９０００Åの厚
さで形成し、前記半導体膜パターン５７は非晶質シリコ
ン膜と不純物がドーピングされた非晶質シリコンを連続
に蒸着して形成することができる。
【００３３】図１５はソース電極及びドレイン電極を形
成する段階を示す。詳しくは、半導体膜パターン５７が
形成された前記基板５０の全面にＣｒ、ＴｉまたはＭｏ
のような耐火性金属を３００Å〜４０００Åの厚さで蒸
着して第３金属膜を形成した後、前記第３金属膜を３次
写真蝕刻してＴＦＴ部にソース電極６１ａ及びドレイン
電極６１ｂを形成する。
【００３４】図１６は保護膜パターン及び画素電極を形
成する段階を示す。詳しくは、ソース電極及びドレイン
電極が形成された前記基板の全面に、例えば窒化膜を蒸
着して保護膜を形成した後、前記保護膜を４次写真蝕刻
して保護膜パターン６３を形成する。前記４次写真蝕刻
時、ＴＦＴ部のドレイン電極６１ｂの一部が露出され、
パッド部ではゲートパッド上部の絶縁膜と保護膜が同時
に蝕刻されゲートパッドの一部が露出される。
【００３５】次いで、保護膜パターンにより露出された
部分の第２金属膜５３を蝕刻して第１金属膜５１を露出
させる。このように第２金属膜５３を蝕刻することによ
り後続工程で形成される画素電極と第２金属膜との接触
抵抗を減らすことができる。その後、ＩＴＯ膜を蒸着し
５次写真蝕刻してＴＦＴ部のドレイン電極６１ｂと接続
され、パッド部の第１金属膜と接続される画素電極６５
を形成する。
【００３６】
【発明の効果】前述したように、本発明の液晶表示装置
の製造方法は二重ゲート電極を使用すると共に少なくと
も５回の写真蝕刻工程を適用して少なくとも７回の写真
蝕刻工程が適用される従来の技術に比べて製造コストを
大幅に低減し、製造収率を向上させうる。
【００３７】また、ゲート電極として耐火性金属膜とそ
の上部に形成されるアルミニウム膜の二重膜で形成する
ことにより、耐火性金属膜のストレス弛緩作用によりア
ルミニウム膜のヒロック成長を抑制することができる。
また、図１６に示されたように、パッド部で画素電極を
形成する前にアルミニウム膜またはアルミニウム合金膜
を蝕刻することにより、後続工程で形成される画素電極
とアルミニウム膜との間の接触抵抗を減らすことができ
る。
【００３８】本発明は前記実施例に限定されなく、本発
明の技術的思想内で当分野の通常の知識を有する者によ
り多くの変形が可能であることは明白である。
【図面の簡単な説明】
【図１】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図２】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図３】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図４】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図５】従来の液晶表示装置の製造方法を説明するため
の断面図である。
【図６】本発明による液晶表示装置を製造するための概
略レイアウト図である。
【図７】本発明の第１実施例による液晶表示装置の製造
方法を説明するための断面図である。
【図８】本発明の第１実施例による液晶表示装置の製造
方法を説明するための断面図である。
【図９】本発明の第１実施例による液晶表示装置の製造
方法を説明するための断面図である。
【図１０】本発明の第１実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１１】本発明の第１実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１２】本発明の第１実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１３】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１４】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１５】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【図１６】本発明の第２実施例による液晶表示装置の製
造方法を説明するための断面図である。
【符号の説明】
３０ 基板 ３１ 第１金属膜 ３３ 第２金属膜 ３５ 絶縁膜 ３７ 非晶質シリコン膜 ３９ ドーピングされた非晶質シリコン膜 ４１ａ ソース電極 ４１ｂ ドレイン電極 ４１ｃ パッド電極 ４３ 保護膜パターン ４７ 画素電極 Ｃ ＴＦＴ部 Ｄ ゲート−パッド連結部 Ｅ パッド部

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 １次写真工程を用いてＴＦＴ部及びゲー
    ト−パッド連結部の基板上に第１金属膜及び第２金属膜
    が順次に積層されてなるゲート電極及びゲートパッドを
    各々形成する段階と、 ゲート電極及びゲートパッドが形成された前記基板の全
    面に絶縁膜を形成する段階と、 ２次写真工程を用いてＴＦＴ部の前記絶縁膜上に半導体
    膜パターンを形成する段階と、 ３次写真工程を用いてＴＦＴ部に第３金属膜よりなるソ
    ース電極及びドレイン電極を形成し、パッド部に第３金
    属膜よりなるパッド電極を形成する段階と、 ４次写真工程を用いて前記ドレイン電極の一部、ゲート
    パッドの一部及びパッド電極の一部を露出させる保護膜
    パターンを形成する段階と、 前記保護膜パターンをマスクとして前記ゲートパッドを
    構成する第２金属膜を蝕刻して第１金属膜を露出させる
    段階と、 ５次写真工程を用いて前記ＴＦＴ部のドレイン電極と連
    結され、前記ゲート−パッド連結部のゲートパッドとパ
    ッド部のパッド電極を連結する画素電極を形成する段階
    とを含むことを特徴とする液晶表示装置の製造方法。
  2. 【請求項２】 前記第１金属膜は耐火性金属で形成し、
    前記第２金属膜はアルミニウムまたはアルミニウム合金
    で形成することを特徴とする請求項１に記載の液晶表示
    装置の製造方法。
  3. 【請求項３】 前記第１金属膜はＣｒ、Ｔａ、Ｍｏ及び
    Ｔｉよりなるグループから選択された何れか１つで形成
    することを特徴とする請求項２に記載の液晶表示装置の
    製造方法。
  4. 【請求項４】 前記第３金属膜はＣｒ、Ｔａ、Ｍｏ及び
    Ｔｉよりなるグループから選択された何れか１つで形成
    することを特徴とする請求項１に記載の液晶表示装置の
    製造方法。
  5. 【請求項５】 前記１次写真工程で第２金属膜に対して
    テーパ蝕刻を行い、引続き第１金属膜に対して蝕刻を行
    うことを特徴とする請求項１に記載の液晶表示装置の製
    造方法。
  6. 【請求項６】 前記ゲート電極及びゲートパッドを形成
    する段階で、第１金属膜の幅を第２金属膜の幅より大き
    く形成することを特徴とする請求項１に記載の液晶表示
    装置の製造方法。
  7. 【請求項７】 １次写真蝕刻工程を用いてＴＦＴ部及び
    パッド部の基板上に、第１金属膜及び第２金属膜が順次
    に積層されてなるゲート電極及びゲートパッドを各々形
    成する段階と、 ゲート電極及びゲートパッドが形成された前記基板の全
    面に絶縁膜を形成する段階と、 ２次写真工程を用いてＴＦＴ部の前記絶縁膜上に半導体
    膜パターンを形成する段階と、 ３次写真工程を用いてＴＦＴ部に第３金属膜よりなるソ
    ース電極及びドレイン電極を形成する段階と、 ソース電極及びドレイン電極が形成された基板の全面に
    保護膜を形成した後、前記保護膜及び絶縁膜を４次写真
    蝕刻して前記ＴＦＴ部のドレイン電極と前記パッド部の
    ゲートパッドの一部を露出させる保護膜パターンを形成
    する段階と、 前記保護膜パターンをマスクとして前記第２金属膜を蝕
    刻してパッド部の第１金属膜を露出させる段階と、 ５次写真工程を用いて前記ＴＦＴ部のドレイン電極と連
    結され、前記パッドの第１金属膜と接触する画素電極を
    形成する段階とを含むことを特徴とする液晶表示装置の
    製造方法。
  8. 【請求項８】 前記第１金属膜は耐火性金属で形成し、
    前記第２金属膜はアルミニウムまたはアルミニウム合金
    で形成することを特徴とする請求項７に記載の液晶表示
    装置の製造方法。
  9. 【請求項９】 前記第１金属膜はＣｒ、Ｔａ、Ｍｏ及び
    Ｔｉよりなるグループから選択された何れか１つで形成
    することを特徴とする請求項８に記載の液晶表示装置の
    製造方法。
  10. 【請求項１０】 前記第３金属膜はＣｒ、Ｔａ、Ｍｏ及
    びＴｉよりなるグループから選択された何れか１つで形
    成することを特徴とする請求項７に記載の液晶表示装置
    の製造方法。
  11. 【請求項１１】 前記１次写真蝕刻工程で第２金属膜に
    対してテーパ蝕刻を行い、引続き第１金属膜に対して蝕
    刻を行うことを特徴とする請求項７に記載の液晶表示装
    置の製造方法。
  12. 【請求項１２】 前記絶縁膜はＳｉＮX 及びＳｉＮX と
    ＳｉＯX との二重膜よりなるグループから選択された何
    れか１つで形成することを特徴とする請求項７に記載の
    液晶表示装置の製造方法。
JP31462096A 1995-12-28 1996-11-26 液晶表示装置の製造方法 Expired - Lifetime JP3830593B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19950062170 1995-12-28
KR1996P18516 1996-05-29
KR1995P62170 1996-05-29
KR1019960018516A KR100190041B1 (ko) 1995-12-28 1996-05-29 액정표시장치의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004000532A Division JP3891988B2 (ja) 1995-12-28 2004-01-05 液晶表示装置の製造方法およびｔｆｔ基板

Publications (2)

Publication Number Publication Date
JPH09189924A true JPH09189924A (ja) 1997-07-22
JP3830593B2 JP3830593B2 (ja) 2006-10-04

Family

ID=26631545

Family Applications (3)

Application Number Title Priority Date Filing Date
JP31462096A Expired - Lifetime JP3830593B2 (ja) 1995-12-28 1996-11-26 液晶表示装置の製造方法
JP2004000532A Expired - Lifetime JP3891988B2 (ja) 1995-12-28 2004-01-05 液晶表示装置の製造方法およびｔｆｔ基板
JP2005347737A Expired - Fee Related JP3976770B2 (ja) 1995-12-28 2005-12-01 液晶表示装置の製造方法およびｔｆｔ基板を有する液晶表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2004000532A Expired - Lifetime JP3891988B2 (ja) 1995-12-28 2004-01-05 液晶表示装置の製造方法およびｔｆｔ基板
JP2005347737A Expired - Fee Related JP3976770B2 (ja) 1995-12-28 2005-12-01 液晶表示装置の製造方法およびｔｆｔ基板を有する液晶表示装置

Country Status (6)

Country Link
US (2) US5811318A (ja)
EP (2) EP0782040B1 (ja)
JP (3) JP3830593B2 (ja)
KR (1) KR100190041B1 (ja)
DE (1) DE69633378T2 (ja)
TW (1) TW387998B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545293B2 (en) * 2000-09-30 2003-04-08 Au Optronics Corp. Thin film transistor flat display
KR100434310B1 (ko) * 1998-09-02 2004-06-05 엘지.필립스 엘시디 주식회사 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치.
KR100473225B1 (ko) * 2001-12-31 2005-03-08 엘지.필립스 엘시디 주식회사 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법
JP2005148734A (ja) * 2003-11-12 2005-06-09 Samsung Electronics Co Ltd 液晶表示装置
KR100497297B1 (ko) * 2002-04-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US7012029B2 (en) 2002-12-25 2006-03-14 Nec Lcd Technologies, Ltd. Method of forming a lamination film pattern and improved lamination film pattern
KR100556345B1 (ko) * 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100635943B1 (ko) * 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100799465B1 (ko) * 2001-03-26 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7605875B2 (en) 1998-10-21 2009-10-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP2010109357A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
EP0896243A3 (en) * 1997-08-04 1999-09-08 Matsushita Electric Industrial Co., Ltd. Reflection type liquid crystal display apparatus
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JPH11233784A (ja) * 1998-02-17 1999-08-27 Matsushita Electron Corp 薄膜トランジスタの製造方法
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP2000081638A (ja) * 1998-09-04 2000-03-21 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
KR100595416B1 (ko) * 1998-09-11 2006-09-18 엘지.필립스 엘시디 주식회사 회절노광을 이용한 액정 표시 장치 제조 방법
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
US6448579B1 (en) 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
US6140701A (en) * 1999-08-31 2000-10-31 Micron Technology, Inc. Suppression of hillock formation in thin aluminum films
KR100498630B1 (ko) * 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100342860B1 (ko) * 1999-09-08 2002-07-02 구본준, 론 위라하디락사 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
KR100806808B1 (ko) * 2000-10-17 2008-02-22 엘지.필립스 엘시디 주식회사 등저항 배선을 위한 액정표시장치
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100869112B1 (ko) * 2002-01-14 2008-11-17 삼성전자주식회사 반사형 액정표시장치 및 그 제조 방법
TWI241430B (en) * 2002-03-01 2005-10-11 Prime View Int Corp Ltd Method for forming a bonding pad in a TFT array process for a reflective LCD and bonding pad formed by the same
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
TW538541B (en) * 2002-05-15 2003-06-21 Au Optronics Corp Active matrix substrate of liquid crystal display device and the manufacturing method thereof
KR20040061195A (ko) * 2002-12-30 2004-07-07 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
TWI234124B (en) * 2003-06-30 2005-06-11 Ritdisplay Corp Display panel, electrode panel and electrode substrate thereof
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
US7049163B1 (en) * 2005-03-16 2006-05-23 Chunghwa Picture Tubes, Ltd. Manufacture method of pixel structure
KR20060125066A (ko) * 2005-06-01 2006-12-06 삼성전자주식회사 개구율이 향상된 어레이 기판 및 이의 제조방법
KR20070001647A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시 장치 및 그 제조 방법
CN100367488C (zh) * 2006-02-13 2008-02-06 友达光电股份有限公司 薄膜晶体管阵列基板的制造方法
JP5262161B2 (ja) * 2008-02-14 2013-08-14 カシオ計算機株式会社 半導体集積回路装置
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101750431B1 (ko) * 2010-11-10 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101774484B1 (ko) 2011-02-15 2017-09-05 삼성디스플레이 주식회사 인듐 산화막의 비할로겐성 식각액 및 이를 이용한 표시 기판의 제조 방법
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
KR20130027188A (ko) * 2011-09-07 2013-03-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102086422B1 (ko) 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
WO2015145292A1 (en) 2014-03-28 2015-10-01 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN107369614A (zh) * 2017-08-07 2017-11-21 深圳市华星光电技术有限公司 金属膜镀制方法、薄膜晶体管和阵列基板的制作方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545112A (en) 1983-08-15 1985-10-08 Alphasil Incorporated Method of manufacturing thin film transistors and transistors made thereby
US4651185A (en) 1983-08-15 1987-03-17 Alphasil, Inc. Method of manufacturing thin film transistors and transistors made thereby
JPH0816756B2 (ja) * 1988-08-10 1996-02-21 シャープ株式会社 透過型アクティブマトリクス液晶表示装置
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JPH0828517B2 (ja) * 1989-07-04 1996-03-21 シャープ株式会社 薄膜トランジスタアレイ
JP2846351B2 (ja) * 1989-07-27 1999-01-13 株式会社日立製作所 液晶表示装置
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JPH0734467B2 (ja) * 1989-11-16 1995-04-12 富士ゼロックス株式会社 イメージセンサ製造方法
JP2940689B2 (ja) 1990-03-23 1999-08-25 三洋電機株式会社 アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
DE69223118T2 (de) * 1991-11-26 1998-03-05 Casio Computer Co Ltd Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
JPH05152573A (ja) * 1991-11-29 1993-06-18 Nec Corp 薄膜トランジスタ及びその製造方法
JPH05267670A (ja) 1992-03-23 1993-10-15 Matsushita Electron Corp 薄膜トランジスタおよびその製造方法
JPH05292434A (ja) 1992-04-13 1993-11-05 Fujitsu General Ltd 液晶表示装置の交流駆動方法
JPH05341315A (ja) 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
JPH06138487A (ja) 1992-10-29 1994-05-20 Hitachi Ltd 半導体装置と液晶表示装置
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3116149B2 (ja) * 1993-01-18 2000-12-11 株式会社日立製作所 配線材料および液晶表示装置
JPH06230428A (ja) 1993-02-08 1994-08-19 Hitachi Ltd 液晶表示装置およびその製造方法
JPH06250211A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 液晶表示基板とその製造方法
US5821622A (en) 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH06337437A (ja) 1993-05-28 1994-12-06 Sanyo Electric Co Ltd 液晶表示装置
JP3281167B2 (ja) * 1994-03-17 2002-05-13 富士通株式会社 薄膜トランジスタの製造方法
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
US5550066A (en) 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
US5693567A (en) 1995-06-07 1997-12-02 Xerox Corporation Separately etching insulating layer for contacts within array and for peripheral pads
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
DE69635239T2 (de) * 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
KR0161462B1 (ko) 1995-11-23 1999-01-15 김광호 액정 디스플레이에서의 게이트 패드 형성방법
KR100190041B1 (ko) * 1995-12-28 1999-06-01 윤종용 액정표시장치의 제조방법
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
KR100244449B1 (ko) * 1997-02-11 2000-02-01 구본준 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
US5990986A (en) 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100434310B1 (ko) * 1998-09-02 2004-06-05 엘지.필립스 엘시디 주식회사 저저항 배선으로써 알루미늄을 이용한 박막트랜지스터기판 및 그것을 이용한 액정표시장치.
US7605875B2 (en) 1998-10-21 2009-10-20 Samsung Electronics Co., Ltd. Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100556345B1 (ko) * 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
KR100623982B1 (ko) * 1999-07-16 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100635943B1 (ko) * 1999-11-04 2006-10-18 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR100601177B1 (ko) * 2000-02-10 2006-07-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US6545293B2 (en) * 2000-09-30 2003-04-08 Au Optronics Corp. Thin film transistor flat display
KR100729763B1 (ko) * 2000-12-04 2007-06-20 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100799465B1 (ko) * 2001-03-26 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100473225B1 (ko) * 2001-12-31 2005-03-08 엘지.필립스 엘시디 주식회사 알루미늄 금속층과 투명도전성 금속층의 접촉구조와 그를 위한 제조방법
KR100497297B1 (ko) * 2002-04-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
US7012029B2 (en) 2002-12-25 2006-03-14 Nec Lcd Technologies, Ltd. Method of forming a lamination film pattern and improved lamination film pattern
US7554207B2 (en) 2002-12-25 2009-06-30 Nec Lcd Technologies, Ltd. Method of forming a lamination film pattern and improved lamination film pattern
JP2005148734A (ja) * 2003-11-12 2005-06-09 Samsung Electronics Co Ltd 液晶表示装置
US7868986B2 (en) 2003-11-12 2011-01-11 Samsung Electronics Co., Ltd. Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
JP2006209089A (ja) * 2004-12-27 2006-08-10 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2010109357A (ja) * 2008-10-03 2010-05-13 Semiconductor Energy Lab Co Ltd 表示装置
US9324874B2 (en) 2008-10-03 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising an oxide semiconductor
US9978776B2 (en) 2008-10-03 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US10685985B2 (en) 2008-10-03 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
DE69633378D1 (de) 2004-10-21
US5811318A (en) 1998-09-22
USRE39211E1 (en) 2006-08-01
EP0782040A2 (en) 1997-07-02
EP1380880A1 (en) 2004-01-14
JP3891988B2 (ja) 2007-03-14
DE69633378T2 (de) 2005-09-22
TW387998B (en) 2000-04-21
JP2004157555A (ja) 2004-06-03
KR100190041B1 (ko) 1999-06-01
KR970048855A (ko) 1997-07-29
EP0782040B1 (en) 2004-09-15
JP3830593B2 (ja) 2006-10-04
JP2006091918A (ja) 2006-04-06
JP3976770B2 (ja) 2007-09-19
EP0782040A3 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
JP3830593B2 (ja) 液晶表示装置の製造方法
JP3717078B2 (ja) 液晶表示装置の製造方法及び液晶表示装置
US6008065A (en) Method for manufacturing a liquid crystal display
KR100752600B1 (ko) 액정표시장치용 다결정실리콘 박막 트랜지스터 및 그제조방법
US6081308A (en) Method for manufacturing liquid crystal display
KR20060084589A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
JP3696127B2 (ja) 液晶用マトリクス基板の製造方法
JP3706043B2 (ja) 液晶用マトリクス基板の製造方法
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
KR100238206B1 (ko) 박막트랜지스터 액정 표시장치및 그 제조방법
US7177003B2 (en) LCD with gate and data lines formed of copper and an aluminum under-layer
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR0183757B1 (ko) 박막 트랜지스터-액정 표시장치의 제조방법
JPH11119251A (ja) アクティブマトリックス基板の製造方法
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100219476B1 (ko) 반사형 박막트랜지스터-액정표시소자 및 그제조방법
KR20010002574A (ko) 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040308

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040908

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term