JP5262161B2 - 半導体集積回路装置 - Google Patents

Description

本発明は、半導体集積回路装置に関する。

半導体集積回路装置として、ダブルゲートトランジスタを光電変換素子として用いた固体撮像素子がある（例えば、特許文献１参照）。ダブルゲートトランジスタはボトムゲート電極、ソース電極、ドレイン電極及びトップゲート電極等を有するものであり、ボトムゲート電極は基板とボトムゲート絶縁膜との間に形成され、ソース電極及びドレイン電極はボトムゲート絶縁膜とトップゲート絶縁膜との間に形成され、トップゲート電極はトップゲート絶縁膜と保護絶縁膜との間に形成されている。ボトムゲート電極は配線とともにパターニングされており、その配線の端部がコンタクトホールを通じて端子となっている。具体的には、図１０に示すように、ボトムゲート電極に通じる配線１４１がボトムゲート絶縁膜１２２に覆われ、ボトムゲート絶縁膜１２２にはコンタクトホール１５１が形成され、コンタクトホール１５１に中継パッド１５２が形成され、配線１４１の端子と中継パッド１５２が接触している。また、トップゲート絶縁膜１２９にもコンタクトホール１５３が形成され、そのコンタクトホール１５３に中継パッド１５４が形成され、保護絶縁膜１３１にコンタクトホール１５５が形成され、そのコンタクトホール１５５に表面パッド１５６が形成されている。従って、配線１４１、中継パッド１５２、中継パッド１５４、表面パッド１５６の順に積層され、表面パッド１５６が端子となる。
特開２００２−９４０４０号公報

ところで、配線１４１の端子、中継パッド１５２、中継パッド１５４、表面パッド１５６が接続する際に、配線１４１の端子の周縁と、中継パッド１５２の周縁と、中継パッド１５４の周縁と、表面パッド１５６の周縁と、介在する絶縁膜１２２、１２９、１３１のコンタクトホール１５１、１５３、１５５のそれぞれの周縁との位置が同じであると、段差が大きくなってしまうため、これらの位置が互いに異なるような７つパターンにすることが好ましい。パターンは、フォトリソグラフィーのレジストマスクによって微細加工することができるが、位置ずれによるばらつきの考慮や、フォトリソグラフィーの最小解像度等の要因によって、各パターン間の幅の差を著しく小さくすることが難しかった。
一方、上下間のパッド同士、あるいは表面パッド１５６が駆動ドライバの端子と、良好に接続するためには、十分な接続面積を確保しなければならないが、例えば、配線１４１の端子、中継パッド１５２、中継パッド１５４、表面パッド１５６のいずれかのパターン幅を広くしようとすると、隣接するパッドとショートし製造歩留まりが低くなる恐れがあり、パッドの面積の拡大には制限があった。このような要因によって、例えば図１０のように、表面パッド１５６を最大パターンとして、配線１４１の端子、中継パッド１５２、中継パッド１５４、絶縁膜１２２、１２９、１３１のコンタクトホール１５１、１５３、１５５の各パターンを任意の順で徐々に小さくしていくと、結果としてコンタクトホールが小さくなってしまいコンタクトホール内での接触抵抗が増大するといった問題を生じていた。
そこで、本発明は、良好に接続できるようにすることである。

以上の課題を解決するため、請求項１に係る発明によれば、
配線部及び前記配線部の一端に設けられ、前記配線部よりも幅が広い接続端子を有する複数の配線と、
各々が、前記各配線の前記接続端子をそれぞれ被覆し、前記接続端子より幅が広い複数の中継パッドと、
前記複数の配線を被覆するとともに、前記複数の配線の接続端子及び前記複数の中継パッドの周縁を含む全体を開口する一つの第１のコンタクトホールが形成された層間絶縁膜と、
前記層間絶縁膜を被覆するとともに、前記複数の中継パッドを開口し、前記中継パッドより幅が狭い複数の第２のコンタクトホールが形成された保護絶縁膜と、
前記各第２のコンタクトホールを介して前記各中継パッドと接続するとともに、前記接続端子、前記中継パッド及び前記第２のコンタクトホールと幅のサイズが異なる複数の表面パッドと、を備えることを特徴とする。
前記層間絶縁膜は、ダブルゲートトランジスタのボトムゲート絶縁膜とトップゲート絶縁膜を有していてもよい。
前記表面パッドは、前記ダブルゲートトランジスタのボトムゲートライン端子、トップゲートライン端子、ドレインライン端子の少なくともいずれかに形成されていてもよい。
前記第２のコンタクトホールの幅のサイズは前記接続端子、前記中継パッド及び前記表面パッドのそれぞれの幅のサイズより小さくてもよい。
互いに隣接している前記配線同士は、延在方向の長さが互いに異なり、前記表面パッドは、前記配線の延在方向と直交する方向において部分的に重なっていてもよい。

本発明によれば、接触抵抗が著しく増大することなく良好に接続することができる。

以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。

図１は、半導体集積回路装置１の全体を示した平面図である。図２は、図１に示されたIIの領域を示した平面図である。図３は、図２に示されたIII−IIIに沿った面の矢視断面図であり、図４は、図２に示されたIV−IVに沿った面の矢視断面図である。なお、図１では、配線や電極を示す。

この半導体集積回路装置１は、固体撮像デバイスである。つまり、半導体集積回路装置１は、大別して、光電変換用の半導体素子であるダブルゲートトランジスタ２を行方向及び行方向と直交する列方向にマトリクス状に配列してなるアレイ領域３と、アレイ領域３の周辺の端子領域４と、を有する。アレイ領域３は、各画素の光電変換により画像を取り込む領域であって、端子領域４はドライバ等の周辺回路と電気的に接続する領域である。

アレイ領域３においては、基板５の上に複数のダブルゲートトランジスタ２がパターニングされている。この基板５は、絶縁性を有し、無アルカリガラス等といったガラス基板又はポリカーボネート等といったプラスチック基板である。

ダブルゲートトランジスタ２は、ボトムゲート電極２１、半導体膜２３、チャネル保護膜２４、不純物半導体膜２５，２６、ドレイン電極２７、ソース電極２８、トップゲート電極３０等を有するものである。

ボトムゲート電極２１は基板５上に形成されている。このボトムゲート電極２１の上にボトムゲート絶縁膜として機能する窒化シリコン等の透明な層間絶縁膜２２が成膜され、絶縁性の層間絶縁膜２２によってボトムゲート電極２１が被覆されている。層間絶縁膜２２の上に例えばアモルファスシリコンからなる半導体膜２３が形成されている。半導体膜２３はボトムゲート電極２１に対応する位置にあり、半導体膜２３がボトムゲート電極２１との間に層間絶縁膜２２を挟んで相対している。半導体膜２３の中央部上には、絶縁性のチャネル保護膜２４が形成されている。半導体膜２３の一端部の上には、例えば不純物を含むアモルファスシリコンからなる不純物半導体膜２５が一部チャネル保護膜２４に重なるようにして形成されており、半導体膜２３の他端部の上には、例えば不純物を含むアモルファスシリコンからなる不純物半導体膜２６が一部チャネル保護膜２４に重なるようにして形成されている。不純物半導体膜２５，２６は半導体膜２３の両端部上に互いに離間して形成される。不純物半導体膜２５の上には、ドレイン電極２７が形成されている。不純物半導体膜２６の上には、ソース電極２８が形成されている。チャネル保護膜２４、ドレイン電極２７及びソース電極２８の上には、トップゲート絶縁膜として機能する窒化シリコン等の透明な層間絶縁膜２９が成膜されている。層間絶縁膜２９の上には、トップゲート電極３０が形成されている。このトップゲート電極３０が半導体膜２３に対応する位置にあり、このトップゲート電極３０が半導体膜２３との間に層間絶縁膜２９及びチャネル保護膜２４を挟んで相対している。トップゲート電極３０の上には、窒化シリコン等の透明な保護絶縁膜３１が成膜されている。

層間絶縁膜２２、層間絶縁膜２９及び保護絶縁膜３１は、全てのダブルゲートトランジスタ２にわたって連続して形成された共通したものである。一方、半導体膜２３、チャネル保護膜２４、不純物半導体膜２５及び不純物半導体膜２６は、ダブルゲートトランジスタ２ごとに独立して形成されたものである。

基板５と層間絶縁膜２２との間には、行方向に沿って互いに平行な複数のボトムゲートライン４１が形成されている。横方向（行方向）に一行に配列された複数のダブルゲートトランジスタ２のボトムゲート電極２１は、共通のボトムゲートライン４１と一体となって形成されている。ボトムゲート電極２１及びボトムゲートライン４１は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。これらボトムゲート電極２１及びボトムゲートライン４１は気相成長法、フォトリソグラフィー法及びエッチング法等を経てパターニングされたものである。エッチング液としては、リン酸水溶液が用いられる。ボトムゲートライン４１の一端には配線端子４１ａが一体的に形成されている。

層間絶縁膜２２と層間絶縁膜２９との間には、互いに平行な複数のドレインライン４２が形成されている。縦方向（列方向）に一列に配列された複数のダブルゲートトランジスタ２のドレイン電極２７は、共通のドレインライン４２と一体となって形成されている。ドレイン電極２７及びドレインライン４２は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。

層間絶縁膜２２と層間絶縁膜２９との間には、互いに平行な複数のソースライン４３が形成されている。縦方向に一列に配列された複数のダブルゲートトランジスタ２のソース電極２８は、共通のソースライン４３と一体となって形成されている。ソース電極２８及びソースライン４３は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの合金からなる。これらドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３は、蒸着法やスパッタ法等により成膜された導電膜をフォトリソグラフィー法及びエッチング法等を経て一括してパターニングされたものである。エッチング液としては、リン酸水溶液が用いられる。

層間絶縁膜２９と保護絶縁膜３１との間には、互いに平行な複数のトップゲートライン４４が形成されている。横方向に一行に配列された複数のダブルゲートトランジスタ２のトップゲート電極３０は、共通のトップゲートライン４４と一体となって形成されている。トップゲート電極３０及びトップゲートライン４４は、透光性を有した金属酸化物等といった透明導電体であり、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム）で形成されている。これらトップゲート電極３０及びトップゲートライン４４は、気相成長法、フォトリソグラフィー法及びエッチング法等を経てパターニングされたものである。アレイ領域３には、被検体が半導体集積回路装置１に載置する際に被検体に帯電した静電気を除去するための、例えば、酸化インジウム、酸化亜鉛若しくは酸化スズ又はこれらのうちの少なくとも一つを含む混合物（例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム）で形成されている放電用透明電極４５が形成されている。
ダブルゲートトランジスタ２は光電変換素子であり、透明のトップゲート電極３０を介して半導体膜２３に光が入射されると、半導体膜２３に電子正孔対が形成され、このとき、各表面パッド５７に接続されたトップゲートドライバからの信号によってトップゲート電極３０が負電位になることで光量に応じて形成される電子正孔対のうちの正孔を保持することになる。一定の保持期間を経て、各表面パッド５８に接続されたデータドライバからの信号によってドレインライン４２には所定の電圧が印加された状態になり、あわせて表面パッド５６に接続されたボトムゲートドライバからの信号によってボトムゲート電極２１に、半導体膜２３にｎチャネルが形成されるための正電圧が印加される。ここで、半導体膜２３に光が入射されていなければ、電子正孔対が形成されないので、トップゲート電極３０による負電界がボトムゲート電極２１の正電界を相殺してしまうため、半導体膜２３にｎチャネルが形成されずに、ドレインライン４２の電圧は、データドライバからの信号による電圧のままとなる。これに対して半導体膜２３に光が入射されていれば、電子正孔対が形成され、そのうちの正の電荷を持つ正孔がトップゲート電極３０による負電界により保持されるとともにトップゲート電極３０による負電界を緩和する方向に働くため、半導体膜２３への影響が減少する。このため半導体膜２３に入射される光の量に応じて半導体膜２３にｎチャネルが形成されてドレインからソースに電流が流れるので、ドレインライン４２の電圧がソースライン４２の電位（例えば接地電位）に近づく。このように、半導体膜２３に光の量に応じてドレインライン４２の電圧が変調するので、このドレインライン３４の電位を読み取ることでダブルゲートトランジスタ２に入射される光の量を計測することができる。

端子領域４内の端子構造について説明する。
ボトムゲートライン４１が端子領域４まで延びている。端子領域４においては、複数のボトムゲートライン４１の配線端子４１ａの全面が露出するように１つのコンタクトホール５１が層間絶縁膜２２に形成されている。コンタクトホール５１は第１のコンタクトホールに相当する。このため、配線端子４１ａの周縁部４１ｂは、コンタクトホール５１内にて層間絶縁膜２２と離間している。

ボトムゲートライン４１の各配線端子４１ａ上には、それぞれ中継パッド５２が重なるように積層されている。ボトムゲートライン４１のうちコンタクトホール５１の内側の部分全体及び配線端子４１ａ全体が、導電性の中継パッド５２によって被覆されている。中継パッド５２は、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３とともにパターニングされたものである。つまり、中継パッド５２、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３は、同一の導電膜をフォトリソグラフィー法・エッチング法等をパターニングしてなるものである。各中継パッド５２は、先端がコンタクトホール５１内にて層間絶縁膜２２と離間し、配線端子４１ａより一回り大きい。

また、端子領域４において、層間絶縁膜２９には、コンタクトホール５１と重なるように１つのコンタクトホール５３が形成されている。コンタクトホール５３は、コンタクトホール５１より一回り大きく、各配線端子４１ａの全面及びコンタクトホール５１全体を開口している。

コンタクトホール５３内においては、各中継パッド５２上にはそれぞれ導電性の中継パッド５４が重なるように積層され、中継パッド５２全体が中継パッド５４によって被覆されている。中継パッド５４は、トップゲート電極３０及びトップゲートライン４４とともにパターニングされたものである。つまり、中継パッド５４、トップゲート電極３０及びトップゲートライン４４は、同一の透明導電膜をフォトリソグラフィー法・エッチング法等によりパターニングしてなるものである。各中継パッド５４は、先端がコンタクトホール５１内にて層間絶縁膜２２と離間し、中継パッド５２より一回り大きい。

また、保護絶縁膜３１には、複数のコンタクトホール５５が形成されている。１つの中継パッド５４につき１つのコンタクトホール５５が重なっている。コンタクトホール５５には導電性の表面パッド５６が埋め込まれ、表面パッド５６の一部が中継パッド５４の一部に重なっている。表面パッド５６の面積はコンタクトホール５５の面積よりも広く、表面パッド５６が保護絶縁膜３１の表面を突出してコンタクトホール５５の周囲において保護絶縁膜３１に重なっている。表面パッド５６は、透明導電膜をパターニングすることによって放電用透明電極４５とともに一括して形成される。

複数の表面パッド５６はそれぞれが互いに離間しており、列方向において二列に配列され、これらの列が奇数行において同列となし、また偶数行において同列となしている。したがって表面パッド５６は行ごとに互い違いに位置がずれている。このため隣接している表面パッド５６間では、図２に示すように、長さＣだけ列方向に重なっている。このため、表面パッド５６が全て一列で配列されている場合に比べて、表面パッド５６の列方向の幅を長さＣ程度或いは長さＣ以上長くすることが可能である。なお、表面パッド５６が三列以上に配列されてもよい。

ドレインライン４２及びソースライン４３もボトムゲートライン４１と同様に、複数本が組となっている。ソースライン４３は、放電用透明電極４５とともに接地されていてもよい。
従来では、図１０に示すように、配線１４１の端子、中継パッド１５２、中継パッド１５４、表面パッド１５６が接続する際に、配線１４１の端子の周縁と、中継パッド１５２の周縁と、中継パッド１５４の周縁と、表面パッド１５６の周縁と、介在する絶縁膜１２２、１２９、１３１のコンタクトホール１５１、１５３、１５５のそれぞれの周縁とがアライメントによる位置合わせのために互いに大きさの異なる７つパターンにしており、また配線１４１の端子、中継パッド１５２、中継パッド１５４、表面パッド１５６の何れかを大きくすると、隣接している端子又はパッドとショートしてしまうので大きくできず、このため、形状が最も小さいパターンをコンタクトホールにすると、コンタクトホールでの接触抵抗が増大し、信号遅延等の問題が生じてしまっていたが、半導体集積回路装置１では、層間絶縁膜２２のコンタクトホール５１のパターン及び層間絶縁膜２９のコンタクトホール５３のパターンを、配線端子４１ａ、中継パッド５２、５４、表面パッド５６のパターンよりも十分大きくしているため、表面パッド５６の形成領域では、配線端子４１ａ、中継パッド５２、５４、保護絶縁膜３１のコンタクトホール５５、表面パッド５６の５つの構成における５段階のパターンを形成すればよいので、これらのうち最小パターンである保護絶縁膜３１のコンタクトホール５５は最大パターンである表面パッド５６より４回り小さいだけで済む。このため、最小面積の保護絶縁膜３１のコンタクトホール５５における接触面積は、図１０に示す従来の最小パターンであるコンタクトホール１５１よりも２回り大きくすることができ、全体としての接触抵抗を低くすることができる。

次に、この半導体集積回路装置１の製造方法について説明する。
まず、基板５の上に複数のボトムゲート電極２１及びボトムゲートライン４１をフォトリソグラフィーによりパターニングする。次に、気相成長法により層間絶縁膜２２を一面に成膜し、これらボトムゲート電極２１及びボトムゲートライン４１を窒化シリコンからなるボトムゲート絶縁膜として機能する層間絶縁膜２２によって被覆する。このとき、層間絶縁膜２２はメタルマスクにより、図５（Ａ）、図５（Ｂ）に示すように、コンタクトホール５１が形成されたパターンとなっている。図５（Ａ）は、図５（Ｂ）に示すV−V断面矢視図である。全てのボトムゲートライン４１の配線端子４１ａは、コンタクトホール５１内で露出している。なお、精度向上のため、メタルマスクに代えてフォトリソグラフィーによって層間絶縁膜２２をパターニングしてもよい。次に、ダブルゲートトランジスタ２ごとに半導体膜２３、チャネル保護膜２４、不純物半導体膜２５，２６をフォトリソグラフィーによりパターニングする。

次に、蒸着やスパッタ等により導電性膜を層間絶縁膜２２の上に一面に成膜する。その導電性膜をフォトリソグラフィーによって形状加工することによって、中継パッド５２、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３を形成する。中継パッド５２をパターニングするためのフォトレジストマスクは、ボトムゲートライン４１及び配線端子４１ａをパターニングするためのフォトレジストマスクよりも一回り大きいので、中継パッド５２は、図６（Ａ）、図６（Ｂ）に示すように、ボトムゲートライン４１及び配線端子４１ａよりも一回り大きい。図６（Ａ）は、図６（Ｂ）に示すVI−VI断面矢視図である。

次に、気相成長法により層間絶縁膜２９を一面に成膜し、これら中継パッド５２、ドレイン電極２７、ソース電極２８、ドレインライン４２及びソースライン４３を窒化シリコンからなるトップゲート絶縁膜として機能する層間絶縁膜２９によって被覆する。このとき、層間絶縁膜２９はメタルマスクにより、図６（Ａ）、図６（Ｂ）に示すように、コンタクトホール５３が形成されたパターンとなっている。全てのボトムゲートライン４１の配線端子４１ａは、コンタクトホール５３内で露出している。なお、精度向上のため、メタルマスクに代えてフォトリソグラフィーによって層間絶縁膜２２をパターニングしてもよい。

次に、蒸着やスパッタ等により透明導電性膜を層間絶縁膜２９の上に一面に成膜する。その透明導電性膜をフォトリソグラフィーによって形状加工することによって、中継パッド５４、トップゲート電極３０及びトップゲートライン４４を形成する。中継パッド５４をパターニングするためのフォトレジストマスクは、中継パッド５２をパターニングするためのフォトレジストマスクよりも一回り大きいので、中継パッド５４は、図７（Ａ）、図７（Ｂ）に示すように、中継パッド５２よりも一回り大きい。図７（Ａ）は、図７（Ｂ）に示すVII−VII断面矢視図である。

次に、気相成長法により窒化シリコンからなる保護絶縁膜３１を一面に成膜し、中継パッド５４、トップゲート電極３０及びトップゲートライン４４を保護絶縁膜３１によって被覆する。次に、フォトリソグラフィーによって図８（Ａ）、図８（Ｂ）に示すように、コンタクトホール５５を保護絶縁膜３１に形成する。図８（Ａ）は、図８（Ｂ）に示すVIII−VIII断面矢視図である。ここで、コンタクトホール５５をパターニングするためのフォトレジストマスクは、中継パッド５４をパターニングするためのフォトレジストマスクよりも一回り小さい。

次に、蒸着やスパッタ等により導電膜を保護絶縁膜３１の上に一面に成膜し、その導電膜をフォトリソグラフィーにより形状加工することによって、表面パッド５６を形成する。その際、１つのコンタクトホール５５につき１つの表面パッド５６を形成する。表面パッド５６をパターニングするためのフォトレジストマスクは、中継パッド５４をパターニングするためのフォトレジストマスクよりも一回り大きいので、表面パッド５６は、図２〜４に示すように、中継パッド５４よりも一回り大きい。

以上のように、本実施形態によれば、端子部分において、各層間絶縁膜２２、２９のコンタクトホールを個々の表面パッド５６ごとに分割してパターニングせずに、それぞれ複数の表面パッド５６に対してまとめて１つのコンタクトホール５１、５３としたのでフォトリソグラフィーによって一番小さいコンタクトホールの開口面積を著しく小さくしなくてもよいため、接触抵抗を低くできる。
なお、上記実施形態では、コンタクトホール５１、５３の両方を複数の表面パッド５６に対してそれぞれ１つだけ形成したが、いずれか一方のみ複数の表面パッド５６に対して１つだけ形成し、他方を各表面パッドごとに形成しても従来よりも接触抵抗を低くできることはいうまでもない。
また上記実施形態では、表面パッド５６が複数の列に配列されたが、一列であっても効果を奏することができる（図９参照）。
上記実施形態では、ボトムゲートライン４１の表面パッド５６に適用したが、トップゲートライン４４の表面パッド５７群やドレインライン４２の表面パッド５８群にも適用可能である。また、ソースライン４３の表面パッド５９群は、いずれも等電位であるので互いにショートするように接続されていればよいので必ずしも上記実施形態のボトムゲートライン４１と同様の端子構造でなくてもよいが、表面パッド５９群に異なる信号が入力されるのであれば、上記実施形態のボトムゲートライン４１と同様の端子構造としてもよい。

本発明の実施形態における半導体集積回路装置を示した平面図である。 図１におけるII領域を示した平面図である。 図２におけるIII−III線に沿った面の矢視断面図である。 図２におけるIV−IV線に沿った面の矢視断面図である。 上記半導体集積回路装置の製造方法の一工程を示した図面であって、（Ａ）は図３に対応する断面図であり、（Ｂ）は図２に対応する平面図である。 図５の後の工程を示した図面であって、（Ａ）は図３に対応する断面図であり、（Ｂ）は図２に対応する平面図である。 図６の後の工程を示した図面であって、（Ａ）は図３に対応する断面図であり、（Ｂ）は図２に対応する平面図である。 図７の後の工程を示した図面であって、（Ａ）は図３に対応する断面図であり、（Ｂ）は図２に対応する平面図である。 （Ａ）は変形例における端子の縦断面図であり、（Ｂ）は変形例における端子の配列状態を示した平面図である。 （Ａ）は従来の端子部分を示した平面図であり、（Ｂ）はその端子部分を示した縦断面図である。

符号の説明

１ 半導体集積回路装置
２ ダブルゲートトランジスタ
４１ ボトムゲートライン
５１、５３、５５ コンタクトホール
５２、５４ 中継パッド
５６ 表面パッド

Claims (5)

1. 配線部及び前記配線部の一端に設けられ、前記配線部よりも幅が広い接続端子を有する複数の配線と、
   各々が、前記各配線の前記接続端子をそれぞれ被覆し、前記接続端子より幅が広い複数の中継パッドと、
   前記複数の配線を被覆するとともに、前記複数の配線の接続端子及び前記複数の中継パッドの周縁を含む全体を開口する一つの第１のコンタクトホールが形成された層間絶縁膜と、
   前記層間絶縁膜を被覆するとともに、前記複数の中継パッドを開口し、前記中継パッドより幅が狭い複数の第２のコンタクトホールが形成された保護絶縁膜と、
   前記各第２のコンタクトホールを介して前記各中継パッドと接続するとともに、前記接続端子、前記中継パッド及び前記第２のコンタクトホールと幅のサイズが異なる複数の表面パッドと、を備えることを特徴とする半導体集積回路装置。
2. 互いに隣接している前記配線同士は、延在方向の長さが互いに異なり、前記表面パッドは、前記配線の延在方向と直交する方向において部分的に重なっていることを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記第２のコンタクトホールの幅のサイズは前記接続端子、前記中継パッド及び前記表面パッドのそれぞれの幅のサイズより小さいことを特徴とする請求項１又は２に記載の半導体集積回路装置。
4. 前記層間絶縁膜は、ダブルゲートトランジスタのボトムゲート絶縁膜とトップゲート絶縁膜を有していることを特徴とする請求項１〜３のいずれか一項に記載の半導体集積回路装置。
5. 前記表面パッドは、前記ダブルゲートトランジスタのボトムゲートライン端子、トップゲートライン端子、ドレインライン端子の少なくともいずれかに形成されていることを特徴とする請求項４に記載の半導体集積回路装置。

Images