JP2007103852A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007103852A
JP2007103852A JP2005294934A JP2005294934A JP2007103852A JP 2007103852 A JP2007103852 A JP 2007103852A JP 2005294934 A JP2005294934 A JP 2005294934A JP 2005294934 A JP2005294934 A JP 2005294934A JP 2007103852 A JP2007103852 A JP 2007103852A
Authority
JP
Japan
Prior art keywords
semiconductor device
film
manufacturing
interlayer insulating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2005294934A
Other languages
English (en)
Inventor
Hiroaki Takao
浩昭 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005294934A priority Critical patent/JP2007103852A/ja
Publication of JP2007103852A publication Critical patent/JP2007103852A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ボンディング不良を抑制し、短絡や断線のおそれがなく、高精度で信頼性の高い半導体装置を提供する。
【解決手段】素子領域の形成された半導体基板表面に、外部取り出し用のパッド部と、前記パッド部を覆う層間絶縁膜と、この層間絶縁膜の開口を覆うように形成され、ボンディングパッドを形成する配線パターンと、前記配線パターン上を覆うパッシベーション膜と、前記パッシベーション膜に形成された開口内に露呈する前記配線パターンに接続するように圧着されたボンディングワイヤとを備えた半導体装置であって、前記パッシベーション膜により形成される開口端が、前記層間絶縁膜の開口よりも内側に位置し、前記層間絶縁膜の開口に起因するステップカバレッジ部を前記パッシベーション膜が覆うように形成される。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法にかかり、特にCCDなどに有効な外部取り出し端子のコンタクト構造に関する。
CCD（Charge Coupled Device）を含む固体撮像素子は、携帯電話やデジタルカメラなど種々の電子部品に適用されてきている。このため、その実装に際しては、種々の方法が用いられており、そのひとつにワイヤボンディング法を用いた方法がある。
ワイヤボンディング法を用いた固体撮像素子の実装方法では通常、ＣＣＤは、回路基板を兼ねたセラミックなどからなる箱状のパッケージ内に収納され、これらＣＣＤ側の端子とパッケージ側の端子がボンディングワイヤで接続される（例えば特許文献１）。
例えばこのような固体撮像素子では、水平転送部（Ｈ）部に相当する領域の電荷転送電極は、配線と第１の遮光膜をかねるアルミニウム膜と、第２の遮光膜とで遮光している（Ｖ部はタングステンで遮光している）。
このため、チップ端部の外部接続領域では、図５に示すようにアルミニウム膜をボンディングパッド５として、ワイヤボンディングを行うことにより、外部接続を達成している。そして、このワイヤボンディング領域を構成するアルミニウム膜５の上層はパッシベーション膜８で被覆されており、このパッシベーション膜に形成された開口Ｏを介してワイヤボンディング(ボンディングワイヤ９)がなされる構造となっている。このため、アルミニウム膜で構成された配線とシリコンパッド３との間に形成される層間絶縁膜（ＢＰＳＧ膜）６のエッジによって形成される段差部で、この段差部上を覆う領域（ステップカバレッジ領域）でアルミニウム膜の膜厚が薄い部分が形成され易い。このため、アルミニウム膜からなるボンディングパッドを露出させるためにパッシベーション膜を開口する際、このステップカバレッジ領域で薄くなっているアルミニウム膜が、エッチングされてしまい、また、段切れが生じてしまうことがあった。
そしてさらには、このアルミニウム膜の下層のシリコンパッドまでもエッチングされてしまうことがあり、これが、ボンディング不良を生じる原因となっていた。
特開平１０−２１６０８３号公報
このように、従来は、平坦なワイヤボンディングスペースを確保するためにＢＰＳＧなどの層間絶縁膜の開口とパッシベーション膜の開口は同一サイズにしていた。このため、パッシベーション膜のパターニングに際して、下地のアルミニウム膜、さらにはシリコンパッドまでがエッチング除去されてしまい、これがボンディング不良、ひいては信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、ボンディング不良を抑制し、短絡や断線のおそれがなく、高精度で信頼性の高い半導体装置を提供することを目的とする。
そこで本発明では、素子領域の形成された半導体基板表面に、外部取り出し用のパッド部と、前記パッド部を覆う層間絶縁膜と、この層間絶縁膜の開口を覆うように形成され、ボンディングパッドを形成する配線パターンと、前記配線パターン上を覆うパッシベーション膜と、前記パッシベーション膜に形成された開口内に露呈する前記配線パターンに接続するように圧着されたボンディングワイヤとを備えた半導体装置であって、前記パッシベーション膜により形成される開口端が、前記層間絶縁膜の開口よりも内側に位置し、前記層間絶縁膜の開口に起因する前記配線パターンのステップカバレッジ部を前記パッシベーション膜が覆うように形成される。
この構成により、パッシベーション膜の開口端が、前記層間絶縁膜の開口よりも内側に位置し、前記層間絶縁膜の開口に起因するステップカバレッジ部を前記パッシベーション膜が覆うように形成されるため、パッシベーション膜の開口工程において、ステップカバレッジ部が被覆され、配線パターンがエッチングされて段切れが生じたり、さらには下地のシリコンが除去されることなく維持されるため、ボンディング接合性の低下もなく信頼性の高い外部取り出し構造を形成することができる。
また本発明では、上記半導体装置において、前記ボンディングパッドを構成する配線パターンはアルミニウム膜またはアルミニウム合金であるものを含む。
アルミニウムまたはアルミニウム合金は通常スパッタリング法で形成されるため特にステップカバレッジが十分でなく、エッチングにより段切れが生じ易いという問題があったが、この構成により、ステップカバレッジ部が露呈しないため、良好に維持される。
また本発明では、上記半導体装置において、前記パッド部は導電性シリコン層であるものを含む。
シリコンは、パッシベーション膜のエッチング工程で、エッチングされ易いが、この構成により、良好に維持される。
また本発明では、上記半導体装置において、前記ボンディングワイヤは金であるものを含む。
この構成により、ボンディング性が良好に維持され信頼性の高い外部取出し構造を形成することができる。
また本発明では、上記半導体装置において、前記層間絶縁膜はＢＰＳＧ（boro phospho silicate glass）膜またはＰＳＧ（phospho silicate glass）膜であるものを含む。
この構成により、ボンディングパッドが良好に維持されるため、層間絶縁膜からボロンやリンなどの不純物が拡散し確実な接合性が維持可能となる。
また本発明では、上記半導体装置において、前記配線パターンと前記パッシベーション膜との間に遮光膜を形成したものを含む。
この構成により、遮光膜のパターニングもパッシベーション膜のパターニングと同じマスクで形成することができ、開口が最大限に小さく形成されるため、遮光性も向上する。
また本発明では、上記半導体装置において、前記遮光膜は、チタンナイトライド（ＴｉＮ）、チタンタングステン（ＴｉＷ）などのチタン系化合物であるものを含む。
この構成により、パッシベーション膜及び配線パターンとの密着性も良好で、信頼性の高い外部取出し構造を形成することが可能となる。
また本発明では、上記半導体装置において、前記半導体装置はＣＣＤであるものを含む。
この構成により、遮光効果も良好で、誤動作のない固体撮像装置を提供することが可能となる。
また本発明では、素子領域の形成された半導体基板表面に、外部取り出し用のパッド部と、前記パッド部を覆う層間絶縁膜と、この層間絶縁膜の開口を覆うように形成され、ボンディングパッドを形成する配線パターンと、前記配線パターン上を覆うパッシベーション膜と、前記パッシベーション膜に形成された開口内に露呈する前記配線パターンに接続するように圧着されたボンディングワイヤとを備えた半導体装置の製造方法であって、前記パッシベーション膜にボンディング用の開口を形成する工程が、前記パッシベーション膜により形成される開口端が、前記層間絶縁膜の開口よりも内側に位置するように、前記層間絶縁膜の開口に起因するステップカバレッジ部を前記パッシベーション膜が覆うようにパターニングする工程を含む。
この構成により、マスクの変更のみで信頼性が高くかつ遮光性の高い外部取り出し構造を提供することができる。
また本発明では、上記半導体装置の製造方法において、前記ボンディングパッドを構成する配線パターンの形成工程が、アルミニウム膜またはアルミニウム合金を成膜する工程を含むものを含む。
また本発明では、上記半導体装置の製造方法において、前記パッド部の形成工程が、導電性シリコン層を成膜し、これをパターニングする工程を含むものを含む。
また本発明では、上記半導体装置の製造方法において、前記ボンディングワイヤとして金を用いて前記配線パターン上にワイヤボンディングを行う工程を含むものを含む。
また本発明では、上記半導体装置の製造方法において、前記層間絶縁膜を形成する工程がＢＰＳＧ膜またはＰＳＧ膜を成膜後リフローを行う工程を含むものを含む。
また本発明では、上記半導体装置の製造方法において、前記ボンディングパッドを構成する配線パターンの形成工程後、前記パッシベーション膜の形成に先立ち、遮光膜を形成する工程を含むものを含む。
また本発明では、上記半導体装置の製造方法において、前記遮光膜を形成する工程は、スパッタリング法によりＴｉＮ、ＴｉＷなどのチタン系化合物を成膜する工程を含むものを含む。
以上説明してきたように、本発明によれば、ボンディングパッド端部のアルミニウムあるいはアルミニウム合金などの配線パターンとその下地の多結晶シリコン層からなるパッド部の削れをなくすことができ、その結果、品質及び歩留まりの向上が実現可能となる。
以下、本発明の実施の形態について図面を参照しつ詳細に説明する。
（実施の形態１）
まず本発明の半導体装置の外部取り出し構造を固体撮像素子に用いた例について説明する。この固体撮像素子は、図１に要部拡大断面図を示すように、光電変換部（フォトダイオード）及び電荷転送部の形成されたシリコン基板１表面に形成される配線構造の端面近傍に位置する外部取り出し部の構造に特徴を有するもので、プラズマＣＶＤ法で形成した窒化シリコン膜からなるパッシベーション膜８により形成される開口端Ｏ１が、前記層間絶縁膜６の開口Ｏ２よりも内側に位置し、前記層間絶縁膜の開口Ｏ２に起因してアルミニウム膜５に形成されたステップカバレッジ部を前記パッシベーション膜８が覆うように形成されたことを特徴とする。
図２にこの固体撮像素子を構成するウェハの全体斜視図を示すように、ダイシングラインＤＬ近傍に位置する領域にボンディングパッド部ＢＰが形成されている。この固体撮像素子は、光電変換部（フォトダイオード）及び電荷転送部の形成されたシリコン基板１表面に形成される配線の端面の外部取り出し構造に特徴を有するもので、図１に示すように、アルミニウム配線層５下に形成される平坦化のためのリフロー膜としてのＢＰＳＧ膜６（層間絶縁膜）が、開口Ｏ２を有するように形成されている。配線のない辺（部分）はそのままでもよいが、本実施の形態ではフィールド酸化膜２の形成されたシリコン基板（各チップ）１の一辺にドープトアモルファスシリコン層からなるパッド部３が形成されており、この上層に形成される層間絶縁膜６がパターニングされ、開口Ｏ２を形成している。そしてこの上層を、第２の遮光膜としてのチタンナイトライド層７を介して窒化シリコン膜からなるパッシベーション膜８で被覆している。
この構成によれば、パッシベーション膜８により形成される開口端が、層間絶縁膜６の開口よりも内側に位置し、前記層間絶縁膜の開口に起因するステップカバレッジ部を前記パッシベーション膜が覆うように形成されるため、パッシベーション膜の開口工程において、ステップカバレッジ部が被覆され、配線パターンがエッチングされて段切れが生じたり、さらには下地のシリコンが除去されることなく維持されることになり、ボンディング接合性の低下もなく信頼性の高い外部取り出し構造を形成することができる。
また、ＢＰＳＧ膜で構成される層間絶縁膜６のエッジは確実にパッシベーション膜で被覆された構造となるため、ＢＰＳＧ膜中の不純物イオンが水分を取り込んで酸となり、アルミニウム配線層を劣化させるのをも防止することができる。また、この構成によれば、配線接続部の信頼性の向上だけでなく、段差を緩和する構成となるため、さらにこの上層にカラーフィルタなどの上部層を形成する際にも段差に起因する塗布むらをなくすることができる。
次に、この固体撮像装置の製造工程について説明する。まず、固体撮像素子の製造工程について説明する。固体撮像素子の光電変換部及び電荷転送電極については通例の方法で形成するが、ここでは配線層の形成特に、外部取り出し構造に特徴を有するため基板周縁部を中心に説明する。図中図３（ａ）乃至（ｅ）は配線のある部分の断面図である。
まず、ｎ型のシリコン基板１を用意し、フィールド酸化膜２を形成するとともに、電荷転送チャネル、チャネルストップ領域、電荷読み出し領域を形成する。
続いて、このフィールド酸化膜２上に、リンドープのドープトアモルファスシリコン膜３からなる電荷転送電極および周辺回路の配線および評価用のパッドを形成する(図３（ａ）)。なお、図示しないがこのとき基板中心部では電荷転送電極のパターニングがなされる。そしてこの電荷転送電極の上層には、酸化シリコン膜、窒化シリコン膜などの絶縁膜が通例の方法によって形成される。
そして、この上層にＣＶＤ法によりＢＰＳＧ膜６を堆積する((図３（ｂ）)。そして必要に応じて８００から９００℃の高温熱処理により、リフローし平坦化を行う。こののち、基板周縁部ではフォトリソグラフィによりこのＢＰＳＧ膜６をパターニングする(図３（ｃ）)。このとき、パッドを形成するための開口Ｏ２を形成する。
そしてこの上層に、スパッタリングアルミニウム層からなる遮光性の配線層(第１の遮光膜)を形成すると共にこの上層に第２の遮光膜としてのチタンナイトライド７を形成しフォトリソグラフィにより配線パターン５を形成する(図３（ｄ）)。そして、プラズマＣＶＤ法によりパッシベーション膜としての窒化シリコン膜を形成し、フォトリソグラフィによりボンディング用の開口部Ｏ１を、基板周縁部では層間絶縁膜６のエッジすなわちアルミニウムの配線パターンのステップカバレッジ部の端縁を覆うように十分小さく形成する(図３（ｅ）)。
このようにしてボンディングパッドとなる領域のアルミニウム層を露呈せしめるように窒化シリコン膜からなるパッシベーション膜８をエッチングし、開口した後、水素を含む不活性ガス雰囲気中でシンター処理を行い、チタンナイトライド膜７をエッチング除去しボンディングパッドを清浄化する。そしてワイヤボンディングを行う。
このようにして固体撮像素子の作りこまれたシリコンウェハを用いて、ダイシングによりダイシングラインＤＬに沿って固体撮像素子ごとに分離して実装がなされる（図２参照）。
このようにして極めて容易に作業性よく固体撮像装置を形成することが可能となる。このように、本発明によれば、製造が容易でかつ信頼性の高い固体撮像装置を形成することが可能となる。
（実施の形態２）
次に本発明の実施の形態２について説明する。本実施の形態では図４に示すように、第2の遮光膜を形成することなく、アルミニウム層パターン上に直接パッシベーション膜を形成するようにしてもよい。
さらにまた、前記実施の形態では、固体撮像素子について説明したが、固体撮像素子に限定されることなく、ロジック回路などを構成するＬＳＩなど通常の半導体装置にも適用可能であることはいうまでもない。
この構成によれば、小型化が可能であり、携帯電話などの電子機器における固体撮像素子の外部取り出し構造として有用である。
本発明の実施の形態１の固体撮像素子を示す要部説明図である。 本発明の実施の形態１の固体撮像素子を搭載したウェハを示す斜視図である。 本発明の実施の形態１の固体撮像素子の外部取り出し部の形成工程を示す図である。 本発明の実施の形態２の固体撮像素子の要部断面図である。 従来例の固体撮像素子の要部説明図である。
符号の説明
１ シリコン基板
２ フィールド酸化膜
３ パッド部（ドープトアモルファスシリコン層）
５ アルミニウム膜
６ 層間絶縁膜
７ チタンナイトライド膜
８ パッシベーション膜
９ ボンディングワイヤ

Claims (15)

  1. 素子領域の形成された半導体基板表面に、外部取り出し用のパッド部と、前記パッド部を覆う層間絶縁膜と、この層間絶縁膜の開口を覆うように形成され、ボンディングパッドを形成する配線パターンと、前記配線パターン上を覆うパッシベーション膜と、
    前記パッシベーション膜に形成された開口内に露呈する前記配線パターンに接続するように圧着されたボンディングワイヤとを備えた半導体装置であって、
    前記パッシベーション膜により形成される開口端が、前記層間絶縁膜の開口よりも内側に位置し、前記層間絶縁膜の開口に起因する前記配線パターンのステップカバレッジ部を前記パッシベーション膜が覆うように形成された半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記ボンディングパッドを構成する配線パターンはアルミニウム膜またはアルミニウム合金である半導体装置。
  3. 請求項１または２に記載の半導体装置であって、
    前記パッド部は導電性シリコン層である半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置であって、
    前記ボンディングワイヤは金である半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置であって、
    前記層間絶縁膜はＢＰＳＧ膜またはＰＳＧ膜である半導体装置。
  6. 請求項１乃至５のいずれかに記載の半導体装置であって、
    前記配線パターンと前記パッシベーション膜との間に遮光膜を形成した半導体装置。
  7. 請求項６に記載の半導体装置であって、
    前記遮光膜は、チタンナイトライド（ＴｉＮ）、チタンタングステン（ＴｉＷ）などのチタン系化合物である半導体装置。
  8. 請求項１に記載の半導体装置であって、
    前記半導体装置はＣＣＤである半導体装置。
  9. 素子領域の形成された半導体基板表面に、外部取り出し用のパッド部と、前記パッド部を覆う層間絶縁膜と、この層間絶縁膜の開口を覆うように形成され、ボンディングパッドを形成する配線パターンと、前記配線パターン上を覆うパッシベーション膜と、
    前記パッシベーション膜に形成された開口内に露呈する前記配線パターンに接続するように圧着されたボンディングワイヤとを備えた半導体装置の製造方法であって、
    前記パッシベーション膜にボンディング用の開口を形成する工程が、
    前記パッシベーション膜により形成される開口端が、前記層間絶縁膜の開口よりも内側に位置するように、前記層間絶縁膜の開口に起因するステップカバレッジ部を前記パッシベーション膜が覆うようにパターニングする工程を含む半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法であって、
    前記ボンディングパッドを構成する配線パターンの形成工程が、アルミニウム膜またはアルミニウム合金を成膜する工程を含む半導体装置の製造方法。
  11. 請求項９または１０記載の半導体装置の製造方法であって、
    前記パッド部の形成工程が、導電性シリコン層を成膜し、これをパターニングする工程を含む半導体装置の製造方法。
  12. 請求項９乃至１１のいずれかに記載の半導体装置の製造方法であって、
    前記ボンディングワイヤとして金を用いて前記配線パターン上にワイヤボンディングを行う工程を含む半導体装置の製造方法。
  13. 請求項９乃至１２のいずれかに記載の半導体装置の製造方法であって、
    前記層間絶縁膜を形成する工程がＢＰＳＧ膜またはＰＳＧ膜を成膜後リフローを行う工程を含む半導体装置の製造方法。
  14. 請求項９乃至１３のいずれかに記載の半導体装置の製造方法であって、
    前記ボンディングパッドを構成する配線パターンの形成工程後、前記パッシベーション膜の形成に先立ち、遮光膜を形成する工程を含む半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法であって、
    前記遮光膜を形成する工程は、スパッタリング法によりＴｉＮ、ＴｉＷなどのチタン系化合物を成膜する工程を含む半導体装置の製造方法。
JP2005294934A 2005-10-07 2005-10-07 半導体装置およびその製造方法 Abandoned JP2007103852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005294934A JP2007103852A (ja) 2005-10-07 2005-10-07 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294934A JP2007103852A (ja) 2005-10-07 2005-10-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007103852A true JP2007103852A (ja) 2007-04-19

Family

ID=38030461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294934A Abandoned JP2007103852A (ja) 2005-10-07 2005-10-07 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007103852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194152A (ja) * 2008-02-14 2009-08-27 Casio Comput Co Ltd 半導体集積回路装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245655A (ja) * 1986-04-18 1987-10-26 Hitachi Ltd 半導体装置
JPH03136331A (ja) * 1989-10-23 1991-06-11 Matsushita Electron Corp 半導体装置
JPH05109731A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp ボンデイングパツド
JPH08306902A (ja) * 1995-04-28 1996-11-22 Olympus Optical Co Ltd 固体撮像装置
JP2000138217A (ja) * 1998-10-29 2000-05-16 Sanyo Electric Co Ltd 半導体集積回路装置
JP2002319588A (ja) * 2001-02-21 2002-10-31 Samsung Electronics Co Ltd 半導体素子のボンドパッド及びその形成方法
JP2003142676A (ja) * 2001-11-01 2003-05-16 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245655A (ja) * 1986-04-18 1987-10-26 Hitachi Ltd 半導体装置
JPH03136331A (ja) * 1989-10-23 1991-06-11 Matsushita Electron Corp 半導体装置
JPH05109731A (ja) * 1991-10-21 1993-04-30 Mitsubishi Electric Corp ボンデイングパツド
JPH08306902A (ja) * 1995-04-28 1996-11-22 Olympus Optical Co Ltd 固体撮像装置
JP2000138217A (ja) * 1998-10-29 2000-05-16 Sanyo Electric Co Ltd 半導体集積回路装置
JP2002319588A (ja) * 2001-02-21 2002-10-31 Samsung Electronics Co Ltd 半導体素子のボンドパッド及びその形成方法
JP2003142676A (ja) * 2001-11-01 2003-05-16 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194152A (ja) * 2008-02-14 2009-08-27 Casio Comput Co Ltd 半導体集積回路装置

Similar Documents

Publication Publication Date Title
US7964926B2 (en) Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US7679187B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
US7566944B2 (en) Package structure for optoelectronic device and fabrication method thereof
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
EP2317558B1 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
JP5357441B2 (ja) 固体撮像装置の製造方法
JP4432502B2 (ja) 半導体装置
US11694979B2 (en) Isolation structure for bond pad structure
TW201703239A (zh) 半導體元件及其製造方法
WO2009141952A1 (ja) 半導体装置及びその製造方法
JP2001015516A (ja) 半導体装置及びその製造方法
JP2008053287A (ja) 半導体装置及び半導体装置の製造方法
JP6821291B2 (ja) 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2007194498A (ja) 固体撮像装置およびその製造方法
JP2007103852A (ja) 半導体装置およびその製造方法
US20060289982A1 (en) Semiconductor device and method for producing same
JP2007043056A (ja) 半導体装置およびその製造方法
JP2001308299A (ja) 固体撮像素子及びその製造方法
US11776982B2 (en) Image sensor chip
JP2003188368A (ja) 固体撮像装置の製造方法
KR100695518B1 (ko) 범프의 형성 방법, 이를 이용한 이미지 센서의 제조 방법및 이에 의해 형성된 반도체 칩 및 이미지 센서
KR20090022325A (ko) 반도체 소자의 본딩 패드 및 그의 제조 방법
JP2006351788A (ja) 固体撮像素子およびその製造方法
KR20060104882A (ko) 씨모스 이미지 센서의 제조 방법
KR100789577B1 (ko) 이미지 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20110408