TWI408790B - 具有貫穿電極之半導體裝置及其製造方法 - Google Patents

具有貫穿電極之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI408790B
TWI408790B TW099119134A TW99119134A TWI408790B TW I408790 B TWI408790 B TW I408790B TW 099119134 A TW099119134 A TW 099119134A TW 99119134 A TW99119134 A TW 99119134A TW I408790 B TWI408790 B TW I408790B
Authority
TW
Taiwan
Prior art keywords
insulating film
electrode
electrode pad
semiconductor substrate
main surface
Prior art date
Application number
TW099119134A
Other languages
English (en)
Other versions
TW201117346A (en
Inventor
Yuko Hayasaki
Kenichiro Hagiwara
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201117346A publication Critical patent/TW201117346A/zh
Application granted granted Critical
Publication of TWI408790B publication Critical patent/TWI408790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body

Description

具有貫穿電極之半導體裝置及其製造方法
本發明係主張2009年6月29日申請之JP2009-154009之優先權，內容亦引用該申請案之全部內容。
本發明關於半導體裝置及其製造方法，例如關於具有貫穿電極之固態攝像裝置。
近年來，伴隨行動電話之小型化進展，所搭載之相機模組亦被強烈要求小型化。為滿足該要求，貫穿電極技術之適用，或感測器晶片之高集積化被探討。
例如於相機模組，使用貫穿電極於攝像用半導體元件背面側進行再配線，形成錫球端子，如此則，相較於習知使用導線接合之情況可以達成更小型化(例如特開2006-32699號公報)。
此情況下，貫穿電極所連接之電極焊墊部分較好是平坦。由形成有攝像元件之半導體基板之第1主面側看時，貫穿電極所連接之電極焊墊成為長方形乃至正方形之平塗膜。由半導體基板之第2主面側至電極焊墊為止形成貫穿孔之開口，之後，於電極焊墊上及貫穿孔內形成貫穿電極。
另外，伴隨感測器晶片之高集積化進展，為減少LSI之配線電阻而使用銅(Cu)配線。基於Cu之鹵化物之蒸汽壓低，乾蝕刻變為困難，因此無法如Al配線般於全面形成金屬膜之後，藉由RIE(Reactive Ion Etching：反應性離子蝕刻)進行配線形狀之加工製程。因此，Cu配線須以填埋配線為前提，藉由CMP(化學機械硏磨)技術來加工。但是，對電極焊墊般尺寸大的Cu圖案進行CMP時，於Cu圖案內會產生硏磨量差異，而引起凹狀變形(dishing)。
在以Cu形成之電極焊墊連接貫穿電極時，電極焊墊係成為不存在Cu之空區域被隔開特定間隔而配列之圖案。欲使貫穿電極貫穿至電極焊墊時，係進行矽基板之蝕刻之後，進行電極焊墊背面側之層間絕緣膜之蝕刻。
於晶圓面內全區域欲消除蝕刻量之差，直至電極焊墊確實形成孔，而以較計算上時間更長之時間進行蝕刻(過蝕刻)。電極焊墊係具有網目狀或棒狀之空區域的圖案，因此存在於電極焊墊間之空區域的氧化膜將被蝕刻必要以上，於電極焊墊部分與氧化膜部分之間被形成大的段差。
之後，形成貫穿電極時，係於貫穿孔內濺鍍阻障金屬以及種層Cu，藉由電解鍍層形成Cu時，於電極焊墊部分與氧化膜部分之間存在大的段差時，將無法充分形成阻障金屬以及種層Cu，進行Cu之鍍層時會產生孔洞(void)。於電極焊墊間產生孔洞時將導致貫穿電極之信賴性劣化問題。
 (用以解決課題的手段)
由第1側面看之本發明之半導體裝置係具備：第1絕緣膜，被形成於半導體基板之第1主面上；電極焊墊，被形成於上述第1主面上之上述第1絕緣膜內，上述電極焊墊係由導電膜構成，在該導電膜之至少一部分具有不存在上述導電膜的空區域；外部連接端子，被形成於上述半導體基板之和上述第1主面呈對向的第2主面上；及貫穿電極，被形成於由上述半導體基板之上述第2主面側起被挖空而到達上述電極焊墊的貫穿孔內，上述貫穿電極係用於電連接上述電極焊墊與上述外部連接端子。在上述電極焊墊所具有之上述空區域存在著上述第1絕緣膜，存在於上述空區域的上述第1絕緣膜與上述電極焊墊間之於貫穿電極側之段差為上述電極焊墊之厚度以下。
由第2側面看之本發明之相機模組，係具備：第1絕緣膜，被形成於半導體基板之第1主面上；電極焊墊，被形成於上述第1主面上之上述第1絕緣膜內，上述電極焊墊係由導電膜構成，在該導電膜之至少一部分具有不存在上述導電膜的空區域；外部連接端子，被形成於上述半導體基板之和上述第1主面呈對向的第2主面上；貫穿電極，被形成於由上述半導體基板之上述第2主面側起被挖空而到達上述電極焊墊的貫穿孔內，上述貫通電極係用於電連接上述電極焊墊與上述外部連接端子；攝像元件，被形成於上述半導體基板之上述第1主面；彩色濾光片，以和上述攝像元件呈對應的方式被配置於上述攝像元件上；微透鏡，被配置於上述彩色濾光片上；及攝像透鏡，被配置於上述微透鏡上。在上述電極焊墊所具有之上述空區域存在著上述第1絕緣膜，存在於上述空區域的上述第1絕緣膜與上述電極焊墊間之於貫穿電極側之段差，係上述電極焊墊之厚度以下。
由第3側面看之本發明之半導體裝置之製造方法，係具備：於半導體基板之第1主面上形成虛擬膜；於上述虛擬膜上及上述半導體基板上形成上述第1絕緣膜；在和上述半導體基板之第1主面呈垂直之方向，於上述虛擬膜對應之上述第1絕緣膜內形成構圖案；在上述第1絕緣膜內被形成之上述構圖案內，形成電極焊墊；在上述第1絕緣膜上及上述電極焊墊上形成第2絕緣膜；由上述半導體基板之和上述第1主面呈對向的第2主面側，進行上述半導體基板及上述虛擬膜之蝕刻而形成貫穿孔；於上述貫穿孔內形成第3絕緣膜；由上述第2主面側進行上述貫穿孔底部之上述第3絕緣膜以及上述第1絕緣膜之蝕刻，使上述電極焊墊露出之同時，使存在於上述電極焊墊間的上述第1絕緣膜與上述電極焊墊之間的段差，成為上述電極焊墊之厚度以下；及在上述電極焊墊之於半導體基板側之面上及上述貫穿孔內形成貫穿電極。
由第4側面看之本發明之半導體裝置之製造方法，係具備：於半導體基板之第1主面內形成第1絕緣膜；於上述第1絕緣膜上及上述半導體基板上形成第2絕緣膜；在和上述半導體基板之第1主面呈垂直之方向，於上述第1絕緣膜間對應之上述第2絕緣膜內形成構圖案；在上述第2絕緣膜內被形成之上述構圖案內，形成電極焊墊；在上述第2絕緣膜上及上述電極焊墊上形成第3絕緣膜；由上述半導體基板之和上述第1主面呈對向的第2主面側，進行上述半導體基板之蝕刻而形成貫穿孔；於上述貫穿孔內形成第4絕緣膜；由上述第2主面側進行上述貫穿孔底部之上述第4絕緣膜、上述第1絕緣膜以及上述第2絕緣膜之蝕刻，使上述電極焊墊露出之同時，使存在於上述電極焊墊間的上述第2絕緣膜與上述電極焊墊之間的段差，成為上述電極焊墊之厚度以下；及在上述電極焊墊之於半導體基板側之面上及上述貫穿孔內形成貫穿電極。
以下參照圖面說明本發明之實施形態之半導體裝置及其製造方法。其中，半導體裝置係以固態攝像裝置、例如相機模組為例，但本發明並不限定於以下之實施形態，可以各種形態具體實現。
(第1實施形態)
首先，說明本發明之第1實施形態之相機模組。
圖1表示第1實施形態之相機模組之構成斷面圖。在形成有攝像元件(未圖示)之矽半導體基板(攝像元件晶片)10之第1主面上，介由接著劑11形成透光性支撐基板(透明基板)之例如玻璃基板12。於玻璃基板12上介由接著劑13配置紅外線(IR)截止濾鏡(IR Cut Ffilter)14。另外，於IR截止濾鏡14上介由接著劑15配置包含攝像透鏡16的透鏡支撐部17。
另外，於矽基板10之和第1主面呈對向的第2主面上，形成外部連接端子(電極)之例如錫球18。於矽基板10及玻璃基板12之周圍配置遮光兼蔽磁件19。該遮光兼蔽磁件19係藉由接著劑20被接著於透鏡支撐部17。藉由此一構造而形成相機模組100。
相機模組100，係於例如樹脂或陶瓷構成之安裝基板200上介由錫球18被直接安裝(COB：Chip On Board)。
以下詳細說明形成於圖1之矽半導體基板10的貫穿電極之斷面構造。
圖2表示第1實施形態之相機模組中之矽半導體基板上被形成之貫穿電極以及其附近之擴大斷面圖。相機模組係具有：形成有攝像元件21之攝像畫素部；及周邊電路部，用於處理由該攝像畫素部輸出之信號。
相機模組之攝像畫素部係具有以下構成。
於矽半導體基板10之第1主面被配置元件分離絕緣膜(例如STI(Shallow Trench Isolation))22A；及被元件分離絕緣膜22A隔離之元件區域。於元件區域被形成包含光二極體及電晶體的攝像元件21。
在形成有攝像元件21的第1主面上形成閘極絕緣膜(例如矽氧化膜)23，於閘極絕緣膜23上被形成閘極電極24A。閘極電極24A係由導電膜例如多晶矽膜形成。
於閘極電極24A上及閘極絕緣膜23上被形成層間絕緣膜(例如矽氧化膜)25。於層間絕緣膜25內被形成第1配線層(例如Cu層)26A，於層間絕緣膜25上及第1配線層26A上被形成層間絕緣膜(例如矽氧化膜)27。另外，於層間絕緣膜27中被形成第2配線層28A及第3配線層29A。
另外，於層間絕緣膜27上及第3配線層29A上被形成基底層30。於基底層30上分別以對應於攝像元件21的方式配置彩色濾光片31。
於彩色濾光片31上被形成覆蓋披膜32，於覆蓋披膜32上以和攝像元件21(或彩色濾光片31)對應的方式分別形成微透鏡33。另外，微透鏡33上係成為空洞34，於該空洞34上被配置透光性支撐基板(透明基板)、例如玻璃基板12。
於相機模組之周邊電路部被形成如下之貫穿電極及電極焊墊。於矽半導體基板10之第1主面上形成層間絕緣膜25，於層間絕緣膜25內形成第1電極焊墊26B。第1電極焊墊26B，係由金屬等之導電材料例如銅(Cu)等形成，於該Cu圖案內具有不存在Cu的空區域。詳細說明如下，如圖3所示，由矽基板10之第1主面之垂直方向看時，亦即由上方看時，空區域係於第1電極焊墊26B內隔開特定間隔以行列狀配列複數列，於空區域被配置層間絕緣膜(矽氧化膜)25。該第1電極焊墊26B係由和第1配線層26A同一之材料形成，藉由同一工程形成。
另外，被形成由矽基板10之第2主面至第1主面而貫穿矽基板10的貫穿孔，又，貫穿孔係到達第1電極焊墊26B之表面。於貫穿孔之側面上及第2主面上形成絕緣膜(例如矽氧化膜)35。另外，於貫穿孔之內面上及第2主面上、亦即於第1電極焊墊26B之貫穿孔側之面上、第1電極焊墊26B間之層間絕緣膜25之貫穿孔側之面上及絕緣膜35上，形成構成貫穿電極之阻障金屬36及Cu膜37。
又，於貫穿電極附近之矽基板10之第1主面上，形成閘極絕緣膜(矽氧化膜)23，於閘極絕緣膜23上形成作為虛擬膜之多晶矽膜24B。該多晶矽膜24B，係由和閘極電極24A同一材料形成，以同一工程形成。
於多晶矽膜24B上及閘極絕緣膜23上形成層間絕緣膜(矽氧化膜)25，於層間絕緣膜25內形成第1電極焊墊26B。該第1電極焊墊26B，係由和第1配線層26A同一材料形成，藉由同一工程形成。
多晶矽膜24B，係於矽基板10之第1主面之垂直方向，被配置於第1電極焊墊26B之對應之位置，由和第1電極焊墊26B同一圖案，或較第1電極焊墊26B小之圖案形成。多晶矽膜24B，係由和矽基板10具有同一蝕刻特性之膜構成，於此多晶矽膜24B及矽基板10均由具有矽之膜構成。另外，多晶矽膜24B，係相對於矽基板10具有較小之蝕刻選擇比，相對於層間絕緣膜(矽氧化膜)25具有較大之蝕刻選擇比等之蝕刻特性。
又，於Cu膜37上以及第2主面之絕緣膜35上形成保護膜之例如焊錫阻劑38。又，於第2主面上，於Cu膜37上之焊錫阻劑38之一部分被形成開口，於露出之Cu膜37上形成外部連接端子之例如錫球18。
藉由上述構造由形成於貫穿孔的阻障金屬36及Cu膜37所構成之貫穿電極，係將連接於外部之錫球18、第1電極焊墊26B或周邊電路、攝像元件21予以電連接。
又，焊錫阻劑38係由例如苯酚系樹脂、或者聚醯亞胺系樹脂、胺(amine)系樹脂等構成。錫球18可使用例如Sn-Pb(共晶)或者95Pb-Sn(高鉛高熔點焊錫)，作為Pb無鉛焊錫可使用Sn-Ag、Sn-Cu、Sn-Ag-Cu等。
又，於第1電極焊墊26B上介由層間絕緣膜27被形成第2電極焊墊29B。該第2電極焊墊29B，係由和第3配線層29A同一材料形成，藉由同一工程形成。在第1電極焊墊26B與第2電極焊墊29B間之層間絕緣膜27內，被形成電連接彼等電極間之接觸栓塞39及第2配線層28B。例如第2電極焊墊29B，係介由接觸栓塞39及第2配線層28B被使用於電壓之施加及信號之讀出。特別是晶片選別測試時，第2電極焊墊29B接觸於測試用探針。
於第2電極焊墊29B上形成基底層30。於基底層30上形成保護層40。於保護層40上形成覆蓋披膜32。在第2電極焊墊29B上被配置之彼等基底層27、保護層40及覆蓋披膜32設有開口，而形成焊墊開口部41。
在覆蓋披膜32上及第2電極焊墊29B上，介由接著劑11被形成玻璃基板12。接著劑11係被圖案化，未被配置於攝像元件21上(或基底層30上)。
第1實施形態中，貫穿電極所連接之電極焊墊，係成為具有網目狀或棒狀等之空區域的圖案，於空區域內被填埋絕緣膜。多晶矽膜具有之圖案係和具有空區域之電極焊墊為同一圖案，在矽基板面之垂直方向被形成於同一位置。
如圖2所示，在形成貫穿電極之面，存在於電極焊墊26B間之空區域的絕緣膜25與電極焊墊26B之間所產生之段差可以被減低。因此，在彼等電極焊墊26B及絕緣膜25之貫穿孔側之面上形成貫穿電極時，可以在不產生孔洞(void)之情況下形成阻障金屬36及Cu膜37。如此則，可提高形成於矽基板之貫穿電極之信賴性。
以下說明第1實施形態之相機模組之貫穿電極之製造方法。圖4～11表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
如圖4所示，於矽半導體基板10上藉由例如熱氧化法形成閘極氧化膜(例如矽氧化膜)23。另外，於閘極絕緣膜23上藉由例如減壓CVD法(Low Pressure-Chemical Vapor Deposition：減壓化學氣相成長法)形成多晶矽膜。藉由微影成像技術法形成作為虛擬膜之多晶矽膜24B。之後，於多晶矽膜24B上及閘極絕緣膜23上形成層間絕緣膜(例如矽氧化膜)25，以層間絕緣膜25填埋多晶矽膜24B間。
當電極焊墊26B使用比電阻較Al低的Cu時，為防止凹狀變形確保平坦性，如圖3所示，以使電極焊墊26B具有不存在Cu之區域(空區域)的方式，藉由填埋配線法(鑲嵌法)來形成。本發明之實施形態中表示具有空區域之電極焊墊係由Cu構成，但是電極焊墊使用之材料不限定於Cu，亦可使用其他材料。
如圖5所示，蝕刻層間絕緣膜25形成用於填埋Cu的溝配線圖案。之後，為提升Cu之密接性，於溝配線圖案中藉由濺鍍法於真空中形成阻障金屬，另外，藉由濺鍍法連續形成種Cu用於形成Cu鍍膜。之後，於種Cu上藉由鍍層填埋Cu，藉由CMP除去形成層間絕緣膜25之表面之Cu之殘餘部分。藉由上述，如圖6所示，於層間絕緣膜25內形成電極焊墊26B。此時在矽基板10之第1主面之垂直方向，使電極焊墊26B與多晶矽膜24B配置於互相對應之位置。電極焊墊26B，係藉由和多晶矽膜24B同一圖案或較多晶矽膜24B大的圖案形成。另外，阻障金屬可使用鉭(Ta)或鈦(Ti)。
之後，如圖6所示，於電極焊墊26B上及層間絕緣膜25上形成層間絕緣膜(例如矽氧化膜)27。和該層間絕緣膜27之形成之同時，於層間絕緣膜27內形成接觸栓塞39、第2配線層28B、第2電極焊墊29B。另外，於絕緣膜27上及第2電極焊墊29B上形成基底層30、保護層40及覆蓋披膜32。之後，在形成於第2電極焊墊29B上之彼等絕緣膜27、保護層40及覆蓋披膜32設置開口，形成焊墊開口部41。
於之後之工程，係於矽半導體基板10由第2主面側開設貫穿孔，於第2主面上形成配線及外部連接端子。以下說明彼等之工程。
首先，藉由邊緣微調(edge trimming)進行矽基板10之加工。之後，於矽基板10上塗布接著劑，進行曝光、顯像形成接著劑11。之後，藉由接著劑11貼合矽基板10與玻璃基板12，強化矽基板10。
之後，於玻璃基板12貼合保護帶(未圖示)。由第2主面側硏削矽基板10，另外，使用CMP硏磨矽基板10削薄矽基板10。之後，由玻璃基板12剝離保護帶。藉由上述工程將矽基板10之厚度加工成為約100μm之薄化。如上述說明，將矽基板10予以薄化，使貫穿孔之開口成為容易。
之後，於矽基板10之第2主面上塗布阻劑，進行曝光、顯像，形成用於形成貫穿孔的阻劑圖案。之後，如圖7所示，藉由RIE法針對矽基板10由第2主面側進行蝕刻，形成貫穿孔42。此時，包含矽之矽基板10及多晶矽膜24B，與氧化膜形成之閘極氧化膜23及層間絕緣膜25間之蝕刻選擇比(蝕刻速率比)約為100，在多晶矽膜24B及閘極氧化膜23被削去之時點停止矽之蝕刻。之後，藉由去灰及濕蝕刻除去阻劑圖案。
另外，如圖8所示，於貫穿孔42之內面上及第2主面上藉由CVD法形成絕緣膜(例如矽氧化膜)35。如此則，殘留於電極焊墊26B間之空區域的矽氧化膜之電極焊墊面起之厚度101，成為較殘留於電極焊墊26B下之矽氧化膜之厚度102為厚。
之後，藉由RIE法對貫穿孔底部之矽氧化膜、亦即對電極焊墊26B之貫穿孔側之矽氧化膜25、35進行蝕刻。圖9表示蝕刻中途之狀態。於此時點，電極焊墊26B間之矽氧化膜25係較電極焊墊26B之貫穿孔側之面上殘留較多。
為減輕矽基板10之面內分布引起之矽氧化膜之蝕刻量不均勻，而進行矽氧化膜25之過蝕刻。藉由該過蝕刻，如圖10所示，電極焊墊26B間之空區域存在之矽氧化膜25，係在電極焊墊26B之厚度範圍內呈現凹狀變形，亦即被蝕刻直至電極焊墊26B之上面(玻璃基板側之面)與下面(貫穿孔側之面)之間。又，此例係表示電極焊墊26B間之矽氧化膜25，係被蝕刻直至電極焊墊26B之上面與下面之間，但是，該矽氧化膜亦可為和電極焊墊26B之上面同一位置，或較電極焊墊26B之下面更靠近貫穿孔側。如此則，可將存在於電極焊墊26B間之空區域的層間絕緣膜(矽氧化膜)25與電極焊墊26B之間之段差設為電極焊墊26B之厚度以下。
如上述說明，在貫穿孔42底部之矽氧化膜之蝕刻時，使電極焊墊26B間之矽氧化膜殘留較厚，如此則，如圖12所示，可防止存在於電極焊墊26B間之空區域的矽氧化膜於玻璃基板側被蝕刻較深。如此則，如圖10所示，可減少存在於電極焊墊26B間之空區域的矽氧化膜與電極焊墊26B之間之段差。
之後，如圖11所示，在電極焊墊26B之於矽基板側之面上、貫穿孔之內面上、及第2主面上，藉由濺鍍法形成阻障金屬36。之後，藉由微影成像技術形成Cu鍍層用之阻劑圖案，於阻障金屬36上形成種Cu，進一步進行Cu鍍膜，於阻障金屬36上形成Cu膜37。如此則，可以確保貫穿孔底部之平坦性。
如上述說明，藉由減少電極焊墊26B與矽氧化膜25間之段差，可使阻障金屬36及種Cu之藉由濺鍍法之成膜變為容易。如此則，於後續之Cu鍍膜工程中，可以在不產生空洞之情況下形成Cu膜37。
之後，於矽基板10之第2主面上塗布焊錫阻劑38，進行曝光、顯像，進行熱處理使焊錫阻劑38固化而進行樹脂密封。另外，於Cu膜37上之焊錫阻劑38之一部分設置開口，於露出之Cu膜37上形成外部連接端子例如錫球18。
藉由以上之製造工程於矽基板10形成貫穿電極。藉由該貫穿電極來電連接電極焊墊26B與錫球18之間。
之後，進行切片，由晶圓切離成為矽半導體基板(攝像元件晶片)10，於模組封裝調節焦點而將透鏡支撐部17搭載於晶片10上。另外，藉由遮光兼蔽磁件19將晶片10下面與模組外型固定。之後，進行製造之相機模組之圖像測試，而完成相機模組。
於第1實施形態之構造，即使具備具有未被形成圖案之空區域的電極焊墊，亦可以在連接於電極焊墊之貫穿電極不產生孔洞之情況下，形成高信賴性之貫穿電極。如此則，可以形成能以攝像元件晶片本身之大小實現的相機模組(半導體封裝)，可提供更微細化之晶圓等級之相機模組。
另外，藉由使用具有空區域的電極焊墊，即使於比電阻低的Cu配線，亦可進行能防止凹狀變形、確保平坦性之金屬填埋配線，可對應於更微細化之半導體裝置之製造工程。本發明之實施形態，在具有空區域之電極焊墊連接貫穿電極時有用，配線材料不被限定。如此則，可以不受連接對象之焊墊材料及構造影響，形成具有所要特性之貫穿電極。
(第2實施形態)
以下說明本發明第2實施形態之相機模組。
圖13表示第2實施形態之相機模組中之形成於矽半導體基板之貫穿電極以及其附近之擴大斷面圖。
於該第2實施形態，在形成有貫穿電極之電極焊墊26B下之矽半導體基板10內，形成元件分離絕緣膜(STI)22B。STI22B，係在和矽基板10之第1主面呈垂直之方向，被配置於電極焊墊26B之空區域對應之位置。STI22B，係以和電極焊墊26B間之空區域同一圖案，或較空區域大的圖案來形成。
藉由在空區域下之矽基板10內形成STI22B，在貫穿孔之蝕刻時在矽基板10被蝕刻之時點，空區域之層間絕緣膜(矽氧化膜)25之厚度係較電極焊墊26B下之層間絕緣膜(矽氧化膜)25之厚度殘留更厚。如此則，於貫穿孔蝕刻時，可防止空區域之矽氧化膜超出電極焊墊26B而被蝕刻較深，可減少電極焊墊26B與空區域之矽氧化膜間之段差。
形成貫穿電極之後，如圖13所示，於貫穿電極附近之電極焊墊26B間之空區域下之矽基板10內配置STI22B。另外，於該實施形態中，於第1電極焊墊26B下未形成多晶矽膜24B。其他構成則和第1實施形態同樣。
在具有上述構造之第2實施形態之相機模組中，和第1實施形態同樣，可以在連接於電極焊墊之貫穿電極不產生孔洞之情況下，形成高信賴性之貫穿電極。
以下說明第2實施形態之相機模組之貫穿電極之製造方法。圖14～21表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
如圖14所示，於矽半導體基板10內形成STI(例如矽氧化膜)22B。詳細說明如下，於矽基板10形成淺溝之後，於矽基板10上沈積矽氧化膜。藉由CMP硏磨矽基板10上之多餘之矽氧化膜，於淺溝內形成STI22B。
之後，於STI22B上及矽基板10上形成層間絕緣膜(例如矽氧化膜)25。
之後，和第1實施形態同樣，藉由填埋配線法來形成具空區域之電極焊墊26B。第2實施形態中表示具有空區域之電極焊墊係由Cu構成，但是電極焊墊使用之材料不限定於Cu，亦可使用其他材料。
如圖15所示，蝕刻層間絕緣膜25而形成用於填埋Cu的溝配線圖案。之後，為提升Cu之密接性，於溝配線圖案中藉由濺鍍法於真空中形成阻障金屬，另外，藉由濺鍍法連續形成種Cu用於形成Cu鍍膜。之後，於種Cu上藉由鍍層填埋Cu，藉由CMP除去形成層間絕緣膜25之表面之Cu之殘餘部分。藉由上述，如圖16所示，於層間絕緣膜25內形成電極焊墊26B。此時在矽基板10之第1主面之垂直方向，使電極焊墊26B間之空區域與STI22B配置於互相對應之位置。電極焊墊26B間之空區域，係藉由和STI22B同一圖案或較STI22B小的圖案形成。
之後，於電極焊墊26B上及層間絕緣膜25上形成層間絕緣膜(例如矽氧化膜)27之工程，乃至形成焊墊開口部41之工程，係和第1實施形態同樣。
於之後之工程，係於矽半導體基板10由第2主面側開設貫穿孔，於第2主面上形成配線及外部連接端子。以下說明彼等之工程。
首先，為容易形成貫穿孔之開口，薄化矽基板10之工程係和第1實施形態同樣。
之後，於矽基板10之第2主面上塗布阻劑，進行曝光、顯像形成用以形成貫穿孔之阻劑圖案。之後，如圖17所示，藉由RIE法由第2主面側蝕刻矽基板10，形成貫穿孔42。此時，包含矽之矽基板10，與氧化膜構成之STI22B及層間絕緣膜25間之蝕刻選擇比(蝕刻速率比)約為100，在矽基板10被削去之時點停止矽之蝕刻。之後，藉由去灰及濕蝕刻除去阻劑圖案。
另外，如圖18所示，於貫穿孔42之內面上及第2主面上藉由CVD法形成絕緣膜(例如矽氧化膜)35。如此則，殘留於電極焊墊26B間之空區域的矽氧化膜之電極焊墊面起之厚度201，成為較殘留於電極焊墊26B下之矽氧化膜之厚度202為厚。
之後，藉由RIE法對貫穿孔底部之矽氧化膜、亦即對電極焊墊26B之貫穿孔側之矽氧化膜25、35進行蝕刻。圖19表示蝕刻中途之狀態。於此時點，電極焊墊26B間之矽氧化膜25係較電極焊墊26B之貫穿孔側之面上殘留較多。
為減輕矽基板10之面內分布引起之矽氧化膜之蝕刻量不均勻，而進行矽氧化膜25之過蝕刻。藉由該過蝕刻，如圖20所示，電極焊墊26B間之空區域存在之矽氧化膜25，係在電極焊墊26B之厚度範圍內呈現凹狀變形，亦即被蝕刻直至電極焊墊26B之上面(玻璃基板側之面)與下面(貫穿孔側之面)之間。又，此例係表示電極焊墊26B間之矽氧化膜25，係被蝕刻直至電極焊墊26B之上面與下面之間，但是，該矽氧化膜亦可為和電極焊墊26B之上面同一位置，或較電極焊墊26B之下面更靠近貫穿孔側。如此則，可將存在於電極焊墊26B間之空區域的層間絕緣膜(矽氧化膜)25與電極焊墊26B之間之段差設為電極焊墊26B之厚度以下。
如上述說明，在貫穿孔42底部之矽氧化膜之蝕刻時，使電極焊墊26B間之矽氧化膜殘留較厚，如此則，可防止存在於電極焊墊26B間之空區域的矽氧化膜於玻璃基板側被蝕刻較深。如此則，如圖20所示，可減少存在於電極焊墊26B間之空區域的矽氧化膜與電極焊墊26B之間之段差。
之後，如圖21所示，在電極焊墊26B之於矽基板側之面上、貫穿孔之內面上、及第2主面上，藉由濺鍍法形成阻障金屬36。進一步於阻障金屬36上形成Cu膜37。如此則，可以確保貫穿孔底部之平坦性。
如上述說明，藉由減少電極焊墊26B與矽氧化膜25間之段差，可使阻障金屬36及種Cu之藉由濺鍍法之成膜變為容易。如此則，於後續之Cu鍍膜工程中，可以在不產生空洞之情況下形成Cu膜37。
之後，自焊錫阻劑38之形成工程至如圖13所示相機模組之完成為止之工程，係和第1實施形態同樣。
於第2實施形態之構造，即使具備具有未被形成圖案之空區域的電極焊墊，亦可以在連接於電極焊墊之貫穿電極不產生孔洞之情況下，形成高信賴性之貫穿電極。
如上述說明，依據第2實施形態，藉由在電極焊墊26B間之空區域下方之矽基板10內形成STI22B，則於貫穿孔之蝕刻中，可減少存在於空區域的矽氧化膜與電極焊墊26B間之段差。如此則，可形成高信賴性之貫穿電極。其他效果則和第1實施形態同樣。
(第3實施形態)
以下說明本發明第3實施形態之相機模組。
圖22表示第3實施形態之相機模組中之形成於矽半導體基板之貫穿電極以及其附近之擴大斷面圖。
於該第3實施形態，係在電極焊墊26B下之矽半導體基板10上，形成作為虛擬膜之導電膜之例如多晶矽膜24B之同時，於電極焊墊26B間之空區域下之矽基板10內形成STI22B。
多晶矽膜24B，係在和矽基板10之第1主面呈垂直之方向，被配置於電極焊墊26B對應之位置。多晶矽膜24B，係以和電極焊墊26B同一圖案，或較電極焊墊26B小的圖案來形成。
STI22B，係在和矽基板10之第1主面呈垂直之方向，被配置於電極焊墊26B之空區域對應之位置。STI22B，係以和電極焊墊26B間之空區域同一圖案，或較空區域大的圖案來形成。
藉由在電極焊墊26B下之矽基板10上形成多晶矽膜24B，在空區域下之矽基板10內形成STI22B，如此則，在貫穿孔之蝕刻時，在矽基板10及多晶矽膜24B被蝕刻之時點，空區域之層間絕緣膜(矽氧化膜)25及STI(矽氧化膜)22B之厚度，可以設為較電極焊墊26B下之層間絕緣膜(矽氧化膜)25之厚度殘留更厚。如此則，於貫穿孔蝕刻時，可防止空區域之矽氧化膜超出電極焊墊26B而被蝕刻較深，可減少電極焊墊26B與空區域之矽氧化膜間之段差。
形成貫穿電極之後，如圖22所示，於貫穿電極附近之電極焊墊26B下之矽基板10上配置多晶矽膜24B，在電極焊墊26B間之空區域下之矽基板10內配置STI22B。其他構成則和第1實施形態同樣。
在具有上述構造之第3實施形態之相機模組中，和第1、第2實施形態同樣，可以在連接於電極焊墊之貫穿電極不產生孔洞之情況下，形成高信賴性之貫穿電極。另外，於第3實施形態係形成多晶矽膜24B及STI22B之雙方，相較於第1、第2實施形態，更能減少電極焊墊26B與空區域之矽氧化膜間之段差，可以形成高信賴性之貫穿電極。其他效果則和第1實施形態同樣。
以下說明第3實施形態之相機模組之貫穿電極之製造方法。圖23～29表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
如圖23所示，於矽半導體基板10內形成STI(例如矽氧化膜)22B。之後，於矽基板10上藉由例如熱氧化法形成閘極氧化膜23。另外，於閘極絕緣膜23上藉由微影成像技術法形成作為虛擬膜之多晶矽膜24B。
之後，於多晶矽膜24B上及閘極絕緣膜23上形成層間絕緣膜(例如矽氧化膜)25。
之後，和第1實施形態同樣，藉由填埋配線法來形成具空區域之電極焊墊26B。如圖24所示，於層間絕緣膜25內形成電極焊墊26B。第3實施形態中亦表示具有空區域之電極焊墊係由Cu構成，但是電極焊墊使用之材料不限定於Cu，亦可使用其他材料。
在矽基板10之第1主面之垂直方向，使電極焊墊26B與多晶矽膜24B配置於互相對應之位置。電極焊墊26B係藉由和多晶矽膜24B同一圖案或較多晶矽膜24B大的圖案形成。另外，在矽基板10之第1主面之垂直方向，使電極焊墊26B間之空區域與STI22B配置於互相對應之位置。電極焊墊26B間之空區域，係藉由和STI22B同一圖案或較STI22B小的圖案形成。
之後，於電極焊墊26B上及層間絕緣膜25上形成層間絕緣膜(例如矽氧化膜)27之工程，乃至形成焊墊開口部41之工程，係和第1實施形態同樣。
於之後之工程，係於矽半導體基板10由第2主面側開設貫穿孔，於第2主面上形成配線及外部連接端子。以下說明彼等之工程。
首先，為容易形成貫穿孔之開口，薄化矽基板10之工程係和第1實施形態同樣。
之後，於矽基板10之第2主面上塗布阻劑，進行曝光、顯像，形成用以形成貫穿孔之阻劑圖案。之後，如圖25所示，藉由RIE法由第2主面側蝕刻矽基板10，形成貫穿孔42。此時，包含矽之矽基板10及多晶矽膜24B，與氧化膜構成之STI22B及層間絕緣膜25間之蝕刻選擇比(蝕刻速率比)約為100，在矽基板10及多晶矽膜24B被削去之時點停止矽之蝕刻。之後，藉由去灰及濕蝕刻除去阻劑圖案。
另外，如圖26所示，於貫穿孔42之內面上及第2主面上藉由CVD法形成絕緣膜(例如矽氧化膜)35。如此則，殘留於電極焊墊26B間之空區域的矽氧化膜之電極焊墊面起之厚度301，成為較殘留於電極焊墊26B下之矽氧化膜之厚度302為厚。
之後，藉由RIE法對貫穿孔底部之矽氧化膜、亦即對電極焊墊26B之貫穿孔側之矽氧化膜25、35進行蝕刻。圖27表示蝕刻中途之狀態。於此時點，電極焊墊26B間之矽氧化膜25係較電極焊墊26B之貫穿孔側之面上殘留較多。
為減輕矽基板10之面內分布引起之矽氧化膜之蝕刻量不均勻，而進行矽氧化膜25之過蝕刻。藉由該過蝕刻，如圖28所示，電極焊墊26B間之空區域存在之矽氧化膜25，係在電極焊墊26B之厚度範圍內呈現凹狀變形，亦即被蝕刻直至電極焊墊26B之上面(玻璃基板側之面)與下面(貫穿孔側之面)之間。又，此例係表示電極焊墊26B間之矽氧化膜25，係被蝕刻直至電極焊墊26B之上面與下面之間，但是，該矽氧化膜亦可為和電極焊墊26B之上面同一位置，或較電極焊墊26B之下面更靠近貫穿孔側。如此則，可將存在於電極焊墊26B間之空區域的層間絕緣膜(矽氧化膜)25與電極焊墊26B之間之段差設為電極焊墊26B之厚度以下。
如上述說明，在貫穿孔42底部之矽氧化膜之蝕刻時，使電極焊墊26B間之矽氧化膜殘留較厚，如此則，可防止存在於電極焊墊26B間之空區域的矽氧化膜於玻璃基板側被蝕刻較深。如此則，如圖28所示，可減少存在於電極焊墊26B間之空區域的矽氧化膜與電極焊墊26B之間之段差。
之後，如圖29所示，在電極焊墊26B之於矽基板側之面上、貫穿孔之內面上、及第2主面上形成阻障金屬36。進一步於阻障金屬36上形成Cu膜37。如此則，可以確保貫穿孔底部之平坦性。
如上述說明，藉由減少電極焊墊26B與矽氧化膜25間之段差，可使阻障金屬36及種Cu之藉由濺鍍法之成膜變為容易。如此則，於後續之Cu鍍膜工程中，可以在不產生空洞之情況下形成Cu膜37。
之後，自焊錫阻劑38之形成工程至如圖22所示相機模組之完成為止之工程，係和第1實施形態同樣。
於第3實施形態之構造，即使具備具有未被形成圖案之空區域的電極焊墊，亦可以在連接於電極焊墊之貫穿電極不產生孔洞之情況下，形成高信賴性之貫穿電極。另外，第3實施形態，係使存在於空區域的矽氧化膜25與電極焊墊26B之間之段差成為最小限的方式，而可以使矽氧化膜之膜厚最佳化。如此則，相較於第1、第2實施形態，第3實施形態更能減少存在於電極焊墊26B間之空區域的矽氧化膜與電極焊墊26B之間之段差。
如上述說明，依據第3實施形態，藉由在電極焊墊26B之正下方之絕緣膜內形成多晶矽膜24B，在空區域之正下方之矽基板10內形成STI22B，則於貫穿孔之蝕刻中，可使存在於空區域的矽氧化膜與電極焊墊26B之間之段差成為最小限的方式，而使矽氧化膜之膜厚最佳化。如此則，可形成高信賴性之貫穿電極。其他效果則和第1實施形態同樣。
又，各實施形態中，係說明多晶矽膜24B和電極焊墊26B以同一圖案形成之例，但並不限定於此，多晶矽膜24B可以較電極焊墊26B為小之圖案形成。另外，雖說明STI22B和電極焊墊26B間之空區域以同一圖案形成之例，但並不限定於此，STI22B可以較電極焊墊26B間之空區域為大之圖案形成。
依據本發明實施形態，可以提供在具有貫穿電極之半導體裝置中，能提升貫穿電極之信賴性的相機模組、半導體裝置及其製造方法。
另外，上述各實施形態，不僅可以單獨實施，亦可適當組合來實施。另外，上述各實施形態係包含各種階段之發明，藉由各實施形態中揭示之複數個構成要件之組合，可抽出各種階段之發明。
以上係依據實施形態具體說明本發明，但本發明並不限定於上述實施形態，在不脫離其要旨情況下可做各種變更實施。
10．．．矽半導體基板
11．．．接著劑
12．．．玻璃基板
18．．．錫球
21．．．攝像元件
22A．．．元件分離絕緣膜
23．．．閘極絕緣膜
24A．．．閘極電極
24B．．．多晶矽膜
25．．．層間絕緣膜
26A．．．第1配線層
26B．．．電極焊墊
27．．．層間絕緣膜
28A．．．第2配線層
28B．．．第2配線層
29A．．．第3配線層
29B．．．第2電極焊墊
30．．．基底層
31．．．彩色濾光片
32．．．覆蓋披膜
33．．．微透鏡
34．．．空洞
35．．．絕緣膜
36．．．阻障金屬
37．．．Cu膜
38．．．焊錫阻劑
39．．．接觸栓塞
40．．．保護層
41．．．焊墊開口部
圖1表示本發明實施形態之相機模組之構成斷面圖。
圖2表示第1實施形態之相機模組中之貫穿電極以及其附近之擴大斷面圖。
圖3表示第1實施形態之相機模組中之電極焊墊之平面圖。
圖4表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖5表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖6表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖7表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖8表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖9表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖10為第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖11表示第1實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖12表示作為比較例之貫穿孔形成時之電極焊墊之斷面圖。
圖13表示本發明第2實施形態之相機模組中之貫穿電極以及其附近之擴大斷面圖。
圖14表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖15表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖16表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖17表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖18表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖19表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖20表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖21表示第2實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖22表示本發明第2實施形態之相機模組中之貫穿電極以及其附近之擴大斷面圖。
圖23表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖24表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖25表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖26表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖27表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖28表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
圖29表示第3實施形態之相機模組中之貫穿電極之製造方法之斷面圖。
10．．．矽半導體基板
11．．．接著劑
12．．．玻璃基板
18．．．錫球
21．．．攝像元件
22A．．．元件分離絕緣膜
23．．．閘極絕緣膜
24A．．．閘極電極
24B．．．多晶矽膜
25．．．層間絕緣膜
26A．．．第1配線層
26B．．．電極焊墊
27．．．層間絕緣膜
28A．．．第2配線層
28B．．．第2配線層
29A．．．第3配線層
29B．．．第2電極焊墊
30．．．基底層
31．．．彩色濾光片
32．．．覆蓋披膜
33．．．微透鏡
34．．．空洞
35．．．絕緣膜
36．．．阻障金屬
37．．．Cu膜
38．．．焊錫阻劑
39．．．接觸栓塞
40．．．保護層
41．．．焊墊開口部

Claims (15)

  1. 一種半導體裝置，其特徵為包含：第1絕緣膜，被形成於半導體基板之第1主面上；電極焊墊，被形成於上述第1主面上之上述第1絕緣膜內，上述電極焊墊係由導電膜構成，在該導電膜之至少一部分具有不存在上述導電膜的空區域；虛擬膜，其被形成於上述半導體基板與上述電極焊墊間之上述第1絕緣膜內，在和上述半導體基板之上述第1主面呈垂直之方向，上述虛擬膜係被配置於上述電極焊墊所對應之位置；外部連接端子，被形成於上述半導體基板之和上述第1主面呈對向的第2主面上；及貫穿電極，被形成於由上述半導體基板之上述第2主面側起被挖空而到達上述電極焊墊的貫穿孔內，上述貫穿電極係用於電連接上述電極焊墊與上述外部連接端子；在上述電極焊墊所具有之上述空區域存在著上述第1絕緣膜，存在於上述空區域的上述第1絕緣膜與上述電極焊墊間之於貫穿電極側之段差為上述電極焊墊之厚度以下。
  2. 如申請專利範圍第1項之半導體裝置，其中由和上述半導體基板之上述第1主面呈垂直之方向看時，上述虛擬膜，係具有和上述電極焊墊實質上同一之圖案，或較上述電極焊墊為小的圖案。
  3. 如申請專利範圍第1項之半導體裝置，其中 上述虛擬膜，其之蝕刻選擇比相對於上述半導體基板為小，相對於上述第1絕緣膜為大。
  4. 如申請專利範圍第1項之半導體裝置，其中另包含：攝像元件，被形成於上述半導體基板之上述第1主面；彩色濾光片，以和上述攝像元件呈對應的方式被配置於上述攝像元件上；及微透鏡，被配置於上述彩色濾光片上。
  5. 如申請專利範圍第1項之半導體裝置，其中另包含：第2絕緣膜，係在和上述半導體基板之第1主面呈垂直之方向，被形成於上述電極焊墊具有之上述空區域所對應之上述半導體基板內。
  6. 如申請專利範圍第5項之半導體裝置，其中由和上述半導體基板之上述第1主面呈垂直之方向看時，上述第2絕緣膜，係具有和上述空區域實質上同一之圖案，或較上述空區域為大的圖案。
  7. 如申請專利範圍第5項之半導體裝置，其中上述第2絕緣膜，其之蝕刻選擇比相對於上述半導體基板為大，相對於上述第1絕緣膜為小。
  8. 一種相機模組，其特徵為包含：第1絕緣膜，被形成於半導體基板之第1主面上；電極焊墊，被形成於上述第1主面上之上述第1絕緣膜內，上述電極焊墊係由導電膜構成，在該導電膜之至少一部分具有不存在上述導電膜的空區域； 虛擬膜，其被形成於上述半導體基板與上述電極焊墊間之上述第1絕緣膜內，在和上述半導體基板之上述第1主面呈垂直之方向，上述虛擬膜係被配置於上述電極焊墊所對應之位置；外部連接端子，被形成於上述半導體基板之和上述第1主面呈對向的第2主面上；貫穿電極，被形成於由上述半導體基板之上述第2主面側起被挖空而到達上述電極焊墊的貫穿孔內，上述貫穿電極係用於電連接上述電極焊墊與上述外部連接端子；攝像元件，被形成於上述半導體基板之上述第1主面；彩色濾光片，以和上述攝像元件呈對應的方式被配置於上述攝像元件上；微透鏡，被配置於上述彩色濾光片上；及攝像透鏡，被配置於上述微透鏡上；在上述電極焊墊所具有之上述空區域存在著上述第1絕緣膜，存在於上述空區域的上述第1絕緣膜與上述電極焊墊間之於貫穿電極側之段差，係上述電極焊墊之厚度以下。
  9. 如申請專利範圍第8項之相機模組，其中由和上述半導體基板之上述第1主面呈垂直之方向看時，上述虛擬膜，係具有和上述電極焊墊實質上同一之圖案。
  10. 如申請專利範圍第8項之相機模組，其中 另包含：第2絕緣膜，係在和上述半導體基板之第1主面呈垂直之方向，被形成於上述電極焊墊具有之上述空區域所對應之上述半導體基板內。
  11. 如申請專利範圍第10項之相機模組，其中由和上述半導體基板之上述第1主面呈垂直之方向看時，上述第2絕緣膜，係具有和上述空區域實質上同一之圖案。
  12. 一種半導體裝置之製造方法，其特徵為包含：於半導體基板之第1主面上形成虛擬膜；於上述虛擬膜上及上述半導體基板上形成第1絕緣膜；在和上述半導體基板之第1主面呈垂直之方向，於上述虛擬膜對應之上述第1絕緣膜內形成溝圖案；在上述第1絕緣膜內被形成之上述溝圖案內，形成電極焊墊；在上述第1絕緣膜上及上述電極焊墊上形成第2絕緣膜；由上述半導體基板之和上述第1主面呈對向的第2主面側，進行上述半導體基板及上述虛擬膜之蝕刻而形成貫穿孔；於上述貫穿孔內形成第3絕緣膜；由上述第2主面側進行上述貫穿孔底部之上述第3絕緣膜以及上述第1絕緣膜之蝕刻，使上述電極焊墊露出之同時，使存在於上述電極焊墊間的上述第1絕緣膜與上述 電極焊墊之間的段差，成為上述電極焊墊之厚度以下；及在上述電極焊墊之於半導體基板側之面上及上述貫穿孔內形成貫穿電極。
  13. 如申請專利範圍第12項之半導體裝置之製造方法，其中由和上述半導體基板之上述第1主面呈垂直之方向看時，上述虛擬膜，係具有和上述電極焊墊實質上為同一之圖案。
  14. 半導體裝置之製造方法，其特徵為包含：於半導體基板之第1主面內形成第1絕緣膜；於上述第1絕緣膜上及上述半導體基板上形成第2絕緣膜；在和上述半導體基板之上述第1主面呈垂直之方向，於上述第1絕緣膜間對應之上述第2絕緣膜內形成溝圖案；在上述第2絕緣膜內被形成之上述溝圖案內，形成電極焊墊；在上述第2絕緣膜上及上述電極焊墊上形成第3絕緣膜；由上述半導體基板之和上述第1主面呈對向的第2主面側，進行上述半導體基板之蝕刻而形成貫穿孔；於上述貫穿孔內形成第4絕緣膜；由上述第2主面側進行上述貫穿孔底部之上述第4絕緣膜、上述第1絕緣膜以及上述第2絕緣膜之蝕刻，使上 述電極焊墊露出之同時，使存在於上述電極焊墊間的上述第2絕緣膜與上述電極焊墊之間的段差，成為上述電極焊墊之厚度以下；及在上述電極焊墊之於半導體基板側之面上及上述貫穿孔內形成貫穿電極。
  15. 如申請專利範圍第14項之半導體裝置，其中由和上述半導體基板之上述第1主面呈垂直之方向看時，上述第1絕緣膜，係具有和上述電極焊墊間之不存在上述電極焊墊的空區域實質上為同一之圖案。
TW099119134A 2009-06-29 2010-06-11 具有貫穿電極之半導體裝置及其製造方法 TWI408790B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009154009A JP2011009645A (ja) 2009-06-29 2009-06-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201117346A TW201117346A (en) 2011-05-16
TWI408790B true TWI408790B (zh) 2013-09-11

Family

ID=43379753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119134A TWI408790B (zh) 2009-06-29 2010-06-11 具有貫穿電極之半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US8541820B2 (zh)
JP (1) JP2011009645A (zh)
CN (1) CN101937894B (zh)
TW (1) TWI408790B (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5324890B2 (ja) * 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
JP5802515B2 (ja) * 2011-10-19 2015-10-28 株式会社東芝 半導体装置及びその製造方法
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
US9257392B2 (en) * 2012-04-11 2016-02-09 Mediatek Inc. Semiconductor package with through silicon via interconnect
KR101952119B1 (ko) 2012-05-24 2019-02-28 삼성전자 주식회사 메탈 실리사이드를 포함하는 반도체 장치 및 이의 제조 방법
JP5917321B2 (ja) 2012-07-12 2016-05-11 株式会社東芝 半導体装置及びその製造方法
JP6070120B2 (ja) * 2012-11-30 2017-02-01 富士通株式会社 配線基板及びその設計方法
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法
EP2772939B1 (en) * 2013-03-01 2016-10-19 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US8877605B1 (en) * 2013-04-11 2014-11-04 Eastman Kodak Company Silicon substrate fabrication
US20140306301A1 (en) * 2013-04-11 2014-10-16 Yonglin Xie Silicon substrate mems device
FR3014242A1 (fr) * 2013-11-29 2015-06-05 St Microelectronics Grenoble 2 Dispositif electronique comprenant une puce de circuits integres et une plaque optique empilees
EP2889901B1 (en) * 2013-12-27 2021-02-03 ams AG Semiconductor device with through-substrate via and corresponding method
CN104465564B (zh) * 2014-01-06 2017-09-15 昆山西钛微电子科技有限公司 晶圆级芯片tsv封装结构及其封装方法
EP2899760B1 (en) * 2014-01-27 2018-08-29 ams AG Semiconductor device for optical applications and method of producing such a semiconductor device
EP3172608B1 (en) * 2014-07-23 2021-04-28 Heptagon Micro Optics Pte. Ltd. An illumination projector module including vertical alignment features
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
JP2017050340A (ja) * 2015-08-31 2017-03-09 株式会社ソシオネクスト 半導体装置、及び半導体装置の製造方法
US10178363B2 (en) * 2015-10-02 2019-01-08 Invensas Corporation HD color imaging using monochromatic CMOS image sensors integrated in 3D package
WO2017061273A1 (ja) * 2015-10-05 2017-04-13 ソニー株式会社 撮像装置、製造方法
CN108352321B (zh) 2015-10-28 2022-09-16 奥林巴斯株式会社 半导体装置
EP3435414B1 (en) 2016-03-24 2020-12-16 Sony Corporation Image pickup device and electronic apparatus
JP2017175047A (ja) 2016-03-25 2017-09-28 ソニー株式会社 半導体装置、固体撮像素子、撮像装置、および電子機器
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
WO2017209296A1 (ja) * 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6982977B2 (ja) 2017-04-24 2021-12-17 キヤノン株式会社 固体撮像装置の製造方法
WO2019097949A1 (ja) * 2017-11-14 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体の製造方法、並びに撮像装置
JP2020155591A (ja) * 2019-03-20 2020-09-24 株式会社東芝 半導体装置
WO2021015059A1 (ja) * 2019-07-25 2021-01-28 Ａｇｃ株式会社 積層部材
WO2021015057A1 (ja) * 2019-07-25 2021-01-28 Ａｇｃ株式会社 積層部材
KR20210028801A (ko) * 2019-09-04 2021-03-15 삼성전자주식회사 반도체 소자
CN112599532A (zh) 2019-10-01 2021-04-02 财团法人工业技术研究院 电子装置
US20240021498A1 (en) * 2020-12-09 2024-01-18 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device
WO2023058327A1 (ja) 2021-10-08 2023-04-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置
CN113823613B (zh) * 2021-11-24 2022-02-15 深圳市时代速信科技有限公司 半导体器件和半导体器件的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237766A1 (en) * 2005-02-02 2008-10-02 Ki-Hong Kim Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US20090050996A1 (en) * 2007-08-24 2009-02-26 Xintec Inc. Electronic device wafer level scale packages and fabrication methods thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CN101714516A (zh) * 2001-08-24 2010-05-26 肖特股份公司 用于形成触点的方法及封装的集成电路组件
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP4037197B2 (ja) * 2002-07-17 2008-01-23 富士フイルム株式会社 半導体撮像装置実装構造体の製造方法
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4373866B2 (ja) 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
JP2006190839A (ja) * 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006261638A (ja) * 2005-02-21 2006-09-28 Sony Corp 固体撮像装置および固体撮像装置の駆動方法
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
US7227236B1 (en) * 2005-04-26 2007-06-05 Amkor Technology, Inc. Image sensor package and its manufacturing method
JP2007036060A (ja) 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4536629B2 (ja) 2005-09-21 2010-09-01 新光電気工業株式会社 半導体チップの製造方法
JP4992446B2 (ja) * 2006-02-24 2012-08-08 ソニー株式会社 固体撮像装置及びその製造方法、並びにカメラ
CN100563000C (zh) * 2006-04-10 2009-11-25 株式会社东芝 半导体器件及其制造方法
US8049256B2 (en) * 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
JP4403424B2 (ja) * 2006-11-30 2010-01-27 ソニー株式会社 固体撮像装置
US7755120B2 (en) * 2007-01-22 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
JP2008277511A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び撮像装置
JP2008277512A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び光電変換素子アレイ
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール
KR101164956B1 (ko) * 2008-02-28 2012-07-12 에스케이하이닉스 주식회사 반도체 소자
US7859033B2 (en) * 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP5178569B2 (ja) * 2009-02-13 2013-04-10 株式会社東芝 固体撮像装置
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
JP5489705B2 (ja) * 2009-12-26 2014-05-14 キヤノン株式会社 固体撮像装置および撮像システム
JP2012204403A (ja) * 2011-03-23 2012-10-22 Toshiba Corp 固体撮像装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080237766A1 (en) * 2005-02-02 2008-10-02 Ki-Hong Kim Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
US20090050996A1 (en) * 2007-08-24 2009-02-26 Xintec Inc. Electronic device wafer level scale packages and fabrication methods thereof

Also Published As

Publication number Publication date
CN101937894A (zh) 2011-01-05
US8541820B2 (en) 2013-09-24
US20100327383A1 (en) 2010-12-30
JP2011009645A (ja) 2011-01-13
CN101937894B (zh) 2012-11-28
TW201117346A (en) 2011-05-16

Similar Documents

Publication Publication Date Title
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
JP4139803B2 (ja) 半導体装置の製造方法
CA2536799C (en) Semiconductor package and method of manufacturing the same
US7394152B2 (en) Wafer level chip size packaged chip device with an N-shape junction inside and method of fabricating the same
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP4380718B2 (ja) 半導体装置の製造方法
US7262475B2 (en) Image sensor device and method of manufacturing same
KR20190117444A (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
JP5187284B2 (ja) 半導体装置の製造方法
JP2006210888A (ja) 半導体パッケージ及びその製造方法
JP5178569B2 (ja) 固体撮像装置
US9966400B2 (en) Photosensitive module and method for forming the same
US20160190353A1 (en) Photosensitive module and method for forming the same
JP2007036060A (ja) 半導体装置及びその製造方法
JP2009088459A (ja) ウェハーレベルのイメージセンサモジュール、その製造方法、及びカメラモジュール
US20090050995A1 (en) Electronic device wafer level scale packges and fabrication methods thereof
JP4466213B2 (ja) 固体撮像装置の製造方法
TW201631718A (zh) 晶片封裝體及其製造方法
US9978788B2 (en) Photosensitive module and method for forming the same
JP5077310B2 (ja) 裏面照射型固体撮像装置および裏面照射型固体撮像装置の製造方法
WO2023053503A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
TW201513321A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees