JP5994167B2 - 半導体装置およびその製造方法、電子部品 - Google Patents

半導体装置およびその製造方法、電子部品 Download PDF

Info

Publication number
JP5994167B2
JP5994167B2 JP2011249938A JP2011249938A JP5994167B2 JP 5994167 B2 JP5994167 B2 JP 5994167B2 JP 2011249938 A JP2011249938 A JP 2011249938A JP 2011249938 A JP2011249938 A JP 2011249938A JP 5994167 B2 JP5994167 B2 JP 5994167B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
semiconductor device
film ring
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011249938A
Other languages
English (en)
Other versions
JP2013105956A (ja
Inventor
敏郎 三橋
敏郎 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011249938A priority Critical patent/JP5994167B2/ja
Priority to PCT/JP2012/079508 priority patent/WO2013073573A1/ja
Priority to CN201280056172.XA priority patent/CN103946962B/zh
Priority to US14/356,481 priority patent/US9324648B2/en
Publication of JP2013105956A publication Critical patent/JP2013105956A/ja
Application granted granted Critical
Publication of JP5994167B2 publication Critical patent/JP5994167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、貫通電極を有する半導体装置およびその製造方法、ならびに当該半導体装置を備える電子部品（パッケージ）に関する。
近年、貫通電極を有する半導体装置を複数積層して、小型、大容量、高機能の電子部品を形成する技術が開発されている。
貫通電極を有する半導体装置は、たとえば、特許文献１および２に開示されている。
特許文献１および２の半導体装置は、Ｓｉ基板と、Ｓｉ基板に設けられた貫通電極と、Ｓｉ基板の表面に形成された電極パッドと、電極パッド上に形成された再配置配線層とを含む。
係る半導体装置は、たとえば、以下の方法により製造される。まず、Ｓｉ基板の表面に絶縁膜を介して電極パッドを形成し、再配置配線層を形成する。次に、第１のエッチングガス（ＳＦ６）を用いて、Ｓｉ基板の裏面からＳｉ基板の途中までドライエッチングする。その後、第２のエッチングガス（Ｃ４Ｆ８）を用いてＳｉ基板の残りの部分をドライエッチングすることにより、電極パッドに達する貫通孔を形成する。そして、貫通孔の側面に絶縁膜を形成し、絶縁膜の内側に貫通電極を形成する。以上の工程を経て、貫通電極を有する半導体装置が得られる。
特開２０１１−８６７７３号公報 特開２０１１−８６８５０号公報
本発明の目的は、貫通電極の微細化と表面電極の縮小化とを両立することができる半導体装置を提供することである。
本発明の他の目的は、表面電極の大きさに関わらず、表面電極に対して貫通電極を確実にコンタクトさせることができる半導体装置の製造方法を提供することである。
本発明のさらに他の目的は、半導体装置に貫通電極を高密度に設けることにより、小型化、大容量化および高機能化を実現することができる電子部品を提供することである。
本発明の半導体装置は、半導体基板と、前記半導体基板の表面に選択的に埋め込まれた複数の絶縁膜リングと、前記絶縁膜リングの開口を通過して、前記半導体基板の前記表面と裏面との間を貫通する貫通孔に埋め込まれた貫通電極と、前記貫通電極と前記半導体基板との間に設けられたビア絶縁膜と、前記半導体基板の前記表面の前記絶縁膜リングに対して前記表面側に離間して、前記開口に対向して形成され、前記貫通電極に電気的に接続された表面電極とを含み、前記絶縁膜リングは、前記貫通孔の側面よりも内側に張り出した内縁部を含み、前記絶縁膜リングの前記内縁部は、前記開口を区画する第１面と、前記貫通孔における前記半導体基板の前記裏面側の開口端に臨み、前記貫通電極に接する第２面とを含む。
この半導体装置は、半導体基板の表面に、複数の絶縁膜リングを選択的に形成する工程と、前記絶縁膜リングに対して前記半導体基板の反対側に、前記開口に対向するように表面電極を形成する工程と、前記半導体基板を裏面からエッチングすることにより、前記絶縁膜リングの前記開口を通過して前記表面電極に達する貫通孔を形成する工程と、前記貫通孔の側面にビア絶縁膜を形成する工程と、前記ビア絶縁膜が形成された前記貫通孔に電極材料を充填することにより、前記表面電極に電気的に接続されるように貫通電極を形成する工程とを含む、本発明の半導体装置の製造方法により製造することができる。
この方法によれば、半導体基板の上部に表面電極を形成する位置に対向して、半導体基板の表面に開口を有する絶縁膜リングを予め形成する。そのため、当該絶縁膜リング上に表面電極を形成した後、半導体基板を裏面から表面電極へ向かってエッチングする工程において、理想のエッチング位置（絶縁膜リングの開口位置）と実際のエッチング位置との間にギャップが生じていても、エッチングが絶縁膜リングに到達した後は、絶縁膜リングと半導体基板とのエッチングレートの差を利用して（絶縁膜リングをマスクとして利用して）、当該エッチングを開口へガイドすることができる。
そのため、当該エッチングにより形成される貫通孔のボトム部を、絶縁膜リングの開口位置に固定することができる。すなわち、半導体基板の表面の絶縁膜リングの開口に対向するように半導体基板の上部に配置された表面電極に対して、貫通孔を自己整合的に到達させることができる。その結果、貫通孔に電極材料を充填することにより、表面電極に対して貫通電極を確実にコンタクトさせることができる。
従って、貫通孔を形成するときのパターニングの合わせ精度を考慮して、貫通孔の径よりも表面電極を常に大きく設計していた従来とは異なり、本発明によれば、表面電極の大きさに関わらず、表面電極に到達する貫通孔を正確に形成することができるので、表面電極の大きさの自由度を広げることができる。
これにより、本発明の半導体装置では、貫通電極の微細化を行なう場合に、従来に比べて表面電極を縮小化できる。その結果、貫通電極を高密度に設けることができるので、小型、大容量および高機能の半導体装置を実現することができる。
また、表面電極の縮小化により、互いに隣り合う表面電極の間のスペースを広げることができるので、そのスペースを有効利用することができる。たとえば、配線等を当該スペースに敷設することができる。
本発明の半導体装置では、前記貫通電極は、前記開口内のボトム部と、前記開口外の本体部とを含み、前記貫通電極の前記本体部は、前記絶縁膜リングにおける前記内縁部の前記第２面に重なるように、前記開口に対して横方向へ張り出していることが好ましい。
この構成によれば、貫通電極（本体部）の裏面側の端部に力が加わっても、本体部に重なっている絶縁膜リングが緩衝材として働くので、表面電極に伝わる力を低減することができる。その結果、たとえば、半導体装置の実装時に、表面電極がダメージを受けることを防止することができる。
この構成を有する半導体装置は、たとえば、前記半導体装置の製造方法において、前記開口を区画する前記絶縁膜リングの内縁部が前記貫通孔内に露出するように、前記開口の径よりも大きいパターン径で前記半導体基板をエッチングする工程を含む、前記貫通孔を形成する工程を実行することにより製造することができる。
また、本発明の半導体装置では、表面電極の大きさの自由度を広げることができることから、前記貫通電極の前記本体部は、前記表面電極の径と同じかそれ以上の径を有していてもよい。言い換えれば、前記表面電極は、前記貫通電極の前記本体部の径と同じかそれ以下の径を有していてもよい。
この構成を有する半導体装置は、たとえば、前記半導体装置の製造方法において、前記表面電極の径と同じかそれ以上のパターン径で前記半導体基板をエッチングする工程を含む、前記貫通孔を形成する工程を実行することにより製造することができる。
また、本発明の半導体装置では、前記絶縁膜リングの前記内縁部は、前記絶縁膜リングの外形を画成する外縁部よりも薄く形成されていてもよい。
また、本発明の半導体装置では、前記絶縁膜リングは、前記半導体基板の前記表面に対して前記裏面側へ埋め込まれていることが好ましい。
この構成によれば、絶縁膜リングの厚さ分、貫通電極の表面側の端部が裏面側に後退するので、貫通電極のアスクペクト比（貫通電極の高さ／貫通電極の径）を小さくすることができる。そのため、貫通孔に電極材料を充填するときのステップカバレッジ（段差被膜性）を向上させることができる。また、半導体基板の表面と絶縁膜リングの上面との間の段差をなくすことができるので、半導体基板の表面の平坦性を維持することもできる。
この構成を有する半導体装置は、たとえば、前記半導体装置の製造方法において、前記半導体基板を前記表面からエッチングすることによりシャロートレンチを形成する工程と、前記シャロートレンチに絶縁材料を充填することにより、前記絶縁膜リングを前記半導体基板の前記表面に対して前記裏面側へ埋め込むように形成する工程とを含む、前記絶縁膜リングを形成する工程を実行することにより製造することができる。
この方法によれば、たとえば、ＳＴＩ（Shallow Trench Isolation：シャロートレンチアイソレーション）工程により半導体基板に複数の素子分離領域を形成する場合に、当該ＳＴＩ工程と同一工程で絶縁膜リングを形成することができるので、効率よく絶縁膜リングを形成することができる。
また、本発明の半導体装置は、互いに隣り合う複数の前記表面電極の間に敷設された配線を含んでいてもよい。
また、前記表面電極は、層間絶縁膜を介して積層された多層電極を含んでいてもよい。
また、本発明の半導体装置は、前記貫通電極との間に前記表面電極が置かれるように前記貫通電極の直上位置に配置された、外部接続用の表面バンプを含んでいてもよいし、前記貫通電極における前記半導体基板の前記裏面側の端部に配置された、外部接続用の裏面バンプを含んでいてもよい。
また、前記絶縁膜リングは、円環状に形成されていてもよい。さらに、前記貫通電極は、円柱状に形成されていてもよい。
また、前記半導体基板の前記表面は、複数の半導体素子が形成された素子形成面を含んでいてもよい。
また、本発明の電子部品は、裏面に複数の外部端子を有するインタポーザと、前記インタポーザの表面に、前記表面が上方に向く姿勢で積層された請求項１〜１２のいずれか一項に記載の半導体装置と、複数の裏面バンプを有し、当該裏面バンプが前記貫通電極に電気的に接続されるように前記半導体装置の前記表面に積層された第２半導体装置と、前記半導体装置および前記第２半導体装置を封止する樹脂パッケージとを含む。
この構成によれば、本発明の半導体装置が搭載されているので、当該半導体装置に貫通電極を高密度に設けることにより、小型化、大容量化および高機能化を実現することができる。
また、本発明の半導体装置は、前記貫通電極の前記ボトム部と前記絶縁膜リングにおける前記内縁部の前記第１面との間に設けられた第２のビア絶縁膜を含み、前記ビア絶縁膜および前記第２のビア絶縁膜は、前記絶縁膜リングの前記内縁部によって互いに分断されていてもよい。
図１は、本発明の一実施形態に係る電子部品の模式的な断面図である。 図２は、図１の電子部品のシステム構成を模式的に示すブロック図である。 図３は、図１のＳｉインタポーザおよび演算チップにおける貫通電極のレイアウト図である。 図４は、図１の演算チップの構造を説明するための模式的な断面図であって、貫通電極が設けられた部分を拡大して示している。 図５Ａは、図４の演算チップの製造工程の一部を示す図である。 図５Ｂは、図５Ａの次の工程を示す図である。 図５Ｃは、図５Ｂの次の工程を示す図である。 図５Ｄは、図５Ｃの次の工程を示す図である。 図５Ｅは、図５Ｄの次の工程を示す図である。 図５Ｆは、図５Ｅの次の工程を示す図である。 図５Ｇは、図５Ｆの次の工程を示す図である。 図５Ｈは、図５Ｇの次の工程を示す図である。 図５Ｉは、図５Ｈの次の工程を示す図である。 図５Ｊは、図５Ｉの次の工程を示す図である。 図５Ｋは、図５Ｊの次の工程を示す図である。 図５Ｌは、図５Ｋの次の工程を示す図である。 図５Ｍは、図５Ｌの次の工程を示す図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る電子部品１の模式的な断面図である。図２は、図１の電子部品１のシステム構成を模式的に示すブロック図である。
電子部品１は、樹脂インタポーザ２と、樹脂インタポーザ２の表面３から順に積層された演算チップ４、Ｓｉインタポーザ５およびメモリチップ６と、樹脂パッケージ７とを含み、内部に電源系配線８および信号系配線９が組み込まれている。なお、演算チップ４、Ｓｉインタポーザ５およびメモリチップ６は、樹脂インタポーザ２の表面３に積層された複数の半導体装置の一例であり、これに限るものではない。
樹脂インタポーザ２は、樹脂製（たとえば、エポキシ樹脂）基板からなり、その表面３に演算チップ４等が積層され、その裏面１０に複数の外部端子１１が形成されている。樹脂インタポーザ２のサイズは、１４ｍｍ角であり、たとえば、１０ｍｍ角〜１５ｍｍ角であってもよい。樹脂インタポーザ２の厚さは、０．７ｍｍであり、たとえば、０．６ｍｍ〜０．７ｍｍであってもよい。
外部端子１１は、実装基板（プリント配線板）上のランド（電極）との電気接続用の端子である。外部端子１１は、たとえば、半田などの金属材料を用いてボール状に形成されており、たとえば、互いに間隔を空けて行列状に配置されている。各外部端子１１は、樹脂インタポーザ２の表面３と裏面１０との間を貫通する導電性のビア（図示せず）を介して、演算チップ４の裏面バンプ１９（後述）に電気的に接続されている。
演算チップ４、Ｓｉインタポーザ５およびメモリチップ６は、この実施形態では、互いに同じ大きさで形成されており、互いに側面が揃うように整って積層されている。これらのチップのサイズは、１０ｍｍ角であり、たとえば、６ｍｍ角〜１０ｍｍ角であってもよい。樹脂インタポーザ２よりも小さく、チップの厚さは、０．０５ｍｍであり、たとえば、０．０４ｍｍ〜０．０６ｍｍであってもよい。
これら複数の半導体チップ４〜６のうち、最上層の第２半導体装置としてのメモリチップ６と樹脂インタポーザ２との間にある半導体装置としての演算チップ４には、図２に示すように、論理（Logic）・制御回路１２が組み込まれている。論理・制御回路１２には、電子部品１の電源系配線８および信号系配線９が接続されている。また、演算チップ４には、その表面１３に当該論理・制御回路１２を構成するトランジスタ（たとえばＣＭＯＳトランジスタ）、ダイオード、抵抗、キャパシタなどの複数の半導体素子が形成されている。つまり、演算チップ４では、メモリチップ６に対向する表面１３が素子形成面であり、この素子形成面１３が上方に向く姿勢で演算チップ４が樹脂インタポーザ２に積層されている。
また、演算チップ４および半導体装置としてのＳｉインタポーザ５には、それぞれ表面１３，１５と裏面１４，１６との間を貫通する複数の貫通電極１７，１８が形成されており、各貫通電極１７，１８の裏面１４，１６側の端部に１つずつ裏面バンプ１９，２０が設けられている。裏面バンプ１９，２０は、たとえば、半田などの金属材料を用いてボール状に形成されている。また、演算チップ４の裏面バンプ１９は、表面１３上の半導体素子に電気的に接続されている。
一方、最上層のメモリチップ６には、メモリセルアレイ２１（この実施形態では、ＳＲＡＭ：Static Random Access Memoryのセルアレイ）および制御回路２２が組み込まれており、これらの回路２１，２２には、電子部品１の電源系配線８および信号系配線９が接続されている。具体的には、制御回路２２は電源系配線８によりメモリセルアレイ２１に接続されており、メモリセルアレイ２１は信号系配線９により演算チップ４の論理・制御回路１２に接続されている。また、メモリチップ６には、その裏面２３に当該メモリセルアレイ２１および制御回路２２を構成するトランジスタ、ダイオード、抵抗、キャパシタなどの複数の半導体素子が形成されている。つまり、メモリチップ６では、演算チップ４に対向する裏面２３が素子形成面であり、この素子形成面２３が下方に向く姿勢でメモリチップ６が樹脂インタポーザ２に積層されている。また、メモリチップ６には、その裏面２３に複数の裏面バンプ２４が設けられている。裏面バンプ２４は、たとえば、半田などの金属材料を用いてボール状に形成されている。この裏面バンプ２４は、裏面２３上の半導体素子に電気的に接続されている。
そして、メモリチップ６の裏面バンプ２４は、Ｓｉインタポーザ５の貫通電極１８および裏面バンプ２０により中継されて、ピッチの異なる演算チップ４の貫通電極１７および裏面バンプ１９に電気的に接続されている。これにより、積層配置された複数の半導体チップが互いに電気的に接続され、樹脂インタポーザ２の外部端子１１に電気的に接続されることとなる。
なお、この実施形態では、演算チップ４とメモリチップ６との端子ピッチが互いに異なるので、これらの間に電気的な中継を担うＳｉインタポーザ５を配置しているが、当該端子ピッチが全く同じである場合には、Ｓｉインタポーザ５は省略されていてもよい。
樹脂パッケージ７（たとえば、エポキシ樹脂）は、樹脂インタポーザ２の裏面１０を露出させるように、樹脂インタポーザ２の表面３側のみを封止しており、演算チップ４、Ｓｉインタポーザ５およびメモリチップ６が露出しないようにこれらのチップの全体を覆っている。また、樹脂パッケージ７は、その側面が樹脂インタポーザ２の側面と面一に揃うように形成されている。
図３は、図１のＳｉインタポーザ５および演算チップ４における貫通電極１７，１８のレイアウト図である。
図１で示したように、この実施形態では、積層配置された複数の半導体チップ４〜６のうち、演算チップ４およびＳｉインタポーザ５それぞれに貫通電極１７，１８が設けられている。
演算チップ４では、たとえば、複数列（この実施形態では、２列）に整列した貫通電極１７が、演算チップ４の中央部２５を取り囲む周縁部２６に沿って環状に設けられている。なお、演算チップ４の貫通電極１７は、たとえば、それぞれが不規則にランダムに配置され、全体として演算チップ４の周縁部２６に沿った環状に設けられていてもよい。
これにより、演算チップ４は、貫通電極１７を利用して、メモリチップ６に電力および電気信号を送ることができる。つまり、演算チップ４の貫通電極１７が電子部品１の電源系配線８および信号系配線９を形成し、当該配線８，９により電力および信号が送られる。
一方、Ｓｉインタポーザ５では、たとえば、単列の貫通電極１８が、Ｓｉインタポーザ５の中央部２７を取り囲む周縁部２８に沿って環状に設けられているとともに（以下、これらの貫通電極１８を周縁部２８の貫通電極１８ということがある。）、当該周縁部２８に取り囲まれた中央部２７に、複数の貫通電極１８を１つの群として、複数の群が行列状に配置されている（以下、これらの貫通電極１８を中央部２７の貫通電極１８ということがある。）。
周縁部２８の各貫通電極１８は、この実施形態では、それぞれ演算チップ４の各貫通電極１７と同一直線上に配置されるように、演算チップ４の各貫通電極１７の直上に配置されている。
中央部２７の貫通電極１８の各群では、行列状に配置された複数の貫通電極１８を１つのブロックとして、複数のブロックが設けられている。具体的には、この実施形態では、８つの群が２行４列（２×４）の行列状に配置されており、各群では、４行６４列（４×６４）の貫通電極１８を１ブロックとして２ブロック、つまり１つの群当たり合計５１２個の貫通電極１８が設けられている。この群が８群あるので、Ｓｉインタポーザ５全体では、４０９６個（５１２個×８群）の貫通電極１８が設けられている。
これにより、Ｓｉインタポーザ５は、たとえば、中央部２７の貫通電極１８を利用して、演算チップ４（たとえば、論理・制御回路１２）とメモリチップ６（たとえば、メモリセルアレイ２１）との間に中央部２７の貫通電極１８の数のビット数（この実施形態では、４０９６ビット）の電気信号を中継することができる。つまり、Ｓｉインタポーザ５の中央部２７の貫通電極１８が電子部品１の信号系配線９を形成し、当該配線９により電気信号が双方向に送受信される。なお、貫通電極１８の配置や数は、本発明の一例に過ぎず、それぞれの電子部品１の設計に合わせて適宜変更することができる。たとえば、１ブロック２５６個の貫通電極１８は、８行３２列（８×３２）の行列状に配置されていてもよい。
また、Ｓｉインタポーザ５は、たとえば、周縁部２８の貫通電極１８を利用して、演算チップ４からメモリチップ６（たとえば、制御回路２２）へと送られる電力および電気信号を中継することができる。つまり、Ｓｉインタポーザ５の周縁部２８の貫通電極１８が電子部品１の電源系配線８および信号系配線９を形成し、当該配線８，９により電力および電気信号が送られる。
図４は、図１の演算チップ４の構造を説明するための模式的な断面図であって、貫通電極１７が設けられた部分を拡大して示している。
演算チップ４は、演算チップ４の本体をなす半導体基板としてのＳｉ基板２９と、ゲート絶縁膜３０と、層間絶縁膜３１と、絶縁膜リング３２と、表面電極としての表面パッド３３と、パッド間配線３４と、貫通電極１７と、ビア絶縁膜３５と、表面バンプ３６と、裏面バンプ１９とを含む。
Ｓｉ基板２９は、たとえば、厚さ３０μｍ〜５０μｍの基板であり、その表面１３（素子形成面）に、ゲート絶縁膜３０および複数（この実施形態では、２層）の層間絶縁膜３１がこの順に積層されている。ゲート絶縁膜３０は、当該表面１３に形成されたトランジスタ（図示せず）が有するゲート絶縁膜３０と一体な膜であり、当該トランジスタとの間で共有されている。
また、Ｓｉ基板２９の表面１３には、当該表面１３に対して裏面１４側に複数の絶縁膜リング３２が選択的に埋め込まれており、当該表面１３の一部が、表面１３と面一に揃った絶縁膜リング３２の上面により形成されている。これにより、Ｓｉ基板２９の表面１３と絶縁膜リング３２の上面との間の段差がないので、Ｓｉ基板２９の表面１３の平坦性を維持することができる。絶縁膜リング３２は、この実施形態は、酸化シリコン（ＳｉＯ２）からなり、外径Ｒ１が１２μｍ程度、内径（絶縁膜リング３２の開口４２の径）Ｒ２が８μｍ程度の円環状に形成されている。
表面パッド３３は、アルミニウム（Ａｌ）からなり、ゲート絶縁膜３０、およびゲート絶縁膜３０と最上層の層間絶縁膜（第２層間絶縁膜３８）の間の層間絶縁膜（第１層間絶縁膜３７）それぞれの上に積層された多層パッド構造を有している。
この実施形態では、表面パッド３３は、２層パッド構造を有しており、ゲート絶縁膜３０上に形成された下側パッド３９と、第１層間絶縁膜３７上に形成された上側パッド４０とを含み、互いに上下に重なり合う下側パッド３９と上側パッド４０との間は、第１層間絶縁膜３７を貫通する複数の導電性のビア４１を介して電気的に接続されている。表面パッド３３の層構造は、２層構造に限らず、たとえば、３層構造、４層構造、５層構造、それ以上の層構造であってもよい。また、表面パッド３３の材料は、銅（Ｃｕ）などの他の金属材料であってもよい。
表面パッド３３は、各絶縁膜３０，３７上において、絶縁膜リング３２の開口４２を塞ぐように当該開口４２に対向して形成されている。各表面パッド３３は、絶縁膜リング３２の外径Ｒ１よりも小さく、内径Ｒ２よりも大きい幅Ｗ１（たとえば、Ｗ１＝１０μｍ程度）を有する四角状に形成されており、Ｓｉ基板２９を裏面１４側から見た底面視において絶縁膜リング３２の外周よりも内側に収まっている。
また、第１層間絶縁膜３７上において、互いに隣り合う上側パッド４０の間には、複数のパッド間配線３４が選択的に敷設されている。パッド間配線３４は、ゲート絶縁膜３０上の下側パッド３９の間に敷設されていてもよい。
貫通電極１７は、銅（Ｃｕ）からなり、Ｓｉ基板２９の裏面１４から当該裏面１４に対して垂直に絶縁膜リング３２の開口４２を通過して表面パッド３３（下側パッド３９）に達する円柱状に形成されている。これにより、貫通電極１７および表面パッド３３は、Ｓｉ基板２９の厚さ方向に同一直線上に並んでいる。なお、貫通電極１７および表面パッド３３は、必ずしも同一直線上に並んでいる必要はなく、たとえば、表面パッド３３は、貫通電極１７のＳｉ基板２９の表面１３側端部から再配線等を引き回すことにより、平面視において貫通電極１７から離れた位置に配置されていてもよい。
貫通電極１７は、絶縁膜リング３２の開口４２内のボトム部４３と、当該開口４２外の本体部４４とを含み、本体部４４は、開口４２を区画する絶縁膜リング３２の内縁部４５全周に重なるように、開口４２に対して横方向（Ｓｉ基板２９の表面１３に沿う方向）へ均等に張り出している。これにより、貫通電極１７の本体部４４は、表面パッド３３の幅Ｗ１と同じかそれ以上の径Ｒ３を有している。この実施形態では、たとえば、Ｒ３＝１０μｍ程度である。
また、絶縁膜リング３２において、貫通電極１７の本体部４４に重なる内縁部４５は、絶縁膜リング３２の外形を画成する外縁部４６よりも薄く形成されている。たとえば、絶縁膜リング３２の内縁部４５の厚さＴ１が０．２μｍ程度であり、外縁部４６の厚さＴ２が０．４μｍ程度である。
ビア絶縁膜３５は、酸化シリコン（ＳｉＯ２）からなり、貫通電極１７とＳｉ基板２９との間およびＳｉ基板２９の裏面１４全域に設けられている。
この実施形態では、ビア絶縁膜３５は、貫通電極１７のボトム部４３の側面（周面）を覆うボトム部４７、貫通電極１７の本体部４４の側面（周面）を覆う本体部４８およびＳｉ基板２９の裏面１４を覆う裏面部４９を含む。ビア絶縁膜３５の本体部４８およびビア絶縁膜３５の裏面部４９は、互いに一体的に形成されている。一方、ビア絶縁膜３５の本体部４８とビア絶縁膜３５のボトム部４７との間には、絶縁膜リング３２の内縁部４５に沿って所定の間隔が設けられていて、これらの部分は絶縁膜リング３２の内縁部４５で互いに分断されている。
また、ビア絶縁膜３５は、本体部４８およびボトム部４７が、裏面部４９に比べて薄く形成されている。たとえば、本体部４８およびボトム部４７の厚さが、０．５μｍ程度であり、裏面部４９の厚さが１μｍ程度である。
表面バンプ３６は、第２層間絶縁膜３８上において、貫通電極１７との間に表面パッド３３が置かれるように、貫通電極１７の直上位置に１つずつ配置されている。各表面バンプ３６は、互いに上下に重なり合う上側パッド４０に対して、第２層間絶縁膜３８を貫通する導電性のビア５０を介して電気的に接続されている。また、各表面バンプ３６は、演算チップ４上にＳｉインタポーザ５を積層した状態において、たとえば、Ｓｉインタポーザ５の裏面バンプ２０（図１参照）と接続される。
裏面バンプ１９は、前述のように、各貫通電極１７の裏面１４側の端部に１つずつ設けられている。
以上説明した絶縁膜リング３２を有する演算チップ４の構成は、この実施形態では、貫通電極１８が形成された半導体基板（Ｓｉ基板）であるＳｉインタポーザ５にも採用されている。また、絶縁膜リング３２を形成することにより本体部４４に比べて細く形成されたボトム部４３を有する貫通電極１７は、電子部品１の電源系配線８および信号系配線９のいずれにも使用する必要はなく、好ましくは、配線の低抵抗化が特に必要とされない信号系配線９を形成する貫通電極１７に用いる。
図５Ａ〜図５Ｍは、図４の演算チップ４の製造工程の一部を工程順に示す図である。
演算チップ４を製造するには、まず、図５Ａに示すように、７００μｍ以上の厚さを有するＳｉ基板２９を表面１３からエッチングすることにより、円環状のシャロートレンチ５１を選択的に形成し、当該シャロートレンチ５１にＣＶＤ法によりＳｉＯ２（絶縁材料）を充填する。これにより、Ｓｉ基板２９に埋め込まれた絶縁膜リング３２（外径Ｒ１＝１２μｍ、内径Ｒ２＝８μｍ）が形成される。この絶縁膜リング３２を形成する工程は、たとえば、ＳＴＩ（Shallow Trench Isolation：シャロートレンチアイソレーション）工程によりＳｉ基板２９に複数の素子分離領域を形成する工程と同一工程で行うことができるので、効率よく絶縁膜リング３２を形成することができる。
その後、図示は省略するが、公知の方法により、Ｓｉ基板２９の表面１３に対してイオン注入（たとえば、ｎ型イオン、ｐ型イオン）することにより、半導体素子を構成する不純物領域が形成される。
次に、図５Ｂに示すように、熱酸化法によりゲート絶縁膜３０を形成する。その後、スパッタ、フォトリソグラフィ、ＣＶＤ等の公知の半導体装置の製造技術により、ゲート絶縁膜３０上に、下側パッド３９、第１層間絶縁膜３７、ビア４１、上側パッド４０およびパッド間配線３４、第２層間絶縁膜３８、ビア５０および表面バンプ３６を順に形成する。
次に、図５Ｃに示すように、Ｓｉ基板２９の表面１３側に、接着剤５２を介してガラス基板５３（支持体）を貼り付ける。
次に、図５Ｄに示すように、たとえば、グラインダなどを用いて、Ｓｉ基板２９を裏面１４側から研削して（バックグラインド）、Ｓｉ基板２９を薄化する。この実施形態では、７００μｍ以上のＳｉ基板２９が３０μｍ〜５０μｍになるまで研削する。
次に、図５Ｅに示すように、絶縁膜リング３２の開口４２を基準に位置合わせをして、Ｓｉ基板２９の裏面１４に、貫通電極１７を形成すべき領域に本体部４４と同じ径Ｒ３（Ｒ３≧表面パッド３３の幅Ｗ１、絶縁膜リング３２の内径Ｒ２）の開口５５を有するフォトレジスト５４（たとえば、ポリイミド等の有機レジスト）を形成する。
次に、図５Ｆに示すように、フォトレジスト５４を介してＳｉ基板２９にエッチングガス（たとえば、ＳＦ６／Ｏ２など）を供給して、Ｓｉ基板２９を裏面１４側からドライエッチングする。このエッチングは、絶縁膜リング３２に到達した後、絶縁膜リング３２（ＳｉＯ２）とＳｉ基板２９とのエッチングレートの差を利用して（絶縁膜リング３２をマスクとして利用して）絶縁膜リング３２の開口４２へガイドされる。そして、絶縁膜リング３２の開口４２を通過してゲート絶縁膜３０が露出するまで、エッチングガスの種類を代えずに同一のガス種でエッチングを続ける。これにより、Ｓｉ基板２９に貫通孔５６が形成され、各貫通孔５６内には、絶縁膜リング３２の内縁部４５が露出することとなる。
次に、図５Ｇに示すように、貫通孔５６を形成したときのフォトレジスト５４を残した状態で、貫通孔５６の底面を形成するゲート絶縁膜３０をエッチングすることにより、貫通孔５６内に表面パッド３３（下側パッド３９）を露出させる。この際、ゲート絶縁膜３０と同一材料（ＳｉＯ２）からなる絶縁膜リング３２のうち、貫通孔５６の側面よりも内側の内縁部４５もエッチングガスに晒されるので、ゲート絶縁膜３０と同時にエッチングされる。これにより、絶縁膜リング３２の内縁部４５と外縁部４６との間に段差（厚さの差）が生じる。
次に、図５Ｈに示すように、フォトレジスト５４を除去した後、ＣＶＤ法により、貫通孔５６内に露出している表面パッド３３が覆われるように、貫通孔５６の内面およびＳｉ基板２９の裏面１４にビア絶縁膜３５を形成する。
次に、図５Ｉに示すように、エッチバックにより、ビア絶縁膜３５における貫通孔５６の開口端に臨む部分、具体的には、表面パッド３３上の部分（底面部分）および絶縁膜リング３２の内縁部４５上の部分を選択的に除去する。これにより、貫通孔５６内に表面パッド３３（下側パッド３９）が再度露出する。
次に、図５Ｊに示すように、ビア絶縁膜３５の表面にシード膜（たとえば、Ｔｉ／Ｃｕの積層膜）をスパッタした後、電解めっきにより、当該シード膜からＣｕをめっき成長させる。これにより、貫通孔５６におけるビア絶縁膜３５の内側にＣｕ（電極材料）が充填され、表面パッド３３に電気的に接続された貫通電極１７が形成される。
次に、図５Ｋに示すように、研磨面がビア絶縁膜３５の裏面部４９と面一に揃うまで、貫通電極１７の余分な部分（貫通孔５６外の部分）をＣＭＰ（Chemical Mechanical Polishing）法により研磨して除去する。
その後、図５Ｌに示すように、各貫通電極１７に１つずつ裏面バンプ１９を形成し、図５Ｍに示すように、Ｓｉ基板２９をガラス基板５３から取り外すことにより、図４の演算チップ４が得られる。
以上、この実施形態の方法によれば、図５Ａに示すように、表面パッド３３の位置に対向する開口４２を有する絶縁膜リング３２を予め形成する。そのため、当該絶縁膜リング３２上に表面パッド３３を形成した後、Ｓｉ基板２９を裏面１４から表面パッド３３へ向かってエッチングする図５Ｆの工程において、理想のエッチング位置（絶縁膜リング３２の開口４２の位置）と実際のエッチング位置との間にギャップが生じていても、ドライエッチングが絶縁膜リング３２に到達した後は、絶縁膜リング３２（ＳｉＯ２）とＳｉ基板２９とのエッチングレートの差を利用して（絶縁膜リング３２をマスクとして利用して）、当該エッチングを開口４２へガイドすることができる。
そのため、当該エッチングにより形成される貫通孔５６のボトム部を、絶縁膜リング３２の開口４２位置に固定するとともに、表面パッド３３の幅Ｗ１よりも細くすることができる。すなわち、絶縁膜リング３２の開口４２に対向するように配置された表面パッド３３に対して、貫通孔５６を自己整合的に到達させることができる。その結果、貫通孔５６にＣｕをめっき成長させることにより、表面パッド３３に対して貫通電極１７を確実にコンタクトさせることができる。
従って、貫通孔５６を形成するときのパターニングの合わせ精度を考慮して、貫通孔５６の径Ｒ３よりも表面パッド３３を常に大きく設計していた従来とは異なり、この実施形態によれば、表面パッド３３の大きさ（幅Ｗ１）に関わらず、表面パッド３３に到達する貫通孔５６を正確に形成することができる。よって、表面パッド３３の大きさの自由度を広げることができる。
これにより、演算チップ４では、貫通電極１７の微細化を行なう場合に、従来に比べて表面パッド３３を縮小化できる。その結果、貫通電極１７を高密度に設けることができるので、小型、大容量および高機能の半導体チップを実現することができる。
また、表面パッド３３の縮小化により、互いに隣り合う表面パッド３３の間のスペースを広げることができるので、そのスペースを有効利用して、パッド間配線３４を敷設することができる。
なお、この実施形態の方法では、貫通電極１７のボトム部４３を固定する絶縁膜リング３２を表面パッド３３に対して精密に位置合わせする必要があるが、絶縁膜リング３２と表面パッド３３とはゲート絶縁膜３０の厚さ程度しか離れていないので、公知の方法でも精密に位置合わせすることができる。
また、演算チップ４によれば、裏面バンプ１９を介して貫通電極１７（本体部４４）の裏面１４側の端部に力が加わっても、本体部４４に重なっている絶縁膜リング３２（内縁部４５）が緩衝材として働くので、表面パッド３３に伝わる力を低減することができる。その結果、たとえば、演算チップ４を樹脂インタポーザ２に実装する時に、表面パッド３３がダメージを受けることを防止することができる。
また、演算チップ４によれば、絶縁膜リング３２の内縁部４５の厚さＴ１分、貫通電極１７（本体部４４）の表面１３側の端部が裏面１４側に後退しているので、貫通電極１７のアスクペクト比（貫通電極１７の高さ／貫通電極１７の径Ｒ３）を小さくすることができる。そのため、貫通孔５６に電極材料を充填するときのステップカバレッジ（段差被膜性）を向上させることができる。
また、演算チップ４によれば、貫通電極１７とＳｉ基板２９との間のリーク電流も防止することができる。
すなわち、図５Ｉの工程において、表面パッド３３を露出させるためにビア絶縁膜３５の底面部分をエッチバックにより除去することになるが、貫通孔５６の内面のビア絶縁膜３５（本体部４８およびボトム部４７）をそれほど厚いものではない。そのため、エッチバックの際、貫通孔５６のボトム部の側面に形成されたビア絶縁膜３５も一緒に除去されてしまうおそれがある。
そこで、この実施形態では、たとえ貫通孔５６のボトム部側面のビア絶縁膜３５が除去されてしまっても、その周りに絶縁膜リング３２が存在しているので、貫通電極１７とＳｉ基板２９との絶縁状態を保持することができる。その結果、貫通電極１７とＳｉ基板２９との間のリーク電流を防止することができる。
そして、図１の電子部品１によれば、上記した演算チップ４およびＳｉインタポーザ５が搭載されているので、演算チップ４およびＳｉインタポーザ５に貫通電極１７を高密度に設けることにより、小型化、大容量化および高機能化を実現することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、貫通電極１７は、楕円柱状、四角柱状、六角柱状、八角柱状であってもよく、絶縁膜リング３２も、楕円環状、四角環状、六角環状、八角環状であってもよい。
また、図５Ｊの工程において、貫通電極１７は、ＣＶＤ法を用いてポリシリコンを貫通孔５６に充填することにより形成することができる。ただし、その場合にはＳｉ基板２９およびガラス基板５３が高温に晒されるので、接着剤５２が溶けないように対策を施す必要がある。つまり、接着剤５２の耐熱温度が比較的低温（２００℃程度）である場合には、前述の実施形態のように、電解めっき法を採用することが好ましい。
また、図５Ａの工程において、絶縁膜リング３２を形成する工程は、Ｓｉ基板２９に素子分離領域を形成するＳＴＩ工程と同一工程で行ったが、独立して行ってもよい。また、絶縁膜リング３２を形成する工程は、Ｓｉ基板２９の表面１３に熱酸化により絶縁膜を形成する工程と、当該絶縁膜をパターニングすることにより、Ｓｉ基板２９の表面１３に対して突出するように絶縁膜リング３２を形成する工程とを含んでいてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 電子部品
２ 樹脂インタポーザ
３ （樹脂インタポーザの）表面
４ 演算チップ
５ Ｓｉインタポーザ
６ メモリチップ
７ 樹脂パッケージ
８ 電源系配線
９ 信号系配線
１０ （樹脂インタポーザの）裏面
１１ 外部端子
１２ 論理・制御回路
１３ （演算チップの）表面
１４ （演算チップの）裏面
１５ （Ｓｉインタポーザの）表面
１６ （Ｓｉインタポーザの）裏面
１７ （演算チップの）貫通電極
１８ （Ｓｉインタポーザの）貫通電極
１９ （演算チップの）裏面バンプ
２０ （Ｓｉインタポーザの）裏面バンプ
２１ メモリセルアレイ
２２ 制御回路
２３ （メモリチップの）裏面
２４ （メモリチップの）裏面バンプ
２５ （演算チップの）中央部
２６ （演算チップの）周縁部
２７ （Ｓｉインタポーザの）中央部
２８ （Ｓｉインタポーザの）周縁部
２９ Ｓｉ基板
３０ ゲート絶縁膜
３１ 層間絶縁膜
３２ 絶縁膜リング
３３ 表面パッド
３４ パッド間配線
３５ ビア絶縁膜
３６ 表面バンプ
３７ 第１層間絶縁膜
３８ 第２層間絶縁膜
３９ 下側パッド
４０ 上側パッド
４１ ビア
４２ （絶縁膜リングの）開口
４３ （貫通電極の）ボトム部
４４ （貫通電極の）本体部
４５ （絶縁膜リングの）内縁部
４６ （絶縁膜リングの）外縁部
４７ （ビア絶縁膜の）ボトム部
４８ （ビア絶縁膜の）本体部
４９ （ビア絶縁膜の）裏面部
５０ ビア
５１ シャロートレンチ
５２ 接着剤
５３ ガラス基板
５４ フォトレジスト
５５ （フォトレジストの）開口
５６ 貫通孔

Claims (16)

  1. 半導体基板と、
    前記半導体基板の表面に選択的に埋め込まれた複数の絶縁膜リングと、
    前記絶縁膜リングの開口を通過して、前記半導体基板の前記表面と裏面との間を貫通する貫通孔に埋め込まれた貫通電極と、
    前記貫通電極と前記半導体基板との間に設けられたビア絶縁膜と、
    前記半導体基板の前記表面の前記絶縁膜リングに対して前記表面側に離間して、前記開口に対向して形成され、前記貫通電極に電気的に接続された表面電極とを含み、
    前記絶縁膜リングは、前記貫通孔の側面よりも内側に張り出した内縁部を含み、
    前記絶縁膜リングの前記内縁部は、前記開口を区画する第１面と、前記貫通孔における前記半導体基板の前記裏面側の開口端に臨み、前記貫通電極に接する第２面とを含む、半導体装置。
  2. 前記貫通電極は、前記開口内のボトム部と、前記開口外の本体部とを含み、
    前記貫通電極の前記本体部は、前記絶縁膜リングにおける前記内縁部の前記第２面に重なるように、前記開口に対して横方向へ張り出している、請求項１に記載の半導体装置。
  3. 前記貫通電極の前記本体部は、前記表面電極の径と同じかそれ以上の径を有している、請求項２に記載の半導体装置。
  4. 前記絶縁膜リングの前記内縁部は、前記絶縁膜リングの外形を画成する外縁部よりも薄く形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記半導体装置は、互いに隣り合う複数の前記表面電極の間に敷設された配線を含む、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記表面電極は、層間絶縁膜を介して積層された多層電極を含む、請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記半導体装置は、前記貫通電極との間に前記表面電極が置かれるように前記貫通電極の直上位置に配置された、外部接続用の表面バンプを含む、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記半導体装置は、前記貫通電極における前記半導体基板の前記裏面側の端部に配置された、外部接続用の裏面バンプを含む、請求項１〜７のいずれか一項に記載の半導体装置。
  9. 前記絶縁膜リングは、円環状に形成されている、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記貫通電極は、円柱状に形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記半導体基板の前記表面は、複数の半導体素子が形成された素子形成面を含む、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 裏面に複数の外部端子を有するインタポーザと、
    前記インタポーザの表面に、前記表面が上方に向く姿勢で積層された請求項１〜１１のいずれか一項に記載の半導体装置と、
    複数の裏面バンプを有し、当該裏面バンプが前記貫通電極に電気的に接続されるように前記半導体装置の前記表面に積層された第２半導体装置と、
    前記半導体装置および前記第２半導体装置を封止する樹脂パッケージとを含む、電子部品。
  13. 前記半導体装置は、前記貫通電極の前記ボトム部と前記絶縁膜リングにおける前記内縁部の前記第１面との間に設けられた第２のビア絶縁膜を含み、
    前記ビア絶縁膜および前記第２のビア絶縁膜は、前記絶縁膜リングの前記内縁部によって互いに分断されている、請求項２または３に記載の半導体装置。
  14. 半導体基板の表面に、複数の絶縁膜リングを選択的に埋め込む工程と、
    前記絶縁膜リングに対して前記半導体基板の反対側に、前記絶縁膜リングの開口に対向するように表面電極を形成する工程と、
    前記半導体基板を裏面から前記絶縁膜リングの前記開口の径よりも大きいパターン径でエッチングすることにより、前記絶縁膜リングの前記開口を通過して前記表面電極に達する貫通孔を形成し、当該貫通孔内に前記開口を区画する前記絶縁膜リングの内縁部を露出させる工程と、
    前記貫通孔内に露出している前記表面電極および前記絶縁膜リングの前記内縁部が覆われるように、前記貫通孔の内面にビア絶縁膜を形成する工程と、
    少なくとも前記ビア絶縁膜における前記表面電極上の部分および前記絶縁膜リングの前記内縁部上の部分を選択的に除去する工程と、
    前記ビア絶縁膜が形成された前記貫通孔に電極材料を充填することにより、前記表面電極に電気的に接続されるように貫通電極を形成する工程とを含む、半導体装置の製造方法。
  15. 前記貫通孔を形成する工程は、前記表面電極の径と同じかそれ以上のパターン径で前記半導体基板をエッチングする工程を含む、請求項１４に記載の半導体装置の製造方法。
  16. 前記絶縁膜リングを形成する工程は、前記半導体基板を前記表面からエッチングすることによりシャロートレンチを形成する工程と、前記シャロートレンチに絶縁材料を充填することにより、前記絶縁膜リングを前記半導体基板の前記表面に対して前記裏面側へ埋め込むように形成する工程とを含む、請求項１４または１５に記載の半導体装置の製造方法。
JP2011249938A 2011-11-15 2011-11-15 半導体装置およびその製造方法、電子部品 Active JP5994167B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011249938A JP5994167B2 (ja) 2011-11-15 2011-11-15 半導体装置およびその製造方法、電子部品
PCT/JP2012/079508 WO2013073573A1 (ja) 2011-11-15 2012-11-14 半導体装置およびその製造方法、電子部品
CN201280056172.XA CN103946962B (zh) 2011-11-15 2012-11-14 半导体装置的制造方法
US14/356,481 US9324648B2 (en) 2011-11-15 2012-11-14 Semiconductor device, method for manufacturing same, and electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011249938A JP5994167B2 (ja) 2011-11-15 2011-11-15 半導体装置およびその製造方法、電子部品

Publications (2)

Publication Number Publication Date
JP2013105956A JP2013105956A (ja) 2013-05-30
JP5994167B2 true JP5994167B2 (ja) 2016-09-21

Family

ID=48429628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011249938A Active JP5994167B2 (ja) 2011-11-15 2011-11-15 半導体装置およびその製造方法、電子部品

Country Status (4)

Country Link
US (1) US9324648B2 (ja)
JP (1) JP5994167B2 (ja)
CN (1) CN103946962B (ja)
WO (1) WO2013073573A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140028947A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
KR20150131130A (ko) * 2013-03-18 2015-11-24 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 그 제조 방법
TWI511257B (zh) * 2013-07-30 2015-12-01 Univ Nat Chiao Tung 半導體元件之內連接結構
US9768066B2 (en) * 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
KR101795480B1 (ko) * 2015-04-06 2017-11-10 코닝정밀소재 주식회사 집적회로 패키지용 기판
JP6540228B2 (ja) * 2015-05-25 2019-07-10 富士通株式会社 半導体装置及びその製造方法
WO2018163982A1 (ja) * 2017-03-09 2018-09-13 株式会社村田製作所 多層基板
JP7136800B2 (ja) * 2017-11-14 2022-09-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法、並びに撮像装置
CN108091621A (zh) * 2017-12-21 2018-05-29 乐健科技（珠海）有限公司 内嵌开关芯片的器件模组及其制作方法
US11004779B2 (en) * 2018-02-09 2021-05-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
JP2019145737A (ja) * 2018-02-23 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
JP7181699B2 (ja) * 2018-04-10 2022-12-01 ローム株式会社 半導体レーザ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
JP2000031144A (ja) * 1998-07-08 2000-01-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2004095849A (ja) 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2009124087A (ja) 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2009295859A (ja) 2008-06-06 2009-12-17 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP5289830B2 (ja) 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP5101575B2 (ja) * 2009-07-28 2012-12-19 株式会社東芝 半導体装置およびその製造方法
JP5697898B2 (ja) * 2009-10-09 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP5532394B2 (ja) 2009-10-15 2014-06-25 セイコーエプソン株式会社 半導体装置及び回路基板並びに電子機器
JP5703556B2 (ja) 2009-10-19 2015-04-22 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
TWI429055B (zh) * 2010-10-07 2014-03-01 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US20130015504A1 (en) * 2011-07-11 2013-01-17 Chien-Li Kuo Tsv structure and method for forming the same

Also Published As

Publication number Publication date
CN103946962A (zh) 2014-07-23
JP2013105956A (ja) 2013-05-30
CN103946962B (zh) 2017-09-05
US9324648B2 (en) 2016-04-26
US20140291841A1 (en) 2014-10-02
WO2013073573A1 (ja) 2013-05-23

Similar Documents

Publication Publication Date Title
JP5994167B2 (ja) 半導体装置およびその製造方法、電子部品
JP5984134B2 (ja) 半導体装置およびその製造方法、電子部品
JP5998459B2 (ja) 半導体装置およびその製造方法、電子部品
US7932602B2 (en) Metal sealed wafer level CSP
TWI776616B (zh) 半導體裝置及其製造方法
JP2020145233A (ja) 半導体装置およびその製造方法
JP5543567B2 (ja) 半導体素子の製造方法
JP2013247273A (ja) 半導体装置の製造方法およびその方法により製造された半導体装置
JP2007073681A (ja) 半導体装置およびその製造方法
KR102013770B1 (ko) 반도체 소자 및 그 제조 방법
TWI782400B (zh) 半導體裝置及其製造方法
JP2021048249A (ja) 半導体装置およびその製造方法
KR101883379B1 (ko) 반도체 장치
CN112420647A (zh) 半导体装置及其制造方法
JP2013247139A (ja) 半導体装置及びその製造方法
JP6160901B2 (ja) 半導体装置およびその製造方法
JP2021044399A (ja) 半導体装置およびその製造方法
US20230033087A1 (en) Semiconductor package
JP2005311007A (ja) 半導体装置
JP5751131B2 (ja) 半導体装置及びその製造方法
JP2008124271A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160803

R150 Certificate of patent or registration of utility model

Ref document number: 5994167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250