TWI511257B - 半導體元件之內連接結構 - Google Patents

半導體元件之內連接結構 Download PDF

Info

Publication number
TWI511257B
TWI511257B TW102127315A TW102127315A TWI511257B TW I511257 B TWI511257 B TW I511257B TW 102127315 A TW102127315 A TW 102127315A TW 102127315 A TW102127315 A TW 102127315A TW I511257 B TWI511257 B TW I511257B
Authority
TW
Taiwan
Prior art keywords
twin
hole
connection structure
tsv
internal connection
Prior art date
Application number
TW102127315A
Other languages
English (en)
Other versions
TW201505149A (zh
Inventor
Kuan Neng Chen
Yao Jen Chang
Original Assignee
Univ Nat Chiao Tung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chiao Tung filed Critical Univ Nat Chiao Tung
Priority to TW102127315A priority Critical patent/TWI511257B/zh
Priority to US14/086,995 priority patent/US20150035165A1/en
Publication of TW201505149A publication Critical patent/TW201505149A/zh
Application granted granted Critical
Publication of TWI511257B publication Critical patent/TWI511257B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體元件之內連接結構
本發明是有關於一種內連接結構，且特別是有關於一種半導體元件之內連接結構。
一般而言，三維積體電路(3D ICs)有許多優勢，例如小外觀尺寸(form factor)、高效能、低功耗以及異質整合(heterogeneous integration)等。在三維積體電路的應用中，為了讓不同堆疊的晶片之間達到通訊的功能，必須透過垂直的矽晶直通孔(Through Silicon Via，TSV)來將上下層晶片進行電性連接。目前為止，TSV在傳輸訊號時所造成的高延遲佔所有時間損耗的50%以上。為了更加增進電路傳輸訊號的速度，對應於TSV的電容值需要具有低而穩定的特性。
有鑑於此，本發明提供一種半導體元件之內連接結構，可使矽晶直通孔具有低而穩定的電容值，進而提升半導體元件之 內連接結構傳輸訊號的速度。
本發明提供一種半導體元件之內連接結構，架構於半導體基材內。內連接結構包括第一矽晶直通孔以及第二矽晶直通孔。第一矽晶直通孔貫穿半導體基材。第二矽晶直通孔貫穿半導體基材。第一矽晶直通孔與第二矽晶直通孔相互間隔一距離。其中，該距離介於2μm以及40μm之間。
在本發明之一實施例中，上述距離介於10μm與40μm之間。
在本發明之一實施例中，上述第一矽晶直通孔用以傳輸射頻訊號，且第二矽晶直通孔的第一端連接至預設電壓，第二矽晶直通孔的第二端連接至接地電壓。
在本發明之一實施例中，上述第一矽晶直通孔用以傳輸數位訊號，且第二矽晶直通孔的第一端連接至預設電壓，第二矽晶直通孔的第二端連接至接地電壓。
在本發明之一實施例中，上述第一矽晶直通孔用以傳輸頻率低於1MHz的數位訊號，且第二矽晶直通孔連接至頻率高於0.5MHz的高頻訊號。
在本發明之一實施例中，上述第一矽晶直通孔以及第二矽晶直通孔為相互平行的兩柱體。
在本發明之一實施例中，上述第一矽晶直通孔為柱體，而第二矽晶直通孔為圍繞第一矽晶直通孔的管體。
基於上述，在本發明提供的半導體元件之內連接結構 中，由於配置了兩個矽晶直通孔，使得兩個矽晶直通孔之間可等效形成穩定的電容結構。如此一來，半導體元件之內連接結構可因此電容結構的所提供的低而穩定的電容值而有效地提升訊號傳輸的速度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、500、600‧‧‧半導體元件之內連接結構
110、120、610、620‧‧‧矽晶直通孔
130、630‧‧‧半導體基材
140‧‧‧晶片
150‧‧‧介電層
CS、310‧‧‧電容結構
CC、CC’、312、314‧‧‧電容
410_1、450_1‧‧‧參考點
710‧‧‧第一晶片
720‧‧‧第二晶片
740‧‧‧乘法器
A、B、C、D、410~450‧‧‧曲線
A1~A4‧‧‧區域
DI、DI’‧‧‧距離
DS、LDS‧‧‧數位訊號
GND‧‧‧接地電壓
HF‧‧‧高頻訊號
PT‧‧‧脈波
R、R’、R1、R2‧‧‧等效電阻
RF‧‧‧射頻訊號
VDD‧‧‧預設電壓
圖1是典型的單一根TSV的電容-電壓特性曲線示意圖。
圖2是依據本發明之一實施例繪示的半導體元件之內連接結構示意圖。
圖3A是依據本發明之一實施例繪示的半導體元件之內連接結構的等效電路圖。
圖3B是依據圖3A繪示的半導體元件之內連接結構的等效電路圖。
圖4是依據圖2實施例繪示的矽晶直通孔的C-V量測結果。
圖5A是依據本發明之一實施例繪示的當半導體元件之內連接結構用於傳輸射頻訊號的示意圖。
圖5B是依據本發明之一實施例繪示的當半導體元件之內連接結構用於傳輸數位訊號的示意圖。
圖5C是依據本發明之一實施例繪示的當半導體元件之內連 接結構用於傳輸數位訊號的示意圖。
圖6A是依據本發明之一實施例繪示的半導體元件之內連接結構的俯視圖。
圖6B是依據本發明另一實施例繪示的半導體元件之內連接結構的俯視圖。
圖7是依據本發明之一實施例繪示的半導體元件之內連接結構示意圖。
現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中具有相同標號的元件/構件代表相同或類似部分。
本領域具通常知識者應可了解，配置於兩層晶片之間的矽晶直通孔(Through Silicon Via，TSV)可用於在兩層晶片之間傳輸訊號。一般而言，由於矽晶直通孔具有相似於金屬氧化半導體(Metal Oxide Semiconductor，MOS)的結構，因而使得矽晶直通孔的電容值具有MOS電容(MOS CAP)的特性。
圖1是典型的單一根TSV的電容-電壓特性曲線示意圖。在本實施例中，圖1所繪示的四條曲線分別代表所述TSV電容在施加不同頻率的訊號時所呈現的電容-電壓曲線(C-V curve)。其中，曲線A例如是當在TSV上施加高頻訊號時，較高的平帶電壓的C-V曲線。曲線B例如是當在TSV上施加高頻訊號時，較高的 平帶電壓的C-V曲線。曲線C例如是當在TSV上施加低頻訊號時，較低的平帶電壓的C-V曲線。曲線D例如是當在TSV上施加低頻訊號時，較低的平帶電壓的C-V曲線。
以曲線A為例，隨著施加於TSV上電壓(以VTSV 表示)的增加，TSV的電容值(以CTSV 表示)將依序經過累積(accumulation)區域、空乏(depletion)區域以及最大空乏(maximum depletion)區域。其中，累積區域可定義為VTSV ≦VFB 的區域。VFB 例如是平帶(flat-band)電壓。空乏區域可定義為VFB ≦VTSV ≦VTh 的區域。VTh 例如是臨限(threshold)電壓。最大空乏區可定義為VTh ≦VTSV 的區域。從圖1應可看出，在累積區域中，TSV的電容值(CTSV )相等於氧化層的電容值(以Cox 表示)，而在最大空乏區中，CTSV 則為最小值。在空乏區域中，由於CTSV 的值不為常數，因而使得空乏區域成為在TSV反應於高頻訊號運作時較不理想的工作區域。此外，由於CTSV 的值在最大空乏區域中達到其最小值，因而使得最大空乏區域成為在TSV反應於高頻訊號運作時較理想的工作區域。相似於曲線A，隨著VTSV 的增加，曲線B亦會依序經過其對應的累積區域、空乏區域以及最大空乏區域。其中，TSV在這些區域中個別的特性可參照曲線A中的相關說明，在此不再贅述。
再以曲線C為例，隨著VTSV 的增加，TSV的CTSV 將依序經過累積區域、空乏區域以及反轉(inversion)區域。其中，由於CTSV 的值在累積區域中達到其最小值，因而使得累積區域成為 在TSV反應於低頻訊號運作時較理想的工作區域。而由於CTSV 的值在空乏區域內仍不為常數，因而使得空乏區域同樣成為在TSV反應於低頻訊號運作時較不理想的工作區域。相似於曲線C，隨著VTSV 的增加，曲線D亦會依序經過其對應的累積區域、空乏區域以及反轉區域。其中，TSV在這些區域中個別的特性可參照曲線C中的相關說明，在此不再贅述。
在本發明提出的實施例中，透過在與矽晶直通孔相距一適當距離內配置另一個可與之耦合的矽晶直通孔，可讓主要用於傳輸訊號的矽晶直通孔具有低且穩定的電容值。如此一來，訊號在兩層晶片之間的傳輸速度可有效地提升，進而增進整體電路的效能。
圖2是依據本發明之一實施例繪示的半導體元件之內連接結構示意圖。請參照圖2，半導體元件之內連接結構100包括矽晶直通孔110和120。如圖1所繪示，矽晶直通孔110以及120分別貫穿半導體基材130，且其個別與半導體基材130的接觸面皆佈有介電層150(例如為二氧化矽)。在本實施例中，矽晶直通孔110可用於在半導體基材130之外的晶片(未繪示)以及晶片140之間傳輸訊號。基於同樣理由，矽晶直通孔120亦可用於在半導體基材130之外的晶片(未繪示)以及晶片140之間傳輸訊號。在本實施例中，矽晶直通孔110和120相距距離DI。其中，距離DI設定為介於2μm與40μm之間。詳細而言，距離DI一般至少需大於兩倍的空乏區寬度(depletion width)以符合積體電路設計的設 計原則(design rule)。同時，為了盡量避免與另一半導體元件之內連接結構(未繪示)中的矽晶直通孔相互產生耦合作用，距離DI需小於一定的範圍。因此，介於2μm與40μm之間的距離DI可同時滿足大於兩倍的空乏區寬度，同時避免與另一半導體元件之內連接結構中的矽晶直通孔相互產生耦合作用的條件。更具體而言，距離DI可設定為介於10μm與40μm之間。
在圖2的架構之下，矽晶直通孔110和120之間可依據其電氣特性而以例如圖3A繪示的等效電路來呈現。圖3A是依據本發明之一實施例繪示的半導體元件之內連接結構的等效電路圖。在本實施例中，由於矽晶直通孔110和120自身皆為導電材料，因而可分別以串聯的多個等效電阻R及R’來表示。此外，由於矽晶直通孔110和120之間的距離實質上皆等於距離DI，因而使得矽晶直通孔110和120之間可等效形成多個具有特定電容值的電容結構CS(例如包括電容CC和CC’)。為了方便說明，以下將圖3A的電路結構簡化為以下圖3B的形式來表示。
圖3B是依據圖3A繪示的半導體元件之內連接結構的等效電路圖。在本實施例中，分別以等效電阻R1及R2來表示矽晶直通孔110和120。此外，矽晶直通孔110和120之間可用電容結構310(例如是串聯的電容312及314)來表徵。由於電容結構310是由電容312及314串聯而成，因此，電容結構310的電容值(以Ctotal 表示)可依據Ctotal -1 =C1 -1 +C2 -1 的式子求得，其中，C1 和C2 分別為電容312及314的電容值。
從另一觀點而言，由於矽晶直通孔110和120之間的距離皆是距離DI，使得矽晶直通孔110和120在相互耦合時所形成的電容結構相當穩定。如此一來，當矽晶直通孔110(或矽晶直通孔120)被實際應用在傳輸訊號至晶片140時，即可因所述穩定電容結構所對應的穩定電容值而達到較高的傳輸速度。
為了驗證圖2及圖3B中繪示的結構確實可達到較佳的C-V特性，本領域具通常知識者可透過分別在矽晶直通孔110及120下針的方式來量測矽晶直通孔110及120在不同頻率測試訊號下的C-V特性，進而得出例如圖4所繪示的結果。
圖4是依據圖2實施例繪示的矽晶直通孔的C-V量測結果。在本實施例中，採用了實質上等於40μm的距離DI來做為驗證半導體元件之內連接結構100效能的配置。在圖4中，不同的曲線代表在矽晶直通孔110及120上所施加的不同頻率的測試訊號。其中，曲線410~450例如是當測試訊號的頻率分別為10kHz、100kHz、300kHz、500kHz以及1MHz時，矽晶直通孔110及120所呈現的C-V特性曲線。
如同圖4所繪示，當在矽晶直通孔110及120施加不同頻率的測試訊號時，矽晶直通孔110及120所呈現的C-V特性曲線實質上皆具有左右對稱(即，對稱於VTSV 為0處)的特性。並且，隨著測試訊號的頻率增加，矽晶直通孔110及120對應於不同VTSV 的電容值(Ctotal )也越趨下降。此外，當測試訊號的頻率增加到1MHz時，其所對應的C-V特性曲線呈現低、平均且穩定 的電容值。以下將同時參照圖1以及圖3B來說明圖4中各個曲線的形成原理。
舉例而言，當在矽晶直通孔110上施加低頻且高VTSV 的測試訊號時，矽晶直通孔110將運作於例如圖1中曲線D的反轉區域。此時，矽晶直通孔120將因具有與矽晶直通孔110相反的電壓極性而位於例如曲線D中的累積區域。因此，電容結構310的電容值(Ctotal )可依據Ctotal -1 =C1 -1 +C2 -1 =Cacc -1 +Cinv -1 的式子而求得。其中，Cacc 為矽晶直通孔110在累積區域中的電容值，Cinv 為矽晶直通孔120在反轉區域中的電容值。因此，電容結構310的電容值(Ctotal )將呈現偏高的電容值。以曲線410(即，對應於低頻測試訊號的C-V特性曲線)為例，其對應於高VTSV 的區域例如是圖4中的區域A1，但本發明不限於此。
舉另一例而言，當在矽晶直通孔110上施加低頻且低VTSV 的測試訊號時，矽晶直通孔110將運作於例如圖1中曲線D的空乏區域。此時，矽晶直通孔120將因具有與矽晶直通孔110相反的電壓極性而同樣位於例如曲線D中的空乏區域。因此，電容結構310的電容值(Ctotal )可依據Ctotal -1 =C1 -1 +C2 -1 =Cd1 -1 +Cd2 -1 的式子而求得。其中，Cd1 為矽晶直通孔110在空乏區域中的電容值，Cd2 為矽晶直通孔120在空乏區域中的電容值。因此，電容結構310的電容值(Ctotal )將呈現偏低的電容值。此處同樣以曲線410(即，對應於低頻測試訊號的C-V特性曲線)為例，其對應於低VTSV 的區域例如是圖4中的區域A2，但本發明不限於此。
此外，當在矽晶直通孔110上施加高頻且高VTSV 的測試訊號時，矽晶直通孔110將運作於例如圖1中曲線A的最大空乏區域。此時，矽晶直通孔120將因具有與矽晶直通孔110相反的電壓極性而位於例如曲線A中的累積區域。因此，電容結構310的電容值(Ctotal )可依據Ctotal -1 =C1 -1 +C2 -1 =Cacc -1 +Cdd -1 的式子而求得。其中，Cdd 為矽晶直通孔110在最大空乏區域中的電容值，Cacc 為矽晶直通孔120在累積區域中的電容值。因此，電容結構310的電容值(Ctotal )將呈現偏低的電容值。以曲線450(即，對應於高頻測試訊號的C-V特性曲線)為例，其對應於高VTSV 的區域例如是圖4中的區域A3，但本發明不限於此。
再者，當在矽晶直通孔110上施加高頻且低VTSV 的測試訊號時，矽晶直通孔110將運作於例如圖1中曲線A的空乏區域。此時，矽晶直通孔120將因具有與矽晶直通孔110相反的電壓極性而同樣位於例如曲線A中的空乏區域。因此，電容結構310的電容值(Ctotal )可依據Ctotal -1 =C1 -1 +C2 -1 =Cd1 -1 +Cd2 -1 的式子而求得。其中，Cd1 為矽晶直通孔110在空乏區域中的電容值，Cd2 為矽晶直通孔120在空乏區域中的電容值。因此，電容結構310的電容值(Ctotal )將呈現偏低的電容值。以曲線450(即，對應於高頻測試訊號的C-V特性曲線)為例，其對應於低VTSV 的區域例如是圖4中的區域A4，但本發明不限於此。
如同先前所提及的，當矽晶直通孔110和120的電容值具有低而穩定的特性時，可使得半導體元件之內連接結構100在 應用於傳輸訊號時達到更高的傳輸速度。以圖4中的參考點410_1為例，其為曲線410對應於-20V的VTSV 的電容值。接著，請參照參考點450_1，其為曲線450對應於-20V的VTSV 的電容值。如圖4所示，參考點410_1所對應的電容值約為100fF，而參考點450_1所對應的電容值約為5fF。換言之，當測試訊號的頻率從10kHZ增加到1MHz時，對應於-20V的VTSV 的電容值下降了約20倍，因而可大幅提升半導體連接結構100在傳輸訊號的速度。
並且，由於矽晶直通孔110及120的結構實質上相當類似，因此在半導體元件之內連接結構100的製程中，不需額外付出多餘的成本來研發新的結構，只需同樣以一般製造矽晶直通孔的製程來製造矽晶直通孔110及120即可。換言之，半導體元件之內連接結構100的製程複雜度不會因而增加。
在一實施例中，當半導體元件之內連接結構100實際應用於傳輸訊號時，一般僅透過矽晶直通孔110及120的其中之一來傳輸訊號，而另一個未用於傳輸訊號的矽晶直通孔則可依據半導體元件之內連接結構100的應用情況而連接至不同的電壓。
圖5A是依據本發明之一實施例繪示的當半導體元件之內連接結構用於傳輸射頻訊號的示意圖。在本實施例中，在矽晶直通孔110用於傳輸射頻訊號RF的情況下，矽晶直通孔120的第一端可連接至預設電壓VDD，矽晶直通孔120的第二端可連接至接地電壓GND。或者，在其他實施例中，矽晶直通孔120的第二端亦可連接至一浮接電壓(floating voltage)。
圖5B是依據本發明之一實施例繪示的當半導體元件之內連接結構用於傳輸數位訊號的示意圖。在本實施例中，在矽晶直通孔110用於傳輸數位訊號DS的情況下，矽晶直通孔120的第一端可連接至預設電壓VDD，矽晶直通孔120的第二端可連接至接地電壓GND。或者，在其他實施例中，矽晶直通孔120的第二端亦可連接至浮接電壓。
圖5C是依據本發明之一實施例繪示的當半導體元件之內連接結構用於傳輸數位訊號的示意圖。在本實施例中，矽晶直通孔110用於傳輸數位訊號LDS(例如是頻率低於1MHz的數位訊號)的情況下，矽晶直通孔120的第一端可連接至高於0.5MHz的高頻訊號HF，矽晶直通孔120的第二端可連接至接地電壓GND。如此一來，矽晶直通孔120即可在矽晶直通孔110傳輸數位訊號LDS時，反應於高頻訊號HF而提供矽晶直通孔110耦合的效果。
圖6A是依據本發明之一實施例繪示的半導體元件之內連接結構的俯視圖。在本實施例中，半導體元件之內連接結構600包括矽晶直通孔610及620。其中，矽晶直通孔610及620為貫穿半導體基材630且相互平行的兩柱體。圖6B是依據本發明另一實施例繪示的半導體元件之內連接結構的俯視圖。在本實施例中，矽晶直通孔610可為貫穿半導體基材630的柱體，而矽晶直通孔620可為貫穿半導體基材630並圍繞矽晶直通孔610的一管體。此外，矽晶直通孔620可更以其他與矽晶直通孔610相距一距離(介 於2μm至40μm)的方式配置於半導體元件之內連接結構600之中。
圖7是依據本發明之一實施例繪示的半導體元件之內連接結構示意圖。在本實施例中，矽晶直通孔110可連接於第一晶片710以及第二晶片720(例如是晶片140)之間，用於在第一晶片710以及第二晶片720之間傳送例如前述的數位訊號LDS、DS及/或射頻訊號RF的訊號。矽晶直通孔720可耦接乘法器740。乘法器140可用於將預設電壓VDD與脈波PT相乘，再傳輸至矽晶直通孔120。在圖7的架構下，矽晶直通孔120即可在矽晶直通孔110傳輸第一晶片710以及第二晶片720之間的訊號時，與矽晶直通孔110產生先前教示的耦合作用。如此一來，矽晶直通孔110以及120之間即可等效形成穩定的電容結構，進而提升第一晶片710以及第二晶片720之間的訊號傳輸速度。
綜上所述，在本發明實施例提供的半導體元件之內連接結構中，由於在用於傳輸訊號的矽晶直通孔外更配置了具有相似結構的另一矽晶直通孔，使得兩個矽晶直通孔之間可等效形成穩定的電容結構。如此一來，半導體元件之內連接結構可因此電容結構的所提供的低而穩定的電容值而有效地提升訊號傳輸的速度。此外，由於半導體元件之內連接結構所包括的兩個矽晶直通孔實質上為相似的結構，使得半導體元件之內連接結構的製程複雜度不會因配置所述另一矽晶直通孔而增加。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的 精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧半導體元件之內連接結構
110、120‧‧‧矽晶直通孔
130‧‧‧半導體基材
140‧‧‧晶片
150‧‧‧介電層
DI‧‧‧距離

Claims (7)

  1. 一種半導體元件之內連接結構，架構於一半導體基材內，該內連接結構包括：一第一矽晶直通孔，貫穿該半導體基材；以及一第二矽晶直通孔，貫穿該半導體基材，該第一矽晶直通孔與該第二矽晶直通孔相互間隔一距離，其中，該第一矽晶直通孔與該第二矽晶直通孔相互電性絕緣，且該距離介於2μm以及40μm之間。
  2. 如申請專利範圍第1項所述的半導體元件之內連接結構，其中該距離介於10μm與40μm之間。
  3. 如申請專利範圍第1項所述的半導體元件之內連接結構，其中該第一矽晶直通孔用以傳輸一射頻訊號，該第二矽晶直通孔的一第一端連接至一預設電壓，該第二矽晶直通孔的一第二端連接至一接地電壓。
  4. 如申請專利範圍第1項所述的半導體元件之內連接結構，其中該第一矽晶直通孔用以傳輸一數位訊號，該第二矽晶直通孔的一第一端連接至一預設電壓，該第二矽晶直通孔的一第二端連接至一接地電壓或是一浮接電壓。
  5. 如申請專利範圍第1項所述的半導體元件之內連接結構，其中該第一矽晶直通孔用以傳輸頻率低於1MHz的一數位訊號，且該第二矽晶直通孔連接至頻率高於0.5MHz的一高頻訊號。
  6. 如申請專利範圍第1項所述的半導體元件之內連接結構， 其中該第一矽晶直通孔以及該第二矽晶直通孔為相互平行的兩柱體。
  7. 如申請專利範圍第1項所述的半導體元件之內連接結構，其中該第一矽晶直通孔為一柱體，而該第二矽晶直通孔為圍繞該第一矽晶直通孔的一管體。
TW102127315A 2013-07-30 2013-07-30 半導體元件之內連接結構 TWI511257B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102127315A TWI511257B (zh) 2013-07-30 2013-07-30 半導體元件之內連接結構
US14/086,995 US20150035165A1 (en) 2013-07-30 2013-11-22 Interconnection structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102127315A TWI511257B (zh) 2013-07-30 2013-07-30 半導體元件之內連接結構

Publications (2)

Publication Number Publication Date
TW201505149A TW201505149A (zh) 2015-02-01
TWI511257B true TWI511257B (zh) 2015-12-01

Family

ID=52426948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102127315A TWI511257B (zh) 2013-07-30 2013-07-30 半導體元件之內連接結構

Country Status (2)

Country Link
US (1) US20150035165A1 (zh)
TW (1) TWI511257B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101968351B1 (ko) * 2013-01-28 2019-08-13 서울대학교산학협력단 반도체 장치 및 그 제조 방법
CN104282250B (zh) * 2014-10-24 2016-08-31 深圳市华星光电技术有限公司 Tft 中mis 结构设计的控制方法及系统
US11568609B1 (en) * 2017-07-25 2023-01-31 Meta Platforms Technologies, Llc Image sensor having on-chip compute circuit
US10510694B2 (en) * 2018-04-18 2019-12-17 Analog Devices, Inc. Radio frequency communication systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135896A (en) * 2010-04-05 2011-10-16 Taiwan Semiconductor Mfg Semiconductor device package with through silicon vias
TW201306213A (zh) * 2011-07-19 2013-02-01 矽品精密工業股份有限公司 用於阻抗匹配及電性互連的矽穿孔結構

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7912868B2 (en) * 2000-05-02 2011-03-22 Textwise Llc Advertisement placement method and system using semantic analysis
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
US7972902B2 (en) * 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
US7772124B2 (en) * 2008-06-17 2010-08-10 International Business Machines Corporation Method of manufacturing a through-silicon-via on-chip passive MMW bandpass filter
KR101307490B1 (ko) * 2009-03-30 2013-12-11 메기가 코포레이션 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩
US8400781B2 (en) * 2009-09-02 2013-03-19 Mosaid Technologies Incorporated Using interrupted through-silicon-vias in integrated circuits adapted for stacking
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
KR101710658B1 (ko) * 2010-06-18 2017-02-27 삼성전자 주식회사 관통 전극을 갖는 3차원 적층 구조의 반도체 장치 및 그 반도체 장치의 시그널링 방법
US8975751B2 (en) * 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
JP5972537B2 (ja) * 2011-07-27 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP5994167B2 (ja) * 2011-11-15 2016-09-21 ローム株式会社 半導体装置およびその製造方法、電子部品
KR101916225B1 (ko) * 2012-04-09 2018-11-07 삼성전자 주식회사 Ｔｓｖ를 구비한 반도체 칩 및 그 반도체 칩 제조방법
US9269664B2 (en) * 2012-04-10 2016-02-23 Mediatek Inc. Semiconductor package with through silicon via interconnect and method for fabricating the same
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US9034769B2 (en) * 2012-12-12 2015-05-19 Micron Technology, Inc. Methods of selectively removing a substrate material
US9076699B2 (en) * 2013-05-03 2015-07-07 National Center For Advanced Packaging Co., Ltd. TSV backside reveal structure and exposing process
US9059051B2 (en) * 2013-05-08 2015-06-16 International Business Machines Corporation Inline measurement of through-silicon via depth
US8910101B1 (en) * 2013-10-11 2014-12-09 Taiwan Semiconductor Manfacturing Co., Ltd. Systems and methods for determining effective capacitance to facilitate a timing analysis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201135896A (en) * 2010-04-05 2011-10-16 Taiwan Semiconductor Mfg Semiconductor device package with through silicon vias
TW201306213A (zh) * 2011-07-19 2013-02-01 矽品精密工業股份有限公司 用於阻抗匹配及電性互連的矽穿孔結構

Also Published As

Publication number Publication date
US20150035165A1 (en) 2015-02-05
TW201505149A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
US9899982B2 (en) On-chip electromagnetic bandgap (EBG) structure for noise suppression
US9029984B2 (en) Semiconductor substrate assembly
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
US9312221B2 (en) Variable capacitance devices
TWI511257B (zh) 半導體元件之內連接結構
US8878371B2 (en) Semiconductor device
US20090160019A1 (en) Semiconductor capacitor
US20140097890A1 (en) Semiconductor Structure and Method for Reducing Noise Therein
WO2022160594A1 (zh) 半导体结构
US9385246B2 (en) Differential MOSCAP device
JP2013539301A (ja) 低インピーダンス送信ライン
TWI832134B (zh) 積體電路裝置及其製造方法、金屬-絕緣體-金屬電容之製造方法
US9431337B2 (en) Semiconductor device having an inner power supply plate structure
TWI707480B (zh) 電容結構
TWI678712B (zh) 電路板結構以及其傳輸導線結構
US20190378657A1 (en) Multiple layer cylindrical capacitor
KR20120069797A (ko) 관통 실리콘 비아 커패시터, 이의 제조 방법 및 이를 포함하는 3차원 집적 회로
US7615843B2 (en) Guard ring device receiving different voltages for forming decoupling capacitor and semiconductor device having the same
TWI518864B (zh) 變容器
CN106469716B (zh) 一种垂直型电容器结构
US9577029B2 (en) Metal-insulator-metal capacitor structure and method for manufacturing the same
TWI836789B (zh) 電容器結構和半導體裝置
TWI819776B (zh) 金屬氧化物金屬電容結構及其半導體裝置
CN110958759B (zh) 电路板结构以及其传输导线结构
KR101903861B1 (ko) 엠아이에스 캐패시터