TWI678712B - 電路板結構以及其傳輸導線結構 - Google Patents
電路板結構以及其傳輸導線結構 Download PDFInfo
- Publication number
- TWI678712B TWI678712B TW107134038A TW107134038A TWI678712B TW I678712 B TWI678712 B TW I678712B TW 107134038 A TW107134038 A TW 107134038A TW 107134038 A TW107134038 A TW 107134038A TW I678712 B TWI678712 B TW I678712B
- Authority
- TW
- Taiwan
- Prior art keywords
- line segment
- line
- signal
- transmission
- signal transmission
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
一種電路板結構以及其傳輸導線結構。傳輸導線結構包括第一傳輸導線以及第二傳輸導線。第一傳輸導線包括第一線段以及第二線段。第二傳輸導線包括第三線段以及第四線段。第一線段、第二線段分別與第三線段、第四線段相鄰配置，第一線段、第三線段的線寬分別小於第二線段、第四線段的線寬，第一線段與第三線段間的間距小於第二線段與第四線段間的間距。第一與第三線段提供第一阻抗，第二以及第四線段提供第二阻抗，第一阻抗小於第二阻抗。第一及第三信號傳輸節點接收一差動信號對。
Description
本發明是有關於一種電路板結構以及其傳輸導線結構，且特別是有關於一種可減少信號傳輸諧波的電路板結構以及其傳輸導線結構。
在電路板的佈局上，在習知技術中，電路板上的用以進行高速信號傳輸的傳輸導線常透過單一層級的方式來建構，特別是在於覆晶封裝的電路基板上。這樣的佈局方式經常造成在傳輸導線的傳輸路徑上，例如傳輸節點、主傳輸線以及通孔(via)間的發生多重的信號反射現象。
請參照圖1繪示的習知技術的電路板上傳輸信號的散射參數圖(S-parameter plot)，其中，曲線110~140分別表示不同傳輸通道上，傳輸信號的頻率響應。其於上述的信號反射現象，由曲線110~140可發現，透過習知技術的導線佈局方式，傳輸信號上產生嚴重的諧波現象，大幅的限制信號傳輸的品質，並降低電路板上電路元件的工作品質。
本發明提供一種電路板結構以及其傳輸導線結構，可有效降低信號傳輸時所產生的諧振現象。
本發明的傳輸導線結構包括第一傳輸導線以及第二傳輸導線。第一傳輸導線包括第一線段以及第二線段。第一線段耦接在第一信號傳輸節點與第二線段間，第二線段另耦接至第二信號傳輸節點。第二傳輸導線包括第三線段以及第四線段。第三線段耦接在第三信號傳輸節點與第四線段間，第四線段另耦接至第四信號傳輸節點。其中，第一線段與第三線段相鄰配置，第二線段與第四線段相鄰配置，第一線段的線寬小於第二線段的線寬，第三線段的線寬小於第四線段的線寬，第一線段與第三線段間的間距小於該第二線段與第四線段間的間距。第一線段與第三線段提供第一阻抗，第二線段以及第四線段提供第二阻抗，第一阻抗小於該第二阻抗。並且，第一信號傳輸節點以及第三信號傳輸節點分別接收為差動信號對的第一信號以及第二信號。
在本發明的一實施例中，上述的第一信號以及該第二信號的頻率介於0赫茲至30G赫茲間。
在本發明的一實施例中，上述的第一信號傳輸節點以及第三信號傳輸節點分別耦接至第一導電凸塊以及第二導電凸塊，第二信號傳輸節點以及第四信號傳輸節點分別耦接至第三導電凸塊以及第四導電凸塊。
在本發明的一實施例中，上述的第一導電凸塊以及第二導電凸塊為金凸塊，第三導電凸塊以及第四導電凸塊為導電球。
在本發明的一實施例中，上述的第一傳輸導線以及該第二傳輸導線設置在電路基板的相同平面上。
本發明的電路板結構包括電路基板、多個信號傳輸節點、如上所述的一個或多條第一傳輸導線、以及如上所述的一條或多條的第二傳輸導線。信號傳輸節點設置在電路基板上。第一傳輸導線以及第二傳輸導線設置在電路基板的相同的主動面上。
基於上述，本發明提供兩段式的傳輸導線的布局方法，透過第一傳輸導線的第一線段以及第二傳輸導線的第三線段作為橋接結構，以進行傳輸阻抗的轉換動作。並使第一傳輸導線、第二傳輸導線的傳輸路徑間的阻抗變化的均勻度增加，並藉以降低信號傳送時所可能產生的反射現象，提升傳輸信號的品質。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
110~140‧‧‧曲線
200‧‧‧傳輸導線結構
TL1、TL2‧‧‧傳輸導線
S1、S2、S3、S4‧‧‧線段
BG1‧‧‧橋接段
MG1‧‧‧信號主傳輸段
d11、d12、d21、d22‧‧‧線寬
d3、d4‧‧‧間距
VIA1、VIA2‧‧‧通孔
ED1、ED2、ED3、ED4‧‧‧信號傳輸節點
310~340‧‧‧曲線
400‧‧‧電路板結構
401‧‧‧電路基板
410~430‧‧‧傳輸導線結構
ED41~ED52‧‧‧信號傳輸節點
450、Z1、ZA‧‧‧區域
500‧‧‧電路板結構
501‧‧‧電路基板
L1~L8‧‧‧傳輸導線
SA1、SA2‧‧‧子線段
HG1‧‧‧挖空接地結構
I1、I2‧‧‧介電層
LL1‧‧‧導線層
REFG‧‧‧參考接地層
601‧‧‧表面
圖1繪示習知技術的電路板上傳輸信號的散射參數圖。
圖2繪示本發明一實施例的傳輸導線結構的示意圖。
圖3繪示本發明實施例的傳輸導線結構上的傳輸信號的散射參數圖。
圖4繪示本發明一實施例的電路板結構的示意圖。
圖5A繪示本發明另一實施例的電路板結構的實施方式的意圖。
圖5B則繪示圖5A實施例的電路板結構的局部放大圖。
圖6繪示本發明實施例的挖空接地結構的剖面示意圖。
請參照圖2，圖2繪示本發明一實施例的傳輸導線結構的示意圖。傳輸導線結構200包括傳輸導線TL1以及TL2。傳輸導線TL1由線段S1以及線段S2所構成，傳輸導線TL2則由線段S3以及線段S4所構成。其中，線段S1以及線段S2依序連結在信號傳輸節點ED1與ED2間。線段S3以及線段S4則依序連結在信號傳輸節點ED3與ED4間。值得注意的，傳輸導線TL1的線段S1與傳輸導線TL2的線段S3相鄰配置，並形成一橋接段BG1。傳輸導線TL1的線段S2則與傳輸導線TL2的線段S4相鄰配置，並可形成信號主傳輸段MG1。
在本實施例中，橋接段BG1用以作為阻抗轉換元件，其中，橋接段BG1用以提供第一阻抗，而與信號主傳輸段MG1所提供的第二阻抗相比較，第一阻抗小於第二阻抗。
在本發明實施例中，透過橋接段BG1所提供的第一阻抗，由信號傳輸節點ED1開始，經由傳輸導線TL1的線段S1至傳輸導線TL1的線段S2的信號傳輸路徑上，以及由信號傳輸節點ED3
開始，經由傳輸導線TL2的線段S3至傳輸導線TL2的線段S4的信號傳輸路徑上，阻抗變化的連續度可以同時被提升，傳輸導線TL1以及TL2上所可能產生的信號反射程度可以被降低，提升信號傳輸的品質。
此外，在傳輸導線TL1、TL2的實施細節上，用以形成橋接段BG1的線段S1及S3的線寬，分別小於用以形成信號主傳輸段MG1的線段S2及S4的線寬。在本實施例中，線段S1及S3分別具有線寬d11、d12，線段S2及S4則分別具有線寬d21、d22，其中，線寬d11小於線寬d21，線寬d12小於線寬d22。在本實施例中，線段S1及S3間具有間距d3，線段S2及S4間具有間距d4，間距d3小於d4。
附帶一提的，線段S1的線寬d11可以實質上等於線段S3的線寬d12，線段S2的線寬d21則可以實質上等於線段S4的線寬d22。線寬d11與線寬d12間，線寬d21與線寬d22間，可以具有因製造過程所產生的公差。若忽略這些誤差不計，線寬d11可以等於線寬d12，線寬d21則可以等於線寬d22。
在本發明一實施例中，線段S1及S3所構成的橋接段BG1，透過電容主導(capacitance dominate)的方式，可提供例如75歐姆的阻抗。在另一方面，線段S2及S4所構成的信號主傳輸段MG1，則提供例如90歐姆的阻抗。如此一來，由信號傳輸節點ED1以及ED3分別與信號傳輸導線TL1、TL2進行信號傳輸動作時，所可能產生的信號反射現象可以被降低，提升信號的傳輸品質。在此請
注意，在本發明實施例中，形成橋接段BG1的線段S1及S3間具有相對小的間距d3，而作為信號主傳輸段MG1的線段S2及S4間具有相對大的間距d4。如此一來，線段S1及S3間可具有相對大的寄生電容，線段S2及S4間則具有相對小的寄生電容。依據阻抗公式：
，其中R1、G1分別為傳輸導線的電阻值以及電導值，LA1為傳輸導線的長度，而C1則為其間的寄生電容。由上述阻抗公式可以得知，具有相對大寄生電容的橋接段BG1，可提供相對小的阻抗。
在另一方面，在本實施例中，信號傳輸導線TL1、TL2並可分別透過通孔VIA1、VIA2連結至信號傳輸節點ED2以及ED4。在本發明實施例中，信號傳輸導線TL1、TL2分別用以傳輸為差動信號對的第一信號以及第二信號。此外，在本發明實施例中，第一信號以及第二信號的頻率可介於0赫茲至30G赫茲間。
此外，在本發明實施例中，信號傳輸節點ED1以及信號傳輸節點ED3可分別耦接至不同的導電凸塊。信號傳輸節點ED1以及信號傳輸節點ED3所耦接的導電凸塊例如為金凸塊(gold bump)。信號傳輸節點ED2以及信號傳輸節點ED4則可分別耦接至不同的導電凸塊，信號傳輸節點ED2以及信號傳輸節點ED4所耦接的導電凸塊可以是導電球，例如為進行球柵陣列封裝(Ball Grid Array,BGA)的導電球。
以下請參照圖3，圖3繪示本發明實施例的傳輸導線結構
上的傳輸信號的散射參數圖。在圖3中，曲線310~340分別表示在不同傳輸通道中，如圖2所示的傳輸導線結構上的傳輸信號的頻譜圖。由圖3可以清楚發現，在30GHz以下的頻段中，傳輸信號上的諧波狀態有效被抑制，信號品質可以大幅的被提升。
請參照圖4，圖4繪示本發明一實施例的電路板結構的示意圖。電路板結構400包括電路基板401以及多個傳輸導線結構410~430。傳輸導線結構410配置在信號傳輸節點ED41、ED42以及ED47、ED48間；傳輸導線結構420配置在信號傳輸節點ED43、ED44以及ED49、ED50間；傳輸導線結構430配置在信號傳輸節點ED45、ED46以及ED51、ED52間。在本實施例中，電路板結構400可以為覆晶封裝的封裝載板結構。信號傳輸節點ED41~ED46可以被設置在區域450中。信號傳輸節點ED41~ED46上可設置導電凸塊，並且，透過信號傳輸節點ED41~ED46上的導電凸塊以與晶片相互貼合。
在本實施例中，傳輸導線結構410~430可應用前述實施例的傳輸導線結構200來實施。此外，電路板結構400上設置的傳輸導線結構的數量可以為一個或多個，圖4的繪示僅只是說明範例，不用以限縮本發明的範疇。
以下請參照圖5A以及圖5B，其中圖5A繪示本發明另一實施例的電路板結構的實施方式的意圖，圖5B則繪示圖5A實施例的電路板結構的局部放大圖。在圖5A中，電路板結構500包括電路基板501、多條傳輸導線L1~L8以及信號傳輸節點
ED1~ED8。傳輸導線L1~L8兩兩依序形成多個導線傳輸結構，傳輸導線L1~L8並分別耦接至多個信號傳輸節點ED1~ED8。其中，信號傳輸節點ED1~ED8用以分別耦接至多個導電凸塊。傳輸導線L1~L8以及信號傳輸節點ED1~ED8配置在電路基板501的相同表面上。關於區域Z1中的局部放大圖，請參照圖5B。
在圖5B中，傳輸導線L1包括線段S1以及線段S2，傳輸導線L2包括線段S3以及線段S4。其中，線段S1與S3相鄰配置，且線段S2與S4相鄰配置。在線段S1的長度比線段S3的長度長的情況下，線段S1可依據線段S3的長度以區分為子線段SA1以及SA2。其中，子線段SA1的長度與線段S3相近，且與線段S3相鄰配置，子線段SA2則配置在子線段SA1與信號傳輸節點ED1間。為提升線段S1與S3的阻抗匹配程度，電路板結構500中，在子線段SA2下方可設置挖空接地結構HG1。
關於挖空接地結構HG1的設置方式請參照圖6，其中圖6繪示的本發明實施例的挖空接地結構的剖面示意圖。以電路基板501具有多層結構為範例，電路基板501具有介電層I1、導線層LL1、介電層I2以及參考接地層REFG，其中，介電層I1、導線層LL1、介電層I2以及參考接地層REFG依序相互疊合。在電路基板501上，子線段SA2可設置在電路基板的表面601上，而對應子線段SA2的垂直投影面，導線層LL1在區域ZA中為挖空的狀態，並形成挖空接地結構HG1。透過挖空接地結構HG1，子線段SA2與參考接地層REFG間的電容值可以被調整，並調整子線段
SA2所提供的阻抗值。
當然，圖6的挖空接地結構HG1的實施方式僅只是一個範例，凡本領域具通常知識者所熟知的挖空結構的實施方式均可應用於本發明，沒有特定的限制。
綜上所述，本發明提出兩段式的傳輸導線，其中透過第一傳輸導線的第一線段以及第二傳輸導線的第三線段以形成橋接段，並透過橋接段來進行信號傳輸阻抗的轉換動作。如此一來，橋接段以及信號主傳輸段所提供的傳輸阻抗的變化的均勻度可以被提升。傳輸信號的諧波可以被減少，並提升信號的傳輸品質。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
Claims (10)
- 一種傳輸導線結構，包括： 一第一傳輸導線，包括一第一線段以及一第二線段，該第一線段耦接在一第一信號傳輸節點與該第二線段間，該第二線段另耦接至一第二信號傳輸節點；以及 一第二傳輸導線，包括一第三線段以及一第四線段，該第三線段耦接在一第三信號傳輸節點與該第四線段間，該第四線段另耦接至一第四信號傳輸節點， 其中，該第一線段與該第三線段相鄰配置，該第二線段與該第四線段相鄰配置，該第一線段的線寬小於該第二線段的線寬，該第三線段的線寬小於該第四線段的線寬，該第一線段與該第三線段間的間距小於該第二線段與該第四線段間的間距， 其中該第一線段與該第三線段提供一第一阻抗，該第二線段以及該第四線段提供一第二阻抗，該第一阻抗小於該第二阻抗，並且，該第一信號傳輸節點以及該第三信號傳輸節點分別接收為差動信號對的一第一信號以及一第二信號。
- 如申請專利範圍第1項所述的傳輸導線結構，其中該第一信號以及該第二信號的頻率介於0赫茲至30G赫茲間。
- 如申請專利範圍第1項所述的傳輸導線結構，其中該第一信號傳輸節點以及該第三信號傳輸節點分別耦接至一第一導電凸塊以及一第二導電凸塊，該第二信號傳輸節點以及該第四信號傳輸節點分別耦接至一第三導電凸塊以及一第四導電凸塊。
- 如申請專利範圍第3項所述的傳輸導線結構，其中該第一導電凸塊以及該第二導電凸塊為金凸塊，該第三導電凸塊以及該第四導電凸塊為導電球。
- 如申請專利範圍第1項所述的傳輸導線結構，其中該第一傳輸導線以及該第二傳輸導線設置在一電路基板的相同平面上。
- 一種電路板結構，包括： 一電路基板； 多個信號傳輸節點，設置在該電路基板上；以及 至少一第一傳輸導線，設置在該電路基板的一主動面上，包括一第一線段以及一第二線段，該第一線段耦接在一第一信號傳輸節點與該第二線段間，該第二線段另耦接至一第二信號傳輸節點；以及 至少一第二傳輸導線，設置在該電路基板的該主動面上，包括一第三線段以及一第四線段，該第三線段耦接在一第三信號傳輸節點與該第四線段間，該第四線段另耦接至一第四信號傳輸節點， 其中，該第一線段與該第三線段相鄰配置，該第二線段與該第四線段相鄰配置，該第一線段的線寬小於該第二線段的線寬，該第三線段的線寬小於該第四線段的線寬，該第一線段與該第三線段間的間距小於該第二線段與該第四線段間的間距， 其中，該第一線段與該第三線段提供一第一阻抗，該第二線段以及及該第四線段提供一第二阻抗，該第一阻抗小於該第二阻抗，並且，該第一信號傳輸節點以及該第三信號傳輸節點分別傳接收為差動信號對的一第一信號以及一第二信號。
- 如申請專利範圍第6項所述的電路板結構，其中當該第一線段的長度大於該第三線段的長度時，該第一線段被區分為一第一子線段以及一第二子線段，該第二子線段對應該第三線段進行配置，且該第二子線段的長度實質上與該第三線段的長度相同，並且，該第一子線段以及該第二子線段分別被設置在該電路基板的一第一區域以及一第二區域上，其中該電路基板的該第一區域具有一挖空接地結構。
- 如申請專利範圍第6項所述的電路板結構，其中該第一信號以及該第二信號的頻帶介於0赫茲至30G赫茲。
- 如申請專利範圍第6項所述的電路板結構，其中該第一信號傳輸節點以及該第三信號傳輸節點分別耦接至一第一導電凸塊以及一第二導電凸塊，該第二信號傳輸節點以及該第四信號傳輸節點分別耦接至一第三導電凸塊以及一第四導電凸塊。
- 如申請專利範圍第6項所述的電路板結構，其中該至少一第一傳輸導線以及該至少一第二傳輸導線設置在該電路基板的相同平面上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107134038A TWI678712B (zh) | 2018-09-27 | 2018-09-27 | 電路板結構以及其傳輸導線結構 |
| US16/276,619 US10736209B2 (en) | 2018-09-27 | 2019-02-15 | Circuit board structure and conductive transmission line structure thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107134038A TWI678712B (zh) | 2018-09-27 | 2018-09-27 | 電路板結構以及其傳輸導線結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI678712B true TWI678712B (zh) | 2019-12-01 |
| TW202013394A TW202013394A (zh) | 2020-04-01 |
Family
ID=69582227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107134038A TWI678712B (zh) | 2018-09-27 | 2018-09-27 | 電路板結構以及其傳輸導線結構 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10736209B2 (zh) |
| TW (1) | TWI678712B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI770488B (zh) * | 2020-03-26 | 2022-07-11 | 創意電子股份有限公司 | 訊號傳輸裝置 |
| US12066968B2 (en) * | 2022-07-13 | 2024-08-20 | Global Unichip Corporation | Communication interface structure and Die-to-Die package |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003073808A1 (en) * | 2002-02-05 | 2003-09-04 | Force 10 Networks, Inc. | Passive transmission line equalization using circuit-board thru-holes |
| US20090009261A1 (en) * | 2007-07-05 | 2009-01-08 | Samsung Electronics Co., Ltd. | Printed circuit board having impedance-matched strip transmission line |
| TWM456046U (zh) * | 2012-12-19 | 2013-06-21 | Wistron Neweb Corp | 電路板結構及低雜訊降頻器 |
| TW201340791A (zh) * | 2012-03-19 | 2013-10-01 | Hon Hai Prec Ind Co Ltd | 電子裝置及其印刷電路板的佈局結構 |
| TW201639230A (zh) * | 2015-04-29 | 2016-11-01 | 正基科技股份有限公司 | 信號耦合器與其中的信號傳輸導線層結構 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109094A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 素子搭載用基板および半導体モジュール |
| US9509092B2 (en) * | 2013-11-06 | 2016-11-29 | Cisco Technology, Inc. | System and apparatus for network device heat management |
-
2018
- 2018-09-27 TW TW107134038A patent/TWI678712B/zh active
-
2019
- 2019-02-15 US US16/276,619 patent/US10736209B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003073808A1 (en) * | 2002-02-05 | 2003-09-04 | Force 10 Networks, Inc. | Passive transmission line equalization using circuit-board thru-holes |
| US6812803B2 (en) * | 2002-02-05 | 2004-11-02 | Force10 Networks, Inc. | Passive transmission line equalization using circuit-board thru-holes |
| US20090009261A1 (en) * | 2007-07-05 | 2009-01-08 | Samsung Electronics Co., Ltd. | Printed circuit board having impedance-matched strip transmission line |
| TW201340791A (zh) * | 2012-03-19 | 2013-10-01 | Hon Hai Prec Ind Co Ltd | 電子裝置及其印刷電路板的佈局結構 |
| TWM456046U (zh) * | 2012-12-19 | 2013-06-21 | Wistron Neweb Corp | 電路板結構及低雜訊降頻器 |
| TW201639230A (zh) * | 2015-04-29 | 2016-11-01 | 正基科技股份有限公司 | 信號耦合器與其中的信號傳輸導線層結構 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10736209B2 (en) | 2020-08-04 |
| US20200107431A1 (en) | 2020-04-02 |
| TW202013394A (zh) | 2020-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531751B2 (en) | Method and system for an improved package substrate for use with a semiconductor package | |
| US10127855B2 (en) | Array substrate, its manufacturing method, and display device | |
| US9029984B2 (en) | Semiconductor substrate assembly | |
| US10607951B2 (en) | Ground plane vertical isolation of, ground line coaxial isolation of, and impedance tuning of horizontal data signal transmission lines routed through package devices | |
| TWI678712B (zh) | 電路板結構以及其傳輸導線結構 | |
| US10158339B2 (en) | Capacitive compensation structures using partially meshed ground planes | |
| US8723293B1 (en) | Compensation network using an on-die compensation inductor | |
| US10892238B2 (en) | Circuit structure and chip package | |
| TWI721047B (zh) | 路由穿過封裝裝置之水平資料信號傳輸線路的接地平面垂直隔離、接地線路同軸隔離、及阻抗調諧之技術 | |
| US20180359848A1 (en) | Printed circuit board for high-speed transmission | |
| TWI426834B (zh) | 具有bga區域的電路板 | |
| TWI511257B (zh) | 半導體元件之內連接結構 | |
| JPWO2020040072A1 (ja) | 配線基板、パッケージおよびモジュール | |
| US20160204058A1 (en) | Semiconductor device | |
| US8089004B2 (en) | Semiconductor device including wiring excellent in impedance matching, and method for designing the same | |
| CN110958759B (zh) | 电路板结构以及其传输导线结构 | |
| TWI661437B (zh) | 傳輸線結構 | |
| WO2020206663A1 (zh) | 一种共模抑制的封装装置和印制电路板 | |
| Tsubouchi et al. | 4-port 10 MHz− 67 GHz Broadband Measurement of FR-4 PCB Transmission Lines for 64-Gb/s PAM-4 Signaling | |
| US20130277858A1 (en) | Electrical interconnection structure and electrical interconnection method | |
| Dehlaghi et al. | Interconnect technologies for terabit-per-second die-to-die interfaces | |
| TWI452950B (zh) | 印刷電路板及其佈線方法 | |
| TWI684245B (zh) | 差動訊號傳輸電路板 | |
| TWI622150B (zh) | 電子封裝構件以及電路佈局結構 | |
| JP2005056960A (ja) | インターポーザ |