JPWO2020040072A1 - 配線基板、パッケージおよびモジュール - Google Patents

Abstract

第２の配線路（５２）は、第１の配線路（５１）によって第１の接地パターン（４１）から隔てられており、第１の配線路（５１）に並んで延びている。第２の接地パターン（４２）は、第２の配線路（５２）によって第１の配線路（５１）から隔てられている。キャパシタ実装用の第１のパッド対（６１）は、第１の配線路（５１）の中途に設けられており、第１の配線路（５１）の幅よりも大きな幅を有している。キャパシタ実装用の第２のパッド対（６２）は、第２の配線路（５２）の中途に設けられており、第２の配線路（５２）の幅よりも大きな幅を有している。セラミック基体（１０）は、第１の接地パターン（４１）と第１のパッド対（６１）との間に設けられた第１の凹部（ＲＣ１）と、第２の接地パターン（４２）と第２のパッド対（６２）との間に設けられた第２の凹部（ＲＣ２）とを有している。

Description

本発明は、配線基板、パッケージおよびモジュールに関するものである。

国際公開第２０１７／１７０３８９号によれば、高周波モジュールが開示されている。高周波モジュールは、高周波パッケージと、半導体素子と、蓋体とを有している。高周波パッケージは、貫通孔を有する枠体と、貫通孔に取り付けられた高周波基板とを有している。高周波基板は、絶縁基体と、第１線路導体と、第２線路導体と、キャパシタと、第１接合材と、第２接合材とを有している。第１線路導体と第２線路導体との間にキャパシタが設けられることによって、高周波信号の直流電流成分を除去することができる。

絶縁基体は、上面に凹部を有している。第１電極パッドは、絶縁基体の上面において凹部の端部に設けられている。第１線路導体は、絶縁基体の上面に、第１電極パッドから延びて設けられている。第２電極パッドは、絶縁基体の上面に、凹部を挟んで第１電極パッドと対向して設けられている。第２線路導体は、絶縁基体の上面に、第２電極パッドから延びて設けられている。キャパシタは凹部と重なっている。第１接合材は、キャパシタと第１電極パッドとを接合している。第２接合材は、キャパシタと第２電極パッドとを接合するとともに、第１接合材と間を空けて設けられている。

高周波基板に凹部が設けられていることにより、第１接合材および第２接合材の量が多くなってしまったとしても、第１接合材と第２接合材との間隔を凹部によって保持することができる。このことによって、第１接合材と第２接合材とが接触するおそれを低減することができる。さらに、凹部によりキャパシタの電極部の間に空間が設けられるため、キャパシタの電極部の間、第１電極パッドと第２電極パッドとの間、および第１接合材と第２接合材との間のそれぞれに生じる静電容量の影響を小さくすることができ、高周波信号の伝送線路における特性インピーダンスを所望の値に調整することができる。

国際公開第２０１７／１７０３８９号

上記公報に記載の技術によれば、上述したように、キャパシタに重なるように配置された凹部によって、高周波信号の伝送線路における特性インピーダンスを調整することができる。しかしながら、本発明者らの検討によれば、特性インピーダンスの十分なマッチングを上記凹部に主に頼って確保しようとすると、凹部が設けられた箇所での特性インピーダンスの局所的な急変が顕著となる。特性インピーダンスの局所的な急変は、周波数が高いほど、より大きな反射損失につながる。近年、高周波パッケージの帯域をより広げることが求められており、よって、より高い周波数領域においても良好な通過特性を得ることが求められている。

本発明は以上のような課題を解決するためになされたものであり、その目的は、高周波領域で良好な通過特性を得ることができる、配線基板、パッケージおよびモジュールを提供することである。

本発明の配線基板は、セラミック基体と、第１の接地パターンと、第１の配線路と、第２の配線路と、第２の接地パターンと、第１のパッド対と、第２のパッド対とを有している。第１の接地パターンはセラミック基体上に設けられている。第１の配線路は、セラミック基体上に設けられており、第１の接地パターンから離れて配置されており、セラミック基体上を一の方向に延びる部分を有している。第２の配線路は、セラミック基体上に設けられており、セラミック基体上において第１の配線路によって第１の接地パターンから隔てられており、第１の配線路に並んで一の方向に延びる部分を有している。第２の接地パターンは、セラミック基体上に設けられており、セラミック基体上において第２の配線路によって第１の配線路から隔てられており、セラミック基体上において第２の配線路から離れている。第１のパッド対は、キャパシタを実装するためのものであり、第１の配線路の中途に設けられており、第１の配線路の幅よりも大きな幅を有している。第２のパッド対は、キャパシタを実装するためのものであり、第２の配線路の中途に設けられており、第２の配線路の幅よりも大きな幅を有している。第１のパッド対は、一の方向に対向する１対の第１パッドを含む。第２のパッド対は、一の方向に対向する１対の第２パッドを含む。第１のパッド対および第２のパッド対は、一の方向に直交する方向に対向している。セラミック基体は、第１の接地パターンと第１のパッド対との間に設けられた第１の凹部と、第２の接地パターンと第２のパッド対との間に設けられた第２の凹部とを有している。

本発明のパッケージは、配線基板と、キャビティを有するケーシングとを含む。配線基板の少なくとも一部はキャビティの内部に位置している。

本発明のモジュールは、パッケージと、パッケージのキャビティを封止する蓋体と、キャビティ内に実装された集積回路とを有している。第１の配線路および第２の配線路は、集積回路に電気的に接続される差動線路を構成している。

本発明によれば、第１のパッド対が設けられた第１の配線路と、第２のパッド対が設けられた第２の配線路とが並んで延びることによって、差動線路が構成される。この差動線路を用いての信号伝送において、本発明者らの検討によれば、セラミック基体に上述した配置で第１および第２の凹部が設けられることによって、高周波領域で良好な通過特性を得ることができる。

この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

本発明の実施の形態１におけるモジュールの構成を概略的に示す上面図である。 本発明の実施の形態１におけるパッケージの構成を概略的に示す上面図である。 図２の線ＩＩＩ−ＩＩＩに沿う概略的な部分断面図である。 本発明の実施の形態１における配線基板の構成を概略的に示す回路図である。 図４の配線基板の回路の一部を、図３の視野に平行な視野で示す模式図である。 図４の配線基板の回路の一部を、図３の視野に平行な視野で示す模式図である。 本発明の実施の形態１における配線基板の表面配線の構成を概略的に示す部分上面図である。 図７の線ＶＩＩＩ−ＶＩＩＩに沿う概略的な部分断面図である。 第１の比較例の配線基板の表面配線の構成を概略的に示す部分上面図である。 図９の線Ｘ−Ｘに沿う概略的な部分断面図である。 第２の比較例の配線基板の表面配線の構成を概略的に示す部分上面図である。 図１１の線ＸＩＩ−ＸＩＩに沿う概略的な部分断面図である。 第３の比較例の配線基板の表面配線の構成を概略的に示す部分上面図である。 図１３の線ＸＩＶ−ＸＩＶに沿う概略的な部分断面図である。 本実施の形態の実施例および第１〜第３の比較例の配線基板についての特性インピーダンスのシミュレーション結果を、時間領域反射として示すグラフ図である。 本実施の形態の実施例および第１〜第３の比較例の配線基板についての０〜７５ＧＨｚの帯域における反射特性のシミュレーション結果を示すグラフ図である。 本実施の形態の実施例および第１〜第３の比較例の配線基板についての２５〜７５ＧＨｚの帯域におけるクロストーク特性のシミュレーション結果を示すグラフ図である。 本実施の形態の実施例および第１〜第３の比較例の配線基板についての２５〜７５ＧＨｚの帯域におけるエネルギー損失の割合のシミュレーション結果を示すグラフ図である。 本実施の形態の実施例および第１〜第３の比較例の配線基板についての２５〜７５ＧＨｚの帯域における通過特性のシミュレーション結果を示すグラフ図である。 図７の一の変形例を示す部分上面図である。 図７の他の変形例を示す部分上面図である。 本発明の実施の形態２におけるパッケージの構成を概略的に示す上面図である。

以下、図面に基づいて本発明の実施の形態について説明する。

＜実施の形態１＞
（構成）
図１は、本実施の形態１における高周波モジュール７０１の構成を概略的に示す上面図である。なお蓋体７３０については、図を見やすくするために、外縁のみが二点鎖線で示されている。図２は、高周波モジュール７０１を得るために用いられる高周波パッケージ５０１の構成を概略的に示す上面図である。なお、高周波モジュール７０１（図１）および高周波パッケージ５０１（図２）の外部端子は、図示されているものに限定されるわけではなく、例えば、高周波モジュール７０１（高周波パッケージ５０１）中へ電源を供給するための電源端子（図示せず）が設けられていてよい。図３は、図２の線ＩＩＩ−ＩＩＩに沿う概略的な部分断面図である。

高周波モジュール７０１（図１）は、高周波パッケージ５０１（図２）と、蓋体７３０と、内部回路７５０とを有している。内部回路７５０はＩＣ（集積回路）７５１を有している。高周波モジュール７０１および高周波パッケージ５０１のそれぞれは高周波モジュールおよび高周波パッケージであり、ＩＣ７５１は高い動作周波数を有していてよく、具体的には５５ＧＨｚ以上の動作周波数を有していてよい。本実施の形態においては、内部回路７５０はさらに光学部品７５２を有しており、よって高周波モジュール７０１および高周波パッケージ５０１はそれぞれ、光モジュールおよび光パッケージである。光学部品７５２は、例えば、フォトダイオードである。

高周波パッケージ５０１は、高周波基板３０１（配線基板）と、ケーシング５３０とを有している。ケーシング５３０は、底部５３１と底部５３１を囲む枠部５３２とを有することによって、キャビティＣＶを有している。蓋体７３０はキャビティＣＶを封止している。内部回路７５０はキャビティＣＶ内に実装されている。本実施の形態の高周波パッケージ５０１においては、高周波モジュール７０１の外部に配置された光ファイバ（図示せず）からの光を受けるためまたは光ファイバへ光を送るための経路を確保するために、ケ―シング５３０の枠部５３２に開口部５３５が設けられている。開口部５３５には、光ファイバを固定するための筒状部材が取り付けられていてもよい。筒状部材の内部に透光性材料が取り付けられていてもよい。

高周波基板３０１は、キャビティＣＶの内部に位置する部分と、キャビティＣＶの外部に位置する部分とを有している。これにより、高周波基板３０１は、キャビティＣＶの内部と外部とをつなぐ電気的経路を構成している。この構成を得るために、高周波基板３０１は、ケーシング５３０の枠部５３２に設けられた貫通孔ＴＨを貫通している。

高周波基板３０１は、内部端子７１〜７４と、外部端子８１〜８４とを有している。内部端子７１〜７４はキャビティＣＶの内部に配置されており、外部端子８１〜８４はキャビティＣＶの外部に配置されている。なお、図中においては外部端子８１〜８４が模式的にのみ示されているところ、具体的には外部端子８１〜８４は、例えば、突出したリード端子であってよい。

図４は、高周波基板３０１の構成を概略的に示す回路図である。高周波基板３０１は、少なくとも１つの差動線路を構成しており、本実施の形態においては２つの差動線路ＣＡ，ＣＢを構成している。各差動線路に対応して、内部端子７１〜７４および外部端子８１〜８４の１組が設けられている。

内部端子７１と外部端子８１との間は第１の接地パターン４１によって接続されている。同様に、内部端子７４と外部端子８４との間は、第２の接地パターン４２によって接続されている。なお「接地パターン」は、高周波モジュール７０１が使用される際に、通常、接地電位とされることが想定される導体パターンである。よって高周波基板３０１において接地パターン間は互いに電気的に短絡されていることが好ましい。

高周波基板３０１は、内部端子７２と外部端子８２との間に、第１の配線路５１と、１対の第１パッド６１ａ，６１ｂとを有している。以下において、これら１対の第１パッド６１ａ，６１ｂの総体を、第１のパッド対６１とも称する。第１のパッド対６１は、第１の配線路５１の途中に設けられている。第１のパッド対６１は、キャパシタ９０を実装するためのものであり、第１の配線路５１の中途に設けられている。同様に、高周波基板３０１は、内部端子７３と外部端子８３との間に、第２の配線路５２と、１対の第２パッド６２ａ，６２ｂとを有している。以下において、これら１対の第２パッド６２ａ，６２ｂの総体を、第２のパッド対６２とも称する。第２のパッド対６２は、第２の配線路５２の途中に設けられている。第２のパッド対６２は、キャパシタ９０を実装するためのものであり、第２の配線路５２の中途に設けられている。

第１のパッド対６１および第２のパッド対６２の具体的な配置については図７を参照して後述するが、第１のパッド対６１および第２のパッド対６２は、第１の配線路５１および第２の配線路５２の間でこれらの延在方向に沿って延びる想像線に対して線対称に配置されている。これは以下の理由による。キャパシタ９０は、通常、高誘電率を有する部材を有しているため、キャパシタ９０内部で信号の位相が変化すると推測される。例えば、第１のパッド対６１に実装されているキャパシタ９０内部と、それに隣り合う箇所の第２の配線路５２とで位相が異なっていて、それらに容量結合が生じると、インピーダンスが設計値からずれる。したがって、第１のパッド対６１と第２のパッド対６２とが配線路の延在方向において互いにずれて配置されている場合は、インピーダンスが設計値から大きくずれてしまうおそれがある。これに対して、第１のパッド対６１および第２のパッド対６２が上記線対称性で配置されていれば、すなわち、第１のパッド対６１および第２のパッド対６２が配線路の延在方向に直交する方向に対向して配置されていれば、インピーダンスが設計値から大きくずれてしまうことが防止される。

第１の配線路５１および第２の配線路５２は、ＩＣ７５１に電気的に接続される差動線路を構成している。言い換えれば、ＩＣ７５１（図１）の動作時に、第１の配線路５１および第２の配線路５２には逆位相の信号が伝搬させられる。差動線路にキャパシタ９０が設けられることによって、差動線路中における直流成分の流れを阻害することができる。具体的には、ＩＣ７５１中で用いられているバイアス電圧が外部端子８２，８３に印加されることを、ブロッキングキャパシタとしてのキャパシタ９０が防止する。

図５は、高周波基板３０１の回路のうち、内部端子７１と外部端子８１との間の部分を、図３の視野に平行な視野で示す模式図である。なお、内部端子７４と外部端子８４との間の部分も同様の構成を有している。図６は、高周波基板３０１の回路のうち、内部端子７２と外部端子８２との間の部分を、図３の視野に平行な視野で示す模式図である。なお、内部端子７３と外部端子８３との間の部分も同様の構成を有している。

高周波基板３０１中の配線ＷＲ（図４に示された回路）は、高周波基板３０１の表面上に配置された表面配線ＷＲＳを有している。さらに、配線ＷＲは、高周波基板３０１中に配置され、厚み方向に延びる部分を有する内部配線ＷＲＢを有していてよい。上述したキャパシタ９０は、表面配線ＷＲＳへ実装される。言い換えれば、上述した第１のパッド対６１および第２のパッド対６２は、表面配線ＷＲＳに設けられている。以下、表面配線ＷＲＳの具体的な構成について詳述する。

図７は、高周波基板３０１の表面配線ＷＲＳ（図５および図６）の構成を概略的に示す部分上面図である。図８は、図７の線ＶＩＩＩ−ＶＩＩＩに沿う概略的な部分断面図である。

高周波基板３０１は、絶縁体からなるセラミック基体１０を有している。セラミック基体１０上に、第１の接地パターン４１と、第１の配線路５１と、第２の配線路５２と、第２の接地パターン４２と、第１パッド６１ａ，６１ｂと、第２パッド６２ａ，６２ｂとが設けられている。第１パッド６１ａと第１パッド６１ｂとは、一の方向（図７における横方向）に、間隔を介して対向している。この間隔によって第１の配線路５１が電気的に分断されている。第２パッド６２ａと第２パッド６２ｂとは、一の方向（図７における横方向）に、間隔を介して対向している。この間隔によって第２の配線路５２が電気的に分断されている。

第１の配線路５１は、第１の接地パターン４１から離れて配置されている。第１の配線路５１は、セラミック基体１０上を一の方向（図７および図８における横方向）に延びる部分を有している。第２の配線路５２は、セラミック基体１０上において第１の配線路５１によって第１の接地パターン４１から隔てられている。第２の配線路５２は、第１の配線路５１に並んで一の方向（図７および図８における横方向）に延びる部分を有している。第２の接地パターン４２は、セラミック基体１０上において第２の配線路５２によって第１の配線路５１から隔てられており、セラミック基体１０上において第２の配線路５２から離れている。

なお高周波基板３０１はさらに第３の接地パターン４３を有していてよい。第３の接地パターン４３は、セラミック基体１０上において、第１の配線路５１と第２の配線路５２との間に配置されている。第３の接地パターン４３は第１の配線路５１および第２の配線路５２から離れている。図７に示された構成においては、第２の配線路５２は第１の配線路５１に第３の接地パターン４３を介して並んでいる。

第１のパッド対６１および第２のパッド対６２から離れた箇所（図７の視野の外側）において、並走する第１の配線路５１および第２の配線路５２に曲線部が設けられている場合、この曲線部で両者の信号に位相差が生じる。この位相差が高周波伝送特性へ及ぼす影響を第３の接地パターン４３によって抑えることができる。

図７に示されるように、第３の接地パターン４３は第１のパッド対６１と第２のパッド対６２との間には配置されていない方が望ましい。これにより、本実施の形態による効果が、より大きくなる。

第１パッド６１ａ，６１ｂを含む第１のパッド対６１は、第１の配線路５１の幅よりも大きな幅を有している。第２パッド６２ａ，６２ｂを含む第２のパッド対６２は、第２の配線路５２の幅よりも大きな幅を有している。ここで幅とは、配線路の延在方向（図７における横方向）に垂直な方向における寸法であり、図７においては縦方向の寸法である。パッド対が配線路の幅よりも大きな幅を有することにより、配線路の幅よりも大きな幅を有するキャパシタ９０を容易に実装することができる。例えば、配線路の幅は１００μｍ程度であり、パッド対の幅は３００μｍ程度である。キャパシタ９０の実装は、接合材（例えば、はんだ）を用いて行われ得る。

高周波基板３０１へのキャパシタ実装工程が行われた後においては、高周波基板３０１は、第１のパッド対６１上に実装されたキャパシタ９０と、第２のパッド対６２上に実装されたキャパシタ９０とを有している。逆に、高周波基板３０１へのキャパシタ実装工程が行われる前においては、高周波基板３０１は未だキャパシタ９０を有していない。

セラミック基体１０の表面上には、凹部ＲＣ１（第１の凹部）と、凹部ＲＣ２（第２の凹部）とが設けられている。凹部ＲＣ１は、第１の接地パターン４１と、第１のパッド対６１との間に配置されている。凹部ＲＣ２は、第２の接地パターン４２と、第２のパッド対６２との間に配置されている。なお本明細書における「凹部」は、その周囲に比して明確に奥まっている領域であり、具体的には、５０μｍ以上の深さを有する領域である。

高周波基板３０１は、図８に示されているように、セラミック基体１０の内部に、第１の内層接地パターン３１と、第２の内層接地パターン３２とを有している。第２の内層接地パターン３２は、第１の内層接地パターン３１に比して深く設けられている。すなわち、第２の内層接地パターン３２の深さＤ２は、第１の内層接地パターン３１の深さＤ１よりも大きい。

第１の内層接地パターン３１は、厚み方向（図中、縦方向）において第１の配線路５１および第２の配線路５２（図８において図示せず）に対向する部分を有しており、かつ、第１のパッド対６１および第２のパッド対６２（図８において図示せず）の下方に開口部ＯＰを有している。第２の内層接地パターン３２は、第１の内層接地パターン３１の開口部ＯＰを介して第１のパッド対６１および第２のパッド対６２（図８において図示せず）に対向する部分を有している。開口部ＯＰを設けることにより、第１のパッド対６１および第２のパッド対６２の各々と内層接地パターンとの間の距離を、深さＤ１よりも大きい深さＤ２に設定することができる。

第１の接地パターン４１および第２の接地パターン４２（図７）は、互いに電気的に短絡されている。一般的には、これらは、内部配線ＷＲＢ（図５）の縦方向部分（スルーホールを通る部分）と横方向部分（内層接地パターン）とを介して互いに電気的に接続されている。ただし変形例として、表面配線ＷＲＳ（図５）のみが設けられ、内部配線ＷＲＢが設けられなくてもよく、その場合、第１の接地パターン４１および第２の接地パターン４２（図７）は、他の任意の方法によって互いに電気的に短絡されればよい。

内層接地パターンは、通常はセラミック基体１０の表面に平行なパターンであり、平面レイアウトにおいてセラミック基体１０のほぼ全体に配置されたパターン、言い換えればベタパターン、であってよい。この場合、信号を伝送するための、内部端子７２と外部端子８２とを結ぶ内部配線ＷＲＢ（図６）を、内層接地パターンで囲むことによって、疑似同軸構造を形成することができる。

（比較例）
次に、高周波基板３０１（図７および図８）に対する第１〜第３の比較例について、以下に説明する。

図９は、第１の比較例の高周波基板３０１Ａの表面配線ＷＲＳ（図５および図６参照）の構成を概略的に示す部分上面図である。図１０は、図９の線Ｘ−Ｘに沿う概略的な部分断面図である。高周波基板３０１Ａにおいてはセラミック基体１０に凹部が設けられていない。これ以外の構成については、高周波基板３０１（図７および図８）と同じである。

図１１は、第２の比較例の高周波基板３０１Ｂの表面配線ＷＲＳ（図５および図６参照）の構成を概略的に示す部分上面図である。図１２は、図１１の線ＸＩＩ−ＸＩＩに沿う概略的な部分断面図である。高周波基板３０１Ｂにおいてはセラミック基体１０は、凹部ＲＣ１および凹部ＲＣ２（図７および図８）を有しておらず、代わりに凹部ＲＣ４（第４の凹部）および凹部ＲＣ５（第５の凹部）を有している。凹部ＲＣ４は第１パッド６１ａと第１パッド６１ｂとの間に配置されており、凹部ＲＣ５は第２パッド６２ａと第２パッド６２ｂとの間に配置されている。凹部ＲＣ４および凹部ＲＣ５は、図１１に示されているようにつながっていてよい。変形例として、凹部ＲＣ４および凹部ＲＣ５は互いに分離されていてもよい。

図１３は、第３の比較例の高周波基板３０１Ｃの表面配線ＷＲＳ（図５および図６参照）の構成を概略的に示す部分上面図である。図１４は、図１３の線ＸＩＶ−ＸＩＶに沿う概略的な部分断面図である。高周波基板３０１Ｃにおいてはセラミック基体１０は、凹部ＲＣ１および凹部ＲＣ２（図７および図８）を有しておらず、代わりに凹部ＲＣ３（第３の凹部）を有している。凹部ＲＣ３は、第１のパッド対６１と、第２のパッド対６２との間に配置されている。

次に、図１５〜図１９を参照して、本実施の形態の実施例の高周波基板３０１と、第１〜第３の比較例の高周波基板３０１Ａ〜３０１Ｃとの間での、高周波特性のシミュレーション結果の差異について説明する。なお図１７〜図１９においては図を見やすくするために０〜２５ＧＨｚの範囲の図示が省略されているが、この範囲でのシミュレーションも行われており、上記基板間での差異がほとんど見られないことが確認されている。

シミュレーションは、キャパシタ９０の代用として金属ブロックが実装されたモデルで行われている。また、シミュレーション結果の比較を容易とするために、高周波基板３０１，３０１Ｂ，３０１Ｃにおいてセラミック基体１０の表面上に形成される凹部の大きさは、詳しくは図１５を参照して後述するように、凹部によって行われる特性インピーダンスの平均的な補正がおおよそ同程度になるように選択されている。

具体的には、本シミュレーションは、以下に示される条件で実施されている。なお、配線路の延在方向（例えば図７では横方向）の寸法を長さ、配線路の幅方向（図７では縦方向）の寸法を幅と表記する。高周波基板３０１および３０１Ａ〜３０１Ｃのいずれに関しても、第１の内層接地パターン３１および第２の内層接地パターン３２の構成が同一条件で設定されている。なおこれらの内層接地パターンはほぼベタパターンとされている。

第１の配線路５１（第２の配線路５２）の幅：０．１ｍｍ
距離Ｄ１（図８）：０．１５ｍｍ
距離Ｄ２（図８）：０．５ｍｍ
各パッド（矩形）の幅：０．３５ｍｍ
各パッド（矩形）の長さ：０．２５ｍｍ
パッド対の各々を構成するパッド同士の最短距離：０．３ｍｍ
第１の配線路５１および第２の配線路５２のそれぞれの中心線の間の距離：０．８ｍｍ
凹部ＲＣ１（ＲＣ２）（図７）の寸法：幅０．２５ｍｍ、長さ０．８０ｍｍ、深さ０．４ｍｍ（矩形）
凹部ＲＣ３（図１３）の寸法：幅０．３５ｍｍ、長さ０．８０ｍｍ、深さ０．２ｍｍ（矩形）
凹部ＲＣ４およびＲＣ５（図１１）の総体の寸法：幅１．３５ｍｍ、長さ０．２０ｍｍ、深さ０．２５ｍｍ（矩形）
セラミック基体：アルミナ製（比誘電率８．７）
配線路および接地パターン：タングステン製（ニッケルおよび金の被膜あり、金が最表層）
内層接地パターン：タングステン製
シミュレーションに用いられたソフトウエア：ＨＦＳＳ ｖｅｒ．１５ （Ａｎｓｙｓ社製）

図１５は、特性インピーダンスのシミュレーション結果を、周波数６７ＧＨｚにおける時間領域反射（ＴＤＲ：Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）として示すグラフ図である。図中、横軸で表わされた時間軸は空間軸とみなすことができ、１対の矢印は、１対の第１パッド６１ａ，６１ｂの位置におおよそ対応している。セラミック基体１０に凹部が形成されていない高周波基板３０１Ａにおいては、矢印間での特性インピーダンスの平均値が、大きく低下している。これは第１のパッド対６１の存在による容量成分の増大に起因している。一方、高周波基板３０１，３０１Ｂ，３０１Ｃは、セラミック基体１０に凹部が形成されていることによって、矢印間での特性インピーダンスの平均値の低下が補正されている。すなわち、特性インピーダンスの平均値が設計値１００Ωに近づいている。前述したように、高周波基板３０１，３０１Ｂ，３０１Ｃの凹部の大きさは、この補正の効果が同程度となるように選択されている。高周波基板３０１，３０１Ｂ，３０１Ｃ間で特性インピーダンスを比較すると、高周波基板３０１Ｂにおいては、矢印間での特性インピーダンスの局所的な急変が顕著である。

図１６は、反射特性のシミュレーション結果を示すグラフ図である。高周波基板３０１Ｂは、４０ＧＨｚから６０ＧＨｚまでの広い範囲に渡って、他の配線基板に比して、大きな反射を有している。この理由は、上述した特性インピーダンスの急変に起因していると考えられる。

図１７は、クロストーク特性のシミュレーション結果を示すグラフ図である。具体的には、図４を参照して、差動線路ＣＡから差動線路ＣＢへの信号エネルギーの漏れの大きさがシミュレーションされている。クロストークが大きいということは、この望ましくない漏れが大きいことを意味する。高周波基板３０１Ｃは、４０ＧＨｚ程度以上の帯域のうちの大部分において、最も劣ったクロストーク特性を有している。一方、高周波基板３０１は、４０ＧＨｚ以上の帯域のうちの大部分において、最も優れたクロストーク特性を有している。

図１８は、エネルギー損失の割合のシミュレーション結果を示すグラフ図である。ここでいうエネルギー損失とは、回路へ入力した信号エネルギーから、反射による損失（図１６参照）と、回路を通過した信号エネルギー（図１９参照）とを除くことによって得られる差分である。このようなエネルギー損失は、一般的には、誘電損、導体損、放射損などによるものと考えられる。５５ＧＨｚ未満においては、エネルギー損失特性に大きな差異は見られない。一方、５５ＧＨｚ以上においては高周波基板３０１が最も優れた特性を有しており、６０ＧＨｚ以上においてその効果はより顕著である。これは、表面波へのモード変換による放射損失（詳しくは後述する）、およびクロストークによる損失（図１７）を抑えることができているためと思われる。なお図１８の結果から、高周波基板３０１は、多くの用途において、少なくとも７０ＧＨｚ程度までは使用することができると考えられる。よって高周波基板３０１は、優れたエネルギー損失特性を、少なくとも５５ＧＨｚ以上７０ＧＨｚ以下の高周波領域において有していると考えられる。なおこのような高周波領域は、特に、光モジュール（光パッケージ）において用いられることが想定され得る。

図１９は、通過特性のシミュレーション結果を示すグラフ図である。高周波基板３０１Ｂは、４０ＧＨｚから６０ＧＨｚまでの広い範囲に渡って、凹部を有しない高周波基板３０１Ａに比して、劣る通過特性を有している。この理由は、前述した特性インピーダンスの局所的な急変に起因していると考えられる。高周波基板３０１Ｃは、凹部を有しない高周波基板３０１Ａに類似した通過特性を有している。よって、高周波基板３０１Ｃの凹部ＲＣ３は、通過特性の観点では、信号の通過帯域を広げる効果を有していないことがわかる。高周波基板３０１は、高い周波数、特に６０ＧＨｚ以上の周波数、において、他の配線基板に比して、優れた通過特性を有している。これはエネルギー損失が小さいこと（図１８）に対応する結果である。

（効果のまとめ）
差動線路ＣＡ，ＣＢ（図４）を用いての信号伝送において、特に図１８に示されたシミュレーション結果からわかるように、凹部ＲＣ１，ＲＣ２が設けられた高周波基板３０１によって、高周波領域でのエネルギー損失を顕著に抑制することができる。この結果、良好な通過特性（図１９参照）を得ることができる。

なお、図１０を参照して、凹部が設けられていない高周波基板３０１Ａにおいても、第１の内層接地パターン３１および第２の内層接地パターン３２を組み合わせた構成によって、第１のパッド対６１および第２のパッド対６２が存在することに起因しての特性インピーダンスの局所的低下を、ある程度抑制することができる。仮にこの構成の最適化のみに依存して特性インピーダンスの局所的低下、すなわち設計値１００Ωからのずれ、を十分に抑制しようとすると、配線路の幅に比してのパッドの幅の増大に対応する分だけ、深さＤ２を相応に大きくしなければならない。言い換えれば、第２の内層接地パターン３２と、第１のパッド対６１および第２のパッド対６２（図８において図示せず）の各々との間の距離を、相応に大きくしなければならない。その場合、電磁気学的な現象として、第１パッド６１ａと第１パッド６１ｂとの間（および、第２パッド６２ａと第２パッド６２ｂとの間）を正常に伝搬する信号に対応する横電磁界波（ＴＥＭ波：Ｔｒａｎｓｖｅｒｓｅ Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｗａｖｅ）が、表面波に変換されやすくなる。この変換が増大する結果、表面波の放射による伝搬損失が増大してしまう。本実施の形態によれば、凹部ＲＣ１および凹部ＲＣ２が、特性インピーダンスの局所的低下を抑制する効果を有する（図１５参照）。これにより、深さＤ２を過度に大きくする必要がない。よって、高周波領域での表面波の放射によるエネルギー損失を顕著に抑制することができる。

差動線路では、第１の配線路を伝送する信号と、第２の配線路を伝送する信号との間の位相差が所定の位相差（逆位相）からずれると、インピーダンスが設計値からずれるおそれがある。よって、配線基板の表面配線の構成はできるだけ対称であることが好ましい。例えば図７では、凹部ＲＣ１（第１の凹部）および凹部ＲＣ２（第２の凹部）と、第１パッド６１ａおよび第２パッド６２ａと、第１パッド６１ｂおよび第２パッド６２ｂと、第１の配線路５１および第２の配線路５２と、第１の接地パターン４１および第２の接地パターン４２と、はそれぞれ同じ寸法（凹部の深さ、および配線路等の厚みも含む）を有することが好ましく、かつ、これらは第３の接地パターン４３の中心線（もし図７に付されるとすれば、水平方向に延びる中心線）に対して線対称に配置されることが好ましい。第１のパッド対６１および第２のパッド対６２に実装されるキャパシタ９０も、上述した対称性を有することが好ましい。これは、他の比較例および変形例における差動線路についても同様である。

（第１の変形例）
セラミック基体１０は、凹部ＲＣ１，ＲＣ２（図７）に加えて、凹部ＲＣ３（図１３）を有していてよい。設計上、凹部ＲＣ１，ＲＣ２の深さには上限がある。具体的には、凹部ＲＣ１，ＲＣ２の深さは、深さＤ２（図８）よりも小さくなければならない。これに起因して、第１のパッド対６１および第２のパッド対６２の近傍での特性インピーダンスの局所的低下を十分には抑制できない場合がある。そのような場合に、凹部ＲＣ３をも設けることによって、特性インピーダンスの局所的低下を十分に抑制することができる。これにより、高周波領域でのエネルギー損失を、より抑制することができる。凹部ＲＣ３の長さは、第１のパッド対６１の長さＬＰ（図２０）以上であるのが好ましい。また、凹部ＲＣ３の深さは、凹部ＲＣ１，ＲＣ２の各々の深さよりも小さいことが好ましい。これにより、凹部ＲＣ３を設けることで生じる高周波領域でのクロストークによるエネルギー損失を抑えつつ、特性インピーダンスの局所的低下を抑制することができる。

（第２の変形例）
セラミック基体１０は、凹部ＲＣ１および凹部ＲＣ２（図７）に加えて、凹部ＲＣ４，ＲＣ５（図１１）を有していてよい。

凹部ＲＣ４，ＲＣ５が設けられることによって、第１パッド６１ａと第１パッド６１ｂとの間（および、第２パッド６２ａと第２パッド６２ｂとの間）において、キャパシタ９０の実装時に接合材（典型的には、はんだ）が、意図せず第１パッド６１ａと第１パッド６１ｂとの間（および、第２パッド６２ａと第２パッド６２ｂとの間）に跨って形成されてしまうことが避けられる。これにより、第１パッド６１ａと第１パッド６１ｂとの間（および、第２パッド６２ａと第２パッド６２ｂとの間）での電気的短絡を防止することができる。第１の配線路５１（および第２の配線路５２）の幅方向において、凹部ＲＣ４（およびＲＣ５）の幅は第１パッド６１ａ（および第２パッド６２ａ）の幅以上であることが好ましい。これにより電気的短絡を確実に防止することができる。

凹部ＲＣ４，ＲＣ５の各々の深さは、凹部ＲＣ１，ＲＣ２の各々の深さよりも小さいことが好ましく、第１パッド６１ａと第１パッド６１ｂとの間（および第２パッド６２ａと第２パッド６２ｂとの間）での電気的短絡を防止できる程度で十分である。これにより、凹部ＲＣ４，ＲＣ５に起因しての特性インピーダンスの局所的な急変を不必要に招くことが避けられる。

なお、第１および第２の変形例が組み合わされてもよい。すなわち、セラミック基体１０は、凹部ＲＣ１および凹部ＲＣ２（図７）に加えて、凹部ＲＣ３〜ＲＣ５を有していてよい。

（第３の変形例）
図２０は、第３の変形例の高周波基板３０１ｖ（配線基板）を示す部分上面図である。高周波基板３０１ｖにおいては、凹部ＲＣ１の長さＬＲは、第１のパッド対６１の長さＬＰ以上である。同様に、凹部ＲＣ２の長さは第２のパッド対６２の長さ以上である。長さＬＲが大き過ぎると第１の接地パターン４１を設ける領域が減ってしまうため、実際の設計では第１のパッド対６１の長さＬＰの１．５倍程度までが長さＬＲの上限となる。凹部ＲＣ２の長さについても同様である。

なお第１のパッド対６１の長さＬＰは、第１パッド６１ａと第１パッド６１ｂとが互いに対向する方向（図２０における横方向）における第１のパッド対６１の総体の寸法である。また凹部ＲＣ１の長さＬＲは、上記方向における凹部ＲＣ１の寸法である。第２のパッド対６２の長さ、および凹部ＲＣ２の長さについても同様である。

本変形例によれば、第１のパッド対６１および第２のパッド対６２の近傍の十分な範囲に、凹部ＲＣ１および凹部ＲＣ２を確実に配置することができる。これにより、前述した、凹部ＲＣ１および凹部ＲＣ２による効果を、より確実に得ることができる。

（第４の変形例）
図２１は、第４の変形例の高周波基板３０１ｗ（配線基板）を示す部分上面図である。高周波基板３０１ｗにおいては、第１のパッド対６１は、最小長さＬＰ１および最大長さＬＰ２によって特徴づけられる形状を有している。最小長さＬＰ１の範囲内では、第１のパッド対６１は実質的に一定の幅を有している。この範囲の外側において、第１のパッド対６１はテーパ形状を有している。

本変形例においては、最小長さＬＰ１を第１のパッド対の長さと見なす。上記第３の変形例と同様に本変形例においても、凹部ＲＣ１の長さＬＲは、第１のパッド対６１の長さ、すなわち最小長さＬＰ１、以上である。また長さＬＲが大き過ぎると第１の接地パターン４１を設ける領域が減ってしまうため、長さＬＲは、第１のパッド対６１の最大長さＬＰ２以下とされていてよい。なお凹部ＲＣ２の長さも、凹部ＲＣ１の長さＬＲと同様に規定される。

本変形例によれば、第１のパッド対６１および第２のパッド対６２の近傍の十分な範囲に、凹部ＲＣ１および凹部ＲＣ２を確実に配置することができる。これにより、前述した、凹部ＲＣ１および凹部ＲＣ２による効果を、より確実に得ることができる。

＜実施の形態２＞
図２２は、本実施の形態２における高周波パッケージ５０２の構成を概略的に示す上面図である。高周波パッケージ５０２は、高周波基板３０１（図１：実施の形態１）に代わって、高周波基板３０２（配線基板）を有している。高周波基板３０２は、高周波基板３０１と異なり、その全体がケーシング５３０のキャビティＣＶ内に実装されている。高周波基板３０２は、内部回路７５０（図１）の一部または全部を実装するための実装領域として用いられてもよい。その場合、実装領域５５０の一部または全部が省略され得る。

本実施の形態においては、ケーシング５３０は、キャビティＣＶの外側に配置された外部端子９１〜９４を有している。外部端子９１〜９４のそれぞれは、高周波基板３０２の外部端子８１〜８４に電気的に接続されている。外部端子９１〜９４の具体的な構成は任意であり、例えば、枠部５３２を貫く金属ピンなどが用いられる。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

本実施の形態の高周波基板３０２は、高周波基板３０１（図１：実施の形態１）と異なり、パッケージの外部端子を構成していない。この点を除き、実施の形態１とほぼ同様の効果が本実施の形態によっても得られる。

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

ＣＡ，ＣＢ 差動線路
ＲＣ１〜ＲＣ５ 第１〜第５の凹部
ＣＶ キャビティ
ＴＨ 貫通孔
ＯＰ 開口部
ＷＲ 配線
ＷＲＢ 内部配線
ＷＲＳ 表面配線
１０ セラミック基体
３１，３２ 第１および第２の内層接地パターン
４１〜４３ 第１〜第３の接地パターン
５１，５２ 第１および第２の配線路
６１ 第１のパッド対
６１ａ，６１ｂ 第１パッド
６２ 第２のパッド対
６２ａ，６２ｂ 第２パッド
７１〜７４ 内部端子
８１〜８４ 外部端子
９０ キャパシタ
３０１，３０１Ａ〜３０１Ｃ，３０１ｖ，３０１ｗ，３０２ 高周波基板（配線基板）
５０１，５０２ 高周波パッケージ
５３０ ケーシング
５３１ 底部
５３２ 枠部
５３５ 開口部
５５０ 実装領域
７０１ 高周波モジュール
７３０ 蓋体
７５０ 内部回路
７５１ ＩＣ（集積回路）
７５２ 光学部品

Claims (12)

1. セラミック基体と、
   前記セラミック基体上に設けられた第１の接地パターンと、
   前記セラミック基体上に設けられ、前記第１の接地パターンから離れて配置され、前記セラミック基体上を一の方向に延びる部分を有する第１の配線路と、
   前記セラミック基体上に設けられ、前記セラミック基体上において前記第１の配線路によって前記第１の接地パターンから隔てられ、前記第１の配線路に並んで前記一の方向に延びる部分を有する第２の配線路と、
   前記セラミック基体上に設けられ、前記セラミック基体上において前記第２の配線路によって前記第１の配線路から隔てられ、前記セラミック基体上において前記第２の配線路から離れた第２の接地パターンと、
   前記第１の配線路の中途に設けられ、前記第１の配線路の幅よりも大きな幅を有する、キャパシタを実装するための第１のパッド対と、
   前記第２の配線路の中途に設けられ、前記第２の配線路の幅よりも大きな幅を有する、キャパシタを実装するための第２のパッド対と、
   を備え、
   前記第１のパッド対は、前記一の方向に対向する１対の第１パッドを含み、前記第２のパッド対は、前記一の方向に対向する１対の第２パッドを含み、前記第１のパッド対および前記第２のパッド対は前記一の方向に直交する方向に対向しており、
   前記セラミック基体は、前記第１の接地パターンと前記第１のパッド対との間に設けられた第１の凹部と、前記第２の接地パターンと前記第２のパッド対との間に設けられた第２の凹部と、を有している、
   配線基板。
2. 前記セラミック基体の内部に設けられ、厚み方向において前記第１の配線路および前記第２の配線路に対向する部分を有し、前記第１のパッド対および前記第２のパッド対の下方に開口部を有する第１の内層接地パターンと、
   前記セラミック基体の内部に前記第１の内層接地パターンに比して深く設けられ、前記第１の内層接地パターンの前記開口部を介して前記第１のパッド対および前記第２のパッド対に対向する部分を有する第２の内層接地パターンと、
   をさらに備える、請求項１に記載の配線基板。
3. 前記第１のパッド対上に実装されたキャパシタと、前記第２のパッド対上に実装されたキャパシタと、をさらに備える、請求項１または２に記載の配線基板。
4. 前記第１の凹部の長さは前記第１のパッド対の長さ以上であり、前記第２の凹部の長さは前記第２のパッド対の長さ以上である、請求項１から３のいずれか１項に記載の配線基板。
5. 前記セラミック基体は、前記第１のパッド対と前記第２のパッド対との間に設けられた第３の凹部を有している、請求項１から４のいずれか１項に記載の配線基板。
6. 前記第３の凹部の深さは、前記第１の凹部および前記第２の凹部の各々の深さよりも小さい、請求項５に記載の配線基板。
7. 前記セラミック基体は、前記第１パッド間に設けられた第４の凹部と、前記第２パッド間に設けられた第５の凹部と、を有している、請求項１から６のいずれか１項に記載の配線基板。
8. 前記第４の凹部および前記第５の凹部の各々の深さは、前記第１の凹部および前記第２の凹部の各々の深さよりも小さい、請求項７に記載の配線基板。
9. 請求項１から８のいずれか１項に記載の配線基板と、
   キャビティを有するケーシングと、
   を備え、
   前記配線基板の少なくとも一部は前記キャビティの内部に位置している、
   パッケージ。
10. 前記配線基板は、前記キャビティの外部に位置する部分を有している、請求項９に記載のパッケージ。
11. 請求項９または１０に記載のパッケージと、
    前記パッケージの前記キャビティを封止する蓋体と、
    前記キャビティ内に実装された集積回路と、
    を備え、
    前記第１の配線路および前記第２の配線路は、前記集積回路に電気的に接続される差動線路を構成している、
    モジュール。
12. 前記集積回路は５５ＧＨｚ以上の動作周波数を有している、請求項１１に記載のモジュール。

Images