CN112119489B - 布线基板、封装体及模块 - Google Patents
布线基板、封装体及模块 Download PDFInfo
- Publication number
- CN112119489B CN112119489B CN201980032015.7A CN201980032015A CN112119489B CN 112119489 B CN112119489 B CN 112119489B CN 201980032015 A CN201980032015 A CN 201980032015A CN 112119489 B CN112119489 B CN 112119489B
- Authority
- CN
- China
- Prior art keywords
- wiring path
- pad pair
- ground pattern
- wiring
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 132
- 239000000919 ceramic Substances 0.000 claims abstract description 62
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 238000004088 simulation Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
第二布线路径(52)通过第一布线路径(51)与第一接地图案(41)隔开,并与第一布线路径(51)并排延伸。第二接地图案(42)通过第二布线路径(52)与第一布线路径(51)隔开。电容器安装用的第一焊盘对(61)设置于第一布线路径(51)的中途,并具有比第一布线路径(51)的宽度大的宽度。电容器安装用的第二焊盘对(62)设置于第二布线路径(52)的中途,并具有比第二布线路径(52)的宽度大的宽度。陶瓷基体(10)具有:第一凹部(RC1),设置在第一接地图案(41)与第一焊盘对(61)之间;以及第二凹部(RC2),设置在第二接地图案(42)与第二焊盘对(62)之间。
Description
技术领域
本发明涉及布线基板、封装体及模块。
背景技术
根据国际公开第2017/170389号,公开了一种高频模块。高频模块具有高频封装体、半导体元件和盖体。高频封装体具有:框体,具有贯通孔;以及高频基板,安装于贯通孔。高频基板具有绝缘基体、第一线路导体、第二线路导体、电容器、第一接合材料以及第二接合材料。通过在第一线路导体与第二线路导体之间设置电容器,能够除去高频信号的直流电流成分。
绝缘基体在上表面具有凹部。第一电极焊盘在绝缘基体的上表面设置于凹部的端部。第一线路导体在绝缘基体的上表面从第一电极焊盘延伸设置。第二电极焊盘在绝缘基体的上表面隔着凹部与第一电极焊盘对置设置。第二线路导体在绝缘基体的上表面从第二电极焊盘延伸设置。电容器与凹部重叠。第一接合材料将电容器与第一电极焊盘接合。第二接合材料将电容器与第二电极焊盘接合,并且与第一接合材料隔开间隙而设置。
通过在高频基板设置有凹部,即使第一接合材料及第二接合材料的量变多,也能够通过凹部来保持第一接合材料与第二接合材料之间的间隔。由此,能够降低第一接合材料与第二接合材料接触的可能性。而且,由于通过凹部而在电容器的电极部之间设置空间,因此能够减小在电容器的电极部之间、在第一电极焊盘与第二电极焊盘之间、以及在第一接合材料与第二接合材料之间分别产生的静电电容的影响,由此能够将高频信号的传输线路中的特性阻抗调整为所期望的值。
现有技术文献
专利文献
专利文献1:国际公开第2017/170389号
发明内容
发明所要解决的问题
根据上述公报所记载的技术,如上所述,通过配置成与电容器重叠的凹部,能够调整高频信号的传输线路中的特性阻抗。但是,根据本发明的发明人们的研究,当想要主要依靠上述凹部来确保特性阻抗的充分匹配时,设置有凹部的部位处的特性阻抗的局部的急剧变化会变得显著。频率越高,特性阻抗的局部的急剧变化导致越大的反射损耗。近年来,要求进一步扩大高频封装体的频带,因此,要求即使在更高的频域也获得良好的通过特性。
本发明是为了解决如上所述的问题而完成的,其目的在于提供一种能够在高频区域获得良好的通过特性的布线基板、封装体及模块。
用于解决问题的手段
本发明的布线基板具有陶瓷基体、第一接地图案、第一布线路径、第二布线路径、第二接地图案、第一焊盘对以及第二焊盘对。第一接地图案设置在陶瓷基体上。第一布线路径设置在陶瓷基体上,与第一接地图案分离配置,并具有在陶瓷基体上沿一个方向延伸的部分。第二布线路径设置在陶瓷基体上,在陶瓷基体上通过第一布线路径与第一接地图案隔开,并具有与第一布线路径并排地沿一个方向延伸的部分。第二接地图案设置在陶瓷基体上,在陶瓷基体上通过第二布线路径与第一布线路径隔开,并在陶瓷基体上与第二布线路径分离。第一焊盘对用于安装电容器,设置于第一布线路径的中途,并具有比第一布线路径的宽度大的宽度。第二焊盘对用于安装电容器,设置于第二布线路径的中途,并具有比第二布线路径的宽度大的宽度。第一焊盘对包括在一个方向上对置的一对第一焊盘。第二焊盘对包括在一个方向上对置的一对第二焊盘。第一焊盘对和第二焊盘对在与一个方向正交的方向上对置。陶瓷基体具有:第一凹部,设置在第一接地图案与第一焊盘对之间;以及第二凹部,设置在第二接地图案与第二焊盘对之间。
本发明的封装体包括布线基板和具有空腔的壳体。布线基板的至少一部分位于空腔的内部。
本发明的模块具有:封装体;盖体,对封装体的空腔进行密封;以及集成电路,安装在封装体内。第一布线路径和第二布线路径构成与集成电路电连接的差动线路。
发明效果
根据本发明,通过设置有第一焊盘对的第一布线路径和设置有第二焊盘对的第二布线路径并排延伸,从而构成差动线路。在使用该差动线路的信号传输中,根据本发明的发明人们的研究,通过在陶瓷基体以上述配置设置第一凹部和第二凹部,能够在高频区域获得良好的通过特性。
通过以下的详细说明和附图,本发明的目的、特征、方面和优点将变得更为明确。
附图说明
图1是概略地表示本发明的实施方式1中的模块的结构的俯视图。
图2是概略地表示本发明的实施方式1中的封装体的结构的俯视图。
图3是沿着图2中的线III-III的概略性的局部剖视图。
图4是概略地表示本发明的实施方式1中的布线基板的结构的电路图。
图5是将图4的布线基板的电路的一部分以与图3的视场平行的视场表示的示意图。
图6是将图4的布线基板的电路的一部分以与图3的视场平行的视场表示的示意图。
图7是概略地表示本发明的实施方式1中的布线基板的表面布线的结构的局部俯视图。
图8是沿着图7中的线VIII-VIII的概略性的局部剖视图。
图9是概略地表示第一比较例的布线基板的表面布线的结构的局部俯视图。
图10是沿着图9中的线X-X的概略性的局部剖视图。
图11是概略地表示第二比较例的布线基板的表面布线的结构的局部俯视图。
图12是沿着图11中的线XII-XII的概略性的局部剖视图。
图13是概略地表示第三比较例的布线基板的表面布线的结构的局部俯视图。
图14是沿着图13中的线XIV-XIV的概略性的局部剖视图。
图15是将针对本实施方式的实施例及第一至第三比较例的布线基板的特性阻抗的模拟结果作为时域反射进行表示的曲线图。
图16是表示针对本实施方式的实施例及第一至第三比较例的布线基板在0~75GHz频带中的反射特性的模拟结果的曲线图。
图17是表示针对本实施方式的实施例及第一至第三比较例的布线基板在25~75GHz频带中的串扰特性的模拟结果的曲线图。
图18是表示针对本实施方式的实施例及第一至第三比较例的布线基板在25~75GHz频带中的能量损耗的比例的模拟结果的曲线图。
图19是表示针对本实施方式的实施例及第一至第三比较例的布线基板在25~75GHz频带中的通过特性的模拟结果的曲线图。
图20是表示图7的一个变形例的局部俯视图。
图21是图7的另一变形例的局部俯视图。
图22是概略地表示本发明的实施方式2中的封装体的结构的俯视图。
具体实施方式
以下,基于附图对本发明的实施方式进行说明。
<实施方式1>
(结构)
图1是概略地表示本实施方式1中的高频模块701的结构的俯视图。另外,对于盖体730,为了易于观察附图,仅用双点划线表示外边缘。图2是概略地表示为了获得高频模块701而使用的高频封装体501的结构的俯视图。另外,高频模块701(图1)及高频封装体501(图2)的外部端子并不限定于图示的端子,例如也可以设有用于向高频模块701(高频封装体501)中供给电源的电源端子(未图示)。图3是沿着图2中的线III-III的概略性的局部剖视图。
高频模块701(图1)具有高频封装体501(图2)、盖体730、内部电路750。内部电路750具有IC(集成电路)751。高频模块701和高频封装体501分别是高频模块和高频封装体,IC751可以具有高工作频率,具体而言,可以具有55GHz以上的工作频率。在本实施方式中,内部电路750还具有光学部件752,因此高频模块701和高频封装体501分别是光模块和光封装体。光学部件752例如是光电二极管。
高频封装体501具有高频基板301(布线基板)和壳体530。壳体530具有底部531和包围底部531的框部532,由此具有空腔CV。盖体730密封空腔CV。内部电路750安装在空腔CV内。在本实施方式的高频封装体501中,为了确保用于接收来自配置于高频模块701的外部的光纤(未图示)的光或用于向光纤输送光的路径,在壳体530的框部532设有开口部535。在开口部535也可以安装用于固定光纤的筒状构件。也可以在筒状构件的内部安装有透光性材料。
高频基板301具有位于空腔CV的内部的部分和位于空腔CV的外部的部分。由此,高频基板301构成了将空腔CV的内部与外部相连的电气路径。为了获得该结构,高频基板301贯通了设置于壳体530的框部532的贯通孔TH。
高频基板301具有内部端子71~74和外部端子81~84。内部端子71~74配置于空腔CV的内部,外部端子81~84配置于空腔CV的外部。另外,在图中仅是示意性地示出了外部端子81~84,具体而言,外部端子81~84例如可以是突出的引线端子。
图4是概略地表示高频基板301的结构的电路图。高频基板301构成了至少一个差动线路,在本实施方式中构成了两个差动线路CA、CB。与各差动线路对应地设有一组内部端子71~74及外部端子81~84。
内部端子71与外部端子81之间通过第一接地图案41连接。同样地,内部端子74与外部端子84之间通过第二接地图案42连接。另外,“接地图案”是在使用高频模块701时通常被设想为接地电位的导体图案。因此,优选为,在高频基板301中,接地图案之间被电短路。
高频基板301在内部端子72与外部端子82之间具有第一布线路径51和一对第一焊盘61a、61b。以下,也将上述一对第一焊盘61a、61b的总体称为第一焊盘对61。第一焊盘对61设置于第一布线路径51的中途。第一焊盘对61用于安装电容器90,并设置于第一布线路径51的中途。同样地,高频基板301在内部端子73与外部端子83之间具有第二布线路径52和一对第二焊盘62a、62b。以下,也将上述一对第二焊盘62a、62b的总体称为第二焊盘对62。第二焊盘对62设置于第二布线路径52的中途。第二焊盘对62用于安装电容器90,并设置于第二布线路径52的中途。
关于第一焊盘对61及第二焊盘对62的具体配置会参照图7在后面叙述,但第一焊盘对61及第二焊盘对62相对于在第一布线路径51与第二布线路径52之间沿着它们的延伸方向延伸的假想线呈线对称地配置。这是源于以下的理由。电容器90通常包含具有高介电常数的构件,因此可推测信号的相位在电容器90内部会发生变化。例如,若在安装于第一焊盘对61的电容器90的内部和与其相邻的部位的第二布线路径52中相位不同并且它们之间产生电容耦合,则阻抗会偏离设计值。因此,在第一焊盘对61与第二焊盘对62在布线路径的延伸方向上相互错开地配置的情况下,阻抗有可能较大地偏离设计值。与此相对,如果第一焊盘对61和第二焊盘对62以上述的线对称性配置,即,如果第一焊盘对61和第二焊盘对62在与布线路径的延伸方向正交的方向上对置配置,则能够防止阻抗较大地偏离设计值的情况。
第一布线路径51和第二布线路径52构成了与IC751电连接的差动线路。换言之,在IC751(图1)工作时,在第一布线路径51及第二布线路径52中传播反相位的信号。通过在差动线路设置电容器90,能够阻碍差动线路中的直流成分的流动。具体而言,作为阻塞电容器的电容器90防止在IC751中使用的偏置电压施加于外部端子82、83。
图5是将高频基板301的电路中的内部端子71与外部端子81之间的部分以与图3的视场平行的视场表示的示意图。另外,内部端子74与外部端子84之间的部分也具有同样的结构。图6是将高频基板301的电路中的内部端子72与外部端子82之间的部分以与图3的视场平行的视场表示的示意图。另外,内部端子73与外部端子83之间的部分也具有同样的结构。
高频基板301中的布线WR(图4所示的电路)具有配置在高频基板301的表面上的表面布线WRS。而且,布线WR也可以具有配置在高频基板301中且具有沿厚度方向延伸的部分的内部布线WRB。上述电容器90安装到表面布线WRS。换言之,上述第一焊盘对61和第二焊盘对62设置于表面布线WRS。下面,对表面布线WRS的具体结构进行详细说明。
图7是概略地表示高频基板301的表面布线WRS(图5及图6)的结构的局部俯视图。图8是沿着图7中的线VIII-VIII的概略性的局部剖视图。
高频基板301具有由绝缘体构成的陶瓷基体10。在陶瓷基体10上设有第一接地图案41、第一布线路径51、第二布线路径52、第二接地图案42、第一焊盘61a、61b以及第二焊盘62a、62b。第一焊盘61a和第一焊盘61b在一个方向(图7中的横向)上隔着间隔对置。第一布线路径51通过该间隔而被电断开。第二焊盘62a与第二焊盘62b在一个方向(图7中的横向)上隔着间隔对置。第二布线路径52通过该间隔而被电断开。
第一布线路径51与第一接地图案41分离配置。第一布线路径51具有在陶瓷基体10上沿一个方向(图7和图8中的横向)延伸的部分。第二布线路径52在陶瓷基体10上通过第一布线路径51与第一接地图案41隔开。第二布线路径52具有与第一布线路径51并排地沿一个方向(图7及图8中的横向)延伸的部分。第二接地图案42在陶瓷基体10上通过第二布线路径52与第一布线路径51隔开,并在陶瓷基体10上与第二布线路径52分离。
另外,高频基板301还可以具有第三接地图案43。第三接地图案43在陶瓷基体10上配置在第一布线路径51与第二布线路径52之间。第三接地图案43与第一布线路径51及第二布线路径52分离。在图7所示的结构中,第二布线路径52与第一布线路径51隔着第三接地图案43并排。
在远离第一焊盘对61及第二焊盘对62的部位处(图7的视场的外侧),在并行的第一布线路径51及第二布线路径52设有曲线部的情况下,在该曲线部处两者的信号产生相位差。通过第三接地图案43能够抑制该相位差给高频传输特性带来的影响。
如图7所示,第三接地图案43优选为不配置在第一焊盘对61与第二焊盘对62之间。由此,本实施方式的效果变得更大。
包括第一焊盘61a、61b的第一焊盘对61具有比第一布线路径51的宽度大的宽度。包括第二焊盘62a、62b的第二焊盘对62具有比第二布线路径52的宽度大的宽度。这里,所谓宽度,是指与布线路径的延伸方向(图7中的横向)垂直的方向上的尺寸,在图7中是纵向的尺寸。通过焊盘对具有比布线路径的宽度大的宽度,从而能够容易地安装具有比布线路径的宽度大的宽度的电容器90。例如,布线路径的宽度为100μm左右,焊盘对的宽度为300μm左右。电容器90的安装可以使用接合材料(例如,焊料)来进行。
在进行了向高频基板301的电容器安装工序之后,高频基板301具有:安装在第一焊盘对61上的电容器90、和安装在第二焊盘对62上的电容器90。相反地,在进行向高频基板301的电容器安装工序之前,高频基板301尚不具有电容器90。
在陶瓷基体10的表面上设有凹部RC1(第一凹部)和凹部RC2(第二凹部)。凹部RC1配置在第一接地图案41与第一焊盘对61之间。凹部RC2配置在第二接地图案42与第二焊盘对62之间。另外,本说明书中的“凹部”是与其周围相比明显凹入的区域,具体而言,是具有50μm以上的深度的区域。
如图8所示,高频基板301在陶瓷基板10的内部具有第一内层接地图案31和第二内层接地图案32。第二内层接地图案32比第一内层接地图案31设置得更深。即,第二内层接地图案32的深度D2比第一内层接地图案31的深度D1大。
第一内层接地图案31具有在厚度方向(图中为纵向)上与第一布线路径51及第二布线路径52(图8中未图示)对置的部分,并且在第一焊盘对61及第二焊盘对62(图8中未图示)的下方具有开口部OP。第二内层接地图案32具有经由第一内层接地图案31的开口部OP与第一焊盘对61及第二焊盘对62(图8中未图示)对置的部分。通过设置开口OP,能够将第一焊盘对61和第二焊盘对62各自与内层接地图案之间的距离设定为比深度D1大的深度D2。
第一接地图案41和第二接地图案42(图7)相互电短路。一般情况下,它们经由内部布线WRB(图5)的纵向部分(穿过通孔的部分)和横向部分(内层接地图案)而彼此电连接。但是,作为变形例,也可以仅设置表面布线WRS(图5)而不设置内部布线WRB,在这种情况下,第一接地图案41和第二接地图案42(图7)只要通过其他任意的方法相互电短路即可。
内层接地图案通常是与陶瓷基体10的表面平行的图案,可以是在平面布局中配置于陶瓷基体10的大致整体的图案,换言之可以是满版图案。在该情况下,通过将用于传输信号的连结内部端子72与外部端子82的内部布线WRB(图6)用内层接地图案包围,能够形成伪同轴结构。
(比较例)
接下来,对相对于高频基板301(图7及图8)的第一至第三比较例在以下进行说明。
图9是概略地表示第一比较例的高频基板301A的表面布线WRS(参照图5及图6)的结构的局部俯视图。图10是沿着图9中的线X-X的概略性的局部剖视图。在高频基板301A中,在陶瓷基体10没有设置凹部。关于除此之外的结构,与高频基板301(图7和图8)相同。
图11是概略地表示第二比较例的高频基板301B的表面布线WRS(参照图5及图6)的结构的局部俯视图。图12是沿着图11中的线XII-XII的概略性的局部剖视图。在高频基板301B中,陶瓷基体10不具有凹部RC1及凹部RC2(图7及图8),取而代之具有凹部RC4(第四凹部)及凹部RC5(第五凹部)。凹部RC4配置在第一焊盘61a与第一焊盘61b之间,凹部RC5配置在第二焊盘62a和第二焊盘62b之间。凹部RC4和凹部RC5可以如图11所示那样相连。作为变形例,凹部RC4和凹部RC5也可以彼此分离。
图13是概略地表示第三比较例的高频基板301C的表面布线WRS(参照图5及图6)的结构的局部俯视图。图14是沿着图13中的线XIV-XIV的概略性的局部剖视图。在高频基板301C中,陶瓷基体10不具有凹部RC1及凹部RC2(图7及图8),取而代之具有凹部RC3(第三凹部)。凹部RC3配置在第一焊盘对61与第二焊盘对62之间。
接着,参照图15~图19,对本实施方式的实施例的高频基板301与第一至第三比较例的高频基板301A~301C之间的高频特性的模拟结果的差异进行说明。另外,在图17~图19中为了使附图容易观察而省略了0~25GHz范围的图示,但也进行了该范围的模拟,确认了基本看不到上述基板间的差异。
模拟利用安装有金属块作为电容器90的替代的模型来进行。另外,为了容易进行模拟结果的比较,高频基板301、301B、301C中形成在陶瓷基体10的表面上的凹部的大小详细来说如参照图15在后面叙述的那样进行选择,使得通过凹部而进行的特性阻抗的平均校正成为大致相同程度。
具体而言,本模拟是在以下所示的条件下实施的。另外,将布线路径的延伸方向(例如,图7中为横向)的尺寸记为长度,并将布线路径的宽度方向(图7中为纵向)的尺寸记为宽度。对于高频基板301及301A~301C中的任意一者,均以相同条件设定第一内层接地图案31及第二内层接地图案32的结构。另外,这些内层接地图案设为大致满版图案。
第一布线路径51(第二布线路径52)的宽度:0.1mm
距离D1(图8):0.15mm
距离D2(图8):0.5mm
各焊盘(矩形)的宽度:0.35mm
各焊盘(矩形)的长度:0.25mm
构成各焊盘对的焊盘彼此之间的最短距离:0.3mm
第一布线路径51及第二布线路径52各自的中心线之间的距离:0.8mm
凹部RC1(RC2)(图7)的尺寸:宽度0.25mm、长度0.80mm、深度0.4mm(矩形)
凹部RC3(图13)的尺寸:宽度0.35mm、长度0.80mm、深度0.2mm(矩形)
凹部RC4和RC5(图11)的总体尺寸:宽度1.35mm、长度0.20mm、深度0.25mm(矩形)
陶瓷基体:氧化铝制(相对介电常数8.7)
布线路径及接地图案:钨制(有镍和金的被膜,金为最表层)
内层接地图案:钨制
用于模拟的软件:HFSS ver.15(Ansys公司制)
图15是将特性阻抗的模拟结果作为在频率67GHz下的时域反射(TDR:Time DomainReflectometry)进行表示的曲线图。图中,由横轴表示的时间轴可视为空间轴,一对箭头大致对应于一对第一焊盘61a、61b的位置。在陶瓷基体10没有形成凹部的高频基板301A中,箭头间的特性阻抗的平均值大幅降低。这是起因于由第一焊盘对61的存在而导致的电容成分的增大。另一方面,高频基板301、301B、301C通过在陶瓷基体10形成有凹部而使箭头间的特性阻抗的平均值的降低得到了校正。即,特性阻抗的平均值接近设计值100Ω。如上所述,高频基板301、301B、301C的凹部的大小被选择为,使该校正的效果成为相同程度。当在高频基板301、301B、301C之间比较特性阻抗时,在高频基板301B中,箭头间的特性阻抗的局部的急剧变化显著。
图16是表示反射特性的模拟结果的曲线图。高频基板301B在40GHz至60GHz的较宽的范围内,与其他布线基板相比,具有更大的反射。其理由可认为是起因于上述的特性阻抗的急剧变化。
图17是表示串扰特性的模拟结果的曲线图。具体而言,参照图4,模拟了从差动线路CA向差动线路CB的信号能量的泄漏的大小。串扰大意味着这种不期望的泄漏大。高频基板301C在40GHz左右以上的频带中的大部分中,具有最差的串扰特性。另一方面,高频基板301在40GHz以上的频带中的大部分中,具有最优异的串扰特性。
图18是表示能量损耗的比例的模拟结果的曲线图。这里所说的能量损耗,是指从输入电路的信号能量中除去反射所引起的损耗(参照图16)和通过了电路的信号能量(参照图19)而得到的差分。这种能量损耗一般被认为是由于介电损耗、导体损耗、辐射损耗等引起的。在小于55GHz时,能量损耗特性未见到较大的差异。另一方面,在55GHz以上时,高频基板301具有最优异的特性,在60GHz以上时其效果更为显著。这可认为是由于能够抑制向表面波的模式变换所引起的辐射损耗(详细在后面叙述)以及串扰所引起的损耗(图17)。另外,根据图18的结果,可以认为高频基板301在许多用途中至少能够使用到70GHz左右。因此,可以认为高频基板301至少在55GHz以上且70GHz以下的高频区域内具有优异的能量损耗特性。另外,这种高频区域可以设想特别是在光模块(光封装体)中使用。
图19是表示通过特性的模拟结果的曲线图。高频基板301B在40GHz至60GHz的较宽的范围内,与不具有凹部的高频基板301A相比,具有较差的通过特性。其理由可认为是起因于上述的特性阻抗的局部的急剧变化。高频基板301C具有与不具有凹部的高频基板301A类似的通过特性。由此可知,从通过特性的观点来看,高频基板301C的凹部RC3不具有扩大信号的通带的效果。高频基板301在高频、特别是在60GHz以上的频率下,与其他布线基板相比,具有优异的通过特性。这是对应于能量损耗小(图18)的结果。
(效果的总结)
在使用差动线路CA、CB(图4)的信号传输中,特别是从图18所示的模拟结果可知,通过设置有凹部RC1、RC2的高频基板301,能够显著地抑制高频区域中的能量损耗。其结果,能够获得良好的通过特性(参照图19)。
另外,参照图10,在没有设置凹部的高频基板301A中,通过组合了第一内层接地图案31和第二内层接地图案32的结构,也能够在一定程度上抑制由于存在第一焊盘对61和第二焊盘对62而引起的特性阻抗的局部降低。如果想要仅依赖于该结构的优化来充分地抑制特性阻抗的局部降低、即从设计值100Ω的偏离,则必须将深度D2相应地增大与焊盘的宽度相对于布线路径的宽度的增大对应的量。换言之,必须相应地增大第二内层接地图案32与第一焊盘对61以及第二焊盘对62(在图8中未示出)各自之间的距离。在该情况下,作为电磁现象,与在第一焊盘61a和第一焊盘61b之间(以及第二焊盘62a和第二焊盘62b之间)正常传播的信号相对应的横向电磁波(TEM波:Transverse Electromagnetic Wave)容易被变换为表面波。该变换增大的结果是,表面波的辐射所引起的传播损耗增大。根据本实施方式,凹部RC1及凹部RC2具有抑制特性阻抗的局部降低的效果(参照图15)。由此,无需过度增大深度D2。因此,能够显著地抑制由高频区域中的表面波的辐射引起的能量损耗。
在差动线路中,如果在第一布线路径中传输的信号与在第二布线路径中传输的信号之间的相位差偏离给定的相位差(反相位),则阻抗有可能偏离设计值。因此,布线基板的表面布线的结构优选为尽可能对称。例如,在图7中,凹部RC1(第一凹部)和凹部RC2(第二凹部)、第一焊盘61a和第二焊盘62a、第一焊盘61b和第二焊盘62b、第一布线路径51和第二布线路径52、以及第一接地图案41和第二接地图案42优选为分别具有相同的尺寸(也包括凹部的深度及布线路径等的厚度),并且这些优选为相对于第三接地图案43的中心线(若在图7中标注则为沿水平方向延伸的中心线)呈线对称地配置。安装于第一焊盘对61和第二焊盘对62的电容器90也优选为具有上述的对称性。这对于其他比较例及变形例中的差动线路也是同样的。
(第一变形例)
陶瓷基体10也可以除了凹部RC1、RC2(图7)之外,还具有凹部RC3(图13)。在设计上,凹部RC1、RC2的深度具有上限。具体而言,凹部RC1、RC2的深度必须小于深度D2(图8)。起因于此,有时不能充分地抑制第一焊盘对61及第二焊盘对62的附近的特性阻抗的局部降低。在这种情况下,通过还设置凹部RC3,能够充分地抑制特性阻抗的局部降低。由此,能够进一步抑制高频区域中的能量损耗。凹部RC3的长度优选为第一焊盘对61的长度LP(图20)以上。另外,凹部RC3的深度优选比凹部RC1、RC2各自的深度小。由此,能够在抑制因设置凹部RC3而产生的高频区域中的串扰所引起的能量损耗的同时,抑制特性阻抗的局部降低。
(第二变形例)
陶瓷基体10也可以除了凹部RC1及凹部RC2(图7)之外,还具有凹部RC4、RC5(图11)。
通过设置凹部RC4、RC5,能够避免在第一焊盘61a与第一焊盘61b之间(以及第二焊盘62a与第二焊盘62b之间),在安装电容器90时接合材料(典型地为焊料)非预期地跨越第一焊盘61a与第一焊盘61b之间(以及第二焊盘62a与第二焊盘62b之间)而形成的情况。由此,能够防止第一焊盘61a与第一焊盘61b之间(以及第二焊盘62a与第二焊盘62b之间)的电短路。在第一布线路径51(以及第二布线路径52)的宽度方向上,凹部RC4(以及RC5)的宽度优选为第一焊盘61a(以及第二焊盘62a)的宽度以上。由此,能够可靠地防止电短路。
凹部RC4、RC5各自的深度优选比凹部RC1、RC2各自的深度小,为能够防止第一焊盘61a与第一焊盘61b之间(以及第二焊盘62a与第二焊盘62b之间)的电短路的程度就足够。由此,能够避免不必要地导致由凹部RC4、RC5引起的特性阻抗的局部的急剧变化的情况。
另外,也可以组合第一及第二变形例。即,陶瓷基体10也可以除了凹部RC1及凹部RC2(图7)之外,还具有凹部RC3~RC5。
(第三变形例)
图20是表示第三变形例的高频基板301v(布线基板)的局部俯视图。在高频基板301v中,凹部RC1的长度LR为第一焊盘对61的长度LP以上。同样地,凹部RC2的长度为第二焊盘对62的长度以上。当长度LR过大时,设置第一接地图案41的区域减少,所以在实际的设计中,到第一焊盘对61的长度LP的1.5倍左右成为长度LR的上限。关于凹部RC2的长度也是同样的。
另外,第一焊盘对61的长度LP是在第一焊盘61a与第一焊盘61b相互对置的方向(图20中的横向)上的第一焊盘对61的总体尺寸。另外,凹部RC1的长度LR是在上述方向上的凹部RC1的尺寸。关于第二焊盘对62的长度及凹部RC2的长度也是同样的。
根据本变形例,能够在第一焊盘对61及第二焊盘对62的附近的充足的范围内可靠地配置凹部RC1及凹部RC2。由此,能够更可靠地获得上述的由凹部RC1及凹部RC2带来的效果。
(第四变形例)
图21是表示第四变形例的高频基板301w(布线基板)的局部俯视图。在高频基板301w中,第一焊盘对61具有通过最小长度LP1及最大长度LP2而被赋予特征的形状。在最小长度LP1的范围内,第一焊盘对61具有实质上恒定的宽度。在该范围的外侧,第一焊盘对61具有锥形形状。
在本变形例中,将最小长度LP1视为第一焊盘对的长度。与上述第三变形例同样地,在本变形例中,凹部RC1的长度LR也为第一焊盘对61的长度即最小长度LP1以上。另外,当长度LR过大时,设置第一接地图案41的区域减少,因此长度LR设为第一焊盘对61的最大长度LP2以下为宜。另外,凹部RC2的长度也与凹部RC1的长度LR同样地被规定。
根据本变形例,能够在第一焊盘对61及第二焊盘对62的附近的充足的范围内可靠地配置凹部RC1及凹部RC2。由此,能够更可靠地获得上述的凹部RC1及凹部RC2所带来的效果。
<实施方式2>
图22是概略地表示本实施方式2中的高频封装体502的结构的俯视图。高频封装体502具有高频基板302(布线基板)来代替高频基板301(图1:实施方式1)。高频基板302与高频基板301不同,其整体被安装在壳体530的空腔CV内。高频基板302也可以用作用于安装内部电路750(图1)的一部分或全部的安装区域。在该情况下,可以省略安装区域550的一部分或全部。
在本实施方式中,壳体530具有配置于空腔CV的外侧的外部端子91~94。外部端子91~94分别与高频基板302的外部端子81~84电连接。外部端子91~94的具体结构是任意的,例如使用贯通框部532的金属销等。
另外,对于上述以外的结构,由于与上述的实施方式1的结构大致相同,因此对相同或对应的要素标注相同的符号,并且不重复其说明。
本实施方式的高频基板302与高频基板301(图1:实施方式1)不同,并未构成封装体的外部端子。除了这一点之外,通过本实施方式也能获得与实施方式1大致相同的效果。
虽然对本发明详细地进行了说明,但上述说明在全部方式中为例示,本发明并不限定于此。应该理解,在不脱离本发明的范围内能够设想并未例示的无数的变形例。
符号说明
CA、CB 差动线路
RC1~RC5 第一至第五凹部
CV 空腔
TH 贯通孔
OP 开口部
WR 布线
WRB 内部布线
WRS 表面布线
10 陶瓷基体
31、32 第一和第二内层接地图案
41~43 第一至第三接地图案
51、52 第一及第二布线路径
61 第一焊盘对
61a、61b 第一焊盘
62 第二焊盘对
62a、62b 第二焊盘
71~74 内部端子
81~84 外部端子
90 电容器
301、301A~301C、301v、301w、302 高频基板(布线基板)
501、502 高频封装体
530 壳体
531 底部
532 框部
535 开口部
550 安装区域
701 高频模块
730 盖体
750 内部电路
751 IC(集成电路)
752 光学部件
Claims (9)
1.一种布线基板,其具备:
陶瓷基体;
第一接地图案,设置在所述陶瓷基体上;
第一布线路径,设置在所述陶瓷基体上,与所述第一接地图案分离配置,并具有在所述陶瓷基体上沿一个方向延伸的部分;
第二布线路径,设置在所述陶瓷基体上,在所述陶瓷基体上通过所述第一布线路径与所述第一接地图案隔开,并具有与所述第一布线路径并排地沿所述一个方向延伸的部分;
第二接地图案,设置在所述陶瓷基体上,在所述陶瓷基体上通过所述第二布线路径与所述第一布线路径隔开,并在所述陶瓷基体上与所述第二布线路径分离;
第一焊盘对,用于安装电容器,设置于所述第一布线路径的中途,并具有比所述第一布线路径的宽度大的宽度;以及
第二焊盘对,用于安装电容器,设置于所述第二布线路径的中途,并具有比所述第二布线路径的宽度大的宽度,
所述第一焊盘对包括在所述一个方向上对置的一对第一焊盘,所述第二焊盘对包括在所述一个方向上对置的一对第二焊盘,所述第一焊盘对与所述第二焊盘对在与所述一个方向正交的方向上对置,
所述陶瓷基体具有:第一凹部,设置在所述第一接地图案与所述第一焊盘对之间;以及第二凹部,设置在所述第二接地图案与所述第二焊盘对之间,所述第一凹部的长度为所述第一焊盘对的长度以上,所述第二凹部的长度为所述第二焊盘对的长度以上。
2.根据权利要求1所述的布线基板,其中,
所述布线基板还具备:
第一内层接地图案,设置于所述陶瓷基体的内部,具有在厚度方向上与所述第一布线路径及所述第二布线路径对置的部分,并在所述第一焊盘对及所述第二焊盘对的下方具有开口部;以及
第二内层接地图案,在所述陶瓷基体的内部设置得比所述第一内层接地图案深,并具有经由所述第一内层接地图案的所述开口部与所述第一焊盘对及所述第二焊盘对对置的部分。
3.根据权利要求1或2所述的布线基板,其中,
所述布线基板还具备安装在所述第一焊盘对上的电容器以及安装在所述第二焊盘对上的电容器。
4.一种布线基板,其具备:
陶瓷基体;
第一接地图案,设置在所述陶瓷基体上;
第一布线路径,设置在所述陶瓷基体上,与所述第一接地图案分离配置,并具有在所述陶瓷基体上沿一个方向延伸的部分;
第二布线路径,设置在所述陶瓷基体上,在所述陶瓷基体上通过所述第一布线路径与所述第一接地图案隔开,并具有与所述第一布线路径并排地沿所述一个方向延伸的部分;
第二接地图案,设置在所述陶瓷基体上,在所述陶瓷基体上通过所述第二布线路径与所述第一布线路径隔开,并在所述陶瓷基体上与所述第二布线路径分离;
第一焊盘对,用于安装电容器,设置于所述第一布线路径的中途,并具有比所述第一布线路径的宽度大的宽度;以及
第二焊盘对,用于安装电容器,设置于所述第二布线路径的中途,并具有比所述第二布线路径的宽度大的宽度,
所述第一焊盘对包括在所述一个方向上对置的一对第一焊盘,所述第二焊盘对包括在所述一个方向上对置的一对第二焊盘,所述第一焊盘对与所述第二焊盘对在与所述一个方向正交的方向上对置,
所述陶瓷基体具有:第一凹部,设置在所述第一接地图案与所述第一焊盘对之间;第二凹部,设置在所述第二接地图案与所述第二焊盘对之间;以及第三凹部,设置在所述第一焊盘对与所述第二焊盘对之间,所述第三凹部的深度比所述第一凹部及所述第二凹部各自的深度小。
5.一种布线基板,其具备:
陶瓷基体;
第一接地图案,设置在所述陶瓷基体上;
第一布线路径,设置在所述陶瓷基体上,与所述第一接地图案分离配置,并具有在所述陶瓷基体上沿一个方向延伸的部分;
第二布线路径,设置在所述陶瓷基体上,在所述陶瓷基体上通过所述第一布线路径与所述第一接地图案隔开,并具有与所述第一布线路径并排地沿所述一个方向延伸的部分;
第二接地图案,设置在所述陶瓷基体上,在所述陶瓷基体上通过所述第二布线路径与所述第一布线路径隔开,并在所述陶瓷基体上与所述第二布线路径分离;
第一焊盘对,用于安装电容器,设置于所述第一布线路径的中途,并具有比所述第一布线路径的宽度大的宽度;以及
第二焊盘对,用于安装电容器,设置于所述第二布线路径的中途,并具有比所述第二布线路径的宽度大的宽度,
所述第一焊盘对包括在所述一个方向上对置的一对第一焊盘,所述第二焊盘对包括在所述一个方向上对置的一对第二焊盘,所述第一焊盘对与所述第二焊盘对在与所述一个方向正交的方向上对置,
所述陶瓷基体具有:第一凹部,设置在所述第一接地图案与所述第一焊盘对之间;第二凹部,设置在所述第二接地图案与所述第二焊盘对之间;第四凹部,设置在所述第一焊盘之间;以及第五凹部,设置在所述第二焊盘之间,所述第四凹部及所述第五凹部各自的深度比所述第一凹部及所述第二凹部各自的深度小。
6.一种封装体,其具备:
权利要求1、2、4、5中任一项所述的布线基板;以及
壳体,具有空腔,
所述布线基板的至少一部分位于所述空腔的内部。
7.根据权利要求6所述的封装体,其中,
所述布线基板具有位于所述空腔的外部的部分。
8.一种模块,其具备:
权利要求6所述的封装体;
盖体,对所述封装体的所述空腔进行密封;以及
集成电路,安装在所述空腔内,
所述第一布线路径和所述第二布线路径构成与所述集成电路电连接的差动线路。
9.根据权利要求8所述的模块,其中,
所述集成电路具有55GHz以上的工作频率。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018154663 | 2018-08-21 | ||
JP2018-154663 | 2018-08-21 | ||
PCT/JP2019/032221 WO2020040072A1 (ja) | 2018-08-21 | 2019-08-19 | 配線基板、パッケージおよびモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112119489A CN112119489A (zh) | 2020-12-22 |
CN112119489B true CN112119489B (zh) | 2024-03-12 |
Family
ID=69592940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980032015.7A Active CN112119489B (zh) | 2018-08-21 | 2019-08-19 | 布线基板、封装体及模块 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7026804B2 (zh) |
CN (1) | CN112119489B (zh) |
WO (1) | WO2020040072A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7456516B2 (ja) | 2020-11-04 | 2024-03-27 | 株式会社村田製作所 | 信号電源分離回路が構成される多層回路基板 |
WO2023100964A1 (ja) * | 2021-12-03 | 2023-06-08 | 京セラ株式会社 | 配線基板及び電子装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107626A (ja) * | 1996-09-27 | 1998-04-24 | Matsushita Electric Ind Co Ltd | Pll回路 |
WO2012026516A1 (ja) * | 2010-08-27 | 2012-03-01 | 京セラ株式会社 | 素子収納用パッケージおよびこれを備えたモジュール |
WO2018074100A1 (ja) * | 2016-10-21 | 2018-04-26 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
-
2019
- 2019-08-19 WO PCT/JP2019/032221 patent/WO2020040072A1/ja active Application Filing
- 2019-08-19 JP JP2020538367A patent/JP7026804B2/ja active Active
- 2019-08-19 CN CN201980032015.7A patent/CN112119489B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107626A (ja) * | 1996-09-27 | 1998-04-24 | Matsushita Electric Ind Co Ltd | Pll回路 |
WO2012026516A1 (ja) * | 2010-08-27 | 2012-03-01 | 京セラ株式会社 | 素子収納用パッケージおよびこれを備えたモジュール |
WO2018074100A1 (ja) * | 2016-10-21 | 2018-04-26 | 京セラ株式会社 | 高周波基体、高周波パッケージおよび高周波モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP7026804B2 (ja) | 2022-02-28 |
JPWO2020040072A1 (ja) | 2021-06-03 |
WO2020040072A1 (ja) | 2020-02-27 |
CN112119489A (zh) | 2020-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6524986B2 (ja) | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 | |
JP4653005B2 (ja) | 電子部品パッケージ | |
US10056669B2 (en) | Transmission line | |
US10777493B2 (en) | Semiconductor device mounting board and semiconductor package | |
CN112119489B (zh) | 布线基板、封装体及模块 | |
TWI578870B (zh) | Anti - wear and grounding pattern structure of soft circuit board pad area | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
US10588215B2 (en) | Inter-board connection structure | |
JP2015056719A (ja) | 多層配線基板 | |
JP2017005646A (ja) | 高周波接続線路 | |
TW201438558A (zh) | 電路板高頻焊墊區之接地圖型結構 | |
US20150222003A1 (en) | Microwave circuit | |
JP4381701B2 (ja) | 同軸コネクタと多層基板との接続構造 | |
EP3937596A1 (en) | Common mode suppression packaging apparatus, and printed circuit board | |
JP2008263360A (ja) | 高周波基板装置 | |
JP2010068405A (ja) | 高周波伝送装置 | |
JP6352839B2 (ja) | 高周波パッケージ | |
WO2023100964A1 (ja) | 配線基板及び電子装置 | |
JP6687302B1 (ja) | 高周波回路及び通信モジュール | |
CN113453415B (zh) | 信号传输电路以及印刷电路板 | |
WO2023119706A1 (ja) | 伝送線路 | |
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JP2019106663A (ja) | 高周波回路 | |
JP2012010069A (ja) | 伝送線路 | |
CN113056092A (zh) | 布线基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |