JP4653005B2 - 電子部品パッケージ - Google Patents
電子部品パッケージ Download PDFInfo
- Publication number
- JP4653005B2 JP4653005B2 JP2006113454A JP2006113454A JP4653005B2 JP 4653005 B2 JP4653005 B2 JP 4653005B2 JP 2006113454 A JP2006113454 A JP 2006113454A JP 2006113454 A JP2006113454 A JP 2006113454A JP 4653005 B2 JP4653005 B2 JP 4653005B2
- Authority
- JP
- Japan
- Prior art keywords
- ground conductor
- signal line
- electronic component
- substrate
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1905—Shape
- H01L2924/19051—Impedance matching structure [e.g. balun]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Description
図2は、本発明の第1の実施の形態に係る、電子部品を備えたパッケージの概略構造を示す図であり、より具体的には、図2(a)は、上面に蓋部が設けられていない状態のパッケージ基板の平面図であり、図2(b)は、図2(a)に示すパッケージ基板の上面に蓋部が設けられている状態における、図2(a)の線A−Aにおける断面図である。
f0=光速 /(2×信号線路の長さ×Er)
例えば、パッケージ基板の長さX(図2参照)が約1cmの場合、信号線路の長さは0.5cmであり、パッケージ基板がセラミックから成る場合、誘電率Erは約8であるので、反射周波数f0は約7GHzと算出される。
上述の本発明の第1の実施の形態では、パッケージ基板11は、3つの信号線路15、19及び21を厚さ方向に互い違いに備えた構造であったが、本発明はこの例に限られず、図18乃至図21に示すように、多層構造の一例として、4つの信号線路を厚さ方向に互い違いに備えた3層構造としてもよい。
上述の本発明の第1及び第2の実施の形態では、パッケージ基板11又は71の上面に載置される蓋部14の断面はコの字を90度反時計回りに回転させた形状を有していたが、蓋部とパッケージ基板とが接触する部分の形状を図22乃至図24に示す形状することにより、板状の蓋部をパッケージ基板に載置することができる。
上述の本発明の第1の実施の形態では、図2に示すように、パッケージ基板11は、3つの信号線路15、19及び21を厚さ方向に互い違いに備えた構造であったが、図25乃至図28に示すように、第3信号線路21の配設面と略同一面上であって、第3信号線路21の左右両側に、第3信号線路21と略平行に、第3信号線路用接地導体100を設けてもよい。
fn=光速 /(2×(一の信号線路と他の信号線路との間の距離)×Er)
ここで、Erは、パッケージ基板の誘電率を示す。
(付記1) 電子部品が封止されて上面に設けられた誘電体基板を備えた電子部品パッケージであって、
前記誘電体基板の前記上面には、前記電子部品に接続される第1信号線路と、第1接地導体とが形成され、
前記誘電体基板の下面には、外部接続用電極に接続される第2信号線路と、第2接地導体とが形成され、
前記第1接地導体と第2接地導体とは接地導体用ビアホールを介して接続され、
前記第1信号線路及び前記第2信号線路に接続された基板内部信号線路が、上下を前記第1接地導体及び前記第2接地導体に、左右を前記接地導体用ビアホールに囲まれて、前記誘電体基板の内部に設けられていることを特徴とする電子部品パッケージ。
(付記2) 付記1記載の電子部品パッケージであって、
前記基板内部信号線路は、ビアホールによって、前記第1信号線路及び前記第2信号線路と接続されていることを特徴とする電子部品パッケージ。
(付記3) 付記1又は2記載の電子部品パッケージであって、
前記電子部品は、前記誘電体基板上に蓋部を載置することにより封止され、
前記第1接地導体は、前記誘電体基板と前記蓋部との接点として機能することを特徴とする電子部品パッケージ。
(付記4) 付記1乃至3いずれか一項記載の電子部品パッケージであって、
前記第1接地導体は、前記誘電体基板の前記上面に環状に設けられていることを特徴とする電子部品パッケージ。
(付記5) 付記1乃至4いずれか一項記載の電子部品パッケージであって、
前記蓋部の内面又は外面上に電磁波吸収体が設けられていることを特徴とする電子部品パッケージ。
(付記6) 付記1乃至5いずれか一項記載の電子部品パッケージであって、
前記外部接続用電極は、金属リードであることを特徴とする電子部品パッケージ。
(付記7) 付記6記載の電子部品パッケージであって、
前記金属リードの厚さは、0.05mm以上及び0.3mm以下であることを特徴とする電子部品パッケージ。
(付記8) 付記1乃至7いずれか一項記載の電子部品パッケージであって、
前記第2信号線路に接続された前記外部接続用電極の両側に、前記第2接地導体から延出された接地導体電極が形成されていることを特徴とする電子部品パッケージ。
(付記9) 付記1乃至8いずれか一項記載の電子部品パッケージであって、
前記第2信号線路の下に金属板が設けられていることを特徴とする電子部品パッケージ。
(付記10) 付記1乃至9いずれか一項記載の電子部品パッケージであって、
前記電子部品の上面は、前記誘電体基板の上面と略同一面上に位置していることを特徴とする電子部品パッケージ。
(付記11) 付記1乃至10いずれか一項記載の電子部品パッケージであって、
前記誘電体基板は多層基板であって、各層の下面に層信号線路が形成されており、
前記層信号線路は互いにビアホールで接続されて、前記基板内部信号線路が構成されることを特徴とする電子部品パッケージ。
(付記12) 付記11記載の電子部品パッケージであって、
前記層信号線路の近傍に、層接地導体が設けられていることを特徴とする電子部品パッケージ。
(付記13) 付記1乃至12記載の電子部品パッケージであって、
前記誘電体基板の端部近傍に、誘電材料から成る壁部が設けられていることを特徴とする電子部品パッケージ。
(付記14) 付記13記載の電子部品パッケージであって、
前記壁部の内部に、前記第1接地導体に接続する接地構造が形成されていることを特徴とする電子部品パッケージ。
(付記15) 付記1乃至14いずれか一項記載の電子部品パッケージであって、
前記基板内部信号線路の両側に、基板内部接地導体が設けられていることを特徴とする電子部品パッケージ。
(付記16) 付記15記載の電子部品パッケージであって、
前記基板内部接地導体は、第1接地導体が設けられている箇所よりも外側に延出している部分を有することを特徴とする電子部品パッケージ。
(付記17) 付記16記載の電子部品パッケージであって、
前記基板内部接地導体は、前記第1接地導体及び前記第2接地導体と、ビアホールを介して接続されていることを特徴とする電子部品パッケージ。
(付記18) 付記16又は17記載の電子部品パッケージであって、
前記基板内部接地導体の、前記第1接地導体が設けられている箇所よりも外側に延出している前記部分は、前記第2接地導体のみとビアホールを介して接続されていることを特徴とする電子部品パッケージ。
(付記19) 付記1乃至18いずれか一項記載の電子部品パッケージであって、
前記誘電体基板は、セラミックから成ることを特徴とする電子部品パッケージ。
2、12 LSI
3、13、113 第1接地導体
4、14、90 蓋部
5、15 第1信号線路
6 電極
7、8、17、18、26、75、76、77、78、79、80、85、96、97、102 ビアホール
9 中間信号線路
16 第2接地導体
19、74 第2信号線路
20 金属リード
21、72 第3信号線路
22、61 金属板
25 ボンディングワイヤ
30 プリント配線基板
31 金属パターン
32 電子部品
52 LSI上の信号線路
60 孔形成部
62 金属板の凹部
65 電磁波吸収体
73 第4信号線路
81 第4接地導体
82 第3接地導体
92 壁部
95 第5接地導体
100 第3信号線路用接地導体
Claims (9)
- 電子部品が封止されて上面に設けられた誘電体基板を備えた電子部品パッケージであって、
前記誘電体基板の前記上面には、前記電子部品に接続される第1信号線路と、第1接地導体とが形成され、
前記誘電体基板の下面には、外部接続用電極に接続される第2信号線路と、第2接地導体とが形成され、
前記第1接地導体と第2接地導体とは接地導体用ビアホールを介して接続され、
前記第1信号線路及び前記第2信号線路に接続された基板内部信号線路が、上下を前記第1接地導体及び前記第2接地導体に、左右を前記接地導体用ビアホールに囲まれて、前記誘電体基板の内部に設けられ、
前記基板内部信号線路の両側に、基板内部接地導体が設けられていることを特徴とする電子部品パッケージ。 - 請求項1記載の電子部品パッケージであって、
前記基板内部信号線路は、ビアホールによって、前記第1信号線路及び前記第2信号線路と接続されていることを特徴とする電子部品パッケージ。 - 請求項1又は2記載の電子部品パッケージであって、
前記外部接続用電極は、金属リードであり、
前記金属リードの厚さは、0.05mm以上及び0.3mm以下であることを特徴とする電子部品パッケージ。 - 請求項1乃至3いずれか一項記載の電子部品パッケージであって、
前記第2信号線路に接続された前記外部接続用電極の両側に、前記第2接地導体から延出された接地導体電極が形成されていることを特徴とする電子部品パッケージ。 - 請求項1乃至4いずれか一項記載の電子部品パッケージであって、
前記第2信号線路の下に金属板が設けられていることを特徴とする電子部品パッケージ。 - 請求項1乃至5いずれか一項記載の電子部品パッケージであって、
前記誘電体基板は多層基板であって、各層の下面に層信号線路が形成されており、
前記層信号線路は互いにビアホールで接続されて、前記基板内部信号線路が構成されることを特徴とする電子部品パッケージ。 - 請求項6記載の電子部品パッケージであって、
前記層信号線路の近傍に、層接地導体が設けられていることを特徴とする電子部品パッケージ。 - 請求項1乃至7記載の電子部品パッケージであって、
前記誘電体基板の端部近傍に、誘電材料から成る壁部が設けられていることを特徴とする電子部品パッケージ。 - 請求項1乃至8いずれか一項記載の電子部品パッケージであって、
前記基板内部接地導体は、前記第1接地導体が設けられている箇所よりも外側に延出している部分を有し、当該部分は、前記第2接地導体のみとビアホールを介して接続されていることを特徴とする電子部品パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113454A JP4653005B2 (ja) | 2006-04-17 | 2006-04-17 | 電子部品パッケージ |
US11/456,870 US7436056B2 (en) | 2006-04-17 | 2006-07-12 | Electronic component package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113454A JP4653005B2 (ja) | 2006-04-17 | 2006-04-17 | 電子部品パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287916A JP2007287916A (ja) | 2007-11-01 |
JP4653005B2 true JP4653005B2 (ja) | 2011-03-16 |
Family
ID=38604074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006113454A Expired - Fee Related JP4653005B2 (ja) | 2006-04-17 | 2006-04-17 | 電子部品パッケージ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7436056B2 (ja) |
JP (1) | JP4653005B2 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078205A (ja) * | 2006-09-19 | 2008-04-03 | Fujitsu Ltd | 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置 |
JP2008262989A (ja) * | 2007-04-10 | 2008-10-30 | Toshiba Corp | 高周波回路基板 |
JP2009246317A (ja) | 2008-04-01 | 2009-10-22 | Nec Electronics Corp | 半導体装置および配線基板 |
JP5074553B2 (ja) * | 2010-05-14 | 2012-11-14 | 日本電信電話株式会社 | 高周波パッケージ |
US9078347B2 (en) * | 2010-07-30 | 2015-07-07 | Kyocera Corporation | Electronic component housing unit, electronic module, and electronic device |
TWI437293B (zh) * | 2010-08-13 | 2014-05-11 | Nat Univ Tsing Hua | 具有接地共平面波導之光通信系統 |
JP5636834B2 (ja) * | 2010-09-10 | 2014-12-10 | 富士通株式会社 | 高周波回路用パッケージ及び高周波回路装置 |
US9491873B2 (en) | 2011-05-31 | 2016-11-08 | Kyocera Corporation | Element housing package, component for semiconductor device, and semiconductor device |
JP5900616B2 (ja) * | 2012-05-28 | 2016-04-06 | 株式会社村田製作所 | 複合モジュール |
US9728502B2 (en) * | 2014-11-10 | 2017-08-08 | Samsung Electronics Co., Ltd. | Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same |
JP6316232B2 (ja) * | 2015-03-20 | 2018-04-25 | 三菱電機株式会社 | マイクロ波デバイス |
CN104836619B (zh) | 2015-03-30 | 2017-08-29 | 青岛海信宽带多媒体技术有限公司 | 一种光器件 |
CN108063362A (zh) * | 2015-03-30 | 2018-05-22 | 青岛海信宽带多媒体技术有限公司 | 一种激光器 |
US9686866B2 (en) * | 2015-08-23 | 2017-06-20 | Unimicron Technology Corp. | Package structure and manufacturing method thereof |
WO2018030486A1 (ja) * | 2016-08-10 | 2018-02-15 | 京セラ株式会社 | 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置 |
JP6635605B2 (ja) * | 2017-10-11 | 2020-01-29 | 国立研究開発法人理化学研究所 | 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置 |
JP7197057B2 (ja) * | 2020-05-15 | 2022-12-27 | 株式会社村田製作所 | 伝送線路 |
US20240063108A1 (en) | 2020-12-28 | 2024-02-22 | Kyocera Corporation | Semiconductor package and semiconductor electronic device |
JP7245947B1 (ja) * | 2022-08-15 | 2023-03-24 | Fcnt株式会社 | 印刷配線基板及び無線通信端末 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04336702A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | パッケージ |
JPH10303333A (ja) * | 1997-04-22 | 1998-11-13 | Kyocera Corp | 高周波用パッケージ |
JP2001127182A (ja) * | 1999-10-22 | 2001-05-11 | Kyocera Corp | 高周波回路用パッケージ |
JP2005311337A (ja) * | 2004-03-26 | 2005-11-04 | Mitsubishi Electric Corp | 高周波パッケージ、送受信モジュールおよび無線装置 |
JP2007242933A (ja) * | 2006-03-09 | 2007-09-20 | Anritsu Corp | セラミックパッケージ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4739448A (en) * | 1984-06-25 | 1988-04-19 | Magnavox Government And Industrial Electronics Company | Microwave multiport multilayered integrated circuit chip carrier |
US5168344A (en) | 1990-08-15 | 1992-12-01 | W. R. Grace & Co. Conn. | Ceramic electronic package design |
US6410847B1 (en) * | 2000-07-25 | 2002-06-25 | Trw Inc. | Packaged electronic system having selectively plated microwave absorbing cover |
JP2006147676A (ja) * | 2004-11-17 | 2006-06-08 | Nec Corp | 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置 |
-
2006
- 2006-04-17 JP JP2006113454A patent/JP4653005B2/ja not_active Expired - Fee Related
- 2006-07-12 US US11/456,870 patent/US7436056B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04336702A (ja) * | 1991-05-14 | 1992-11-24 | Mitsubishi Electric Corp | パッケージ |
JPH10303333A (ja) * | 1997-04-22 | 1998-11-13 | Kyocera Corp | 高周波用パッケージ |
JP2001127182A (ja) * | 1999-10-22 | 2001-05-11 | Kyocera Corp | 高周波回路用パッケージ |
JP2005311337A (ja) * | 2004-03-26 | 2005-11-04 | Mitsubishi Electric Corp | 高周波パッケージ、送受信モジュールおよび無線装置 |
JP2007242933A (ja) * | 2006-03-09 | 2007-09-20 | Anritsu Corp | セラミックパッケージ |
Also Published As
Publication number | Publication date |
---|---|
US7436056B2 (en) | 2008-10-14 |
US20070241447A1 (en) | 2007-10-18 |
JP2007287916A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4653005B2 (ja) | 電子部品パッケージ | |
JP6837432B2 (ja) | 高周波モジュール | |
JP4188373B2 (ja) | 多層誘電体基板および半導体パッケージ | |
WO2018164158A1 (ja) | 高周波モジュール | |
WO2012073591A1 (ja) | 高周波信号線路 | |
JP5132760B2 (ja) | 多層誘電体基板および半導体パッケージ | |
WO2018101381A1 (ja) | 高周波モジュール | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP6973667B2 (ja) | 回路基板及び電子機器 | |
JP2015056719A (ja) | 多層配線基板 | |
JP7010372B2 (ja) | 高周波モジュール | |
US8324508B2 (en) | Composite circuit board | |
JP2013138147A (ja) | 電子装置 | |
JP3935082B2 (ja) | 高周波用パッケージ | |
JP4605930B2 (ja) | 高周波半導体素子収納用パッケージ | |
JP7455730B2 (ja) | 配線基板 | |
JP6282944B2 (ja) | 配線基板およびこれを用いた高周波装置 | |
JP2020017622A (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP2006114623A (ja) | 基板モジュール及び印刷配線板並びにこれを用いた電子装置 | |
JP2001189405A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
JP2006203542A (ja) | 分波器 | |
JP2004259960A (ja) | 配線基板 | |
JP4663351B2 (ja) | 電子装置 | |
JP2006073935A (ja) | 半導体パッケージ | |
JP2004186606A (ja) | 高周波用パッケージの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4653005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |