JP2007287916A - 電子部品パッケージ - Google Patents

電子部品パッケージ Download PDF

Info

Publication number
JP2007287916A
JP2007287916A JP2006113454A JP2006113454A JP2007287916A JP 2007287916 A JP2007287916 A JP 2007287916A JP 2006113454 A JP2006113454 A JP 2006113454A JP 2006113454 A JP2006113454 A JP 2006113454A JP 2007287916 A JP2007287916 A JP 2007287916A
Authority
JP
Japan
Prior art keywords
signal line
ground conductor
electronic component
component package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006113454A
Other languages
English (en)
Other versions
JP4653005B2 (ja
Inventor
Shisei Cho
子誠 張
Akira Ikeuchi
公 池内
Takatoshi Yagisawa
孝俊 八木澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006113454A priority Critical patent/JP4653005B2/ja
Priority to US11/456,870 priority patent/US7436056B2/en
Publication of JP2007287916A publication Critical patent/JP2007287916A/ja
Application granted granted Critical
Publication of JP4653005B2 publication Critical patent/JP4653005B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】伝送損失が小さく、且つ遮断周波数が高い信号伝送を実現する表面実装用電子部品パッケージを提供する。
【解決手段】電子部品１２が封止されて上面に設けられた誘電体基板１１を備えた電子部品パッケージは、前記誘電体基板１１の前記上面に、前記電子部品１２に接続される第１信号線路１５と、第１接地導体１３とが形成され、前記誘電体基板１１の下面に、外部接続用電極２０に接続される第２信号線路１９と、第２接地導体１６とが形成され、前記第１接地導体１３と第２接地導体１６とは接地導体用ビアホール２６を介して接続され、前記第１信号線路１５及び前記第２信号線路１９に接続された基板内部信号線路２１が、上下を前記第１接地導体１３及び前記第２接地導体１６に、左右を前記接地導体用ビアホール２６に囲まれて、前記誘電体基板１１の内部に設けられていることを特徴とする。
【選択図】図２

Description

本発明は、電子部品パッケージに関し、より具体的には、伝送速度が高速な信号伝送に用いられる電子部品の表面実装用のパッケージの構造に関する。
従来より、伝送速度が４０Ｇｂ／ｓの信号伝送を行う電気光学インターフェイス回路を有する通信システム及び光通信システムにおいて、高速ＩＣパッケージとして、表面実装用封止パッケージが広く使用されている。
かかる表面実装用封止パッケージでは、パッケージングされる誘電体基板と、前記誘電体基板の表面に接続された蓋等とによって形成されるキャビティ内に電子部品が封止され、当該電子部品と、前記誘電体基板の信号線路路が設けられている面と反対の面に設けられた電極と、が接続される。
図１は、従来の電子部品を備えたパッケージを示す図である。より具体的には、図１（ａ）は、上面に蓋部が設けられていない状態のパッケージ基板の平面図であり、図１（ｂ）は、図１（ａ）に示すパッケージ基板の上面に蓋部が設けられている状態における、図１（ａ）の線Ａ−Ａにおける断面図である（例えば、特許文献１参照）。
図１を参照するに、パッケージ基板１の略中央に、ＬＳＩ（大規模集積回路：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）２が載置されている。ＬＳＩ２の外側であって、パッケージ基板１の上面の四辺に沿って、金属から成る接地導体３が環状に設けられている。
接地導体３上に金属又は誘電体から成る蓋部４の壁部４ａが載置され、蓋部４の内部にキャビティが形成され、かかるキャビティ内に前記ＬＳＩ２が封止されている。
パッケージ基板１の上面には、ＬＳＩ２に接続する信号線路５も設けられている。パッケージ基板１の下面の端部近傍には電極６が配設されている。信号線路５と電極６とは、パッケージ基板１中に設けられたビアホール７、８及び中間信号線路９を介して接続されている。
従って、パッケージ基板１がプリント配線基板（図示を省略）に搭載されると、電極６を介して、ＬＳＩ２とプリント配線基板の信号線路パターンが接続される。
米国特許第５，１６８，３４４号公報
しかしながら、図１に示す構造では、高周波特性を考慮していないため、パッケージ基板１の上面に設けられた接地導体３の下方に位置する中間信号線路９においてインピーダンス不整合が生じる。かかるインピーダンス不整合は、信号周波数が増加すると、伝送損失は大きくなり通信速度の低下を招く。
更に、パッケージ基板１と、当該パッケージ基板１が搭載されるプリント配線基板（図示を省略）との間の接触は周波数特性を制限し、最大動作周波数に影響を及ぼす。
より具体的には、図１に示す構造では、パッケージ基板１がセラミック等の誘電体から成る場合、シミュレーションを行った結果、利得が３ｄＢ減衰となる遮断周波数は３５ＧＨｚよりも低い低周波数となることを、本発明の発明者は知得している。
そこで、本発明は、上記の点に鑑みてなされたものであって、伝送損失が小さく、且つ遮断周波数が高い信号伝送を実現する表面実装用電子部品パッケージを提供することを本発明の目的とする。
本発明の一観点によれば、電子部品が封止されて上面に設けられた誘電体基板を備えた電子部品パッケージであって、前記誘電体基板の前記上面には、前記電子部品に接続される第１信号線路と、第１接地導体とが形成され、前記誘電体基板の下面には、外部接続用電極に接続される第２信号線路と、第２接地導体とが形成され、前記第１接地導体と第２接地導体とは接地導体用ビアホールを介して接続され、前記第１信号線路及び前記第２信号線路に接続された基板内部信号線路が、上下を前記第１接地導体及び前記第２接地導体に、左右を前記接地導体用ビアホールに囲まれて、前記誘電体基板の内部に設けられていることを特徴とする電子部品パッケージが提供される。
前記基板内部信号線路は、ビアホールによって、前記第１信号線路及び前記第２信号線路と接続されていてもよい。また、前記第２信号線路に接続された前記外部接続用電極の両側に、前記第２接地導体から延出された接地導体電極が形成されていてもよい。
前記誘電体基板は多層基板であって、各層の下面に層信号線路が形成されており、前記層信号線路は互いにビアホールで接続されて、前記基板内部信号線路が構成されることとしてもよい。更に、前記層信号線路の近傍に、層接地導体が設けられていてもよい。
前記基板内部信号線路の両側に、基板内部接地導体が設けられていてもよい。前記基板内部接地導体は、前記第１接地導体が設けられている箇所よりも外側に延出している部分を有し、当該部分は、前記第２接地導体のみとビアホールを介して接続されていてもよい。
本発明によれば、伝送損失が小さく、且つ遮断周波数が高い信号伝送を実現する表面実装用電子部品パッケージを提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図２は、本発明の第１の実施の形態に係る、電子部品を備えたパッケージの概略構造を示す図であり、より具体的には、図２（ａ）は、上面に蓋部が設けられていない状態のパッケージ基板の平面図であり、図２（ｂ）は、図２（ａ）に示すパッケージ基板の上面に蓋部が設けられている状態における、図２（ａ）の線Ａ−Ａにおける断面図である。
図２を参照するに、パッケージ基板１１の主面の略中央に、ＬＳＩ（大規模集積回路：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）１２が載置されている。ＬＳＩ１２の外側であって、パッケージ基板１１の上面の四辺に沿って、金属パターンから成る第１接地導体１３が略矩形状に設けられている。
なお、パッケージ基板１１は誘電体基板であり、例えば、セラミック等から成る。また、図２に示す例では、ＬＳＩ１２が図示されているが、本発明はこれに限られず、ＩＣ（集積回路：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、受動素子、能動素子、又はこれらの組合せ等の電子部品をパッケージ基板１１の略中央に設けてもよい。更に、図２に示す例では、第１接地導体１３はパッケージ基板１１の上面に平面視、略矩形環状に設けられているが、円型環状、楕円型環状、又は多角形の環状等に設けられていても良い。
第１接地導体１３上に、断面がコの字を９０度反時計回りに回転させた形状を有する蓋部１４の壁部１４ａが載置され、両者が半田等で接合されて、蓋部１４の内部に前記ＬＳＩ１２が設けられたキャビティが形成される。即ち、第１接地導体１３は蓋部１４との接点として機能し、前記ＬＳＩ１２が気密封止される。なお、蓋部１４は、例えば、金属又は誘電体から成る。
封止構造でないパッケージに関しても、同様の構造で高速特性が満足できる。
また、パッケージ基板１１の上面であって、第１接地導体１３と重ならない内側の領域には、第1信号線路１５が設けられており、第1信号線路１５は、後述するボンディングワイヤ（図２では図示を省略）によりＬＳＩ１２に接続している。
パッケージ基板１１の下面であって、前記第１接地導体１３が設けられている箇所に対応する箇所及びその内側には、金属パターンから成る第２接地導体１６が、また、前記第１接地導体１３が設けられている箇所に対応する箇所よりも外側には、第２信号線路１９が、設けられている。詳細は後述するが、第１接地導体１３は、図２において点線で示すビアホール２６−１及び２６−２を介して第２接地導体１６に接続している。
第２信号線路１９には、パッケージ基板１１の外側に延出する金属リード２０が、外部接続用電極として接続している。なお、本例では、このように、外部接続用電極として金属リードが設けられているが、外部接続用電極として半田ボールを用いて、パッケージ基板１１をＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板として構成してもよい。
パッケージ基板１１の内部には、基板内部信号線路として第３信号線路２１が設けられている。第３信号線路２１は、パッケージ基板１１中に鉛直方向に形成された第１ビアホール１７を介して第１信号線路１５に接続し、また、パッケージ基板１１中に鉛直方向に形成された第２ビアホール１８を介して第２信号線路１９に接続し、信号が伝送される。なお、第１ビアホール１７及び第２ビアホール１８は、パッケージ基板１１の上面に設けられた第１接地導体１３と重ならないように設けられている。
このように、パッケージ基板１１の上面に第１接地導体１３が、下面に第２接地導体１６が設けられ、第１接地導体１３及び第２接地導体１６はビアホール２６−１及び２６−２を介して接続され、更に、かかる第１接地導体１３及び第２接地導体１６に上下を、前記ビアホール２６−１及び２６−２に左右を挟まれて、第３信号線路２１が設けられている。
即ち、第１信号線路１５と第２信号線路１９とに接続している第３信号線路２１は、四方を接地導体に囲まれて、パッケージ基板１１の内部に設けられている。
なお、第２接地導体１６の下には、金属板２２が金属リード２０の端部から離間して設けられている。金属板２２が設けられていない場合は、入出力インピーダンスが例えば５０Ωになるようにインピーダンス整合をとって信号線路１５、１９及び２１をパッケージ基板１１に設けたとしても、パッケージ基板１１をプリント配線基板（図示を省略）に搭載すると前記インピーダンスが不整合になるおそれがある。しかしながら、金属板２２を設けることにより、かかる状態を回避することができる。また、金属板２２により、パッケージ基板１１をプリント配線基板（図示を省略）に搭載する際の良好な半田接続を確保することができる。なお、金属板２２は、例えば、金（Ａｕ）、銅（Ｃｕ）等の金属から成る。
図３は、プリント配線基板及び当該プリント配線基板上に搭載された図２に示すパッケージ基板１１の一部を示す平面図である。なお、図３では、図２に示す蓋部１４の図示を省略している。
図３を参照するに、プリント配線基板３０上に、パッケージ基板１１が搭載されている。プリント配線基板３０の上面には、複数の金属パターン３１が設けられている。
図３では、パッケージ基板１１の第１信号線路１５−１に接続される信号線路３１−１、パッケージ基板１１の第１信号線路１５−３に接続される信号線路３１−３、パッケージ基板１１の第１信号線路１５−５に接続される信号線路３１−５、信号線路３１−１と信号線路３１−３との間及び信号線路３１−３と信号線路３１−５との間に設けられた接地導体３１−ＧＮＤが示されている。
このように、本実施の形態では、プリント配線基板３０は、高周波信号の配線導体である信号線路（例えば、信号線路３１−１）を所定の間隔を介して接地導体３１−ＧＮＤで挟むように設けた所謂コプレーナ（ＣＰＷ：Ｃｏｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）型伝送線路構造を有している。但し、本発明はかかる例に限られず、プリント配線基板３０は、表面に高周波信号の配線導体である信号線路（例えば、信号線路３１−１）を所定の間隔を介して接地導体３１−ＧＮＤで挟むように設け、当該接地導体３１−ＧＮＤがビアホールを介して裏面に設けられた接地導体と接続している所謂グランデットコプレーナ（ＧＣＰＷ：Ｇｒｏｕｎｄｅｄ Ｃｏｐｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）型伝送線路構造を有していてもよい。いずれの場合も、高速の信号伝送が可能である。
また、パッケージ基板１１においては、パッケージ基板１１の上面の略中央に設けられたＬＳＩ１２に、ボンディグワイヤ２５を介して、第１信号線路１５−１（１５−３、１５−５）が接続している。
第１信号線路１５−１（１５−３、１５−５）は、第1ビアホール１７−１（１７−３、１７−５）、及び図３において点線で示す第３信号線路２１−１（２１−３、２１−５）、第２ビアホール１８−１（１８−３、１８−５）、及び第２信号線路１９−１（１９−３、１９−５）を介して、パッケージ基板１１の外側に延出する金属リード２０−１（２０−３、２０−５）に接続している。
金属リード２０−１（２０−３、２０−５）は、プリント配線基板３０の信号線路３１−１（３１−３、３１−５）に接続し、他の金属リード２０−２（２０−４、２０−６、２０−７、２０−８及び２０−９）はプリント配線基板３０の接地導体３１−ＧＮＤに接続している。なお、図３に示す例では、プリント配線基板３０の信号線路３１−１及び信号線路３１−３は、プリント配線基板３０の上面に設けられた受動素子、能動素子、ＬＳＩ、ＩＣ、又はこれらの組合せ等の電子部品３２にも接続している。
詳細は後述するが、パッケージ基板１１の上面の四辺に沿って環状に設けられた第１接地導体１３には、第１の接地導体接続用ビアホール２６−１及び第２の接地導体接続用ビアホール２６−２が、第１信号線路１５、第２信号線路１９、及び第３信号線路１９の配設方向と略垂直方向に複数並んで形成されている。
次に、図３において点線Ｂで囲った部分の詳細図を図４に示す。また、図４に示すパッケージ基板１１の底面図を図５に示す。
図４及び図５を参照するに、プリント配線基板３０の信号線路３１−１及び信号線路３１−３に接続する金属リード２０−１及び２０−３と、プリント配線基板３０の接地導体３１−ＧＮＤに接続する他の金属リード２０−２、２０−４、及び２０−６は、パッケージ基板１１の外側に延出している。
プリント配線基板３０の接地導体３１−ＧＮＤに接続し、接地導体電極として機能する金属リード２０−２、２０−４、及び２０−６は、接地導体である金属板２２から延出して設けられている。
なお、図５に示す例では、プリント配線基板３０の信号線路３１−１に接続する金属リード２０−１とプリント配線基板３０の信号線路３１−３に接続する金属リード２０−３との間には、接地導体として１本の金属リード２０−２のみが設けられているが、本発明はかかる例に限定されず、図６に示す構造であってもよい。
ここで、図６は、図５に示すパッケージ基板１１の変形例の誘電体基板であるパッケージ基板１１の底面図である。なお、図６において図５と同じ箇所には同じ番号を付し、その説明を省略する。
図６を参照するに、本変形例では、プリント配線基板３０の信号線路３１−１に接続する金属リード２０−１とプリント配線基板３０の信号線路３１−３に接続する金属リード２０−３との間に、接地導体として２本の金属リード２０−２ａ及び２０−２ｂが金属板２２から延出して設けられている。かかる構造は、特に、高周波信号線路が短いピッチで密集して設けられているパッケージの場合に有効であり、優れた接地安定性の下、良好な高周波特性を得ることができる。
次に、上述の構造を備えたパッケージ基板１１及びプリント配線基板３０の内部構造について、図７乃至図８を参照して説明する。
ここで、図７は、図４の線Ｃ−Ｃにおける断面図であり、図８は、図４の線Ｄ−Ｄにおける断面図である。
図７及び図８を参照するに、パッケージ基板１１の上面に設けられた第１信号線路１５−１は、パッケージ基板１１中に鉛直方向に形成された第１ビアホール１７−１を介して、パッケージ基板１１の内部に設けられている第３信号線路２１−１に接続し、第３信号線路２１−１は、パッケージ基板１１中に鉛直方向に形成された第２ビアホール１８−１を介して、パッケージ基板１１の下面に設けられた第２信号線路１９−１に接続している（図７参照）。
また、第３信号線路２１−１は、パッケージ基板１１の上面に設けられた第１接地導体１３と下面に設けられた第２接地導体１６とに、上下を挟まれた状態で、パッケージ基板１１の内部に設けられている（図７参照）。
更に、第１接地導体１３及び第２接地導体１６は、接地導体接続用ビアホール２６−１及び２６−２によって接続されている（図８参照）。
即ち、第３信号線路２１−1は、パッケージ基板１１の内部において四方を接地導体に囲まれたトンネル構造の下、設けられている。
かかるトンネル構造につき、図９及び図１０を参照して更に説明する。
ここで、図９は、図４の線Ｅ−Ｅにおける断面図であり、図１０は、図４において矢印Ｆで示す方向から見たときの斜視図である。
図９及び図１０を参照するに、第３信号線路２１−１は、パッケージ基板１１の上面に設けられた第１接地導体１３と、下面に設けられた第２接地導体１６と、第１接地導体１３及び第２接地導体１６とを鉛直方向に接続する接地導体接続用ビアホール２６−１及び２６−２によって、四方を囲まれて設けられている。
このように、第３信号線路２１−１の四方に接地導体を設けることにより、入出力インピーダンスが５０Ω等、所望の値になるようにインピーダンス整合をとることができる。
特に、第１接地導体１３と第２接地導体１６とを接続する接地導体接続用ビアホール２６−１及び２６−２は、信号の帰還電流（戻り電流）の直接且つ短い経路として機能する。よって、第１接地導体１３が電気的フローイング状態を回避することができ、共振の発生を抑制することができる。また、接地導体接続用ビアホール２６−１及び２６−２により、第１接地導体１３と第２接地導体１６との間の長さを短くすることができる。
なお、第１ビアホール１７、第２ビアホール１８、第１の接地導体接続用ビアホール２６−１及び第２の接地導体接続用ビアホール２６−２は、周知の方法により形成することができ、例えば、パッケージ基板１１にレーザを用いて又は機械的に孔を形成し、当該孔全体にメッキを施して導通させることにより形成してもよく、また、レーザ等で孔が形成された層を、当該孔に金属ペーストを充填して積層することにより形成してもよい。
次に、かかる構造を備えたパッケージの伝送特性及び反射特性につき、図１１を参照して説明する。
ここで、図１１は、本発明の実施の形態にかかるパッケージの、伝送特性及び反射特性を示したグラフである。
より具体的には、図１１（ａ）は、図１に示す従来の構造の場合との比較における前記伝送特性を示し、図１１（ｂ）は、図１に示す従来の構造の場合との比較における前記反射特性を示す。両グラフにおいて、本発明の実施の形態にかかるパッケージの場合を実線で示し、図１に示す従来の構造の場合を一点鎖線で示す。
図１１（ａ）を参照するに、横軸は周波数（単位：ＧＨｚ）を、縦軸は透過係数（Ｓ２１、単位：ｄＢ）を表し、特性曲線は透過係数の周波数特性を表している。本発明の実施の形態にかかるパッケージの場合、図１に示す従来の構造の場合に比し、伝送損失が小さく、高速通信に適している。
特に、本発明の実施の形態にかかるパッケージでは、利得が３ｄＢ減衰となる遮断周波数（ｆ２）は、図１に示す従来の構造の場合における前記遮断周波数（ｆ１）よりも、約２５％以上大きい。
例えば、パッケージ基板の長さＸ及び幅Ｙ（図２参照）が約１ｃｍの場合、図１に示す従来の構造の場合では利得が３ｄＢ減衰となる前記遮断周波数は約３５ＧＨｚであるのに対し、本発明の実施の形態にかかるパッケージでは前記遮断周波数は約４５ＧＨｚと、より高い周波数を示しており、伝送特性に優れ、高速動作や消費電力の面で優れる。
次に、図１１（ｂ）を参照するに、横軸は周波数（単位：ＧＨｚ）を、縦軸は反射係数（Ｓ１１、単位：ｄＢ）を表し、特性曲線は反射係数の周波数特性を表している。本発明の実施の形態にかかるパッケージの場合、反射周波数ｆ０の２倍の周波数のときに、図１に示す従来の構造の場合に比し、２５％以上反射特性が低くなり、信号線路における低ノイズの信号伝送を可能としている。
ここで、反射周波数ｆ０は、パッケージ基板の誘電率をＥｒとしたときに、以下の式で表される。
ｆ０＝光速 ／（２×信号線路の長さ×Ｅｒ）
例えば、パッケージ基板の長さＸ（図２参照）が約１ｃｍの場合、信号線路の長さは０．５ｃｍであり、パッケージ基板がセラミックから成る場合、誘電率Ｅｒは約８であるので、反射周波数ｆ０は約７ＧＨｚと算出される。
ところで、図２を再度参照するに、本実施の形態では、パッケージ基板１１の外側に延出する金属リード２０の厚さ（図２におけるｔ）は、パッケージ基板１１がセラミックから成る場合、約０．０５ｍｍ乃至０．３ｍｍの範囲に設定することができる。これについて、図１２を参照して説明する。
ここで、図１２は、本発明の実施の形態にかかるパッケージの周波数特性と金属リードの厚さとの関係を示すグラフであり、横軸は、金属リード２０の厚さ（図２におけるｔ）を示し、縦軸は利得が３ｄＢ減衰となる遮断周波数を示す。
図１２を参照するに、金属リード２０の厚さ（図２におけるｔ）が約０．０５ｍｍ乃至０．３ｍｍの場合、利得が３ｄＢ減衰となる遮断周波数は４０ＧＨｚ以上の値を示し、伝送速度が４０Ｇｂ／ｓ以上の信号伝送を行う通信システムに適用することができる。
図２を再度参照するに、本実施の形態では、パッケージ基板１１の主面の略中央に、電子部品としてＬＳＩ１２が載置されている。ここで、ＬＳＩ１２の厚さとパッケージ基板１１の厚さとの関係について、図１３乃至図１５を参照して説明する。
図１３乃至図１５は、ＬＳＩ１２の厚さとパッケージ基板１１の厚さとの関係を説明するための第１乃至第３の図であり、それぞれ、パッケージ基板１１の上面に蓋部１４が設けられていない状態におけるパッケージ基板１１の断面図である。図１３乃至図１５では、説明の便宜上、図２において示した箇所と同じ箇所には同じ番号を付し、その説明は省略する。
図１３を参照するに、パッケージ基板１１の略中央には孔形成部６０が設けられている。当該孔形成部６０内であって、金属板２２上には、上面に信号線路５２が設けられたＬＳＩ１２が載置されている。ここで、パッケージ基板１１の厚さｈ１とＬＳＩ１２の厚さｈ２とは略等しく設定されている。従って、パッケージ基板１１の上面に設けられた第1信号線路１５と、ＬＳＩ１２の上面に設けられた信号線路５２とは、略同一平面上に設けられていることになり、ボンディングワイヤ２５（図３参照）により両者を容易に接続することができる。
パッケージ基板１１の厚さｈ１がＬＳＩ１２の厚さｈ２よりも大きい場合（ｈ２<ｈ１）は、図１４に示す構造を採用してもよい。即ち、ＬＳＩ１２の下面と、金属板２２との間に、ＬＳＩ載置用金属板６１を設け、パッケージ基板１１の上面に設けられた第1信号線路１５と、ＬＳＩ１２の上面に設けられた信号線路５２とが、略同一平面上になるようにする。これにより、図１３に示す例と同様に、ボンディングワイヤ２５（図３参照）により両者を容易に接続することができる。なお、ＬＳＩ載置用金属板６１は、金属板２２と同様に、例えば、金（Ａｕ）、銅（Ｃｕ）等の金属から成る。
ＬＳＩ１２の厚さｈ２がパッケージ基板１１の厚さｈ１よりも大きい場合（ｈ１<ｈ２）は、図１５に示す構造を採用してもよい。即ち、金属板２２の上面に凹部６２を形成し、凹部６２内にＬＳＩ１２を設ける構造とする。当該凹部６２により、ＬＳＩ１２の厚さｈ２とパッケージ基板１１の厚さｈ１との差が吸収され、パッケージ基板１１の上面に設けられた第1信号線路１５と、ＬＳＩ１２の上面に設けられた信号線路５２とが、略同一平面上となる。これにより、図１３及び図１４に示す例と同様に、ボンディングワイヤ２５（図３参照）により両者を容易に接続することができる。
なお、本例では、ＬＳＩ１２をワイヤボンディング法によりパッケージ基板１１に実装しているが、本発明はこれに限られず、例えば、ＬＳＩ１２をパッケージ基板１１にフリップチップ実装することとしてもよい。
ところで、上述の例では、第１接地導体１３上に載置される蓋部１４は、例えば金属又は誘電体から成ると説明したが、図１６又は図１７に示すように、当該蓋部１４に電磁波吸収体６５を設けてもよい。
ここで、図１６及び図１７は、蓋部１４に電磁波吸収体６５を設けた第1及び第２の例を示す図である。図１６及び図１７では、説明の便宜上、図２において示した箇所と同じ箇所には同じ番号を付してその説明は省略し、第１信号線路１５、第２信号線路１９、第３信号線路２１、第１ビアホール１７、及び第２ビアホール１８の図示は省略する。
図１６に示す例では、第１接地導体１３上に載置される蓋部１４の内面上に電磁波吸収体６５が設けられている。一方、図１７に示す例では、第１接地導体１３上に載置される蓋部１４の外面上に電磁波吸収体６５が設けられている。
電磁波吸収体６５により、蓋部１４とパッケージ基板１１の上面とによって形成されるキャビティ内において発生する電磁波が吸収されるため、当該電磁波の反射が抑制され、キャビティ内の空洞共振の発生を防止することができる。また、当該電磁波が、蓋部１４の外部に漏洩してしまうことを防止することができる。
電磁波吸収体６５として、使用周波帯域が約１０乃至３０ＧＨｚの場合はカーボニル鉄系素材を、使用周波帯域が約３乃至３０ＧＨｚの場合は複合カーボニル鉄系素材又はシリコーン＋カーボニル鉄系素材を、使用周波帯域が約３乃至１０ＧＨｚの場合はフェライト／フェライト・マグネット性素材又はカーボニル鉄粉末を、使用周波帯域が約０．７乃至１６ＧＨｚの場合は複合フェライトを、使用周波帯域が約４ＭＨｚ乃至１０ＧＨｚの場合はポリエチレンテレフタレート／金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）の繊維・モノフィラメントを、使用周波帯域が約２２乃至５０ＧＨｚの場合は多層構造の導電性繊維の織物を、用いることができる。また、電磁波吸収体６５として、使用周波帯域が約４ＭＨｚ乃至５０ＧＨｚの場合は、上記素材を組み合わせた混合素材又は多層構造のものを用いてもよい。更に、電磁波吸収体６５として、上記素材を、シート状、板状又はメッシュ（網）状にしたものを用いてもよい。
［第２の実施の形態］
上述の本発明の第１の実施の形態では、パッケージ基板１１は、３つの信号線路１５、１９及び２１を厚さ方向に互い違いに備えた構造であったが、本発明はこの例に限られず、図１８乃至図２１に示すように、多層構造の一例として、４つの信号線路を厚さ方向に互い違いに備えた３層構造としてもよい。
ここで、図１８は、本発明の第２の実施の形態に係る、３層構造を有するパッケージ基板の一部を示す平面図であり、図１９は、図１８の線Ｇ−Ｇにおける断面図であり、図２０は、パッケージ基板の３層構造を立体的に示す図であり、図２１は、図１８の線Ｈ−Ｈにおける断面図である。なお、図１８乃至図２１において、既に参照した図面で示した箇所と同じ箇所には同じ符号を付し、その説明を省略する。また、図１８では、説明の便宜上、前記３層構造に設けられた４つの信号線路のセットは１つのみ図示し、また、図３同様に、図２に示す蓋部１４の図示を省略する。
図１８乃至図２０（特に、図１９及び図２０）を参照するに、誘電体基板であるパッケージ基板７１は、厚さが夫々等しく設定された３つの層から構成されている。
第１信号線路１５と第１接地導体１３とが配設されたパッケージ基板７１の上面を含む最上位層には、第１信号線路１５から第１ビアホール７５が、第１接地導体１３から接地導体接続用ビアホールである第２ビアホール７７が、厚さ方向に形成されている。
また、第１接地導体１３からパッケージ基板７１の下面に設けられた第２接地導体１６に、接地導体接続用ビアホールである第６ビアホール７８−２（７８−１）及び第７ビアホール７９−２（７９−１）が形成されている。
前記最上位層の下に位置する中間層の上面には、前記第１ビアホール７５を介して第１信号線路１５に接続された層信号線路としての第３信号線路７２と、第２ビアホール７７を介して第１接地導体１３に接続された層接地導体としての第３接地導体８２とが設けられている。また、第３信号線路７２のうち、第１ビアホール７５が接続されていない側の端部には、第３ビアホール７６が厚さ方向に形成されている。
前記中間層の下に位置する最下層の上面には、前記第３ビアホール７６が端部に接続された層信号線路としての第４信号線路７３が設けられている。前記第３ビアホール７６が接続されていない側の第４信号線路７３の端部には、第４ビアホール８５が厚さ方向に形成され、当該最下層の下面に設けられた第２信号線路７４に接続されている。かかる第２信号線路７４は、パッケージ基板７１の外側に延出する金属リード２０に接続している。
また、当該最下層の上面には、層接地導体として第４接地導体８１も設けられている。第４接地導体８１は、当該最下層の厚さ方向に形成された接地導体接続用ビアホールである第５ビアホール８０を介して、下面に設けられた第２接地導体１６に接続されている。第２接地導体１６の下には金属板２２が設けられている。
図１８及び図２１を参照するに、前述のように、前記パッケージ基板７１の上面に設けられた第１接地導体１３と、パッケージ基板７１の下面に設けられた第２接地導体１６とは、接地導体接続用ビアホールである第６ビアホール７８−１（７８−２）及び第７ビアホール７９−１（７９−２）によって接続されている。
かかる構造を有するパッケージ基板７１は、上述の最下層、中間層、最上層をこの順に積層することによって形成される。また、上述の各ビアホールは、周知の方法により形成することができ、例えば、パッケージ基板７１にレーザを用いて又は機械的に孔を形成し、当該孔全体にメッキを施して導通させることにより形成してもよく、また、レーザ等で孔が形成された層を、当該孔に金属ペーストを充填して積層することにより形成してもよい。
かかる構造の下、第１信号線路１５は、第１ビアホール７５、第３信号線路７２、第３ビアホール７６、第４信号線路７３、及び第４ビアホール８５を介して第２信号線路７４に接続し、信号が伝送される。なお、第３信号線路７２及び第４信号線路７３が、基板内部信号線路を構成する。
また、第３信号線路７２及び第４信号線路７３は、パッケージ基板７１の上面に設けられた第１接地導体１３と、下面に設けられた第２接地導体１６とによって上下を挟まれ、更に、第１接地導体１３と第２接地導体１６とを接続する接地導体接続用ビアホールである第６ビアホール７８−１（７８−２）と第７ビアホール７９−１（７９−２）とによって左右を挟まれて、パッケージ基板７１の内部に設けられている。即ち、第３信号線路７２及び第４信号線路７３は、パッケージ基板７１の内部において、四方を接地導体に囲まれたトンネル構造の下、設けられている。
このように、第３信号線路７２及び第４信号線路７３の四方に接地導体を設けることにより、入出力インピーダンスが５０Ω等、所望の値になるようにインピーダンス整合をとることができる。
特に、第１接地導体１３と第２接地導体１６とを接続する接地導体接続用ビアホールである第６ビアホール７８−１（７８−２）及び第７ビアホール７９−１（７９−２）は、信号の帰還電流（戻り電流）の直接且つ短い経路として機能する。よって、第１接地導体１３が電気的フローイング状態を回避することができ、共振の発生を防止することができる。
また、本例では、第３信号線路７２の近傍に、接地導体接続用ビアホールである第２ビアホール７７を介して第１接地導体１３に接続している第３接地導体８２が設けられ、更に、第４信号線路７３の近傍に、接地導体接続用ビアホールである第５ビアホール８０を介して第２接地導体１６に接続している第４接地導体８１が設けられている。従って、上述のインピーダンス整合をより確実にとることができる。
［第３の実施の形態］
上述の本発明の第１及び第２の実施の形態では、パッケージ基板１１又は７１の上面に載置される蓋部１４の断面はコの字を９０度反時計回りに回転させた形状を有していたが、蓋部とパッケージ基板とが接触する部分の形状を図２２乃至図２４に示す形状することにより、板状の蓋部をパッケージ基板に載置することができる。
ここで、図２２は、本発明の第３の実施の形態に係るパッケージの概略構造を示す図であり、図２３は、図２２において点線Ｊで囲った部分の詳細図であり、図２４は、図２３に示す例の変形例を示す図である。なお、図２２乃至図２４において、既に参照した図面で示した箇所と同じ箇所には同じ符号を付し、その説明を省略する。また、図２２では、説明の便宜上、信号線路の図示を省略する。
図２２及び図２３を参照するに、本実施の形態では、誘電体基板であるパッケージ基板９１の端部近傍において、平面視略矩形状に壁部９２が形成されている。壁部９２は、多層の誘電材料から成り、その厚さは、パッケージ基板９１の他の箇所の厚さよりも厚く形成されている。壁部９２の上面には、第1接地導体１３が、図２に示す構造と異なり、厚く形成されており、例えば、壁部９２と蓋部９０との直接の溶接封止又は半田付けを可能としている。
また、壁部９２の厚さは、パッケージ基板９１の他の箇所の厚さよりも厚いため、当該壁部９２と蓋部９０とが接触することにより、ＬＳＩ１２を収容するキャビティが形成される。従って、本発明の第１及び第２の実施の形態における構造と異なり、蓋部９０を平坦な板状形状に形成することができる。
壁部９２の内部構造は、図２４に示す構造にしてもよい。図２４に示す例では、パッケージ基板９１の内部構造を、図１９を参照して説明した本発明の第２の実施の形態における構造、即ち、４つの信号線路を厚さ方向に互い違いに備えた３層構造とし、更に、壁部９２の内部に、第１接地導体１３と第３接地導体８２とを接続する接地構造が設けられている。
より具体的には、第１接地導体１３と第３接地導体８２との間に第５接地導体９５を設け、第１接地導体１３と第５接地導体９５とをパッケージ基板９１の厚さ方向に形成された第８ビアホール９６によって接続し、第３接地導体８２と第５接地導体９５とをパッケージ基板９１の厚さ方向に形成された第９ビアホール９７によって接続している。かかる構造の下、インピーダンス整合をより確実にとることができる。
［第４の実施の形態］
上述の本発明の第１の実施の形態では、図２に示すように、パッケージ基板１１は、３つの信号線路１５、１９及び２１を厚さ方向に互い違いに備えた構造であったが、図２５乃至図２８に示すように、第３信号線路２１の配設面と略同一面上であって、第３信号線路２１の左右両側に、第３信号線路２１と略平行に、第３信号線路用接地導体１００を設けてもよい。
ここで、図２５は、本発明の第４の実施の形態に係る、第３信号線路用接地導体を有するパッケージ基板の一部を示す平面図であり、図２６は、図２５の線Ｋ−Ｋにおける断面図であり、図２７は、図２５において矢印Ｌで示す方向から見たときの斜視図であり、図２８は、図２５の線Ｍ−Ｍにおける断面図である。なお、図２５乃至図２８において、既に参照した図面で示した箇所と同じ箇所には同じ符号を付し、その説明を省略し、また、説明の便宜上、前記３つの信号線路１５、１９及び２１のセットは１つのみ図示している。
図２５乃至図２７を参照するに、本例の、誘電体基板であるパッケージ基板１０１では、第３信号線路２１−1の配設面と略同一面上であって、当該第３信号線路２１−１の左側に第３信号線路用接地導体１００−１が、右側に第３信号線路用接地導体１００−２が、第３信号線路２１−１と略平行に設けられている。第３信号線路用接地導体１００−１及び１００−２は、基板内部接地導体として機能する。
なお、図２５では、３つの信号線路１５、１９及び２１のセットは１つのみ図示され、１つの第３信号線路２１−１の左右両側にのみ第３信号線路用接地導体１００−１及び１００−２は設けられている。しかしながら、第３信号線路２１が複数設けられている場合には、かかる第３信号線路用接地導体１００−１及び１００−２を隣り合う第３信号線路２１の間に設けてもよい。
第３信号線路用接地導体１００−１及び１００−２と、パッケージ基板１０１の上面に設けられた第１接地導体１３と、パッケージ基板１０１の下面に設けられた第２接地導体１６は、第１の接地導体接続用ビアホール２６−１を介して接続されている。
第３信号線路用接地導体１００−１及び１００−２は、３つの信号線路１５、１９及び２１のセットが設けられていない箇所に対応する第１接地導体１３の箇所の下側においては、第１接地導体１３の外側に延出するように設けられている。
更に、第３信号線路用接地導体１００−１及び１００−２の当該延出部分は、第３の接地導体接続用ビアホール１０２−１及び１０２−２を介して、第２接地導体１６にのみ接続されている。従って、第１接地導体１３については、図２乃至図８に示す例のものと同じ大きさ及び形状のものを採用することができる。
次に、図２５乃至図２８に示す構造を有するパッケージ基板１０１の伝送特性について図２９を参照して説明する。ここで、図２９は、図２５乃至図２８に示す構造を有するパッケージ基板１０１の伝送特性示すグラフである。
より具体的には、図２９（ａ）は、図２５乃至図２８に示す構造を有するパッケージ基板１０１の伝送特性を示すグラフであり、図２９（ｂ）は、比較のために第３信号線路用接地導体１００−１及び１００−２を備えていない構造を有するパッケージ基板の伝送特性を示すグラフである。図２９に示すグラフの横軸は周波数（単位：ＧＨｚ）を、縦軸は透過係数（Ｓ２１、単位：ｄＢ）を表し、特性曲線は透過係数の周波数特性を表している。
図２９に示すグラフにおいて、ｆ２は、図１１で示したように、利得が３ｄＢ減衰となる遮断周波数を示す。また、ｆ３乃至ｆ５、即ち、ｆｎは以下の式から算出される周波数を示す。即ち、
ｆｎ＝光速 ／（２×（一の信号線路と他の信号線路との間の距離）×Ｅｒ）
ここで、Ｅｒは、パッケージ基板の誘電率を示す。
例えば、第３信号線路２１−１と、この第３信号線路２１−１と隣り合う第３信号線路２１−３との間隔が０．３ｍｍであり、誘電率Ｅｒが約８であるセラミックからパッケージ基板が構成される場合、上述の共振周波数は約２０ＧＨｚと算出される。
図２９（ｂ）に示されるように、第３信号線路用接地導体１００−１及び１００−２を備えていない構造を有するパッケージ基板では、周波数ｆ３乃至ｆ５において、信号線路間における共振に因り伝送特性がやや劣化するのが分かる。一方、図２９（ａ）に示されるように、図２５乃至図２８に示す構造を有するパッケージ基板１０１では、このような共振に因る伝送特性の特性劣化は改善され、周波数応答の向上を図ることができる。
なお、本例では、第３信号線路用接地導体１００−１及び１００−２はパッケージ基板１０１において１層設けられているが、必要に応じ、第３信号線路用接地導体１００−１及び１００−２を複数層設けてもよい。
ところで、図２５乃至図２８に示す例では、第１接地導体１３については、図２乃至図８に示す例のものと同じ大きさ及び形状のものを採用していたが、図３０に示すように、第１接地導体１３の幅を変えてもよい。
ここで、図３０は、図２５に示すパッケージ基板１０１の変形例にかかるパッケージ基板の一部を示す平面図である。図３０において、図２５乃至図２８で示した箇所と同じ箇所には同じ符号を付し、その説明を省略する。
図３０を参照するに、本例では、パッケージ基板１１１の上面に設けられた第１接地導体１１３は、図２５等に示す第１接地導体１３よりも幅が拡張されている。但し、下部において第３信号線路２１−１が設けられている箇所に相当する第１接地導体１１３の箇所は、平面視凹んだ形状を有し、前記他の箇所よりも幅が狭く設定されている。なお、前記凹みは、図３０に示す例では、略台形形状を有するが、当該形状に特に限定はなく、例えば、円弧形状であってもよい。
かかる形状を有する第１接地導体１１３において、幅の広い箇所には、第１接地導体１１３と、パッケージ基板１１１の下面に設けられた第２接地導体１６と、第３信号線路２０−１の左右に設けられた第３信号線路用接地導体１００−１及び１００−２を接続する第１の接地導体接続用ビアホール２６−１及び第２の接地導体接続用ビアホール２６−２が設けられ、更に、当該第１の接地導体接続用ビアホール２６−１と第２の接地導体接続用ビアホール２６−２との間に、第１接地導体１１３と、第２接地導体１６と、第３信号線路２０−１の左右に設けられた第３信号線路用接地導体１００−１及び１００−２を接続する第４の接地導体接続用ビアホール２６−３が設けられている。
一方、第１接地導体１１３において、幅の狭い箇所には、第１の接地導体接続用ビアホール２６−１及び第２の接地導体接続用ビアホール２６−２が設けられ、第４の接地導体接続用ビアホール２６−３は設けられていない。
このように、本例のパッケージ基板１１１では、パッケージ基板１１１の上面に設けられた第１接地導体１１３において、下部において第３信号線路２１−１が設けられている箇所に相当する部分以外の箇所には、図２５乃至図２８に示す例に比し、第１接地導体１１３と、第２接地導体１６と、第３信号線路２０−１の左右に設けられた第３信号線路用接地導体１００−１及び１００−２を接続するビアホール２６が多く形成されている。従って、パッケージ基板１１１に設けられた第３信号線路２１−１の入出力インピーダンスが５０Ω等、所定の値になるように確実にインピーダンス整合をとることができる。
かかるパッケージ基板１１１の伝送特性について図３１を参照して説明する。
ここで、図３１は、図３０に示すパッケージ基板１１１の伝送特性を示すグラフである。
図３１に示すグラフにおいて、横軸は周波数（単位：ＧＨｚ）を、縦軸は透過係数（Ｓ２１、単位：ｄＢ）を表し、特性曲線は透過係数の周波数特性を表している。グラフの横軸上のｆ２は、図２９で示したように、利得が３ｄＢ減衰となる遮断周波数を示す。また、ｆ３乃至ｆ５、即ち、ｆｎは前述の式から算出される周波数を示す。
図３１に示されるように、本例では信号線路間における共振に因る伝送特性の特性劣化は図２５に示す構造の場合よりも更に抑制され、前記特性劣化は殆ど見られず、周波数応答の向上を更に図ることができる。
以上説明したように、上述の本発明の各実施の形態によれば、少なくともパッケージ基板の上面及び下面に設けられた接地導体に上下を挟まれた状態で信号線路がパッケージ基板内に設けられている。
従って、パッケージ基板に設けられた電子部品と当該パッケージ基板が搭載されるプリント配線基板の信号線路において、入出力インピーダンスが５０Ω等、所望の値になるように確実にインピーダンス整合をとることができる。よって、伝送損失を低く抑えた高速通信を実現することができる。
また、本発明の各実施の形態によれば、簡易な構造により、即ち、パッケージ基板の大きさを大きくすることなく、上述の伝送特性を得ることが出来る。
更に、パッケージ基板の下面に設けられた第２接地導体とプリント配線基板の接地導体との接続は金属リードを介して達成され、前記第２接地導体とパッケージ基板の上面に設けられた第１接地導体との接続は接地導体接続用ビアホールを介して達成されるため、歩留まり良くパッケージ基板の製造及び当該パッケージ基板のプリント配線基板への実装を行うことができ、量産性に富んでいる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
（付記１） 電子部品が封止されて上面に設けられた誘電体基板を備えた電子部品パッケージであって、
前記誘電体基板の前記上面には、前記電子部品に接続される第１信号線路と、第１接地導体とが形成され、
前記誘電体基板の下面には、外部接続用電極に接続される第２信号線路と、第２接地導体とが形成され、
前記第１接地導体と第２接地導体とは接地導体用ビアホールを介して接続され、
前記第１信号線路及び前記第２信号線路に接続された基板内部信号線路が、上下を前記第１接地導体及び前記第２接地導体に、左右を前記接地導体用ビアホールに囲まれて、前記誘電体基板の内部に設けられていることを特徴とする電子部品パッケージ。
（付記２） 付記１記載の電子部品パッケージであって、
前記基板内部信号線路は、ビアホールによって、前記第１信号線路及び前記第２信号線路と接続されていることを特徴とする電子部品パッケージ。
（付記３） 付記１又は２記載の電子部品パッケージであって、
前記電子部品は、前記誘電体基板上に蓋部を載置することにより封止され、
前記第１接地導体は、前記誘電体基板と前記蓋部との接点として機能することを特徴とする電子部品パッケージ。
（付記４） 付記１乃至３いずれか一項記載の電子部品パッケージであって、
前記第１接地導体は、前記誘電体基板の前記上面に環状に設けられていることを特徴とする電子部品パッケージ。
（付記５） 付記１乃至４いずれか一項記載の電子部品パッケージであって、
前記蓋部の内面又は外面上に電磁波吸収体が設けられていることを特徴とする電子部品パッケージ。
（付記６） 付記１乃至５いずれか一項記載の電子部品パッケージであって、
前記外部接続用電極は、金属リードであることを特徴とする電子部品パッケージ。
（付記７） 付記６記載の電子部品パッケージであって、
前記金属リードの厚さは、０．０５ｍｍ以上及び０．３ｍｍ以下であることを特徴とする電子部品パッケージ。
（付記８） 付記１乃至７いずれか一項記載の電子部品パッケージであって、
前記第２信号線路に接続された前記外部接続用電極の両側に、前記第２接地導体から延出された接地導体電極が形成されていることを特徴とする電子部品パッケージ。
（付記９） 付記１乃至８いずれか一項記載の電子部品パッケージであって、
前記第２信号線路の下に金属板が設けられていることを特徴とする電子部品パッケージ。
（付記１０） 付記１乃至９いずれか一項記載の電子部品パッケージであって、
前記電子部品の上面は、前記誘電体基板の上面と略同一面上に位置していることを特徴とする電子部品パッケージ。
（付記１１） 付記１乃至１０いずれか一項記載の電子部品パッケージであって、
前記誘電体基板は多層基板であって、各層の下面に層信号線路が形成されており、
前記層信号線路は互いにビアホールで接続されて、前記基板内部信号線路が構成されることを特徴とする電子部品パッケージ。
（付記１２） 付記１１記載の電子部品パッケージであって、
前記層信号線路の近傍に、層接地導体が設けられていることを特徴とする電子部品パッケージ。
（付記１３） 付記１乃至１２記載の電子部品パッケージであって、
前記誘電体基板の端部近傍に、誘電材料から成る壁部が設けられていることを特徴とする電子部品パッケージ。
（付記１４） 付記１３記載の電子部品パッケージであって、
前記壁部の内部に、前記第１接地導体に接続する接地構造が形成されていることを特徴とする電子部品パッケージ。
（付記１５） 付記１乃至１４いずれか一項記載の電子部品パッケージであって、
前記基板内部信号線路の両側に、基板内部接地導体が設けられていることを特徴とする電子部品パッケージ。
（付記１６） 付記１５記載の電子部品パッケージであって、
前記基板内部接地導体は、第１接地導体が設けられている箇所よりも外側に延出している部分を有することを特徴とする電子部品パッケージ。
（付記１７） 付記１６記載の電子部品パッケージであって、
前記基板内部接地導体は、前記第１接地導体及び前記第２接地導体と、ビアホールを介して接続されていることを特徴とする電子部品パッケージ。
（付記１８） 付記１６又は１７記載の電子部品パッケージであって、
前記基板内部接地導体の、前記第１接地導体が設けられている箇所よりも外側に延出している前記部分は、前記第２接地導体のみとビアホールを介して接続されていることを特徴とする電子部品パッケージ。
（付記１９） 付記１乃至１８いずれか一項記載の電子部品パッケージであって、
前記誘電体基板は、セラミックから成ることを特徴とする電子部品パッケージ。
従来の電子部品を備えたパッケージを示す図である。 本発明の第１の実施の形態に係る、電子部品を備えたパッケージの概略構造を示す図である。 プリント配線基板及び当該プリント配線基板上に搭載された図１に示すパッケージ基板の一部を示す平面図である。 図３において点線Ｂで囲った部分の詳細図である。 図４に示すパッケージ基板の底面図である。 図５に示すパッケージ基板の変形例の底面図である。 図４の線Ｃ−Ｃにおける断面図である。 図４の線Ｄ−Ｄにおける断面図である。 図４の線Ｅ−Ｅにおける断面図である。 図４において矢印Ｆで示す方向から見たときの斜視図である。 本発明の実施の形態にかかるパッケージの伝送特性及び反射特性を示したグラフである。 本発明の実施の形態にかかるパッケージの周波数特性と金属リードの厚さとの関係を示すグラフである。 ＬＳＩの厚さとパッケージ基板の厚さとの関係を説明するための第１の図である。 ＬＳＩの厚さとパッケージ基板の厚さとの関係を説明するための第２の図である。 ＬＳＩの厚さとパッケージ基板の厚さとの関係を説明するための第３の図である。 蓋部に電磁波吸収体を設けた第1の例を示す図である。 蓋部に電磁波吸収体を設けた第２の例を示す図である。 本発明の第２の実施の形態に係る、３層構造を有するパッケージ基板の一部を示す平面図である。 図１８の線Ｇ−Ｇにおける断面図である。 パッケージ基板の３層構造を立体的に示す図である。 図１８の線Ｈ−Ｈにおける断面図である。 本発明の第３の実施の形態に係るパッケージの概略構造を示す図である。 図２２において点線Ｊで囲った部分の詳細図である。 図２３に示す例の変形例を示す図である。 本発明の第４の実施の形態に係る、第３信号線路用接地導体を有するパッケージ基板の一部を示す平面図である。 図２５の線Ｋ−Ｋにおける断面図である。 図２５において矢印Ｌで示す方向から見たときの斜視図である。 図２５の線Ｍ−Ｍにおける断面図である。 図２５乃至図２８に示す構造を有するパッケージ基板の伝送特性示すグラフである。 図２５に示すパッケージ基板の変形例にかかるパッケージ基板の一部を示す平面図である。 図３０に示す構造を有するパッケージ基板の伝送特性を示すグラフである。
符号の説明
１、１１、５１、７１、９１、１０１、１１１ パッケージ基板
２、１２ ＬＳＩ
３、１３、１１３ 第１接地導体
４、１４、９０ 蓋部
５、１５ 第１信号線路
６ 電極
７、８、１７、１８、２６、７５、７６、７７、７８、７９、８０、８５、９６、９７、１０２ ビアホール
９ 中間信号線路
１６ 第２接地導体
１９、７４ 第２信号線路
２０ 金属リード
２１、７２ 第３信号線路
２２、６１ 金属板
２５ ボンディングワイヤ
３０ プリント配線基板
３１ 金属パターン
３２ 電子部品
５２ ＬＳＩ上の信号線路
６０ 孔形成部
６２ 金属板の凹部
６５ 電磁波吸収体
７３ 第４信号線路
８１ 第４接地導体
８２ 第３接地導体
９２ 壁部
９５ 第５接地導体
１００ 第３信号線路用接地導体

Claims (10)

  1. 電子部品が封止されて上面に設けられた誘電体基板を備えた電子部品パッケージであって、
    前記誘電体基板の前記上面には、前記電子部品に接続される第１信号線路と、第１接地導体とが形成され、
    前記誘電体基板の下面には、外部接続用電極に接続される第２信号線路と、第２接地導体とが形成され、
    前記第１接地導体と第２接地導体とは接地導体用ビアホールを介して接続され、
    前記第１信号線路及び前記第２信号線路に接続された基板内部信号線路が、上下を前記第１接地導体及び前記第２接地導体に、左右を前記接地導体用ビアホールに囲まれて、前記誘電体基板の内部に設けられていることを特徴とする電子部品パッケージ。
  2. 請求項１記載の電子部品パッケージであって、
    前記基板内部信号線路は、ビアホールによって、前記第１信号線路及び前記第２信号線路と接続されていることを特徴とする電子部品パッケージ。
  3. 請求項１又は２記載の電子部品パッケージであって、
    前記外部接続用電極は、金属リードであり、
    前記金属リードの厚さは、０．０５ｍｍ以上及び０．３ｍｍ以下であることを特徴とする電子部品パッケージ。
  4. 請求項１乃至３いずれか一項記載の電子部品パッケージであって、
    前記第２信号線路に接続された前記外部接続用電極の両側に、前記第２接地導体から延出された接地導体電極が形成されていることを特徴とする電子部品パッケージ。
  5. 請求項１乃至４いずれか一項記載の電子部品パッケージであって、
    前記第２信号線路の下に金属板が設けられていることを特徴とする電子部品パッケージ。
  6. 請求項１乃至５いずれか一項記載の電子部品パッケージであって、
    前記誘電体基板は多層基板であって、各層の下面に層信号線路が形成されており、
    前記層信号線路は互いにビアホールで接続されて、前記基板内部信号線路が構成されることを特徴とする電子部品パッケージ。
  7. 請求項６記載の電子部品パッケージであって、
    前記層信号線路の近傍に、層接地導体が設けられていることを特徴とする電子部品パッケージ。
  8. 請求項１乃至７記載の電子部品パッケージであって、
    前記誘電体基板の端部近傍に、誘電材料から成る壁部が設けられていることを特徴とする電子部品パッケージ。
  9. 請求項１乃至８いずれか一項記載の電子部品パッケージであって、
    前記基板内部信号線路の両側に、基板内部接地導体が設けられていることを特徴とする電子部品パッケージ。
  10. 請求項９記載の電子部品パッケージであって、
    前記基板内部接地導体は、前記第１接地導体が設けられている箇所よりも外側に延出している部分を有し、当該部分は、前記第２接地導体のみとビアホールを介して接続されていることを特徴とする電子部品パッケージ。
JP2006113454A 2006-04-17 2006-04-17 電子部品パッケージ Expired - Fee Related JP4653005B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006113454A JP4653005B2 (ja) 2006-04-17 2006-04-17 電子部品パッケージ
US11/456,870 US7436056B2 (en) 2006-04-17 2006-07-12 Electronic component package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113454A JP4653005B2 (ja) 2006-04-17 2006-04-17 電子部品パッケージ

Publications (2)

Publication Number Publication Date
JP2007287916A true JP2007287916A (ja) 2007-11-01
JP4653005B2 JP4653005B2 (ja) 2011-03-16

Family

ID=38604074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113454A Expired - Fee Related JP4653005B2 (ja) 2006-04-17 2006-04-17 電子部品パッケージ

Country Status (2)

Country Link
US (1) US7436056B2 (ja)
JP (1) JP4653005B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246317A (ja) * 2008-04-01 2009-10-22 Nec Electronics Corp 半導体装置および配線基板
JP2011243628A (ja) * 2010-05-14 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> 高周波パッケージ
JP2012060533A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 高周波回路用パッケージ及び高周波回路装置
WO2012165434A1 (ja) * 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
WO2013179875A1 (ja) * 2012-05-28 2013-12-05 株式会社村田製作所 複合モジュール
US20160133513A1 (en) * 2014-11-10 2016-05-12 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low rc delays and methods for forming the same
JP2016178221A (ja) * 2015-03-20 2016-10-06 三菱電機株式会社 マイクロ波デバイス
JP2019195097A (ja) * 2016-08-10 2019-11-07 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置
JPWO2021230224A1 (ja) * 2020-05-15 2021-11-18
WO2022145313A1 (ja) * 2020-12-28 2022-07-07 京セラ株式会社 半導体パッケージ及び半導体電子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078205A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 基板組立体及びその製造方法、電子部品組立体及びその製造方法、電子装置
JP2008262989A (ja) * 2007-04-10 2008-10-30 Toshiba Corp 高周波回路基板
JP5697669B2 (ja) * 2010-07-30 2015-04-08 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
TWI437293B (zh) * 2010-08-13 2014-05-11 Nat Univ Tsing Hua 具有接地共平面波導之光通信系統
CN104836619B (zh) 2015-03-30 2017-08-29 青岛海信宽带多媒体技术有限公司 一种光器件
CN104767103B (zh) * 2015-03-30 2017-12-19 青岛海信宽带多媒体技术有限公司 一种激光器用连接结构及激光器组件
US9686866B2 (en) * 2015-08-23 2017-06-20 Unimicron Technology Corp. Package structure and manufacturing method thereof
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336702A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp パッケージ
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ
JP2001127182A (ja) * 1999-10-22 2001-05-11 Kyocera Corp 高周波回路用パッケージ
JP2005311337A (ja) * 2004-03-26 2005-11-04 Mitsubishi Electric Corp 高周波パッケージ、送受信モジュールおよび無線装置
JP2007242933A (ja) * 2006-03-09 2007-09-20 Anritsu Corp セラミックパッケージ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5168344A (en) * 1990-08-15 1992-12-01 W. R. Grace & Co. Conn. Ceramic electronic package design
US6410847B1 (en) * 2000-07-25 2002-06-25 Trw Inc. Packaged electronic system having selectively plated microwave absorbing cover
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04336702A (ja) * 1991-05-14 1992-11-24 Mitsubishi Electric Corp パッケージ
JPH10303333A (ja) * 1997-04-22 1998-11-13 Kyocera Corp 高周波用パッケージ
JP2001127182A (ja) * 1999-10-22 2001-05-11 Kyocera Corp 高周波回路用パッケージ
JP2005311337A (ja) * 2004-03-26 2005-11-04 Mitsubishi Electric Corp 高周波パッケージ、送受信モジュールおよび無線装置
JP2007242933A (ja) * 2006-03-09 2007-09-20 Anritsu Corp セラミックパッケージ

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363421B2 (en) 2008-04-01 2013-01-29 Renesas Electronics Corporation Semiconductor device having wiring formed on wiring board and electric conductor formed in wiring board and conductor chip formed over wiring
JP2009246317A (ja) * 2008-04-01 2009-10-22 Nec Electronics Corp 半導体装置および配線基板
JP2011243628A (ja) * 2010-05-14 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> 高周波パッケージ
JP2012060533A (ja) * 2010-09-10 2012-03-22 Fujitsu Ltd 高周波回路用パッケージ及び高周波回路装置
US9491873B2 (en) 2011-05-31 2016-11-08 Kyocera Corporation Element housing package, component for semiconductor device, and semiconductor device
WO2012165434A1 (ja) * 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
JP5518260B2 (ja) * 2011-05-31 2014-06-11 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
WO2013179875A1 (ja) * 2012-05-28 2013-12-05 株式会社村田製作所 複合モジュール
JPWO2013179875A1 (ja) * 2012-05-28 2016-01-18 株式会社村田製作所 複合モジュール
US9686858B2 (en) 2012-05-28 2017-06-20 Murata Manufacturing Co., Ltd. Composite module
US20160133513A1 (en) * 2014-11-10 2016-05-12 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low rc delays and methods for forming the same
US9728502B2 (en) * 2014-11-10 2017-08-08 Samsung Electronics Co., Ltd. Metal oxysilicate diffusion barriers for damascene metallization with low RC delays and methods for forming the same
JP2016178221A (ja) * 2015-03-20 2016-10-06 三菱電機株式会社 マイクロ波デバイス
JP2019195096A (ja) * 2016-08-10 2019-11-07 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置
JP2019195097A (ja) * 2016-08-10 2019-11-07 京セラ株式会社 電気素子搭載用パッケージ、アレイ型パッケージおよび電気装置
US11784459B2 (en) 2016-08-10 2023-10-10 Kyocera Corporation Electrical element mounting package, array package, and electrical device
JPWO2021230224A1 (ja) * 2020-05-15 2021-11-18
WO2021230224A1 (ja) * 2020-05-15 2021-11-18 株式会社村田製作所 伝送線路
JP7197057B2 (ja) 2020-05-15 2022-12-27 株式会社村田製作所 伝送線路
WO2022145313A1 (ja) * 2020-12-28 2022-07-07 京セラ株式会社 半導体パッケージ及び半導体電子装置
JP7431351B2 (ja) 2020-12-28 2024-02-14 京セラ株式会社 半導体パッケージ及び半導体電子装置

Also Published As

Publication number Publication date
US7436056B2 (en) 2008-10-14
US20070241447A1 (en) 2007-10-18
JP4653005B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP4653005B2 (ja) 電子部品パッケージ
JP6837432B2 (ja) 高周波モジュール
JP4188373B2 (ja) 多層誘電体基板および半導体パッケージ
WO2018164158A1 (ja) 高周波モジュール
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
JP6950757B2 (ja) 高周波モジュール
JP5132760B2 (ja) 多層誘電体基板および半導体パッケージ
WO2018101381A1 (ja) 高周波モジュール
JP6151794B2 (ja) 回路基板、電子部品収納用パッケージおよび電子装置
JP6973667B2 (ja) 回路基板及び電子機器
JP2015056719A (ja) 多層配線基板
US8324508B2 (en) Composite circuit board
JP2013138147A (ja) 電子装置
JP3935082B2 (ja) 高周波用パッケージ
JP2002299502A (ja) 高周波半導体素子収納用パッケージ
JP7455730B2 (ja) 配線基板
JP6282944B2 (ja) 配線基板およびこれを用いた高周波装置
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP2004259960A (ja) 配線基板
JP4663351B2 (ja) 電子装置
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2006073935A (ja) 半導体パッケージ
JP2004186606A (ja) 高周波用パッケージの実装構造
JP2006262137A (ja) 高周波線路−導波管変換器および電子装置
JP2006238055A (ja) 高周波線路−導波管変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101216

R150 Certificate of patent or registration of utility model

Ref document number: 4653005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees