JP2012060533A - 高周波回路用パッケージ及び高周波回路装置 - Google Patents

高周波回路用パッケージ及び高周波回路装置 Download PDF

Info

Publication number
JP2012060533A
JP2012060533A JP2010203566A JP2010203566A JP2012060533A JP 2012060533 A JP2012060533 A JP 2012060533A JP 2010203566 A JP2010203566 A JP 2010203566A JP 2010203566 A JP2010203566 A JP 2010203566A JP 2012060533 A JP2012060533 A JP 2012060533A
Authority
JP
Japan
Prior art keywords
ground conductor
conductor layer
signal line
recess
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010203566A
Other languages
English (en)
Other versions
JP5636834B2 (ja
Inventor
Satoru Masuda
哲 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010203566A priority Critical patent/JP5636834B2/ja
Priority to US13/157,499 priority patent/US8552304B2/en
Priority to EP11169866.8A priority patent/EP2428989B1/en
Publication of JP2012060533A publication Critical patent/JP2012060533A/ja
Application granted granted Critical
Publication of JP5636834B2 publication Critical patent/JP5636834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19038—Structure including wave guides being a hybrid line type
    • H01L2924/19039—Structure including wave guides being a hybrid line type impedance transition between different types of wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

【課題】高周波信号損失を低減する高周波回路用パッケージを提供する。
【解決手段】誘電体基板１０上に形成される信号線３１と、信号線３１の両側に形成される第１、第２接地導体層３３，３４と、信号線３１、第１、第２接地導体層３３，３４に重なる枠状誘電体層１６と、枠状誘電体層１６上に形成される第３接地導体層３５と、枠状誘電体層１６において第１、第２接地導体層３３，３４及び信号線３１上に形成される凹部２９と、凹部２９において第１、第２接地導体層３３，３４のそれぞれの上で信号線３１長手方向に対して横方向斜めに形成された第１、第２側面２９ｂ，２９ｃと、凹部２９の第１側面２９ｂ上に形成され、第１接地導体層３３と第３接地導体層３５を電気的接続する第１接地配線３８ａと、凹部２９の第２側面２９ｃ上に形成され、第２接地導体層３４と第３接地導体層３５を電気的接続する第２接地配線３８ｂを含む。
【選択図】図４

Description

本発明は、高周波回路用パッケージ及び高周波回路装置に関する。
近年のブロードバンドでは、携帯電話や公衆無線ＬＡＮのように、大容量の送受信が可能な高速無線通信が発展している。また、高速無線通信の基地局用増幅器では、大容量化の要求に対して第３世代が普及し、さらに第４世代へと進展していくと思われる。また、ＷｉＭＡＸのような新通信方式も実用化されていて、高速無線通信では今後さらに大容量化が進むことが予測されている。
一方、レーダー用増幅器では、検知距離拡大や分解能向上などの高性能化を進めるために、さらなる高出力化、広帯域化が可能な構造が求められる。また、レーダー用増幅器では、運用コストの削減や冷却器の小型化を図るなど、さらなる高効率化が求められる。
さらに、フェーズドアレーレーダーでは、増幅器を含むレーダーモジュールを狭い空間にアレー状に配置する必要があり、レーダーモジュールのより一層の小型化により収納効率を高くすることが求められている。
レーダー用送受信モジュールは、個々にパッケージに収められた増幅器、パッシブ素子等の部品をさらに金属製高周波回路用パッケージ内に実装する構造を有している。この場合、各部品同士はプリント基板上で配線により接続される。
それらの部品を収容するパッケージとして、その他に、積層構造を有する基板、例えば高温同時焼成セラミックス（ＨＴＣＣ：High Temperature Co-fired Ceramic）、低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramic）を用いる高周波パッケージが開発されている。
セラミック構造の高周波パッケージとして、例えば、平板状誘電体層の上に枠状の誘電体層を積層した構造が知られている。平板状誘電体層の上面上には、信号導体が形成され、さらに、信号導体の両側には間隔をおいて第１接地（グランド）導体層が形成されている。また、平板状誘電体層の下面には第２接地導体層が形成され、さらに、枠状の誘電体層の上面には第３接地導体層が形成されている。枠状の誘電体層に囲まれる領域は、半導体素子を取り付けるキャビティとなっている。
枠状の誘電体層として、フィードスルーを備えた構造が知られている。
フィードスルーとして、枠状の誘電体層内に形成される複数のビアを使用することにより、枠状の誘電体層の上側の第３接地導体層とその下側の第１接地導体層を接続することが知られている。さらに、枠状の誘電体層の側面に上面半円形状の接地用キャスタレーションを埋め込む構造が知られている。
また、フィードスルーとしてビアを適用する場合に、枠状の誘電体層の上面に形成される第３接地導体層の端と枠状の誘電体層内のビアとの距離をほぼゼロにすることが知られている。
フィードスルーとして、その他に、枠状の誘電体層の内側面と外側面のそれぞれに形成される凹部の内面にキャスタレーション導体を形成することが知られている。それらのキャスタレーション導体は、第１の接地導体層の長手方向に対して横方向に垂直な面に形成
されている。この場合のキャスタレーション導体は、帯状の第１接地導層と同じ幅に形成され、枠状の誘電体層の上の第３接地導体層とその下方の第１接地導体層を電気的に接続する。
信号線については、フィードスルー部の出力端子側の幅とフィードスルー部の内側と外側のマイクロストリップラインの幅について、それらの幅を許容範囲の低特性インピーダンスとなる大きさに調整することが知られている。
その他の高周波回路用パッケージとして、高周波集積回路を囲むパッケージ壁部を有する構造が知られている。パッケージ壁部には、高周波集積回路に信号を入出力するフィードスルー部が形成されている。そのフィードスルー部は、第一マイクロストリップ線路と誘電体装荷型導波管と第二マイクロストリップ線路を有している。
第一マイクロストリップ線路は、パッケージ壁部の内部側に配置されている、また、誘電体装荷型導波管は、パッケージ壁部を貫通する部分に配置されている。誘電体装荷型導波管の一方の端部は、第一マイクロストリップ線路と電磁界的に結合される。さらに、第二マイクロストリップ線路は、パッケージ外部側に配置され、誘電体装荷型導波管の他方の端部と電磁界的に結合される。
特開２００１−１４４５０９号公報 特開２０００−１００９９４号公報 特開２００２−１９０５４１号公報 特開２００７−０８１１２５号公報 特開２０００−１３３７３５号公報
フィードスルー部において、複数のビアが信号線路の長手方向に間隔をおいて形成される構造では、熱膨張係数の異なる金属ビアとセラミックが交互に配置されるので、機械的強度が低下しやすい。
また、フィードスルー部において枠状の誘電体層の内側と外側で逆向きに形成される２つの凹部内に接地用キャスタレーションを形成する構造では、接地用キャスタレーションの面積を増やすために凹部の奥行きを増やす必要がある。しかし、凹部の奥行きを増やすと、信号線路を介して向かい合う２つの接地用キャスタレーションの対向面積が増えるので、２つの接地用キャスタレーションの間の寄生容量が増加する。
一方、枠状の誘電体層とその内側のキャビティは最終的に金属製の上蓋で覆われるので、上蓋を取り付ける前と後では、キャビティ内の部品の寄生容量が変化し、これにより電気特性が変化する。
本発明の目的は、電気特性を向上することができる高周波回路用パッケージ及び高周波回路装置を提供することにある。
本実施形態の１つの観点によれば、誘電体基板と、前記誘電体基板の上の端部領域から内方に向けて形成される信号線と、前記信号線の両側にそれぞれ間隔をおいて形成される第１接地導体層及び第２接地導体層と、前記誘電体基板の上であって前記信号線、前記第
１接地導体層及び前記第２接地導体層の一部に重なり、前記端部領域で前記信号線、前記第１接地導体層及び前記第２接地導体層を露出させる位置に形成される枠状誘電体層と、前記枠状誘電体層の上面に形成される第３接地導体層と、前記枠状誘電体層において、前記第１接地導体層、前記第２接地導体層及び前記信号線の上に形成される第１凹部と、前記第１凹部において、前記第１接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第１側面と、前記第１凹部において、前記第２接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第２側面と、前記第１凹部の前記第１側面上に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１接地配線と、前記第１凹部の前記第２側面上に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２接地配線と、を有する高周波回路用パッケージが提供される。
本実施形態の別の観点によれば、上記の高周波回路用パッケージと、前記誘電体基板の上の前記枠状誘電体層に囲まれた領域内に搭載され、前記信号線に接続される部品とを有する高周波回路装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
本実施形態によれば、誘電体基板の上で信号線、第１接地導体層及び第２接地導体層の一部の上に重ねられる枠状誘電体層において、信号線、第１接地導体層及び第２接地導体層に重なる領域の側面に凹部を形成している。凹部のうち第１、第２接地導体層のそれぞれの上の部分には、信号線の長手方向に対して斜めであって、誘電体基板の上面に対して立ち上がる第１、第２側面が形成されている。さらに、第１、第２側面上には第１、第２接地配線を形成している。
これにより、第１接地配線は、枠状誘電体層の上下に形成される第３接地導体層と第１接地導体層を電気的に接続する。さらに、第２接地配線は、第３接地導体層と第２接地導体層を電気的に接続している。
誘電体基板から立ち上がる第１接地配線と第２接地配線は、枠状誘電体層の前後左右に配置する場合には互いに非平行状態で形成されるので、それらの面積を増やしても、それらの間の寄生容量の増加を抑制できる。しかも、第１接地配線と第２接地配線は、信号線の長手方向に対して斜め方向に配置されているので、第１接地配線と第２接地配線の互いの距離を短くすることができ、高周波数信号の損失を抑制することができる。
図１（ａ）〜（ｃ）は、実施形態に係る高周波回路用パッケージを有する高周波回路装置を示す平面図、側面図及び端面図である。 図２は、実施形態に係る高周波回路用パッケージの一部を示す斜視図である。 図３は、図２に示す高周波回路用パッケージの部分拡大斜視図である。 図４（ａ）は、実施形態に係る高周波回路用パッケージの一部を示す平面図、図４（ｂ）は、実施形態に係る高周波回路用パッケージとシステム筐体側の配線との接続状態を示す平面図である。 図５は、実施形態と比較例に係る高周波回路用パッケージの周波数と挿入損失の関係を示す特性図である。 図６は、実施形態に係る高周波回路用パッケージにおいて、信号線を挟む２つの接地導体層に接続されるビアの距離と挿入損失の関係を示す特性図である。 図７は、実施形態に係る高周波回路用パッケージ及び高周波回路装置の別の例を示す平面図である。 図８は、実施形態に係る高周波回路用パッケージ及び高周波回路装置のさらに別の例を示す平面図である。 図９は、実施形態に係る高周波回路用パッケージ及び高周波回路装置における枠状誘電体層の別の例を示す平面図である。 図１０は、実施形態に係る高周波回路用パッケージ及び高周波回路装置における枠状誘電体層のさらに別の例を示す平面図である。 図１１は、実施形態に係る高周波回路用パッケージ及び高周波回路装置における枠状誘電体層のさらに別の例を示す平面図である。 図１２は、実施形態に係る高周波回路用パッケージ及び高周波回路装置における上下の接地導体層を接続するキャスタレーションの別の例を示す平面図である。
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１（ａ）〜（ｃ）は、本発明の実施形態に係る高周波回路用パッケージを示す平面図、側面図及び端面図である。また、図２は、本発明の実施形態に係る高周波回路用パッケージの一部を示す斜視図、図３は、図２の破線で示す領域を拡大した斜視図である。
図１（ａ）〜（ｃ）、図２、図３において、金属ベース１の上には、誘電体基板１０が銀ロウにより接着されている。誘電体基板１０は、例えばアルミナセラミックから形成される。
金属ベース１は、例えばコバール（ＫＯＶ）、銅タングステン（ＣｕＷ）、銅モリブデン（ＣｕＭｏ）などの金属から形成され、接地導体として機能している。また、金属ベース１の四隅には、貫通穴１ａを有するフランジ１ｂが誘電体基板１０の両側から突出する形状に形成されている。
さらに、金属ベース１の上には、誘電体基板１０の第１の部品搭載領域に形成された開口部２１に挿入される突起２が形成されている。突起２上には、モノリシックマイクロ波集積回路（ＭＭＩＣ）のような高出力素子３が実装される。
突起２は、放熱性の良い材料、例えばＫＯＶ、ＣｕＷ、ＣｕＭｏ等から形成され、金属ベース１に一体的に形成されるか、或いは銀ロウを介して金属ベース１上に接合されている。なお、突起２はヒートシンクとして機能させることにより、より高出力な素子の実施に対応することができる。
誘電体基板１０は、図２、図３に示すように、積層セラミック構造、例えば第１〜第５のセラミック層１１〜１５を５層重ねた構造を有している。第１〜第５のセラミック層１１〜１５のそれぞれは約０．２５ｍｍの厚さを有している。それらのセラミック層１１〜１５の間には、図１（ａ）の破線で示すように内部配線２０が形成されている。さらに、第１〜第５のセラミック層１１〜１５の間の内部配線２０を上下方向に接続する部分にはビアホール（不図示）が形成され、ビアホール内には金属、例えばタングステンのビア（不図示）が埋め込まれている。
セラミック層１１〜１５の積層構造は、例えば複数層のグリーンシートを積層して約１６００℃の温度で焼成した複数のアルミナ層から形成されている。
誘電体基板１０の上面のうち第２、第３及び第４の部品搭載領域のそれぞれには第１〜第３の凹部２２、２３、２４が形成されている。第１〜第３の凹部２２、２３、２４には、例えば高出力素子、フィルタ等の機能素子４、５、６が取り付けられる。
図１（ａ）、図２、図３に示すように、誘電体基板１０のうち前端寄りと後端寄りの領域には、それぞれ外部接続領域２６、２７が配置されている。また、誘電体基板１０の上面のうち２つの外部接続領域２６、２７の間の領域には、厚さ０．３８ｍｍの枠状誘電体層１６が積層されている。枠状誘電体層１６に囲まれる領域はキャビティ１６ａであり、その中の第１〜第４部品搭載領域には高出力素子３や機能素子４〜６が取り付けられる。
誘電体基板１０の最上層、即ち第５のセラミック層１５の上面には、外部接続領域２６、２７から枠状誘電体層１６の下を通ってキャビティ１６ａ内に達する長さの複数の信号線３１が形成されている。信号線３１は、例えば、前の外部接続領域２６と後の外部接続領域２７のそれぞれに２本ずつ形成されている。
各信号線３１は、図４（ａ）の平面図に示すように、枠状誘電体層１６と誘電体基板１０に挟まれる部分ではストリップライン３１ｓとなり、その他の領域ではマイクロストリップライン３１ｍとなっている。ストリップライン３１ｓは、マイクロストリップライン３１ｍよりも細く形成されている。
第４のセラミック層１４と第５のセラミック層１５の間には、図３に示すように第１の接地導体層３２が形成されている。また、第５のセラミック層１５の上には、信号線３１の両側に間隔をおいてストライプ状の第２、第３の接地導体層３３、３４が形成されている。
第２、第３の接地導体層３３、３４は、外部接地領域２７（２６）から枠状誘電体層１６の下を通ってキャビティ１６ａ内に達する領域に形成され、キャビティ１６ａ内では信号線３１よりも短く形成されている。
これにより、図４（ａ）に示すように、信号線３１及び第２、第３の接地導体層３３、３４によりコプレーナー線路３０が形成される。また、枠状誘電体層１６のうち信号線３１、第２、第３の接地導体層３３，３４に交差する領域及びその周辺は、図３、図４（ａ）に示すように、フィードスルー部２８となっている。
第２、第３の接地導体層３３、３４のうち枠状誘電体層１６の外側の端部では、第５のセラミック層１５を貫通する凹部１７、１８が形成されている。凹部１７、１８は、第１の接地導体層３２を露出する深さに形成され、立方体状の空間を有している。
凹部１７、１８のそれぞれの内側面には、キャスタレーション導体と呼ばれる第１、第２の接地用配線３６ａ、３６ｂが形成されている。第１の接地用配線３６ａは、第２の接地導体層３３と第１の接地用導体層３２を上下方向で電気的に接続する。また、第２の接地用配線３６ｂは、第３の接地導体層３４と第１の接地導体層３２を上下方向で電気的に接続する。なお、第１の接地導体層３２とコプレーナー線路３０によりグランドコプレーナー線路が形成される。
第２、第３の接地導体層３３、３４は、第１〜第５のセラミック層１１〜１６を貫通する第１ビア３７を介して第１の接地用導体層３２及び金属ベース１に電気的に接続されている。第１ビア３７は、第１〜第５のセラミック層１１〜１５に形成されたホール（不図示）内に導電材、例えばタングステンを充填することにより形成される。
なお、第１ビア３７は、第５のセラミック層１５に形成しないで、第１〜第４のセラミック層１１〜１４だけに貫通させてもよい。この場合でも第１ビア３７は、第１の接地導体層３２と金属ベース１を電気的に接続することになる。
第２、第３の接地導体層３３、３４と信号線３１の間隔は、枠状誘電体層１６に重なる領域では広く、重ならない領域では狭く形成されている。さらに、キャビティ１６ａ内の信号線１３のマイクロストリップライン３１ｍの幅は第２、第３の接地導体層３３、３４に挟まれない領域で最も広くなっている。
図４（ａ）に示すフィードスルー部２８において、枠状誘電体層１６の内側と外側の側面のうち信号線３１及び第２、第３の接地導体層３３、３４に重なる領域には凹部２９が形成されている。第２、第３の接地導体層３３、３４の上の凹部２９は、信号線３１に近づくほど奥行きが深くなっている。これにより、枠状誘電体層１６の幅は信号線３１の直上で最も狭くなっている。なお、凹部２８の内面は、誘電体基板１０の上面に対して垂直に形成されている。
凹部２８は、第２、第３の接地導体層３３、３４の間の領域では弓状に湾曲しつつ中央で最も後退する第１の掘込部２９ａを有している。さらに、凹部２８は、第２、第３の接地導体層３３、３４の上の領域では、信号線３１の長手方向に対して横方向に傾斜する第２、第３の掘込部２９ｂ、２９ｃを有している。第２、第３の掘込部２９ｂ、２９ｃは、第２、第３の接地導体層３３、３４の上で屈曲又は湾曲した形状を含んでもよい。
第２、第３の掘込部２８ｂ、２８ｃの側面には第３、第４の接地用配線（キャスタレーション導体）３８ａ、３８ｂが形成されている。第３、第４の接地用配線３８ａ、３８ｂは、枠状誘電体層１６の上に形成された第４の接地導体層３５と第２、第３の接地導体層３３、３４をそれぞれ上下に電気的に接続する形状を有している。
さらに、枠状誘電体層１６のうち第２、第３の接地導体層３３、３４のそれぞれの上には、第４の接地導体層３５と第２、第３の接地導体層３３、３４を電気的に接続するための第２ビア３９が形成されている。第２ビア３９は、第３、第４の接地用配線３８ａ、３８ｂから離れて形成される。
これにより、第２、第３の接地導体層３３、３４のそれぞれと第４の接地導体層３５は、第２ビア３９を介して電気的に接続される。第２ビア３９は、枠状誘電体層１６内に形成されるホール内に、例えばタングステンを充填して形成される。
第１〜第５のセラミック層１１〜１５、枠状誘電体層１６は例えば次のような方法により形成される。
まず、セラミックグリーンシートを打ち抜き加工して成形することにより、第１〜第５のセラミック層１１〜１５、枠状誘電体層１６のそれぞれの元となるグリーンシートチップを形成する。その後に、第１〜第５のセラミック層１１〜１５となる５層のグリーンシートチップのそれぞれの上に内部配線２０、信号線３１、第１〜第３の接地導体層３２、３３、３４、第１ビア３７等を形成する。なお、内部配線２０、信号線３１、接地導体層３２、３３、３４、ビア３７、３９としてタングステン、モリブデン等の導電層をスクリーン印刷で形成する。さらに、枠状誘電体層１６となるグリーンシートチップの中に第２ビア３９を形成した後に、枠状誘電体層１６の上面上に第４の接地導体層３５を形成する。
第５のセラミック１５となる第５のグリーンシートチップの両端に形成された凹部１７、１８の内面には、導電ペーストがスクリーン印刷法により塗布される。これと同様に、枠状誘電体層１６となる枠状のグリーンシートチップに形成された凹部２９において、第２、第３の掘込部２９ｂ、２９ｃの側面に導電ペーストがスクリーン印刷法により塗布される。導電性ペーストとして、タングステンペースト、モリブデンペースト等がある。
その後、それらの６層のグリーンシートチップを積層し、さらに約１６００℃の温度で焼成する。これにより、枠状誘電体層１６を積層した誘電体基板１０が完成する。
枠状誘電体層１６の上の第４の接地導体層３５には、図１（ａ）〜（ｃ）、図２、図３、図４（ａ）に示すように、信号線３１の上の枠状誘電体層１６の幅Ｗよりも狭い幅を有するメタルフレーム３９が銀ロウを介して接合されている。メタルフレーム３９の材料として、例えばＫＯＶ等が使用される。
また、メタルフレーム３９の上には、図１（ｂ）に示すように、キャビティ１６ａ内に高出力素子３及び機能素子４、５、６を取り付けた状態で、厚さ約０．３ｍｍの蓋４１が接合される。蓋４０の平面形状は、メタルフレーム３９の平面の外形と同じ形状を有している。蓋４０とメタルフレーム３９は、ＡｕＳｎを介して窒素雰囲気で約３００℃の温度により融着される。
メタルフレーム３９を使用すると、シーム溶接による気密封止が可能になり、封止歩留まりが向上する。また、高出力素子３と蓋４０の間の距離を確保することにより寄生容量を低減することができ、高出力素子３の性能の変化を抑制することができる。
なお、図１（ａ）、図２、図３、図４（ａ）に示すように、誘電体基板１０の上には、第２、第３の接地導体層３３、３４、信号配線３１の他に電源配線等の配線４１が形成されている。配線４１は、ビア４２を介して誘電体基板１０内の内部配線２０に接続される。また、誘電体基板１０の上には、開口部２１の周囲に電極２５が形成されている。
上記した実施形態によれば、フィードスルー部２８の枠状誘電体層１６において、信号線３１及び第２、第３の接地導体層３３、３４の上の領域には上記形状の凹部２９が形成されている。
枠状誘電体層１６の凹部２９のうち最も奥行きのある中央部分を信号線３１の上に重ねているので、信号線３１上の枠状誘電体層１６の幅Ｗが最も狭くなっている。したがって、信号線３１上以外の領域で枠状誘電体層１６の幅が広くなるので、枠状誘電体層１６の機械的な強度の低下を防止することができる。しかも、信号線３１のうち枠状誘電体層１６により覆われる面積を小さくすることができるので、配線損失を低減することができる。
また、枠状誘電体層１６の側面に形成される凹部２９では、信号線３１の長手方向に対して横方向に傾斜する側面を備えた第２、第３の掘込部２９ｂ、２９ｃが第２、第３の接地導体層３３、３４の上に形成されている。第２、第３の掘込部２９ｂ、２９ｃは、誘電体基板１０の上面に対して垂直な側面を有している。
このため、第２、第３の掘込部２９ｂ、２９ｃの相対的な傾斜角度を小さくすることにより、第３、第４の接地用配線３８ａ、３８ｂと信号線３１を近づけることができる。しかも、信号線１を挟んで対向する第３、第４の接地配線３８ａ、３８ｂは互いに平行に形成されていないので、それらを近づけても寄生容量を大きく増加させることはない。
また、誘電体基板１０の上面に対して垂直に形成される第３、第４の接地配線３８ａ、３８ｂは相対的に斜めに配置されているので、それらを厚く形成することにより、上からの圧力に対する機械的強度を高めることができる。
さらに、信号線３１の長さ方向に対して第３、第４の接地配線３８ａ、３８ｂを斜めに配置する構造によれば、それらを信号線３１に直交させる構造に比べて、第３、第４の接
地配線３８ａ、３８ｂと信号線３１の間の平均距離を短くすることができ、寄生インダクタンス成分を低減することができる。
また、第３、第４の接地配線３８ａ、３８ｂを信号線３１の長手方向に対して横方向に斜めにしたので、それらの面を信号線３１に直交する構造に比べて、誘電体基板１０の端面から見た第３、第４の接地配線３８ａ、３８ｂの幅を狭くすることができる。これにより、第３、第４の接地配線３８ａ、３８ｂが接続される第３、第４の接地導体層３３、３４の幅を狭くすることができ、パッケージの縮小化に寄与する。
ところで、凹部２９の第２、第３の掘込部２９ｂ、２９ｃ上に形成される第３、第４の接地配線３８ａ、３８ｂを介して第２、第３の接地導体層３３、３４と第４の接地導体層３５を接続するパッケージと、接続しないパッケージのそれぞれの伝送特性を評価したところ、図５に示すような結果が得られた。その伝送特性についての試験は、信号線３１に高周波信号用プローブを当てて周波数と信号の挿入損失の関係を調べる試験である。
図５に示す試験結果によれば、第３、第４の接地配線３８ａ、３８ｂが無い場合に、周波数を高くしてゆくと１７ＧＨｚ付近から急激に挿入損失が増加している。これに対し、上記実施形態に示したように、第３、第４の接地配線３８ａ、３８ｂが存在する場合には、周波数を高くしても約４０ＧＨｚに至るまで急激な信号損失の増加が無く、低損失化及び広帯域化に有効であることがわかる。
また、接地用キャスタレーションである第３、第４の接地配線３８ａ、３８ｂは、外部接続領域２６、２７のボンディングパッド部分にも形成されるので、ボンディングパッド部分の接地不連続による配線損失を低減し、より高周波に対応することが可能になる。
ところで、信号線３１のストリップライン３１ｓでは、信号線３１と接地導体層３３、３４の間隔を広げ、かつ信号線３１の幅を狭くすることにより、特性インピーダンスが例えば５０オームの伝送線路を得ることができる。
上記のような高周波回路用パッケージを有する高周波回路装置をシステム筐体に実装する場合には、図４（ｂ）に例示するように、誘電体基板１０に形成されたグランドコプレーナー線路をシステム筐体側の配線基板５１上のグランドコプレーナー線路に接続する。配線基板５１上には、信号線５２と、その両側に間隔をおいて第１、第２の接地導体層５３，５４とが形成されている。
配線基板５１上の信号線５２と誘電体基板１０上の信号線３１は互いに導電性ワイヤ５５を介して接続されている。また、配線基板５１上の第１の接地導電帯層５３と誘電体基板１０上の第１の接地導体層３３は互いに導電性ワイヤ５６を介して接続されている。さらに、配線基板５１上の第２の接地導電帯層５４と誘電体基板１０上の第２の接地導体層３４は互いに導電性ワイヤ５７を介して接続されている。
このように、高周波回路用パッケージをシステム筐体に実装する際に、グランドコプレーナー線路同士を接続することにより、接続部分の接地不連続を抑制し、伝送損失を低減することができる。
次に、図４（ａ）に示す第２、第３の接地導体層３３、３４の上の第２ビア３８同士の間隔Ｌが使用可能周波数にどのような影響を及ぼすかの試験について説明する。
その試験に使用する試料として、接地用の第２ビア３８同士の間隔Ｌを１ｍｍとしたパッケージと、その間隔Ｌを３ｍｍにしたパッケーを形成した。そして、それらの試料につ
いて、周波数と挿入損失の関係を比較したところ、図６に示す結果が得られた。
図６によれば、間隔が３ｍｍの場合には、周波数が約３５ＧＨｚ付近からさらに高くなるにつれて損失の増加が見られた。これに対し、間隔が１ｍｍの場合には、約４０ＧＨｚになっても損失の増加が見られない。また、この試験によれば、ビア３８の間隔を実効波長の１／２以下にすることが広帯域化に有効であることを示している。
ここで実効波長λｇは、誘電層の誘電率をεとし、信号線３１を伝搬する信号の波長をλとすると、λｇ＝λ／（√ε）の式で表される。
ところで、信号線３１の長手方向に対し横方向に第３、第４の接地配線３３ａ、３８ｂ全体を斜めに配置することにより第３、第４の接地配線３３ａ、３８ｂと信号線３１の間隔を小さくすることは広帯域化に有利であることが図６の結果により裏付けられる。
図７は、本発明の実施形態の高周波パッケージの変形例を示す平面図である。
図７において、誘電体基板１０の外部接続領域２６、２７の第２、第３の接地導体層３３、３４の上には、枠状誘電体層１６から間隔をおいてセラミック突起４３が形成されている。
セラミック突起４３は、第１〜第５のアルミナ層１１〜１５がグリーンシートの状態で重ねられた状態において、第２の接地導体層３３の上から第３の接地導体層３４の上に至る範囲に細長いグリーンシートを積層グリーンシート上に重ね、その後に焼成する工程により形成される。
そのようセラミック突起４２を設けることにより、枠状誘電体層１６の凹部２９の第２、第３の掘込部２９ｂ、２９ｃの上に塗布した導電性ペーストが焼成時に第２、第３の接地導体層３３、３４の表面を伝ってその端部のボンディング領域に流れることが阻止される。
これにより、第２、第３の接地導体層３３、３４の端部のボンディング領域での汚染が防止され、外部接続を良好にすることができる。なお、溶融した導電性ペーストは、濡れ性の良い第２、第３の接地導体層３３、３４の上面上を伝って流れるが、濡れ性の悪い第５のアルミナ層１５、グリーンシートの表面には流れ難い。
ところで、セラミック突起４３の下に信号線３１、第２、第３の接地導体層３３、３４を形成しない構造を採用する場合には、図８に示すようにワイヤボンディングを用いる。即ち、セラミック突起４２を跨いで信号線３１、第２、第３の接地導体層３３、３４の前後を長手方向に導電性ワイヤ４４、４５、４６によって接続する。
このように、導電性ワイヤ４４、４５、４６を介して信号線３１、第２、第３の接地導体層３３をバイパスすることにより、それらの線路の損失を低減し、高出力素子実装に対応することができる。
導電性ワイヤ４４、４５、４６として例えば金ワイヤを使用する。そのようなワイヤボンディングによれば、抵抗損失を低減することができる。導電性ワイヤ４４、４５、４６の替わりにリボン配線を用いてもよい。なお、ワイヤボンディングは、セラミック突起４２の下に信号線３１、第２、第３の接地導体層３３、３４が形成される場合にも使用してもよい。
ところで、フィードスルー部２８の枠状誘電体層１６に形成される凹部２９の形状とし
て例えば図９に示す構造を採用してもよい。
図９に示す凹部２９は、湾曲した第１の掘込部２９ａの両側に、テーパー状の第２、第３の掘込部２９ｂ、２９ｃと第５、第６の掘込部２９ｄ、２９ｅを順に隣接させた構造を有している。
最も外側の第５、第６の掘込部２９ｄ、２９ｅ同士の間隔が広い状態で、第５、第６の掘込部２９ｄ、２９ｅ上に第３、第４の接地配線３８ａ、３８ｂを形成すると、帯域特性を劣化させる。この場合には、第２、第３の掘込部２９ｂ、２９ｃの側面に第３、第４の接地配線３８ａ、３８ｂを形成することが好ましい。
また、第３、第４の接地配線３８ａ、３８ｂは、図１０に示すように第２、第３の掘込部２９ｂ、２９ｃのそれぞれから第１の掘込部２９ａにはみ出して形成されてもよい。さらに、図１１に示すように、凹部２９の形状は、上面から見た形状が三角又は三角に近い形状であってもよい。
ところで、第２、第３の接地導体層３３、３４の端部に形成される第１、第２の凹部１７、１８により区画される空間の形状は、立方体形状に限られるものではなく、図１２に例示するように、三角柱状であってもよい。第１、第２の凹部１７、１８の平面形状を狭くすることにより、第２、第３の接地導体層３３，３４のボンディング領域を広げることができる。
ところで、上記した誘電体基板１０は、複数のアルミナ層を積層したＨＴＣＣ構造になっているが、誘電体層としてガラスセラミックを使用してＬＴＣＣ構造を採用してもよい。
また、上記実施形態では第１の部品搭載領域にはＭＭＩＣを実装したが、トランジスタチップと整合回路基板から回路が形成されるハイブリッドＩＣを実装してもよい。さらに、金属ベース１、突起２、蓋４０の材料として、ダイヤモンドとＣｕ、Ａｇ、Ａｌ等を混合した放熱性の良好な材料を使用してもよい。さらに、蓋４１などを取り付けるためのＡｕＳｎの替わりに導電性接着剤を使用してもよい。
上記した高周波回路装置は、通信、レーダー、センサー、電波妨害気等のシステム機器に用いてもよい。これにより、より高性能で小型の半導体回路を各種システム機器に搭載することができ、機器の高性能化と小型化に寄与することができる。
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈すべきであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解すべきである。
次に、本発明の実施形態について特徴を付記する。
（付記１）誘電体基板と、前記誘電体基板の上の端部領域から内方に向けて形成される信号線と、前記信号線の両側にそれぞれ間隔をおいて形成される第１接地導体層及び第２接地導体層と、前記誘電体基板の上であって前記信号線、前記第１接地導体層及び前記第２接地導体層の一部に重なり、前記端部領域で前記信号線、前記第１接地導体層及び前記第２接地導体層を露出させる位置に形成される枠状誘電体層と、前記枠状誘電体層の上面に形成される第３接地導体層と、前記枠状誘電体層において、前記第１接地導体層、前記第２接地導体層及び前記信号線の上に形成される第１凹部と、前記第１凹部において、前記
第１接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第１側面と、前記第１凹部において、前記第２接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第２側面と、前記第１凹部の前記第１側面上に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１接地配線と、前記第１凹部の前記第２側面上に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２接地配線と、を有する高周波回路用パッケージ。
（付記２）前記第１接地導体層と前記第２接地導体層のそれぞれの上にある前記第１凹部の前記第１側面と前記第２側面は、それぞれ前記第１凹部のうち前記信号線の上にある中央側面に対して屈曲している付記１に記載の高周波回路用パッケージ。
（付記３）前記第１凹部は、前記枠状誘電体層の内側と外側のそれぞれの側面に逆向きに形成されていることを特徴とする付記１又は付記２に記載の高周波回路用パッケージ。
（付記４）前記第１凹部において、前記第１接地導体層と前記第２接地導体層のそれぞれの上に形成される前記第１側面と前記第２側面は相対的に傾いている付記１乃至付記３のいずれか１つに記載の高周波回路用パッケージ。
（付記５）前記枠状誘電体層のうち内側と外側に形成された２つの前記第１凹部に挟まれた領域において、前記第１接地導体層及び前記第２接地導体層の上の領域の幅よりも、前記信号線の上の領域の幅が狭いことを特徴とする付記１乃至付記４のいずれか１つに記載の高周波回路用パッケージ。
（付記６）前記信号線は、前記枠状誘電体層の下の領域で最も細いことを特徴とする付記１乃至付記５のいずれか１つに記載の高周波回路用パッケージ。
（付記７）前記信号線に対する前記第１接地導体層と前記第２接地導体層のそれぞれの距離は、前記枠状誘電体層の下において最も長いことを特徴とする付記１乃至付記６のいずれか１つに記載の高周波回路用パッケージ。
（付記８）前記端部領域上において、前記第１接地導体層と前記第２接地導体層の途中を横切る少なくとも１つの誘電体突起が前記第１凹部から離れて形成されていることを特徴とする付記１乃至付記７のいずれか１つ記載の高周波回路用パッケージ。
（付記９）前記誘電体突起を股いで、前記誘電体突起の前と後の領域にある前記第１接地導体層同士を接続する第１接続導体と、前記誘電体突起を股いで、前記誘電体突起の前と後の領域にある前記第２接地導体層同士を接続する第２接続導体と、を有する付記８に記載の高周波回路用パッケージ。
（付記１０）前記枠状誘電体層内に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１ビアと、前記枠状誘電体層内に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２ビアと、をさらに有する付記１乃至付記９のいずれか１つに記載の高周波回路用パッケージ。
（付記１１）前記第１ビアと前記第２ビアは、実効波長の１／２以下の距離で離れて形成されることを特徴とする付記１０に記載の高周波回路用パッケージ。
（付記１２）前記誘電体基板を形成するための複数の誘電体層と、前記複数の誘電体層のいずれかの間に形成された第４接地導体層と、前記端部領域における前記第１接地導体層の第１端部と前記第１端部の下の前記誘電体基板内に形成され、前記第４接地導体層の一部を露出する第２凹部と、前記第２凹部の内面に形成され、前記第１接地導体層と前記第４接地導体層を電気的に接続する第３接地配線と、前記端部領域における前記第２接地導体層の第２端部と前記第２端部の下の前記誘電体基板内に形成され、前記第４接地導体層の一部を露出する第３凹部と、前記第３凹部の内面に形成され、前記第２接地導体層と前記第４接地導体層を電気的に接続する第４接地配線と、をさらに有することを特徴とする付記１乃至付記１１のいずれか１つに記載の高周波回路用パッケージ。
（付記１３）前記複数の誘電体層には、配線が形成されていることを特徴とする付記１２に記載の高周波回路用パッケージ。
（付記１４）誘電体基板と、前記誘電体基板の上の端部領域から内方に向けて形成される信号線と、前記信号線の両側にそれぞれ間隔をおいて形成される第１接地導体層及び第２接地導体層と、前記誘電体基板の上であって前記信号線、前記第１接地導体層及び前記第
２接地導体層の一部に重なり、前記端部領域で前記信号線、前記第１接地導体層及び前記第２接地導体層を露出させる位置に形成される枠状誘電体層と、前記枠状誘電体層の上面に形成される第３接地導体層と前記枠状誘電体層において、前記第１接地導体層、前記第２接地導体層及び前記信号線の上に形成される第１凹部と、前記第１凹部において、前記第１接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第１側面と、前記第１凹部において、前記第２接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第２側面と、前記第１凹部の前記第１側面上に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１接地配線と、前記第１凹部の前記第２側面上に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２接地配線と、前記誘電体基板の上の前記枠状誘電体層に囲まれた領域内に搭載され、前記信号線に接続される部品と、を有する高周波回路装置。
１ 金属ベース
２ 突起
３ ＭＭＩＣ
１０ 誘電体基板
１１〜１５ セラミック層
１６ 枠状誘電体層
１７、１８ 凹部
２８ フィードスルー部
２９ 凹部
２９ａ、２９ｂ、２９ｃ 掘込部
３１ 信号線
３１ｍ マイクロストリップライン
３１ｓ ストリップライン
３２ 接地導体層
３３、３４ 接地導体層
３５ 接地導体層
３６ａ、３６ｂ 接地配線
３８ａ、３８ｂ 接地配線
３７、３８ ビア
３９ 金属フレーム
４０ 蓋
４１ 配線
４２ セラミック突起
４３〜４５ 導電性ワイヤ

Claims (10)

  1. 誘電体基板と、
    前記誘電体基板の上の端部領域から内方に向けて形成される信号線と、
    前記信号線の両側にそれぞれ間隔をおいて形成される第１接地導体層及び第２接地導体層と、
    前記誘電体基板の上であって前記信号線、前記第１接地導体層及び前記第２接地導体層の一部に重なり、前記端部領域で前記信号線、前記第１接地導体層及び前記第２接地導体層を露出させる位置に形成される枠状誘電体層と、
    前記枠状誘電体層の上面に形成される第３接地導体層と、
    前記枠状誘電体層において、前記第１接地導体層、前記第２接地導体層及び前記信号線の上に形成される第１凹部と、
    前記第１凹部において、前記第１接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第１側面と、
    前記第１凹部において、前記第２接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第２側面と、
    前記第１凹部の前記第１側面上に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１接地配線と、
    前記第１凹部の前記第２側面上に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２接地配線と、
    を有する高周波回路用パッケージ。
  2. 前記第１接地導体層と前記第２接地導体層のそれぞれの上にある前記第１凹部の前記第１側面と前記第２側面は、それぞれ前記第１凹部のうち前記信号線の上にある中央側面に対して屈曲している請求項１に記載の高周波回路用パッケージ。
  3. 前記第１凹部は、前記枠状誘電体層の内側と外側のそれぞれの側面に逆向きに形成されていることを特徴とする請求項１又は請求項２に記載の高周波回路用パッケージ。
  4. 前記第１凹部において、前記第１接地導体層と前記第２接地導体層のそれぞれの上に形成される前記第１側面と前記第２側面は相対的に傾いている請求項１乃至請求項３のいずれか１項に記載の高周波回路用パッケージ。
  5. 前記枠状誘電体層のうち内側と外側に形成された２つの前記第１凹部に挟まれた領域において、前記第１接地導体層及び前記第２接地導体層の上の領域の幅よりも、前記信号線の上の領域の幅が狭いことを特徴とする請求項１乃至請求項４のいずれか１項に記載の高周波回路用パッケージ。
  6. 前記信号線は、前記枠状誘電体層の下の領域で最も細いことを特徴とする請求項１乃至請求項５のいずれか１項に記載の高周波回路用パッケージ。
  7. 前記枠状誘電体層内に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１ビアと、
    前記枠状誘電体層内に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２ビアと、
    をさらに有する請求項１乃至請求項６のいずれか１項に記載の高周波回路用パッケージ。
  8. 前記第１ビアと前記第２ビアは、実効波長の１／２以下の距離で離れて形成されることを特徴とする請求項７に記載の高周波回路用パッケージ。
  9. 前記誘電体基板を形成するための複数の誘電体層と、
    前記複数の誘電体層のいずれかの間に形成された第４接地導体層と、
    前記端部領域における前記第１接地導体層の第１端部と前記第１端部の下の前記誘電体基板内に形成され、前記第４接地導体層の一部を露出する第２凹部と、
    前記第２凹部の内面に形成され、前記第１接地導体層と前記第４接地導体層を電気的に接続する第３接地配線と、
    前記端部領域における前記第２接地導体層の第２端部と前記第２端部の下の前記誘電体基板内に形成され、前記第４接地導体層の一部を露出する第３凹部と、
    前記第３凹部の内面に形成され、前記第２接地導体層と前記第４接地導体層を電気的に接続する第４接地配線と、
    をさらに有することを特徴とする請求項１乃至請求項８のいずれか１項に記載の高周波回路用パッケージ。
  10. 誘電体基板と、
    前記誘電体基板の上の端部領域から内方に向けて形成される信号線と、
    前記信号線の両側にそれぞれ間隔をおいて形成される第１接地導体層及び第２接地導体層と、
    前記誘電体基板の上であって前記信号線、前記第１接地導体層及び前記第２接地導体層の一部に重なり、前記端部領域で前記信号線、前記第１接地導体層及び前記第２接地導体層を露出させる位置に形成される枠状誘電体層と、
    前記枠状誘電体層の上面に形成される第３接地導体層と
    前記枠状誘電体層において、前記第１接地導体層、前記第２接地導体層及び前記信号線の上に形成される第１凹部と、
    前記第１凹部において、前記第１接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第１側面と、
    前記第１凹部において、前記第２接地導体層の上で前記信号線の長手方向に対して横方向に斜めに形成された第２側面と、
    前記第１凹部の前記第１側面上に形成され、前記第１接地導体層と前記第３接地導体層を電気的に接続する第１接地配線と、
    前記第１凹部の前記第２側面上に形成され、前記第２接地導体層と前記第３接地導体層を電気的に接続する第２接地配線と、
    前記誘電体基板の上の前記枠状誘電体層に囲まれた領域内に搭載され、前記信号線に接続される部品と、
    を有する高周波回路装置。
JP2010203566A 2010-09-10 2010-09-10 高周波回路用パッケージ及び高周波回路装置 Active JP5636834B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010203566A JP5636834B2 (ja) 2010-09-10 2010-09-10 高周波回路用パッケージ及び高周波回路装置
US13/157,499 US8552304B2 (en) 2010-09-10 2011-06-10 High-frequency circuit package and high-frequency circuit device
EP11169866.8A EP2428989B1 (en) 2010-09-10 2011-06-14 High-frequency circuit package and high-frequency circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010203566A JP5636834B2 (ja) 2010-09-10 2010-09-10 高周波回路用パッケージ及び高周波回路装置

Publications (2)

Publication Number Publication Date
JP2012060533A true JP2012060533A (ja) 2012-03-22
JP5636834B2 JP5636834B2 (ja) 2014-12-10

Family

ID=44532572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010203566A Active JP5636834B2 (ja) 2010-09-10 2010-09-10 高周波回路用パッケージ及び高周波回路装置

Country Status (3)

Country Link
US (1) US8552304B2 (ja)
EP (1) EP2428989B1 (ja)
JP (1) JP5636834B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146759A (ja) * 2013-01-30 2014-08-14 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置
US9484321B2 (en) 2012-11-27 2016-11-01 Mitsubishi Electric Corporation High frequency device
JPWO2014192687A1 (ja) * 2013-05-29 2017-02-23 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2017045831A (ja) * 2015-08-26 2017-03-02 株式会社東芝 高周波パッケージ、送受信モジュール、およびレーダ装置
JP2019114689A (ja) * 2017-12-25 2019-07-11 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101426584B1 (ko) * 2011-12-09 2014-08-06 주식회사 만도 레이더 장치 및 그 조립 방법
JP2015149649A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP2015149650A (ja) * 2014-02-07 2015-08-20 株式会社東芝 ミリ波帯用半導体パッケージおよびミリ波帯用半導体装置
JP6450612B2 (ja) * 2015-03-11 2019-01-09 日本特殊陶業株式会社 電子部品装置およびその製造方法
JP6809813B2 (ja) * 2016-05-30 2021-01-06 京セラ株式会社 半導体パッケージおよび半導体装置
JP6866789B2 (ja) * 2017-07-11 2021-04-28 富士通株式会社 電子デバイス、及び、電子デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239650A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPH0515508U (ja) * 1991-07-31 1993-02-26 三菱電機株式会社 マイクロ波用パツケージ
JPH06112352A (ja) * 1992-09-29 1994-04-22 Shinko Electric Ind Co Ltd 高周波素子用パッケージ
JPH08250913A (ja) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Ｍｍｉｃパッケージ組立
JP2002110845A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 高周波用パッケージ装置
JP2007287916A (ja) * 2006-04-17 2007-11-01 Fujitsu Ltd 電子部品パッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5440170U (ja) * 1977-08-24 1979-03-16
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP3810566B2 (ja) 1998-09-21 2006-08-16 株式会社住友金属エレクトロデバイス 高周波用パッケージ
JP4038285B2 (ja) 1998-10-23 2008-01-23 株式会社東芝 高周波集積回路用パッケージ
DE60035553T2 (de) * 1999-08-11 2008-04-17 Kyocera Corp. Hochfrequenzschaltungsplatte und seine Verbindungsstruktur
JP3346752B2 (ja) 1999-11-15 2002-11-18 日本電気株式会社 高周波パッケージ
JP4454144B2 (ja) 2000-12-22 2010-04-21 京セラ株式会社 高周波回路用パッケージ
US6867669B2 (en) * 2003-06-23 2005-03-15 Agilent Technologies, Inc. Apparatus and method to form ground connections
US7919717B2 (en) * 2005-08-19 2011-04-05 Honeywell International Inc. Three-dimensional printed circuit board
JP4575261B2 (ja) 2005-09-14 2010-11-04 株式会社東芝 高周波用パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61239650A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
JPH0515508U (ja) * 1991-07-31 1993-02-26 三菱電機株式会社 マイクロ波用パツケージ
JPH06112352A (ja) * 1992-09-29 1994-04-22 Shinko Electric Ind Co Ltd 高周波素子用パッケージ
JPH08250913A (ja) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Ｍｍｉｃパッケージ組立
JP2002110845A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 高周波用パッケージ装置
JP2007287916A (ja) * 2006-04-17 2007-11-01 Fujitsu Ltd 電子部品パッケージ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484321B2 (en) 2012-11-27 2016-11-01 Mitsubishi Electric Corporation High frequency device
JP2014146759A (ja) * 2013-01-30 2014-08-14 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置
JPWO2014192687A1 (ja) * 2013-05-29 2017-02-23 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2017045831A (ja) * 2015-08-26 2017-03-02 株式会社東芝 高周波パッケージ、送受信モジュール、およびレーダ装置
JP2019114689A (ja) * 2017-12-25 2019-07-11 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール
JP2021184482A (ja) * 2017-12-25 2021-12-02 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール
JP7197647B2 (ja) 2017-12-25 2022-12-27 京セラ株式会社 高周波基体、高周波パッケージおよび高周波モジュール

Also Published As

Publication number Publication date
US8552304B2 (en) 2013-10-08
JP5636834B2 (ja) 2014-12-10
EP2428989A2 (en) 2012-03-14
US20120061133A1 (en) 2012-03-15
EP2428989B1 (en) 2019-05-08
EP2428989A3 (en) 2015-07-29

Similar Documents

Publication Publication Date Title
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
US10790245B2 (en) High-frequency ceramic board and high-frequency semiconductor element package
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US6794961B2 (en) High frequency circuit module
JP5765174B2 (ja) 電子装置
EP2237316B1 (en) Connection terminal, package using the same and electronic device
US8952518B2 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
US9532475B2 (en) High-frequency module
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
EP2645416A1 (en) Stacked module
US20010004129A1 (en) High-frequency package
US6936921B2 (en) High-frequency package
JP4883010B2 (ja) 電子部品パッケージ
JPH11214580A (ja) 高周波素子収納用パッケージ
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4206185B2 (ja) 高周波半導体装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP6579396B2 (ja) 半導体装置、及び基板
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP2004311568A (ja) 高周波パッケージ
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP2002222885A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5636834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150