JPH0515508U - マイクロ波用パツケージ - Google Patents
マイクロ波用パツケージInfo
- Publication number
- JPH0515508U JPH0515508U JP6827191U JP6827191U JPH0515508U JP H0515508 U JPH0515508 U JP H0515508U JP 6827191 U JP6827191 U JP 6827191U JP 6827191 U JP6827191 U JP 6827191U JP H0515508 U JPH0515508 U JP H0515508U
- Authority
- JP
- Japan
- Prior art keywords
- microwave package
- transmission line
- pattern width
- pattern
- feedthrough
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 歩留りが向上でき、かつ多少のパターン幅の
変化に対してもインピーダンスが変化しにくいマイクロ
波用パッケージを得ること。 【構成】 伝送線路1の下部セラミック基板を2b,2
cと2層にし、2cの上面のA,B部にグランドパター
ン3c,3dを設け、3c,3dと3bとを側面メタラ
イズ4a〜4dにより導通をとるような構成としたもの
である。 【効果】 歩留りが向上でき、かつ多少のパターン幅の
変化に対してもインピーダンスのバラツキが抑えること
ができる。
変化に対してもインピーダンスが変化しにくいマイクロ
波用パッケージを得ること。 【構成】 伝送線路1の下部セラミック基板を2b,2
cと2層にし、2cの上面のA,B部にグランドパター
ン3c,3dを設け、3c,3dと3bとを側面メタラ
イズ4a〜4dにより導通をとるような構成としたもの
である。 【効果】 歩留りが向上でき、かつ多少のパターン幅の
変化に対してもインピーダンスのバラツキが抑えること
ができる。
Description
【0001】
本考案はレーダ及び衛星通信等に使用されるマイクロ波用パッケージに関し、 特に組立時の歩留りを上げ、かつトリプレート部のパターン幅の変化に対するイ ンピーダンスのバラツキを小さくできるマイクロ波用パッケージに関するもので ある。
【0002】
図3は、1988年1月に雑誌MSN&CTのP10〜19に掲載された従来 のマイクロ波用パッケージのフィードスルーを示したものであり、同図(a) は上 面から見た伝送線路のパターン図、同図(b) は同図(a) のロ−ロ断面図である。 図において、1は伝送線路、2a,2bは各々セラミック基板、3a,3bはこ れらセラミック基板2a,2bの一面に形成されたグランドパターンである。
【0003】 即ち、従来のマイクロ波用パッケージのフィードスルーは図3(b) に示すよう に、セラミック基板2a,2bの2枚により構成されており、マイクロストリッ プ部、つまり基板が1枚の部分(A,B部)及びトリプレート部、つまり基板が 2枚重なっている部分(C部)がそれぞれインピーダンスが50Ωとなるように 伝送線路のパターン幅を決定し、インピーダンス整合をとっている。
【0004】
従来のマイクロ波用パッケージのフィードスルーは以上のように構成されてい るので、メタルパッケージの場合等、組立時の歩留りを向上させるために同図(a ) のセラミック基板2bの縦横の寸法をできるだけ小さくするために、セラミッ ク基板2bの厚みを薄くすると(薄くすると、パターン幅が細くなり、同図(a) の縦方向の寸法が小さくなる)、トリプレート部(C部)の伝送線路のパターン 幅が極めて細くなり、わずかなパターン幅の変化に対してもインピーダンスの変 化が大きくなり、整合がずれやすくなる。また、セラミック基板2aの厚みだけ を厚くしても、トリプレート部(C部)のパターン幅の増加には限界があり、そ れほど広くすることができない。セラミック基板2a及び2bの両方の厚みを厚 くすると、トリプレート部(C部)のパターン幅は広くなり、パターン精度に対 するインピーダンスのバラツキが小さくなるが、その場合、マイクロストリップ 部(A,B部)のパターン幅が広くなり、基板端でのエッジ効果が起こらないよ うにするためには、同図(a) のパターン幅方向(縦方向)の基板の寸法を大きく する必要があり、基板の寸法が大型化し、ろう付時に割れる等、歩留りが劣化す るという問題点があった。
【0005】 この考案は上記のような問題点を解消するためになされたもので、組立時の歩 留りを上げ、かつトリプレート部のパターン幅の変化に対するインピーダンスの バラツキを小さくできるマイクロ波用パッケージを得ることを目的とする。
【0006】
本考案に係るマイクロ波用パッケージは、そのフィードスルーにおいて、伝送 線路の下部基板を多層化し、マイクロストリップ部では多層基板の中間にグラン ド面を設け、トリプレート部では、多層基板の最下面をグランド面としたもので ある。
【0007】
本考案におけるマイクロ波用パッケージのフィードスルーは、マイクロストリ ップ部では伝送線路の下部基板の中間にグランド面を設けることにより、伝送線 路のパターン幅が広くならず、またトリプレート部では基板最下面をグランド面 とすることにより、伝送線路のパターン幅が細くならない。
【0008】
以下、本考案の実施例を図について説明する。図1は本考案の一実施例による マイクロ波用パッケージのフィードスルーを示すものであり、同図(a) は上面か ら見た伝送線路のパターン図、同図(b) は同図(a) のロ−ロ断面図、同図(c) は 同図(b) のハ−ハ断面図である。即ち、この実施例のマイクロ波用パッケージの フィードスルーが図3に示した従来例のものと異なる点は、図1(b) から分かる ように、伝送線路1の下部セラミック基板を2b,2cと2層にし、2cの上面 のマイクロストリップ部(A,B部)にグランドパターン3c,3dを設け、3 c,3dと3bとを側面メタライズ4a,4b,4c,4dにより導通をとって いることである。なお、図中、図3と同一符号は図3と同一または相当部分を示 している。
【0009】 このように構成されたマイクロ波用パッケージのフィードスルーによると、マ イクロストリップ部(A,B部)においては、セラミック基板2cの上面をグラ ンド面としたことにより、伝送線路1のパターン幅は、図3の場合と変化がない ので基板の寸法を大きくする必要がなく、またトリプレート部(C部)では、セ ラミック基板を2b,2cと2層にすることにより、伝送線路とグランドパター ン3b間の基板厚が厚くなるため、以前と同じインピーダンス(50Ω)を実現 するためには、パターン幅を広くすることになり、パターン幅の変化に対してイ ンピーダンスのバラツキを小さくできるようなマイクロ波用パターンを得ること ができる。
【0010】 なお、上記実施例では、グランドパターン3c,3dと3bとを側面メタライ ズにより導通をとった場合について示したが、図2に示すようにビアホールによ り導通をとってもよく、上記実施例と同様の効果を奏する。
【0011】 また、側面メタライズとビアホールを併用して導通をとってもよく、この場合 も上記実施例と同様の効果を奏する。
【0012】
以上のように、この考案に係るマイクロ波用パッケージによれば、セラミック 基板の寸法を小型にでき、歩留りが向上し、また多少のパターン幅の変化に対し てもインピーダンスのバラツキを抑えるものが得ることができる効果がある。
【提出日】平成3年12月3日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【0002】
図3は、1988年1月に雑誌MSN&CTのP10〜19に掲載された従来 のマイクロ波用パッケージのフィードスルーを示したものであり、同図(a) は上 面から見た伝送線路のパターン図、同図(b) は同図(a) のH−H断面図である。 図において、1は伝送線路、2a,2bは各々セラミック基板、3a,3bはこ れらセラミック基板2a,2bの一面に形成されたグランドパターンである。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【0008】
以下、本考案の実施例を図について説明する。図1は本考案の一実施例による マイクロ波用パッケージのフィードスルーを示すものであり、同図(a) は上面か ら見た伝送線路のパターン図、同図(b) は同図(a) のD−D断面図、同図(c) は 同図(b) のE−E断面図である。即ち、この実施例のマイクロ波用パッケージの フィードスルーが図3に示した従来例のものと異なる点は、図1(b) から分かる ように、伝送線路1の下部セラミック基板を2b,2cと2層にし、2cの上面 のマイクロストリップ部(A,B部)にグランドパターン3c,3dを設け、3 c,3dと3bとを側面メタライズ4a,4b,4c,4dにより導通をとって いることである。なお、図中、図3と同一符号は図3と同一または相当部分を示 している。
【図1】この考案の一実施例によるマイクロ波用パッケ
ージのフィードスルーの説明図である。
ージのフィードスルーの説明図である。
【図2】この考案の他の実施例の説明図である。
【図3】従来のマイクロ波用パッケージのフィードスル
ーの説明図である。
ーの説明図である。
1 伝送線路 2 セラミック基板 3 グランドパターン 4 側面メタライズ 5 ビアホール
Claims (1)
- 【請求項1】 マイクロ波用パッケージのフィードスル
ーにおいて、伝送線路の下部基板を多層化し、マイクロ
ストリップライン部では、多層基板の中間にグランド面
を設け、トリプレートライン部では、多層基板の最下面
をグランド面としたことを特徴とするマイクロ波用パッ
ケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6827191U JPH0515508U (ja) | 1991-07-31 | 1991-07-31 | マイクロ波用パツケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6827191U JPH0515508U (ja) | 1991-07-31 | 1991-07-31 | マイクロ波用パツケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0515508U true JPH0515508U (ja) | 1993-02-26 |
Family
ID=13368930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6827191U Pending JPH0515508U (ja) | 1991-07-31 | 1991-07-31 | マイクロ波用パツケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0515508U (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324868A (ja) * | 2001-04-24 | 2002-11-08 | Kyocera Corp | セラミック端子および半導体素子収納用パッケージ |
JP2012060533A (ja) * | 2010-09-10 | 2012-03-22 | Fujitsu Ltd | 高周波回路用パッケージ及び高周波回路装置 |
JP2013235913A (ja) * | 2012-05-08 | 2013-11-21 | Toshiba Corp | 高周波半導体用パッケージ |
WO2014156422A1 (ja) * | 2013-03-26 | 2014-10-02 | 株式会社村田製作所 | 樹脂多層基板および電子機器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5873138A (ja) * | 1981-10-27 | 1983-05-02 | Toshiba Corp | マイクロ波増幅器 |
JPS6485402A (en) * | 1987-09-28 | 1989-03-30 | Toshiba Corp | Semiconductor integrated circuit package |
JPH03206653A (ja) * | 1990-01-08 | 1991-09-10 | Shinko Electric Ind Co Ltd | 電子部品用セラミック端子 |
JPH04137655A (ja) * | 1990-09-28 | 1992-05-12 | Fujitsu Ltd | Icパッケージ |
-
1991
- 1991-07-31 JP JP6827191U patent/JPH0515508U/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5873138A (ja) * | 1981-10-27 | 1983-05-02 | Toshiba Corp | マイクロ波増幅器 |
JPS6485402A (en) * | 1987-09-28 | 1989-03-30 | Toshiba Corp | Semiconductor integrated circuit package |
JPH03206653A (ja) * | 1990-01-08 | 1991-09-10 | Shinko Electric Ind Co Ltd | 電子部品用セラミック端子 |
JPH04137655A (ja) * | 1990-09-28 | 1992-05-12 | Fujitsu Ltd | Icパッケージ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324868A (ja) * | 2001-04-24 | 2002-11-08 | Kyocera Corp | セラミック端子および半導体素子収納用パッケージ |
JP4502543B2 (ja) * | 2001-04-24 | 2010-07-14 | 京セラ株式会社 | セラミック端子および半導体素子収納用パッケージ |
JP2012060533A (ja) * | 2010-09-10 | 2012-03-22 | Fujitsu Ltd | 高周波回路用パッケージ及び高周波回路装置 |
JP2013235913A (ja) * | 2012-05-08 | 2013-11-21 | Toshiba Corp | 高周波半導体用パッケージ |
WO2014156422A1 (ja) * | 2013-03-26 | 2014-10-02 | 株式会社村田製作所 | 樹脂多層基板および電子機器 |
US9692100B2 (en) | 2013-03-26 | 2017-06-27 | Murata Manufacturing Co., Ltd. | Multi-layer resin substrate having grounding conductors configured to form triplate line sections and microstrip sections |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
JPH08148800A (ja) | 回路部品の実装構造 | |
US6441697B1 (en) | Ultra-low-loss feedthrough for microwave circuit package | |
US10777493B2 (en) | Semiconductor device mounting board and semiconductor package | |
US7098531B2 (en) | Jumper chip component and mounting structure therefor | |
JPH0515508U (ja) | マイクロ波用パツケージ | |
JPH09153696A (ja) | シールドケースを有する電子部品及びその製造方法 | |
US6876085B1 (en) | Signal layer interconnect using tapered traces | |
JP3303226B2 (ja) | フリップチップ実装構造 | |
JPH0575313A (ja) | 混成集積回路装置 | |
JP4018317B2 (ja) | 高周波伝送線路基板、及び高周波パッケージ | |
JP2004214584A (ja) | 高周波用パッケージ | |
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JP3784188B2 (ja) | 電子部品搭載用配線基板 | |
JP2600620B2 (ja) | 半導体装置 | |
WO2022070856A1 (ja) | 配線基体および電子装置 | |
JPS629732Y2 (ja) | ||
JPH07162104A (ja) | 回路基板及びその製造方法 | |
WO2022230883A1 (ja) | 半導体パッケージ及び半導体電子装置 | |
US6399894B1 (en) | Wire bond compensation | |
JP3337016B2 (ja) | 高周波半導体パッケージ | |
JPH0364202A (ja) | マイクロ波用パッケージ | |
JPH05259217A (ja) | 回路部品搭載用中間基板及びその製造法 | |
JP2024048912A (ja) | 配線基板、配線基板を用いた配線構造体、電子部品実装用パッケージ、および電子モジュール | |
CN115884534A (zh) | 电路板制造方法 |